JP2003189636A

JP2003189636A - 昇降圧コンバータ及びこれを用いた系統連系インバータ

Info

Publication number: JP2003189636A
Application number: JP2001378256A
Authority: JP
Inventors: Takeshi Uematsu; 武上松; Katsuaki Tanaka; 克明田中
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2001-12-12
Filing date: 2001-12-12
Publication date: 2003-07-04

Abstract

(57)【要約】【課題】簡単な制御によって昇圧動作と降圧動作を行
うことができる昇降圧コンバータを用いた系統連系イン
バータを提供する。【解決手段】直流電圧を脈流に変換するコンバータ１
３と、コンバータから供給される脈流を交流に変換する
インバータ１５と、コンバータ１３の動作を制御する制
御回路１６とを備える。コンバータ１３は、直流電源に
直列に接続される第１及び第２のトランジスタと、イン
バータ１５の入力端間に直列に接続された第３及び第４
のトランジスタと、第１及び第２のトランジスタの節点
と第３及び第４のトランジスタの節点との間に接続され
たリアクトルＬ１とを備える。制御回路１６は、降圧用
信号波と搬送波とを比較することによって第１及び第２
のトランジスタをＰＷＭ駆動し、昇圧用信号波と搬送波
とを比較することによって第３及び第４のトランジスタ
をＰＷＭ駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、昇降圧コンバータ
及びこれを用いた系統連系インバータに関し、さらに詳
細には、簡単な制御によって昇圧動作と降圧動作を行う
ことができる昇降圧コンバータ及びこれを用いた系統連
系インバータに関する。

【０００２】

【従来の技術】従来より、太陽電池や燃料電池などの直
流電源より供給される直流電力を系統に連系して交流電
力に変換する回路として、系統連系インバータが知られ
ている。系統連系インバータの例としては、特開２００
０−１５２６５１号公報に記載されている。

【０００３】図１２は、同公報に記載された従来の系統
連系インバータの回路図である。

【０００４】図１２に示されるように、同公報に記載さ
れた従来の系統連系インバータは、入力電源１より供給
される直流電圧を昇圧するとともに波形成形を行う昇圧
コンバータ２と、昇圧コンバータからの出力を平滑する
中間段コンデンサ３と、出力電流Ｉｏを正弦波に波形成
形するインバータ４と、出力電圧を平滑するフィルタ５
と、昇圧コンバータ２及びインバータ４の動作を制御す
る制御回路６とを備えており、制御回路６は、入力電源
１の電圧が系統電圧よりも低い状態においては、昇圧コ
ンバータ２を高周波でスイッチングさせるとともにイン
バータ４を系統電圧の極性に応じて低周波でスイッチン
グさせ、入力電源１の電圧が系統電圧よりも高い状態に
おいては、昇圧コンバータ２のスイッチングを停止させ
るとともにインバータ４を高周波でスイッチングさせて
いる。

【０００５】これによって、入力電源１の電圧が系統電
圧よりも低い状態においては、昇圧コンバータ２によっ
て昇圧及び波形成形が行われるとともに、入力電源１の
電圧が系統電圧よりも高い状態においては、インバータ
４によって波形成形が行われることになる。

【０００６】図１２に示される従来の系統連系インバー
タにおいては、昇圧コンバータ２の出力は直流であり、
その電圧を十分に安定させる必要があることから、中間
段コンデンサ３には非常に大きな容量（約５０００μ
Ｆ）が要求される。このため、かかる中間段コンデンサ
３としては電解コンデンサが一般的に用いられる。

【０００７】

【発明が解決しようとする課題】しかしながら、一般に
電解コンデンサは大型であり、しかも他のコンデンサと
比べて寿命が短いことから、このような部品を用いると
系統連系インバータ全体が大型化するばかりでなく、信
頼性が低下するという問題が生じる。ここで、電解コン
デンサの寿命を長くし信頼性を高めるためには、複数の
電解コンデンサを並列に用いることが有効であるが、こ
の場合、さらなる大型化をもたらしてしまう。

【０００８】さらに、上述した従来の系統連系インバー
タにおいては、入力電源１の電圧が系統電圧よりも低い
状態における動作（昇圧動作）と、入力電源１の電圧が
系統電圧よりも高い状態における動作（降圧動作）とが
大きく異なるため、制御が複雑であるとともに、動作の
切り替わりにおける出力波形に乱れが生じやすいという
問題があった。

【０００９】したがって、本発明の目的は、簡単な制御
によって昇圧動作と降圧動作を行うことができる昇降圧
コンバータ及びこれを用いた系統連系インバータを提供
することである。

【００１０】また、本発明の他の目的は、昇圧動作と降
圧動作の切り替わりをスムーズに行うことができる昇降
圧コンバータ及びこれを用いた系統連系インバータを提
供することである。

【００１１】また、本発明のさらに他の目的は、中間段
コンデンサとして電解コンデンサを用いる必要のない系
統連系インバータを提供することである。

【００１２】

【課題を解決するための手段】本発明のかかる目的は、
直流電源からの電力を交流負荷及び系統の少なくとも一
方に供給する系統連系インバータであって、前記直流電
源より供給される直流電圧を脈流に変換するコンバータ
と、前記コンバータから供給される前記脈流を交流に変
換するインバータと、少なくとも前記コンバータの動作
を制御する制御回路とを備え、前記コンバータが、前記
直流電源に直列に接続される第１及び第２のトランジス
タと、前記インバータの入力端間に直列に接続された第
３及び第４のトランジスタと、前記第１及び第２のトラ
ンジスタの節点と前記第３及び第４のトランジスタの節
点との間に接続されたリアクトルとを備え、前記制御回
路は、降圧用信号波と搬送波とを比較することによって
前記第１及び第２のトランジスタからなるアームをＰＷ
Ｍ駆動し、昇圧用信号波と前記搬送波とを比較すること
によって前記第３及び第４のトランジスタからなるアー
ムをＰＷＭ駆動することを特徴とする系統連系インバー
タによって達成される。

【００１３】本発明によれば、搬送波と降圧用信号波及
び昇圧用信号波とを比較することによりコンバータを構
成する第１乃至第４のトランジスタを制御していること
から制御が容易であり、さらに、昇圧動作と降圧動作の
切り替わりをスムーズに行うことができる。

【００１４】本発明の好ましい実施態様においては、前
記コンバータと前記インバータとの間に設けられた中間
コンデンサをさらに備え、前記中間コンデンサがフィル
ムコンデンサからなる。

【００１５】本発明の好ましい実施態様によれば、中間
コンデンサに要求される容量値が小さいことから、装置
全体のサイズを小型化することが可能となるとともに、
装置全体の信頼性を高めることが可能となる。

【００１６】本発明のさらに好ましい実施態様において
は、前記中間コンデンサの容量値が数μＦ〜数十μＦで
ある。

【００１７】本発明のさらに好ましい実施態様において
は、前記制御回路が、前記降圧用信号波の生成に用いる
降圧用テーブルと、前記昇圧用信号波の生成に用いる昇
圧用テーブルとを有する。

【００１８】本発明のさらに好ましい実施態様において
は、前記制御回路が、前記降圧用テーブルより生成され
る第１の原信号を前記直流電圧に基づいて補正すること
により前記降圧用信号波を生成する第１の補正手段と、
前記昇圧用テーブルより生成される第２の原信号を前記
直流電圧に基づいて補正することにより前記昇圧用信号
波を生成する第２の補正手段とをさらに有する。

【００１９】本発明のさらに好ましい実施態様において
は、前記第１の補正手段は、前記直流電圧が基準値より
も高い場合には前記第１の原信号を収縮し、前記直流電
圧が基準値よりも低い場合には前記第１の原信号を伸張
することにより前記降圧用信号波を生成する。

【００２０】本発明のさらに好ましい実施態様において
は、前記第２の補正手段は、前記直流電圧が基準値より
も高い場合には前記第２の原信号の直流レベルを上昇さ
せ、前記直流電圧が基準値よりも低い場合には前記第２
の原信号の直流レベルを低下させることにより前記昇圧
用信号波を生成する。

【００２１】本発明のさらに好ましい実施態様において
は、前記第１及び第２の補正手段は、前記降圧用信号波
のレベルが前記搬送波のピーク電圧に達するタイミング
と、前記昇圧用信号波のレベルが前記搬送波のピーク電
圧に達するタイミングとを実質的に一致させる。

【００２２】本発明の前記目的はまた、入力端間に供給
される直流電圧を脈流に変換する昇降圧コンバータであ
って、前記入力端間に直列に接続された第１及び第２の
トランジスタと、出力端間に直列に接続された第３及び
第４のトランジスタと、前記第１及び第２のトランジス
タの節点と前記第３及び第４のトランジスタの節点との
間に接続されたリアクトルと、降圧用信号波と搬送波と
を比較することによって前記第１及び第２のトランジス
タからなるアームをＰＷＭ駆動し、昇圧用信号波と前記
搬送波とを比較することによって前記第３及び第４のト
ランジスタからなるアームをＰＷＭ駆動する制御回路と
を備える昇降圧コンバータによって達成される。

【００２３】本発明によれば、搬送波と降圧用信号波及
び昇圧用信号波とを比較することによりコンバータを構
成する第１乃至第４のトランジスタを制御していること
から制御が容易であり、さらに、昇圧動作と降圧動作の
切り替わりをスムーズに行うことができる。

【００２４】本発明の好ましい実施態様においては、前
記制御回路が、前記降圧用信号波の生成に用いる降圧用
テーブルと、前記昇圧用信号波の生成に用いる昇圧用テ
ーブルとを有する。

【００２５】本発明のさらに好ましい実施態様において
は、前記制御回路が、前記降圧用テーブルより生成され
る第１の原信号を前記直流電圧に基づいて補正すること
により前記降圧用信号波を生成する第１の補正手段と、
前記昇圧用テーブルより生成される第２の原信号を前記
直流電圧に基づいて補正することにより前記昇圧用信号
波を生成する第２の補正手段とをさらに有する。

【００２６】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。本
実施態様にかかる系統連系インバータは、直流電源より
供給される直流電力を系統に連系して交流電力に変換す
る回路であり、特に限定されないが、直流電源としては
太陽電池や燃料電池からの電源を用いることができる。

【００２７】図１は、本発明の好ましい実施態様にかか
る系統連系インバータ１０の回路図である。

【００２８】図１に示されるように、本実施態様にかか
る系統連系インバータ１０は、直流電源１１からの直流
電力を受け、これを交流に変換して交流負荷１８及び系
統１９に供給する回路であり、直流電源１１の両端間に
接続され直流電源１１の電圧を昇圧又は降圧するととも
に波形成形を行う昇降圧コンバータ１３と、昇降圧コン
バータ１３の出力端間に接続された中間コンデンサ１４
と、昇降圧コンバータ１３の出力端間に接続され出力電
流Ｉｏが正弦波となるよう極性切り替えを行うインバー
タ１５と、インバータ１５の出力と交流負荷１８及び系
統１９との間に接続された平滑回路１７と、昇降圧コン
バータ１３及びインバータ１５の動作を制御する制御回
路１６とを備えており、平滑回路１７の出力は、交流負
荷１８及び系統１９に接続されている。

【００２９】昇降圧コンバータ１３は、直列に接続され
た第１のトランジスタＱ１及び第２のトランジスタＱ２
からなる第１のアームと、直列に接続された第３のトラ
ンジスタＱ３及び第４のトランジスタＱ４からなる第２
のアームと、第１及び第２のトランジスタＱ１、Ｑ２の
節点と第３及び第４のトランジスタＱ３、Ｑ４の節点と
の間に接続されたエネルギー蓄積用のリアクトルＬ１
と、それぞれ第１〜第４のトランジスタＱ１〜Ｑ４に並
列に接続されたダイオードＤ１〜Ｄ４とを備える。図１
に示されるように、第１及び第２のトランジスタＱ１、
Ｑ２からなる第１のアームは、直流電源１１の両端間に
接続されている。また、第３及び第４のトランジスタＱ
３、Ｑ４からなる第２のアームは、昇降圧コンバータ１
３の出力端となる。

【００３０】以下に詳述するが、昇降圧コンバータ１３
は、直流電源１１からの入力電圧Ｅｐｖが系統電源１９
の電圧Ｖｏの絶対値よりも低い場合には昇圧動作を行
い、直流電源１１からの入力電圧Ｅｐｖが系統電源１９
の電圧Ｖｏの絶対値よりも高い場合には降圧動作を行
う。

【００３１】中間コンデンサ１４は、昇降圧コンバータ
１３に含まれるリアクトルＬ１とともにフィルタを構成
する。その容量値としては、昇降圧コンバータ１３が昇
圧動作を行う際に発生するリップル電流を吸収するのに
十分な値が求められ、具体的には、インダクタンスが５
μＨ程度のリアクトルＬ１を用いた場合には、数μＦ〜
数十μＦ程度に設定すればよい。このため、中間コンデ
ンサ１４としては、特に限定されるものではないが、フ
ィルムコンデンサを用いることが好ましい。フィルムコ
ンデンサは電解コンデンサと比べてその寿命が非常に長
いため、本実施態様にかかる系統連系インバータ１０の
信頼性を損ねることはない。また、必要とする容量値が
比較的小さいため、系統連系インバータ１０の大型化が
防止される。

【００３２】インバータ１５は、いわゆるフルブリッジ
回路であり、直列に接続された第５のトランジスタＱ５
及び第６のトランジスタＱ６からなる第３のアームと、
直列に接続された第７のトランジスタＱ７及び第８のト
ランジスタＱ８からなる第４のアームと、それぞれ第５
〜第８のトランジスタＱ５〜Ｑ８に並列に接続されたダ
イオードＤ５〜Ｄ８とを備える。図１に示されるよう
に、第５及び第６のトランジスタＱ５、Ｑ６からなる第
３のアーム及び第７及び第８のトランジスタＱ７、Ｑ８
からなる第４のアームは、いずれも昇降圧コンバータ１
３の出力端間に接続されており、第５及び第６のトラン
ジスタＱ５、Ｑ６の節点と第７及び第８のトランジスタ
Ｑ７、Ｑ８の節点との間に平滑回路１７が接続される。

【００３３】平滑回路１７は、ノイズ除去用のリアクト
ルＬ２及びコンデンサＣＯからなる。

【００３４】図２は、制御回路１６の構成を概略的に示
すブロック図である。

【００３５】図２に示されるように、制御回路１６は、
Ａ／Ｄコンバータ２０と、クロック信号生成器２１と、
除算器２２と、減算器２３と、降圧用テーブル２４と、
昇圧用テーブル２５と、乗算器４０と、Ｄ／Ａコンバー
タ２６と、絶対値生成器２７と、搬送波生成器２８と、
除算器２９と、Ｄ／Ａコンバータ３０と、コンパレータ
３１〜３３と、ドライバ３４、３６及び３８と、インバ
ータ３５、３７及び３９とを備える。

【００３６】Ａ／Ｄコンバータ２０は、直流電源１１か
らの入力電圧Ｅｐｖを受けてそのアナログ電圧値をデジ
タル値に変換する回路であり、その出力は除算器２２、
２９に供給される。

【００３７】クロック信号生成器２１は、系統電源１９
の周波数よりも十分に高い周波数を持つクロック信号Ｃ
ＬＫを生成する回路であり、かかるクロック信号ＣＬＫ
は降圧用テーブル２４及び昇圧用テーブル２５に供給さ
れる。特に限定されるものではないが、クロック信号Ｃ
ＬＫとしては、１６ＫＨｚ程度に設定することが好まし
い。

【００３８】除算器２２は、Ａ／Ｄコンバータ２０から
の出力を受け、これを直流電源１１の基準電圧Ｅｐｖｎ
で除算する回路であり、その出力は減算器２３に供給さ
れる。したがって、現在の入力電圧Ｅｐｖが基準電圧Ｅ
ｐｖｎと一致している場合に除算器２２の出力は「１」
となる。また、現在の入力電圧Ｅｐｖが基準電圧Ｅｐｖ
ｎよりも低い場合には除算器２２の出力は「１」未満と
なり、高い場合には「１」を越えることになる。

【００３９】減算器２３は、値「２」から除算器２２の
出力値を減算する回路であり、その出力は乗算器４０に
供給される。したがって、現在の入力電圧Ｅｐｖが基準
電圧Ｅｐｖｎと一致しているために除算器２２の出力が
「１」となっている場合には、減算器２３の出力も
「１」となる。また、現在の入力電圧Ｅｐｖが基準電圧
Ｅｐｖｎよりも低いために除算器２２の出力が「１」未
満となっている場合には、減算器２３の出力は「１」を
越えることになり、逆に、現在の入力電圧Ｅｐｖが基準
電圧Ｅｐｖｎよりも高いために除算器２２の出力が
「１」を越えている場合には、減算器２３の出力は
「１」未満となる。

【００４０】降圧用テーブル２４は、クロック信号生成
器２１より供給されるクロック信号ＣＬＫを受け、これ
に応答して降圧用信号波ＤＮの原信号ＤＮ’を連続的に
出力するテーブルであり、ＲＯＭ（リード・オンリ・メ
モリ）によって構成される。

【００４１】図３は、降圧用テーブル２４に格納されて
いる降圧用データをアナログ的に示す波形図であり、図
４は、降圧用テーブル２４より出力される降圧用信号波
ＤＮの原信号ＤＮ’をアナログ的に示す波形図である。

【００４２】図３に示されるように、降圧用テーブル２
４には、系統電源１９の波長λの半分に相当する降圧用
データが格納されており、これがクロック信号ＣＬＫに
応答して往復するように読み出される。その結果、図４
に示されるように、降圧用テーブル２４からは、系統電
源１９の波長λと実質的に一致する原信号ＤＮ’が生成
されることになる。ここで、図３及び図４に示す「０」
は、後述する搬送波生成器２８より生成される搬送波Ｓ
の下限値であり、「Ｐｅａｋ」は、搬送波Ｓの上限値で
ある。

【００４３】ここで、降圧用テーブル２４に格納されて
いる降圧用データは、入力電圧Ｅｐｖが基準電圧Ｅｐｖ
ｎと一致している場合に対応するデータである。したが
って、原信号ＤＮ’は、入力電圧Ｅｐｖが基準電圧Ｅｐ
ｖｎと一致していると仮定した場合に、これが系統電源
１９の電圧の絶対値と一致するタイミングにおいて、が
「Ｐｅａｋ」または「−Ｐｅａｋ」と一致することにな
る。尚、実際の入力電圧Ｅｐｖが基準電圧Ｅｐｖｎと異
なる場合には、後述するように、原信号ＤＮ’に対して
補正がなされる。

【００４４】昇圧用テーブル２５は、クロック信号生成
器２１より供給されるクロック信号ＣＬＫを受け、これ
に応答して昇圧用信号波ＵＰの原信号ＵＰ’を連続的に
出力するテーブルであり、降圧用テーブル２４と同様、
ＲＯＭ（リード・オンリ・メモリ）によって構成され
る。

【００４５】図５は、昇圧用テーブル２５に格納されて
いる昇圧用データをアナログ的に示す波形図であり、図
６は、昇圧用テーブル２５より出力される昇圧用信号波
ＵＰの原信号ＵＰ’をアナログ的に示す波形図である。

【００４６】図５に示されるように、昇圧用テーブル２
５には、系統電源１９の波長λの１／４に相当する昇圧
用データが格納されており、これがクロック信号ＣＬＫ
に応答して往復するように読み出される。その結果、図
６に示されるように、昇圧用テーブル２５からは、系統
電源１９の波長λと実質的に一致する原信号ＵＰ’が生
成されることになる。尚、昇圧用テーブル２５に格納さ
れている昇圧用データは、降圧用テーブル２４と同様、
入力電圧Ｅｐｖが基準電圧Ｅｐｖｎと一致している場合
に対応するデータであり、実際の入力電圧Ｅｐｖが基準
電圧Ｅｐｖｎと異なる場合には、後述するように、原信
号ＵＰ’に対して補正がなされる。

【００４７】乗算器４０は、減算器２３からの出力と降
圧用テーブル２４からの出力ＤＮ’とを乗じる回路であ
り、その出力となる降圧用信号波ＤＮはＤ／Ａコンバー
タ２６に供給される。

【００４８】図７は、原信号ＤＮ’と降圧用信号波ＤＮ
との関係を示す図である。

【００４９】図７に示されるように、降圧用信号波ＤＮ
は、減算器２３からの出力に基づいて原信号ＤＮ’を伸
縮した波形となる。より具体的には、減算器２３からの
出力が「１」である場合（Ｅｐｖ＝Ｅｐｖｎ）には降圧
用信号波ＤＮは原信号ＤＮ’と一致し、減算器２３から
の出力が「１」未満である場合（Ｅｐｖ＞Ｅｐｖｎ）に
は降圧用信号波ＤＮは原信号ＤＮ’を収縮した波形とな
り、減算器２３からの出力が「１」を越えている場合
（Ｅｐｖ＜Ｅｐｖｎ）には降圧用信号波ＤＮは原信号Ｄ
Ｎ’を伸張した波形となる。

【００５０】Ｄ／Ａコンバータ２６は、乗算器４０によ
り供給される降圧用信号波ＤＮをアナログ値に変換する
回路であり、その出力は、絶対値生成器２７及びコンパ
レータ３１に供給される。本明細書においては、Ｄ／Ａ
コンバータ２６の出力についても、降圧用信号波ＤＮと
呼ぶことがある。

【００５１】絶対値生成器２７は、Ｄ／Ａコンバータ２
６によってアナログ値に変換された降圧用信号波ＤＮを
受け、その絶対値波形｜ＤＮ｜を生成する回路である。

【００５２】図８は、絶対値生成器２７の出力信号｜Ｄ
Ｎ｜の波形を示す波形図である。

【００５３】上述の通り、降圧用信号波ＤＮは減算器２
３からの出力に基づいて伸縮された波形となることか
ら、図８に示されるように、絶対値生成器２７の出力信
号｜ＤＮ｜も、減算器２３からの出力に基づいて伸縮し
た波形となる。これにより、減算器２３からの出力が
「１」未満である場合（Ｅｐｖ＞Ｅｐｖｎ）には、出力
信号｜ＤＮ｜が「Ｐｅａｋ」を越える期間が短くなり、
逆に、減算器２３からの出力が「１」を越えている場合
（Ｅｐｖ＜Ｅｐｖｎ）には、出力信号｜ＤＮ｜が「Ｐｅ
ａｋ」を越える期間が長くなる。

【００５４】ここで、降圧用信号波ＤＮが「Ｐｅａｋ」
以下のレベルである期間においては、昇降圧コンバータ
１３は降圧動作を行う。

【００５５】搬送波生成器２８は、系統電源１９の周波
数よりも十分に高い周波数を持つ搬送波Ｓを生成する回
路であり、かかる搬送波Ｓはコンパレータ３２、３３に
供給される。搬送波Ｓは、その下限値が「０」、上限値
が「Ｐｅａｋ」である三角波であり、特に限定されるも
のではないが、その周波数としては１６ＫＨｚ程度に設
定することが好ましい。

【００５６】除算器２９は、Ａ／Ｄコンバータ２０から
の出力をＹ、昇圧用テーブル２５からの出力ＵＰ’をＸ
とした場合に、Ｙ／Ｘの演算を行う回路であり、その出
力となる昇圧用信号波ＵＰはＤ／Ａコンバータ３０に供
給される。

【００５７】図９は、昇圧用信号波ＵＰをアナログ的に
示す波形図である。

【００５８】図９に示されるように、昇圧用信号波ＵＰ
は、Ａ／Ｄコンバータ２０からの出力に基づいて原信号
ＵＰ’を水平移動させた波形となる。より具体的には、
Ａ／Ｄコンバータ２０からの出力が基準電圧Ｅｐｖｎと
一致している場合（Ｅｐｖ＝Ｅｐｖｎ）には昇圧用信号
波ＵＰは原信号ＵＰ’と一致し、Ａ／Ｄコンバータ２０
からの出力が基準電圧Ｅｐｖｎ未満である場合（Ｅｐｖ
＜Ｅｐｖｎ）には昇圧用信号波ＵＰは原信号ＵＰ’の直
流レベルを低下させた波形となり、Ａ／Ｄコンバータ２
０からの出力が基準電圧Ｅｐｖｎを越えている場合（Ｅ
ｐｖ＞Ｅｐｖｎ）には昇圧用信号波ＵＰは原信号ＵＰ’
の直流レベルを上昇させた波形となる。これにより、Ａ
／Ｄコンバータ２０からの出力が基準電圧Ｅｐｖｎを越
えている場合（Ｅｐｖ＞Ｅｐｖｎ）には、昇圧用信号波
ＵＰが「Ｐｅａｋ」を下回る期間が短くなり、逆に、Ａ
／Ｄコンバータ２０からの出力が基準電圧Ｅｐｖｎを下
回っている場合（Ｅｐｖ＜Ｅｐｖｎ）には、昇圧用信号
波ＵＰが「Ｐｅａｋ」を下回る期間が長くなる。

【００５９】ここで、昇圧用信号波ＵＰが「Ｐｅａｋ」
以下のレベルである期間においては、昇降圧コンバータ
１３は昇圧動作を行う。

【００６０】図９には、降圧用信号波ＤＮの原信号Ｄ
Ｎ’の絶対値｜ＤＮ’｜も併せて示されており、図９に
示されるように、Ａ／Ｄコンバータ２０からの出力が基
準電圧Ｅｐｖｎと一致している場合（Ｅｐｖ＝Ｅｐｖ
ｎ）、昇圧用信号波ＵＰが「Ｐｅａｋ」を上回るタイミ
ング及び下回るタイミングは、それぞれ降圧用信号波Ｄ
Ｎの原信号ＤＮ’の絶対値｜ＤＮ’｜が「Ｐｅａｋ」を
下回るタイミング及び上回るタイミングと実質的に一致
している。

【００６１】図７乃至図９を用いて説明したように、降
圧用信号波ＤＮ及び昇圧用信号波ＵＰの波形は、いずれ
も実際の入力電圧Ｅｐｖのレベルに応じて変化するが、
降圧用信号波ＤＮの絶対値｜ＤＮ｜が「Ｐｅａｋ」を越
える期間と、昇圧用信号波ＵＰが「Ｐｅａｋ」を下回る
期間は実質的に一致する。したがって、降圧用信号波Ｄ
Ｎの絶対値｜ＤＮ｜が「Ｐｅａｋ」を越えている期間に
おいては、昇圧用信号波ＵＰは「Ｐｅａｋ」を下回り、
降圧用信号波ＤＮの絶対値｜ＤＮ｜が「Ｐｅａｋ」を下
回っている期間においては、昇圧用信号波ＵＰは「Ｐｅ
ａｋ」を越えることになる。このため、昇降圧コンバー
タ１３は昇圧動作と降圧動作を交互に繰り返すことにな
る。

【００６２】Ｄ／Ａコンバータ３０は、除算器２９より
供給される昇圧用信号波ＵＰをアナログ値に変換する回
路であり、その出力はコンパレータ３３に供給される。
本明細書においては、Ｄ／Ａコンバータ３０の出力につ
いても、昇圧用信号波ＵＰと呼ぶことがある。

【００６３】コンパレータ３１は、非反転入力端（＋）
及び反転入力端（−）を有し、非反転入力端（＋）には
Ｄ／Ａコンバータ２６の出力が供給され、反転入力端
（−）には「０」レベルが供給されている。ここで、図
７に示すように、降圧用信号波ＤＮが「０」レベルを横
切るタイミングは、原信号ＤＮ’に対する補正の程度に
関わらず常に一定であることから、コンパレータ３１の
出力は、常に、系統電源１９に連動して反転することに
なる。図２に示すように、コンパレータ３１の出力はド
ライバ３４及びインバータ３５に供給され、ドライバ３
４の出力はインバータ駆動信号Ｃ５、Ｃ８となり、イン
バータ３５の出力はインバータ駆動信号Ｃ６、Ｃ７とな
る。図１に示すように、インバータ駆動信号Ｃ５〜Ｃ８
は、それぞれインバータ１５を構成する第５のトランジ
スタＱ５〜第８のトランジスタＱ８に対する駆動信号と
して用いられる。

【００６４】また、コンパレータ３２は、非反転入力端
（＋）及び反転入力端（−）を有し、非反転入力端
（＋）には絶対値生成器２７の出力｜ＤＮ｜が供給さ
れ、反転入力端（−）には搬送波生成器２８の出力であ
る搬送波Ｓが供給されている。図２に示すように、コン
パレータ３２の出力はドライバ３６及びインバータ３７
に供給され、ドライバ３６の出力は昇降圧コンバータ駆
動信号Ｃ１となり、インバータ３７の出力は昇降圧コン
バータ駆動信号Ｃ２となる。図１に示すように、昇降圧
コンバータ駆動信号Ｃ１、Ｃ２は、それぞれ昇降圧コン
バータ１３を構成する第１のトランジスタＱ１及び第２
のトランジスタＱ２に対する駆動信号として用いられ
る。

【００６５】さらに、コンパレータ３３は、非反転入力
端（＋）及び反転入力端（−）を有し、非反転入力端
（＋）にはＤ／Ａコンバータ３０の出力が供給され、反
転入力端（−）には搬送波生成器２８の出力である搬送
波Ｓが供給されている。図２に示すように、コンパレー
タ３３の出力はドライバ３８及びインバータ３９に供給
され、ドライバ３８の出力は昇降圧コンバータ駆動信号
Ｃ３となり、インバータ３９の出力は昇降圧コンバータ
駆動信号Ｃ４となる。図１に示すように、昇降圧コンバ
ータ駆動信号Ｃ３、Ｃ４は、それぞれ昇降圧コンバータ
１３を構成する第３のトランジスタＱ３及び第４のトラ
ンジスタＱ４に対する駆動信号として用いられる。

【００６６】図１０は、コンパレータ３２、３３による
比較動作を説明するための波形図である。

【００６７】図１０に示されるように、昇圧用信号波Ｕ
Ｐが搬送波Ｓの上限値「Ｐｅａｋ」を越え、降圧用信号
波ＤＮの絶対値｜ＤＮ｜が搬送波Ｓの上限値「Ｐｅａ
ｋ」を下回っている期間においては、コンパレータ３２
の出力はＰＷＭ変調される一方、コンパレータ３３の出
力はハイレベルに固定される。このため、昇降圧コンバ
ータ駆動信号Ｃ１、Ｃ２はＰＷＭ変調された信号とな
り、昇降圧コンバータ駆動信号Ｃ３はハイレベル、昇降
圧コンバータ駆動信号Ｃ４はローレベルに固定されるの
で、昇降圧コンバータ１３は、第１のトランジスタＱ１
及び第３のトランジスタＱ３がオンとなり、第２のトラ
ンジスタＱ２及び第４のトランジスタＱ４がオフとなる
状態（状態１）と、第２のトランジスタＱ２及び第３の
トランジスタＱ３がオンとなり、第１のトランジスタＱ
１及び第４のトランジスタＱ４がオフとなる状態（状態
２）を繰り返すことになる。

【００６８】一方、昇圧用信号波ＵＰが搬送波Ｓの上限
値「Ｐｅａｋ」を下回り、降圧用信号波ＤＮの絶対値｜
ＤＮ｜が搬送波Ｓの上限値「Ｐｅａｋ」を越えている期
間においては、コンパレータ３３の出力はＰＷＭ変調さ
れる一方、コンパレータ３２の出力はハイレベルに固定
される。このため、昇降圧コンバータ駆動信号Ｃ３、Ｃ
４はＰＷＭ変調された信号となり、昇降圧コンバータ駆
動信号Ｃ１はハイレベル、昇降圧コンバータ駆動信号Ｃ
２はローレベルに固定されるので、昇降圧コンバータ１
３は、第１のトランジスタＱ１及び第３のトランジスタ
Ｑ３がオンとなり、第２のトランジスタＱ２及び第４の
トランジスタＱ４がオフとなる状態（状態１）と、第１
のトランジスタＱ１及び第４のトランジスタＱ４がオン
となり、第２のトランジスタＱ２及び第３のトランジス
タＱ３がオフとなる状態（状態３）を繰り返すことにな
る。

【００６９】ここで、降圧用信号波ＤＮの絶対値｜ＤＮ
｜及び昇圧用信号波ＵＰは、入力電圧Ｅｐｖが系統電源
１９の電圧の絶対値と一致したタイミングにおいて、搬
送波Ｓの上限値「Ｐｅａｋ」を横切ることになる。この
場合、入力電圧Ｅｐｖが系統電源１９の電圧の絶対値と
一致するタイミングは、入力電圧Ｅｐｖのレベルによっ
て変動するものの、原信号ＤＮ’及びＵＰ’に対する補
正により、降圧用信号波ＤＮの絶対値｜ＤＮ｜及び昇圧
用信号波ＵＰが搬送波Ｓの上限値「Ｐｅａｋ」を横切る
タイミングもこれに合わせて変動することから、入力電
圧Ｅｐｖのレベルに関わらず、常に、入力電圧Ｅｐｖが
系統電源１９の電圧の絶対値と一致したタイミングにお
いて、降圧用信号波ＤＮの絶対値｜ＤＮ｜及び昇圧用信
号波ＵＰが搬送波Ｓの上限値「Ｐｅａｋ」を横切る。

【００７０】図１１（ａ）〜（ｃ）は、それぞれ状態１
〜状態３における系統連系インバータ１０の等価回路図
である。

【００７１】図１１から明らかなように、状態１と状態
２が繰り返される場合、昇降圧コンバータ１３の出力電
圧は直流電源１１からの入力電圧Ｅｐｖよりも低くなり
（降圧動作）、状態１と状態３が繰り返される場合、昇
降圧コンバータ１３の出力電圧は直流電源１１からの入
力電圧Ｅｐｖよりも高くなる（昇圧動作）。

【００７２】以上説明した動作により、昇降圧コンバー
タ１３の出力端間の電圧波形は脈流波形となって系統電
源１９の電圧の絶対値と実質的に一致し、これがインバ
ータ１５によって正弦波に変換された後、系統電源１９
に供給される。

【００７３】このように、本実施態様によれば、昇降圧
コンバータ１３による降圧動作を降圧用信号波ＤＮを用
いて行い、昇降圧コンバータ１３による昇圧動作を昇圧
用信号波ＵＰを用いて行うとともに、これら降圧用信号
波ＤＮ及び昇圧用信号波ＵＰをそれぞれ降圧用テーブル
２４及び昇圧用テーブル２５を用いて生成していること
から、非常に簡単な演算によって、昇降圧コンバータ１
３による昇降圧動作を制御することが可能となる。この
ため、制御回路１６の大部分を容易にワンチップマイコ
ン化することができ、大幅なコストダウンが可能とな
る。さらに、昇降圧コンバータ１３が降圧動作を行う場
合及び昇圧動作を行う場合において、共通の搬送波Ｓを
用いていることから、昇降圧コンバータ１３による降圧
動作と昇圧動作の切り替わりをスムーズに行うことがで
きる。

【００７４】また、本実施態様においては、中間コンデ
ンサ１４は昇降圧コンバータ１３が昇圧動作を行う際に
発生するリップル電流を吸収すればよいことから、その
容量値としては数μＦ〜数十μＦ程度でよく、小型なフ
ィルムコンデンサを用いることができる。これにより、
系統連系インバータ１０全体を小型化することが可能と
なる。また、上述の通り、フィルムコンデンサは電解コ
ンデンサと比べてその寿命が非常に長いことから、本実
施態様にかかる系統連系インバータ１０の信頼性が大幅
に高められる。

【００７５】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。

【００７６】例えば、上記実施態様においては、原信号
ＤＮ’及びＵＰ’に対する補正により、入力電圧Ｅｐｖ
のレベルに関わらず、昇圧用信号波ＵＰが「Ｐｅａｋ」
を上回るタイミング及び下回るタイミングと、降圧用信
号波ＤＮの絶対値｜ＤＮ｜が「Ｐｅａｋ」を下回るタイ
ミング及び上回るタイミングとを実質的に一致させてい
るが、これらを一致させるのではなく、昇圧用信号波Ｕ
Ｐ及び降圧用信号波ＤＮの絶対値｜ＤＮ｜の両方が、搬
送波Ｓの上限値「Ｐｅａｋ」を下回る期間を設けても構
わない。

【００７７】

【発明の効果】以上説明したように、本発明によれば、
簡単な制御によって昇圧動作と降圧動作を行うことがで
きる昇降圧コンバータ及びこれを用いた系統連系インバ
ータを提供することが可能となる。また、本発明によれ
ば、小型であり且つ信頼性の高い系統連系インバータを
提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の好ましい実施態様にかかる系統連系イ
ンバータ１０の回路図である。

【図２】制御回路１６の構成を概略的に示すブロック図
である。

【図３】降圧用テーブル２４に格納されている降圧用デ
ータをアナログ的に示す波形図である。

【図４】降圧用テーブル２４より出力される降圧用信号
波ＤＮの原信号ＤＮ’ をアナログ的に示す波形図であ
る。

【図５】昇圧用テーブル２５に格納されている昇圧用デ
ータをアナログ的に示す波形図である。

【図６】昇圧用テーブル２５より出力される昇圧用信号
波ＵＰの原信号ＵＰ’ をアナログ的に示す波形図であ
る。

【図７】原信号ＤＮ’と降圧用信号波ＤＮとの関係を示
す図である。

【図８】絶対値生成器２７の出力信号｜ＤＮ｜の波形を
示す波形図である。

【図９】昇圧用信号波ＵＰをアナログ的に示す波形図で
ある。

【図１０】コンパレータ３２、３３による比較動作を説
明するための波形図である。

【図１１】（ａ）〜（ｃ）は、それぞれ状態１〜状態３
における系統連系インバータ１０の等価回路図である。

【図１２】従来の系統連系インバータの回路図である。

【符号の説明】

１０系統連系インバータ１１直流電源１３昇降圧コンバータ１４中間コンデンサ１５インバータ１６制御回路１７平滑回路１８交流負荷１９系統電源２０Ａ／Ｄコンバータ２１クロック信号生成器２２除算器２３減算器２４降圧用テーブル２５昇圧用テーブル２６Ｄ／Ａコンバータ２７絶対値生成器２８搬送波生成器２９除算器３０Ｄ／Ａコンバータ３１〜３３コンパレータ３４，３６，３８ドライバ３５，３７，３９インバータ４０乗算器

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5H007 AA06 BB07 CA02 CB05 CC01 CC12 DA06 DB02 DB12 DC05 EA02 5H730 AA15 AS04 AS05 BB13 BB14 DD04 FD11 FF02 FF06 FG05 FG26

Claims

【特許請求の範囲】

【請求項１】直流電源からの電力を交流負荷及び系統
の少なくとも一方に供給する系統連系インバータであっ
て、前記直流電源より供給される直流電圧を脈流に変換
するコンバータと、前記コンバータから供給される前記
脈流を交流に変換するインバータと、少なくとも前記コ
ンバータの動作を制御する制御回路とを備え、前記コン
バータが、前記直流電源に直列に接続される第１及び第
２のトランジスタと、前記インバータの入力端間に直列
に接続された第３及び第４のトランジスタと、前記第１
及び第２のトランジスタの節点と前記第３及び第４のト
ランジスタの節点との間に接続されたリアクトルとを備
え、前記制御回路は、降圧用信号波と搬送波とを比較す
ることによって前記第１及び第２のトランジスタからな
るアームをＰＷＭ駆動し、昇圧用信号波と前記搬送波と
を比較することによって前記第３及び第４のトランジス
タからなるアームをＰＷＭ駆動することを特徴とする系
統連系インバータ。
【請求項２】前記コンバータと前記インバータとの間
に設けられた中間コンデンサをさらに備え、前記中間コ
ンデンサがフィルムコンデンサからなることを特徴とす
る請求項１に記載の系統連系インバータ。
【請求項３】前記中間コンデンサの容量値が数μＦ〜
数十μＦであることを特徴とする請求項２に記載の系統
連系インバータ。
【請求項４】前記制御回路が、前記降圧用信号波の生
成に用いる降圧用テーブルと、前記昇圧用信号波の生成
に用いる昇圧用テーブルとを有することを特徴とする請
求項１乃至３のいずれか１項に記載の系統連系インバー
タ。
【請求項５】前記制御回路が、前記降圧用テーブルよ
り生成される第１の原信号を前記直流電圧に基づいて補
正することにより前記降圧用信号波を生成する第１の補
正手段と、前記昇圧用テーブルより生成される第２の原
信号を前記直流電圧に基づいて補正することにより前記
昇圧用信号波を生成する第２の補正手段とをさらに有す
ることを特徴とする請求項４に記載の系統連系インバー
タ。
【請求項６】前記第１の補正手段は、前記直流電圧が
基準値よりも高い場合には前記第１の原信号を収縮し、
前記直流電圧が基準値よりも低い場合には前記第１の原
信号を伸張することにより前記降圧用信号波を生成する
こと特徴とする請求項５に記載の系統連系インバータ。
【請求項７】前記第２の補正手段は、前記直流電圧が
基準値よりも高い場合には前記第２の原信号の直流レベ
ルを上昇させ、前記直流電圧が基準値よりも低い場合に
は前記第２の原信号の直流レベルを低下させることによ
り前記昇圧用信号波を生成すること特徴とする請求項５
または６に記載の系統連系インバータ。
【請求項８】前記第１及び第２の補正手段は、前記降
圧用信号波のレベルが前記搬送波のピーク電圧に達する
タイミングと、前記昇圧用信号波のレベルが前記搬送波
のピーク電圧に達するタイミングとを実質的に一致させ
ることを特徴とする請求項５乃至７のいずれか１項に記
載の系統連系インバータ。
【請求項９】入力端間に供給される直流電圧を脈流に
変換する昇降圧コンバータであって、前記入力端間に直
列に接続された第１及び第２のトランジスタと、出力端
間に直列に接続された第３及び第４のトランジスタと、
前記第１及び第２のトランジスタの節点と前記第３及び
第４のトランジスタの節点との間に接続されたリアクト
ルと、降圧用信号波と搬送波とを比較することによって
前記第１及び第２のトランジスタからなるアームをＰＷ
Ｍ駆動し、昇圧用信号波と前記搬送波とを比較すること
によって前記第３及び第４のトランジスタからなるアー
ムをＰＷＭ駆動する制御回路とを備える昇降圧コンバー
タ。
【請求項１０】前記制御回路が、前記降圧用信号波の
生成に用いる降圧用テーブルと、前記昇圧用信号波の生
成に用いる昇圧用テーブルとを有することを特徴とする
請求項９に記載の昇降圧コンバータ。
【請求項１１】前記制御回路が、前記降圧用テーブル
より生成される第１の原信号を前記直流電圧に基づいて
補正することにより前記降圧用信号波を生成する第１の
補正手段と、前記昇圧用テーブルより生成される第２の
原信号を前記直流電圧に基づいて補正することにより前
記昇圧用信号波を生成する第２の補正手段とをさらに有
することを特徴とする請求項１０に記載の昇降圧コンバ
ータ。