JP2003198280A - 側路スイッチ回路付き増幅器 - Google Patents
側路スイッチ回路付き増幅器Info
- Publication number
- JP2003198280A JP2003198280A JP2002349804A JP2002349804A JP2003198280A JP 2003198280 A JP2003198280 A JP 2003198280A JP 2002349804 A JP2002349804 A JP 2002349804A JP 2002349804 A JP2002349804 A JP 2002349804A JP 2003198280 A JP2003198280 A JP 2003198280A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- input
- output
- bypass switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】位相整合した側路を備えた増幅回路を提供す
る。 【解決手段】本発明の側路スイッチ回路付き増幅器（１
０）は、回路入力（１１）と、回路出力（１３）と、増
幅器制御入力と第１の増幅器出力を備えて前記増幅器制
御入力が前記回路入力（１１）に接続され前記増幅器出
力が前記回路出力（１３）に接続されている、増幅器
（２１）と、制御入力（１４）と前記回路入力（１１）
に接続されたスイッチ入力と前記回路出力（１３）に接
続されたスイッチ出力と前記側路スイッチ回路付き増幅
器（１０）が増幅器姿態と側路姿態の間でスイッチする
際位相情報を保存する位相整合回路網（２７−３１）と
を含むスイッチング回路（２５−３３）とを備える。
る。 【解決手段】本発明の側路スイッチ回路付き増幅器（１
０）は、回路入力（１１）と、回路出力（１３）と、増
幅器制御入力と第１の増幅器出力を備えて前記増幅器制
御入力が前記回路入力（１１）に接続され前記増幅器出
力が前記回路出力（１３）に接続されている、増幅器
（２１）と、制御入力（１４）と前記回路入力（１１）
に接続されたスイッチ入力と前記回路出力（１３）に接
続されたスイッチ出力と前記側路スイッチ回路付き増幅
器（１０）が増幅器姿態と側路姿態の間でスイッチする
際位相情報を保存する位相整合回路網（２７−３１）と
を含むスイッチング回路（２５−３３）とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、通信システムに用
いられる回路に関するものであり、とりわけ、位相整合
した側路付きの低ノイズ増幅回路に関するものである。
いられる回路に関するものであり、とりわけ、位相整合
した側路付きの低ノイズ増幅回路に関するものである。
【０００２】
【従来の技術】セルラ電話及びローカル・エリア・回路
網（ＬＡＮ）などで用いられる最新のディジタル無線シ
ステムでは、一般に、周波数が０．５ギガヘルツ（ＧＨ
ｚ）〜６．０ＧＨｚの範囲内の信号が利用される。
網（ＬＡＮ）などで用いられる最新のディジタル無線シ
ステムでは、一般に、周波数が０．５ギガヘルツ（ＧＨ
ｚ）〜６．０ＧＨｚの範囲内の信号が利用される。
【０００３】例えば比較的伝送距離が短い場合のよう
に、強い伝送信号の場合には、パワーを節約かつシステ
ム利得を低くするため、１または一連のスイッチを利用
して、マイクロ波増幅器を迂回するのが有利であること
が多い。マイクロ波増幅器は、弱い伝送信号の場合に高
ダイナミック・レンジを実現するために重要であるが、
強い伝送信号の場合には不要の可能性がある。マイクロ
波増幅器の側路即ち迂回路を設けることによって、入力
信号が強い場合に、システム利得を低下させることが可
能になる。
に、強い伝送信号の場合には、パワーを節約かつシステ
ム利得を低くするため、１または一連のスイッチを利用
して、マイクロ波増幅器を迂回するのが有利であること
が多い。マイクロ波増幅器は、弱い伝送信号の場合に高
ダイナミック・レンジを実現するために重要であるが、
強い伝送信号の場合には不要の可能性がある。マイクロ
波増幅器の側路即ち迂回路を設けることによって、入力
信号が強い場合に、システム利得を低下させることが可
能になる。
【０００４】スイッチ式側路を備えた従来の増幅器に
は、側路内のＲ−Ｃ整合回路網によって、増幅器姿態の
インピーダンスに対して側路の入力インピーダンスと出
力インピーダンスの整合をとるものがある（例えば、特
許文献１参照）。しかし、特許文献１に記載の回路は、
側路のＳ２１の通過位相と増幅器姿態におけるＳ２１の
通過位相を整合させようとはしない。無線変調方式に
は、信号の位相情報を利用して、データを伝送するもの
もある。これらの位相変調システムでは、経路の変更中
に位相情報の損失が生じないように、側路姿態と増幅器
姿態間におけるスイッチング時に、同じ通過位相を維持
することが望ましい。
は、側路内のＲ−Ｃ整合回路網によって、増幅器姿態の
インピーダンスに対して側路の入力インピーダンスと出
力インピーダンスの整合をとるものがある（例えば、特
許文献１参照）。しかし、特許文献１に記載の回路は、
側路のＳ２１の通過位相と増幅器姿態におけるＳ２１の
通過位相を整合させようとはしない。無線変調方式に
は、信号の位相情報を利用して、データを伝送するもの
もある。これらの位相変調システムでは、経路の変更中
に位相情報の損失が生じないように、側路姿態と増幅器
姿態間におけるスイッチング時に、同じ通過位相を維持
することが望ましい。
【０００５】
【特許文献１】米国特許第６，１１８，３８８号明細書
【０００６】
【発明が解決しようとする課題】したがって、本発明の
目的は、増幅器姿態と側路姿態との間のスイッチング時
において位相情報の保存ができる側路スイッチ回路付き
増幅器を提供することである。
目的は、増幅器姿態と側路姿態との間のスイッチング時
において位相情報の保存ができる側路スイッチ回路付き
増幅器を提供することである。
【０００７】
【課題を解決するための手段】本発明の望ましい実施態
様によれば、側路スイッチ回路付き増幅器には、回路入
力、回路出力、増幅器、及び、スイッチング回路が含ま
れている。増幅器は、増幅器制御入力と、第１の増幅器
出力を備えている。増幅器制御入力は、回路入力に接続
されている。増幅器出力は、回路出力に接続されてい
る。スイッチング回路には、制御入力、スイッチ入力、
スイッチ出力、及び、位相整合回路網が含まれている。
スイッチ出力は、回路出力に接続されている。スイッチ
入力は、回路入力に接続されている。位相整合回路網
は、側路スイッチ回路付き増幅器が、増幅器姿態と側路
姿態との間でスイッチする際、位相情報を保存する。
様によれば、側路スイッチ回路付き増幅器には、回路入
力、回路出力、増幅器、及び、スイッチング回路が含ま
れている。増幅器は、増幅器制御入力と、第１の増幅器
出力を備えている。増幅器制御入力は、回路入力に接続
されている。増幅器出力は、回路出力に接続されてい
る。スイッチング回路には、制御入力、スイッチ入力、
スイッチ出力、及び、位相整合回路網が含まれている。
スイッチ出力は、回路出力に接続されている。スイッチ
入力は、回路入力に接続されている。位相整合回路網
は、側路スイッチ回路付き増幅器が、増幅器姿態と側路
姿態との間でスイッチする際、位相情報を保存する。
【０００８】
【発明の実施の形態】図１は、切り替え側路（迂回路）
含む増幅器である側路スイッチ回路付き増幅器１０の概
略図である。回路入力１１に、無線周波（ＲＦ）入力信
号が加えられる。回路入力１１のＤＣ成分（Ｖｇ）は、
例えば、増幅姿態の場合には０．５ボルト、側路姿態の
場合には０ボルトのゲート電圧にＤＣバイアスされる。
接地入力１２は、ＡＣ信号の接地電圧として機能する。
接地入力１２のＤＣ成分は０ボルトである。
含む増幅器である側路スイッチ回路付き増幅器１０の概
略図である。回路入力１１に、無線周波（ＲＦ）入力信
号が加えられる。回路入力１１のＤＣ成分（Ｖｇ）は、
例えば、増幅姿態の場合には０．５ボルト、側路姿態の
場合には０ボルトのゲート電圧にＤＣバイアスされる。
接地入力１２は、ＡＣ信号の接地電圧として機能する。
接地入力１２のＤＣ成分は０ボルトである。
【０００９】制御入力１４は、側路スイッチ回路付き増
幅器１０のＤＣ制御電圧（Ｖｃ）を受電する。制御入力
１４の制御電圧（Ｖｃ）が０ボルトで、回路入力１１が
０．５ボルトの場合、側路スイッチ回路付き増幅器１０
は増幅器姿態にある。制御入力１４の制御電圧（Ｖｃ）
が１ボルトで、回路入力１１が直流０ボルトの場合、側
路スイッチ回路付き増幅器１０は側路姿態にある。
幅器１０のＤＣ制御電圧（Ｖｃ）を受電する。制御入力
１４の制御電圧（Ｖｃ）が０ボルトで、回路入力１１が
０．５ボルトの場合、側路スイッチ回路付き増幅器１０
は増幅器姿態にある。制御入力１４の制御電圧（Ｖｃ）
が１ボルトで、回路入力１１が直流０ボルトの場合、側
路スイッチ回路付き増幅器１０は側路姿態にある。
【００１０】ＲＦ出力１３は、側路スイッチ回路付き増
幅器１０のＲＦ出力である。ＲＦ出力１３に、３ボルト
のＤＣ出力ドレイン電圧が印加される。増幅器姿態の場
合、側路スイッチ回路付き増幅器１０は、回路入力１１
のＲＦ入力信号を増幅して、ＲＦ出力１３にＲＦ出力信
号を生じさせる。側路姿態の場合、側路スイッチ回路付
き増幅器１０は、回路入力１１のＲＦ入力信号を増幅せ
ずに、ＲＦ出力１３に送る。
幅器１０のＲＦ出力である。ＲＦ出力１３に、３ボルト
のＤＣ出力ドレイン電圧が印加される。増幅器姿態の場
合、側路スイッチ回路付き増幅器１０は、回路入力１１
のＲＦ入力信号を増幅して、ＲＦ出力１３にＲＦ出力信
号を生じさせる。側路姿態の場合、側路スイッチ回路付
き増幅器１０は、回路入力１１のＲＦ入力信号を増幅せ
ずに、ＲＦ出力１３に送る。
【００１１】側路スイッチ回路付き増幅器１０には、図
１に示すように接続されたエンハンスメント・姿態電界
効果トランジスタ（ＦＥＴ）２１、キャパシタンス２
２、抵抗２３、キャパシタンス２４、ＦＥＴ２５、抵抗
３２、キャパシタンス２７、キャパシタンス２８、抵抗
２９、ＦＥＴ２６、抵抗３３、抵抗３４、キャパシタン
ス２４、インダクタンス３０、及び、抵抗３１が含まれ
ている。
１に示すように接続されたエンハンスメント・姿態電界
効果トランジスタ（ＦＥＴ）２１、キャパシタンス２
２、抵抗２３、キャパシタンス２４、ＦＥＴ２５、抵抗
３２、キャパシタンス２７、キャパシタンス２８、抵抗
２９、ＦＥＴ２６、抵抗３３、抵抗３４、キャパシタン
ス２４、インダクタンス３０、及び、抵抗３１が含まれ
ている。
【００１２】増幅器姿態の場合、側路スイッチ回路付き
増幅器１０は、利得姿態にあり、電流を引き出す。信号
は、増幅器ＦＥＴ２１通って伝送され、しかるべく増幅
される。この状態において、スイッチＦＥＴ２５及びス
イッチＦＥＴ２６は、高インピーダンス・姿態にあっ
て、ほとんど信号の通過を許さず、極めて高いインピー
ダンスを示し、従って、回路特性に影響を与えない。
増幅器１０は、利得姿態にあり、電流を引き出す。信号
は、増幅器ＦＥＴ２１通って伝送され、しかるべく増幅
される。この状態において、スイッチＦＥＴ２５及びス
イッチＦＥＴ２６は、高インピーダンス・姿態にあっ
て、ほとんど信号の通過を許さず、極めて高いインピー
ダンスを示し、従って、回路特性に影響を与えない。
【００１３】側路姿態において、ＦＥＴ２５及びＦＥＴ
２６にまたがる電圧差は、側路を開くのに十分である。
２６にまたがる電圧差は、側路を開くのに十分である。
【００１４】キャパシタンス２２及び抵抗２３から構成
される帰還は、２つの機能に利用される。帰還経路とし
て、キャパシタンスは、ＦＥＴ２１のドレイン・ノード
における電圧が、ＦＥＴ２１のゲートに出現するのを妨
げる働きをするだけである。抵抗は、実際の帰還信号を
生じさせ、ただ単に増幅器をより安定にさせるように設
計されている。この実施例の場合、帰還は、特にノイズ
をもたらすことへの影響を最小限に抑えるため、極めて
弱いものである。帰還の第２の機能は、スイッチＦＥＴ
２５及びスイッチＦＥＴ２６に等しく基準電圧を供給す
ることである。抵抗３４は、スイッチＦＥＴ２５及び２
６の基準バイアスを接地入力１２の０ボルトに接続す
る。
される帰還は、２つの機能に利用される。帰還経路とし
て、キャパシタンスは、ＦＥＴ２１のドレイン・ノード
における電圧が、ＦＥＴ２１のゲートに出現するのを妨
げる働きをするだけである。抵抗は、実際の帰還信号を
生じさせ、ただ単に増幅器をより安定にさせるように設
計されている。この実施例の場合、帰還は、特にノイズ
をもたらすことへの影響を最小限に抑えるため、極めて
弱いものである。帰還の第２の機能は、スイッチＦＥＴ
２５及びスイッチＦＥＴ２６に等しく基準電圧を供給す
ることである。抵抗３４は、スイッチＦＥＴ２５及び２
６の基準バイアスを接地入力１２の０ボルトに接続す
る。
【００１５】側路姿態の場合、ＦＥＴ２１は、回路入力
１１における制御電圧によってオフになり、従って、Ｆ
ＥＴ２１は、高インピーダンスになるので、スイッチ増
幅器のインピーダンスに影響することはない。増幅器Ｆ
ＥＴ２１における損失は大きいので、それを通る信号の
流れは微々たるものである。信号は、キャパシタンス２
２、ＦＥＴ２５、キャパシタンス２７、抵抗２９、キャ
パシタンス２８、ＦＥＴ２６、及び、キャパシタンス２
４を通るように経路指定される。インダクタンス３０及
び抵抗３１は、図示のように分路をなすように接続され
ている。結果得られるバイパス整合回路網は、利得姿態
にあるＦＥＴ２１が示すと同様のインピーダンスを示
す。さらに、バイパス整合回路網は、側路スイッチ回路
付き増幅器１０が側路姿態と増幅器姿態の間で切り替え
られても、位相情報が維持されるように、位相整合を達
成する。
１１における制御電圧によってオフになり、従って、Ｆ
ＥＴ２１は、高インピーダンスになるので、スイッチ増
幅器のインピーダンスに影響することはない。増幅器Ｆ
ＥＴ２１における損失は大きいので、それを通る信号の
流れは微々たるものである。信号は、キャパシタンス２
２、ＦＥＴ２５、キャパシタンス２７、抵抗２９、キャ
パシタンス２８、ＦＥＴ２６、及び、キャパシタンス２
４を通るように経路指定される。インダクタンス３０及
び抵抗３１は、図示のように分路をなすように接続され
ている。結果得られるバイパス整合回路網は、利得姿態
にあるＦＥＴ２１が示すと同様のインピーダンスを示
す。さらに、バイパス整合回路網は、側路スイッチ回路
付き増幅器１０が側路姿態と増幅器姿態の間で切り替え
られても、位相情報が維持されるように、位相整合を達
成する。
【００１６】増幅器姿態と側路姿態との間のスイッチン
グ時における位相情報の保存は、スイッチング時に位相
情報の維持を必要とするいくつかの受信システムにおい
て有効である。この望ましい実施態様では、増幅器姿態
と側路姿態間で切り替えを行っても、Ｓ２１の通過位相
の整合並びに入力と出力の整合が維持されるという利点
がある。位相整合の保存は、先行技術の回路に勝る利点
である。
グ時における位相情報の保存は、スイッチング時に位相
情報の維持を必要とするいくつかの受信システムにおい
て有効である。この望ましい実施態様では、増幅器姿態
と側路姿態間で切り替えを行っても、Ｓ２１の通過位相
の整合並びに入力と出力の整合が維持されるという利点
がある。位相整合の保存は、先行技術の回路に勝る利点
である。
【００１７】Ｒ−Ｌ−Ｃ整合回路網を集積回路に組み込
む際に、位相整合が固定であれば、集積回路にインダク
タンス３０を組み込むことが可能である。あるいは、集
積回路の外部にインダクタンス３０を追加すれば、イン
ダクタンス３０の値を調整して、位相整合の周波数をシ
フトさせることが可能になる。
む際に、位相整合が固定であれば、集積回路にインダク
タンス３０を組み込むことが可能である。あるいは、集
積回路の外部にインダクタンス３０を追加すれば、イン
ダクタンス３０の値を調整して、位相整合の周波数をシ
フトさせることが可能になる。
【００１８】本発明の望ましい実施態様において、ＦＥ
Ｔ２５は、例えば、３００ミクロンのエンハンスメント
・姿態ＦＥＴである。ＦＥＴ２６は、例えば、３００ミ
クロンのエンハンスメント・姿態ＦＥＴである。ＦＥＴ
２１は、例えば、３００ミクロンのエンハンスメント・
姿態ＦＥＴである。キャパシタンス２２は、例えば、３
ピコファラッド（ｐＦ）のコンデンサである。キャパシ
タンス２７は、例えば、Ｏ．４ピコファラッド（ｐＦ）
のコンデンサである。キャパシタンス２８は、例えば、
０．６ピコファラッド（ｐＦ）のコンデンサである。キ
ャパシタンス２４は、例えば、３ピコファラッド（ｐ
Ｆ）のコンデンサである。抵抗２９は、例えば、２０オ
ームの抵抗器である。抵抗２３は、例えば、２．５キロ
オームの抵抗器である。抵抗３２は、例えば、５キロオ
ームの抵抗器である。抵抗３３は、例えば、５キロオー
ムの抵抗器である。抵抗器３１は、例えば、７５０オー
ムの抵抗器である。抵抗３４は、例えば、６キロオーム
の抵抗器である。１９６０ＭＨｚの入力信号周波数にお
ける位相整合の場合、インダクタンス３０は、６．０ナ
ノ・ヘンリー（ｎＨ）のインダクタになる。
Ｔ２５は、例えば、３００ミクロンのエンハンスメント
・姿態ＦＥＴである。ＦＥＴ２６は、例えば、３００ミ
クロンのエンハンスメント・姿態ＦＥＴである。ＦＥＴ
２１は、例えば、３００ミクロンのエンハンスメント・
姿態ＦＥＴである。キャパシタンス２２は、例えば、３
ピコファラッド（ｐＦ）のコンデンサである。キャパシ
タンス２７は、例えば、Ｏ．４ピコファラッド（ｐＦ）
のコンデンサである。キャパシタンス２８は、例えば、
０．６ピコファラッド（ｐＦ）のコンデンサである。キ
ャパシタンス２４は、例えば、３ピコファラッド（ｐ
Ｆ）のコンデンサである。抵抗２９は、例えば、２０オ
ームの抵抗器である。抵抗２３は、例えば、２．５キロ
オームの抵抗器である。抵抗３２は、例えば、５キロオ
ームの抵抗器である。抵抗３３は、例えば、５キロオー
ムの抵抗器である。抵抗器３１は、例えば、７５０オー
ムの抵抗器である。抵抗３４は、例えば、６キロオーム
の抵抗器である。１９６０ＭＨｚの入力信号周波数にお
ける位相整合の場合、インダクタンス３０は、６．０ナ
ノ・ヘンリー（ｎＨ）のインダクタになる。
【００１９】以上の論考では、本発明の単なる典型的な
方法及び実施態様が開示され、解説されているだけであ
る。当業者には明らかなように、本発明は、その精神ま
たは本質的な特性から逸脱することなく、他の特定の形
態で実施することが可能である。従って、本発明の開示
は、例証を意図したものであるが、本発明の範囲を制限
しようとするものではなく、その範囲は、付属の請求項
に示されている。しかしながら、本発明の広範な応用に
鑑み、本発明の実施態様のいくつかを以下に例示して本
発明の実施を望む当業者の参考に供する。
方法及び実施態様が開示され、解説されているだけであ
る。当業者には明らかなように、本発明は、その精神ま
たは本質的な特性から逸脱することなく、他の特定の形
態で実施することが可能である。従って、本発明の開示
は、例証を意図したものであるが、本発明の範囲を制限
しようとするものではなく、その範囲は、付属の請求項
に示されている。しかしながら、本発明の広範な応用に
鑑み、本発明の実施態様のいくつかを以下に例示して本
発明の実施を望む当業者の参考に供する。
【００２０】（実施態様１）側路スイッチ回路付き増幅
器（１０）であって、回路入力（１１）と、回路出力
（１３）と、増幅器制御入力と第１の増幅器出力を備
え、前記増幅器制御入力が前記回路入力（１１）に接続
され、前記増幅器出力が前記回路出力（１３）に接続さ
れている、増幅器（２１）と、制御入力（１４）、前記
回路入力（１１）に接続されたスイッチ入力、前記回路
出力（１３）に接続されたスイッチ出力、及び、前記側
路スイッチ回路付き増幅器（１０）が増幅器姿態と側路
姿態の間でスイッチする際、位相情報を保存する位相整
合回路網（２７−３１）を含む、スイッチング回路（２
５−３３）とが含まれている、側路スイッチ回路付き増
幅器（１０）。
器（１０）であって、回路入力（１１）と、回路出力
（１３）と、増幅器制御入力と第１の増幅器出力を備
え、前記増幅器制御入力が前記回路入力（１１）に接続
され、前記増幅器出力が前記回路出力（１３）に接続さ
れている、増幅器（２１）と、制御入力（１４）、前記
回路入力（１１）に接続されたスイッチ入力、前記回路
出力（１３）に接続されたスイッチ出力、及び、前記側
路スイッチ回路付き増幅器（１０）が増幅器姿態と側路
姿態の間でスイッチする際、位相情報を保存する位相整
合回路網（２７−３１）を含む、スイッチング回路（２
５−３３）とが含まれている、側路スイッチ回路付き増
幅器（１０）。
【００２１】（実施態様２）前記位相整合回路網（２７
−３１）に、インダクタンス（３０）／抵抗／コンデン
サ（ＬＲＣ）回路が含まれることを特徴とする、実施態
様１に記載の側路スイッチ回路付き増幅器（１０）。 （実施態様３）さらに、第１のキャパシタンス（２２）
を介して前記回路入力（１１）に接続され、第２のキャ
パシタンス（２４）を介して前記回路出力（１３）に接
続された帰還抵抗（２３）が含まれることを特徴とす
る、実施態様１に記載の側路スイッチ回路付き増幅器
（１０）。
−３１）に、インダクタンス（３０）／抵抗／コンデン
サ（ＬＲＣ）回路が含まれることを特徴とする、実施態
様１に記載の側路スイッチ回路付き増幅器（１０）。 （実施態様３）さらに、第１のキャパシタンス（２２）
を介して前記回路入力（１１）に接続され、第２のキャ
パシタンス（２４）を介して前記回路出力（１３）に接
続された帰還抵抗（２３）が含まれることを特徴とす
る、実施態様１に記載の側路スイッチ回路付き増幅器
（１０）。
【００２２】（実施態様４）前記側路スイッチ回路付き
増幅器（１０）が、ひとつの集積回路に完全に集積され
ることを特徴とする、実施態様１から実施態様３のいず
れかに記載の側路スイッチ回路付き増幅器（１０）。 （実施態様５）前記位相整合回路網（２７−３１）が集
積回路外の外部のインダクタンス（３０）が含む点を除
いて、前記側路スイッチ回路付き増幅器（１０）が、該
集積回路に完全に集積されることを特徴とする、実施態
様１から実施態様３のいずれかに記載の側路スイッチ回
路付き増幅器（１０）。
増幅器（１０）が、ひとつの集積回路に完全に集積され
ることを特徴とする、実施態様１から実施態様３のいず
れかに記載の側路スイッチ回路付き増幅器（１０）。 （実施態様５）前記位相整合回路網（２７−３１）が集
積回路外の外部のインダクタンス（３０）が含む点を除
いて、前記側路スイッチ回路付き増幅器（１０）が、該
集積回路に完全に集積されることを特徴とする、実施態
様１から実施態様３のいずれかに記載の側路スイッチ回
路付き増幅器（１０）。
【００２３】（実施態様６）側路スイッチ回路付き増幅
器（１０）であって、回路入力（１１）と、回路アース
（１２）と、回路出力（１３）と、増幅器制御入力と第
１の増幅器出力を備え、前記増幅器制御入力が前記回路
入力（１１）に接続され、前記増幅器出力が前記回路出
力（１３）に接続されている、増幅器（２１）と、スイ
ッチ制御入力、スイッチ入力、及び、スイッチ出力を備
え、前記スイッチ出力が前記回路出力（１３）に接続さ
れ、前記スイッチ制御入力が前記回路入力（１１）に接
続されているスイッチング回路（２５−３３）が含まれ
ており、前記スイッチ制御入力における制御信号が第１
の電圧レベルである場合、前記スイッチング回路（２５
−３３）によって、前記側路スイッチ回路付き増幅器
（１０）の制御が増幅器姿態になり、前記増幅器（２
１）によって、前記回路入力（１１）における入力信号
が増幅されて、前記回路出力（１３）に出力信号が生じ
ることと、前記スイッチ制御入力における制御信号が第
２の電圧レベルである場合、前記スイッチング回路（２
５−３３）によって、前記側路スイッチ回路付き増幅器
（１０）の制御が側路姿態になり、前記回路入力（１
１）における入力信号が、前記増幅器（２１）を迂回し
て送られて、前記回路出力（１３）の出力信号になるこ
とと、前記側路スイッチ回路付き増幅器（１０）が増幅
器姿態と側路姿態の間でスイッチする際、前記スイッチ
ング回路（２５−３３）によって、位相情報が保存され
ることを特徴とする、側路スイッチ回路付き増幅器（１
０）。
器（１０）であって、回路入力（１１）と、回路アース
（１２）と、回路出力（１３）と、増幅器制御入力と第
１の増幅器出力を備え、前記増幅器制御入力が前記回路
入力（１１）に接続され、前記増幅器出力が前記回路出
力（１３）に接続されている、増幅器（２１）と、スイ
ッチ制御入力、スイッチ入力、及び、スイッチ出力を備
え、前記スイッチ出力が前記回路出力（１３）に接続さ
れ、前記スイッチ制御入力が前記回路入力（１１）に接
続されているスイッチング回路（２５−３３）が含まれ
ており、前記スイッチ制御入力における制御信号が第１
の電圧レベルである場合、前記スイッチング回路（２５
−３３）によって、前記側路スイッチ回路付き増幅器
（１０）の制御が増幅器姿態になり、前記増幅器（２
１）によって、前記回路入力（１１）における入力信号
が増幅されて、前記回路出力（１３）に出力信号が生じ
ることと、前記スイッチ制御入力における制御信号が第
２の電圧レベルである場合、前記スイッチング回路（２
５−３３）によって、前記側路スイッチ回路付き増幅器
（１０）の制御が側路姿態になり、前記回路入力（１
１）における入力信号が、前記増幅器（２１）を迂回し
て送られて、前記回路出力（１３）の出力信号になるこ
とと、前記側路スイッチ回路付き増幅器（１０）が増幅
器姿態と側路姿態の間でスイッチする際、前記スイッチ
ング回路（２５−３３）によって、位相情報が保存され
ることを特徴とする、側路スイッチ回路付き増幅器（１
０）。
【００２４】（実施態様７）前記スイッチング回路（２
５−３３）に、インダクタンス／抵抗／キャパシタンス
（ＬＲＣ）回路が含まれることを特徴とする、実施態様
６に記載の側路スイッチ回路付き増幅器（１０）。 （実施態様８）さらに、第１のキャパシタンス（２２）
を介して前記回路入力（１１）に接続され、第２のキャ
パシタンス（２４）を介して前記回路出力（１３）に接
続された帰還抵抗（２３）が含まれることを特徴とす
る、実施態様６あるいは実施態様７のいずれかに記載の
側路スイッチ回路付き増幅器（１０）。
５−３３）に、インダクタンス／抵抗／キャパシタンス
（ＬＲＣ）回路が含まれることを特徴とする、実施態様
６に記載の側路スイッチ回路付き増幅器（１０）。 （実施態様８）さらに、第１のキャパシタンス（２２）
を介して前記回路入力（１１）に接続され、第２のキャ
パシタンス（２４）を介して前記回路出力（１３）に接
続された帰還抵抗（２３）が含まれることを特徴とす
る、実施態様６あるいは実施態様７のいずれかに記載の
側路スイッチ回路付き増幅器（１０）。
【００２５】（実施態様９）前記スイッチング回路（２
５−３３）に、ゲート、ドレイン、及び、ソースを備
え、前記ドレインが第１のコンデンサ（２２）を介して
前記回路入力（１１）に接続されている、第１のトラン
ジスタ（２５）と、ゲート、ドレイン、及び、ソースを
備え、前記ドレインが第２のコンデンサ（２４）を介し
て前記回路出力（１３）に接続されている、第２のトラ
ンジスタ（２６）と、前記第１のトランジスタ（２５）
の前記ゲートと前記スイッチ制御入力の間に接続されて
いる第１の抵抗器（３２）と、第１の端部及び第２の端
部を備え、前記第１の端部が、前記第１のトランジスタ
（２５）の前記ソースに接続されている第３のコンデン
サ（２７）と、第１の端部及び第２の端部を備え、前記
第１の端部が、前記第３のコンデンサ（２７）の前記第
２の端部に接続されている第２の抵抗器（２９）と、前
記第２の抵抗器（２９）の前記第２の端部と前記回路の
アース（１２）の間に接続されているインダクタンス
（３０）と、前記第２の抵抗器（２９）の前記第２の端
部と前記回路の前記アース（１２）の間に接続されてい
る第３の抵抗器（３４）と、前記第２の抵抗器（２９）
の前記第２の端部と前記第２のトランジスタ（２６）の
前記ソースの間に接続されている第４のコンデンサ（２
８）とが含まれることを特徴とする、実施態様６から実
施態様８のいずれかに記載の側路スイッチ回路付き増幅
器（１０）。
５−３３）に、ゲート、ドレイン、及び、ソースを備
え、前記ドレインが第１のコンデンサ（２２）を介して
前記回路入力（１１）に接続されている、第１のトラン
ジスタ（２５）と、ゲート、ドレイン、及び、ソースを
備え、前記ドレインが第２のコンデンサ（２４）を介し
て前記回路出力（１３）に接続されている、第２のトラ
ンジスタ（２６）と、前記第１のトランジスタ（２５）
の前記ゲートと前記スイッチ制御入力の間に接続されて
いる第１の抵抗器（３２）と、第１の端部及び第２の端
部を備え、前記第１の端部が、前記第１のトランジスタ
（２５）の前記ソースに接続されている第３のコンデン
サ（２７）と、第１の端部及び第２の端部を備え、前記
第１の端部が、前記第３のコンデンサ（２７）の前記第
２の端部に接続されている第２の抵抗器（２９）と、前
記第２の抵抗器（２９）の前記第２の端部と前記回路の
アース（１２）の間に接続されているインダクタンス
（３０）と、前記第２の抵抗器（２９）の前記第２の端
部と前記回路の前記アース（１２）の間に接続されてい
る第３の抵抗器（３４）と、前記第２の抵抗器（２９）
の前記第２の端部と前記第２のトランジスタ（２６）の
前記ソースの間に接続されている第４のコンデンサ（２
８）とが含まれることを特徴とする、実施態様６から実
施態様８のいずれかに記載の側路スイッチ回路付き増幅
器（１０）。
【００２６】（実施態様１０）さらに、前記第１のキャ
パシタンス（２２）を介して前記回路入力（１１）に接
続され、前記第２のキャパシタンス（２４）を介して前
記回路出力（１３）に接続されている帰還抵抗（２３）
が含まれることを特徴とする、実施態様９に記載の側路
スイッチ回路付き増幅器（１０）。 （実施態様１１）前記側路スイッチ回路付き増幅器（１
０）に、ソース、ゲート、及び、ドレインを備えた第３
のトランジスタ（２１）が含まれることと、前記第３の
トランジスタ（２１）の前記ゲートが、前記回路入力
（１１）に接続され、前記第３のトランジスタ（２１）
の前記ドレインが、前記回路出力（１３）に接続され、
前記第３のトランジスタ（２１）の前記ソースが、前記
回路アース（１２）に接続されていることを特徴とす
る、実施態様９あるいは実施態様１０のいずれかに記載
の側路スイッチ回路付き増幅器（１０）。
パシタンス（２２）を介して前記回路入力（１１）に接
続され、前記第２のキャパシタンス（２４）を介して前
記回路出力（１３）に接続されている帰還抵抗（２３）
が含まれることを特徴とする、実施態様９に記載の側路
スイッチ回路付き増幅器（１０）。 （実施態様１１）前記側路スイッチ回路付き増幅器（１
０）に、ソース、ゲート、及び、ドレインを備えた第３
のトランジスタ（２１）が含まれることと、前記第３の
トランジスタ（２１）の前記ゲートが、前記回路入力
（１１）に接続され、前記第３のトランジスタ（２１）
の前記ドレインが、前記回路出力（１３）に接続され、
前記第３のトランジスタ（２１）の前記ソースが、前記
回路アース（１２）に接続されていることを特徴とす
る、実施態様９あるいは実施態様１０のいずれかに記載
の側路スイッチ回路付き増幅器（１０）。
【図１】本発明の望ましい実施態様による側路スイッチ
回路付き増幅回路の回路図である。
回路付き増幅回路の回路図である。
１０ 側路スイッチ回路付き増幅器
１１ 回路入力
１２ 回路アース
１３ 回路出力
１４ 制御入力
２１ 第３のトランジスタ（増幅器）
２２ 第１のキャパシタンス
２３ 帰還抵抗
２４ 第２のキャパシタンス
２５ 第１のトランジスタ
２６ 第２のトランジスタ
２７ 第３のコンデンサ
２８ 第４のコンデンサ
２９ 第２の抵抗
３０ インダクタンス
３２ 第１の抵抗器
３４ 第３の抵抗
２５−３３ スイッチング回路
２７−３１ 位相整合回路網
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 エドワード・ルッセル・ブラウン
アメリカ合衆国カリフォルニア州サニーベ
ール ナンバー43 ヴィセント・ドライブ
1231
(72)発明者 マイケル・ルイス・フランク
アメリカ合衆国カリフォルニア州ロス・ガ
トス マリポサ・アベニュー20
Ｆターム(参考） 5J092 AA01 AA51 CA75 FA18 HA09
HA25 HA29 HA33 HA39 KA00
MA11 MA21 SA13
Claims (11)
- 【請求項１】側路スイッチ回路付き増幅器であって、 回路入力と、 回路出力と、 増幅器制御入力と第１の増幅器出力を備え、前記増幅器
制御入力が前記回路入力に接続され、前記増幅器出力が
前記回路出力に接続されている、増幅器と、 制御入力、 前記回路入力に接続されたスイッチ入力、 前記回路出力に接続されたスイッチ出力、及び、 前記側路スイッチ回路付き増幅器が増幅器姿態と側路姿
態の間でスイッチする際、位相情報を保存する位相整合
回路網を含む、 スイッチング回路とが含まれている、 側路スイッチ回路付き増幅器。 - 【請求項２】前記位相整合回路網に、インダクタンス／
抵抗／コンデンサ（ＬＲＣ）回路が含まれることを特徴
とする、請求項１に記載の側路スイッチ回路付き増幅
器。 - 【請求項３】さらに、第１のキャパシタンスを介して前
記回路入力に接続され、第２のキャパシタンスを介して
前記回路出力に接続された帰還抵抗が含まれることを特
徴とする、請求項１に記載の側路スイッチ回路付き増幅
器。 - 【請求項４】前記側路スイッチ回路付き増幅器が、ひと
つの集積回路に完全に集積されることを特徴とする、請
求項１から請求項３のいずれかに記載の側路スイッチ回
路付き増幅器。 - 【請求項５】前記位相整合回路網が集積回路外の外部の
インダクタンスが含む点を除いて、前記側路スイッチ回
路付き増幅器が、該集積回路に完全に集積されることを
特徴とする、請求項１から請求項３のいずれかに記載の
側路スイッチ回路付き増幅器。 - 【請求項６】側路スイッチ回路付き増幅器であって、 回路入力と、 回路アースと、 回路出力と、 増幅器制御入力と第１の増幅器出力を備え、前記増幅器
制御入力が前記回路入力に接続され、前記増幅器出力が
前記回路出力に接続されている、増幅器と、 スイッチ制御入力、スイッチ入力、及び、スイッチ出力
を備え、前記スイッチ出力が前記回路出力に接続され、
前記スイッチ制御入力が前記回路入力に接続されている
スイッチング回路が含まれており、 前記スイッチ制御入力における制御信号が第１の電圧レ
ベルである場合、前記スイッチング回路によって、前記
側路スイッチ回路付き増幅器の制御が増幅器姿態にな
り、前記増幅器によって、前記回路入力における入力信
号が増幅されて、前記回路出力に出力信号が生じること
と、 前記スイッチ制御入力における制御信号が第２の電圧レ
ベルである場合、前記スイッチング回路によって、前記
側路スイッチ回路付き増幅器の制御が側路姿態になり、
前記回路入力における入力信号が、前記増幅器を迂回し
て送られて、前記回路出力の出力信号になることと、 前記側路スイッチ回路付き増幅器が増幅器姿態と側路姿
態の間でスイッチする際、前記スイッチング回路によっ
て、位相情報が保存されることを特徴とする、 側路スイッチ回路付き増幅器。 - 【請求項７】前記スイッチング回路に、インダクタンス
／抵抗／キャパシタンス（ＬＲＣ）回路が含まれること
を特徴とする、請求項６に記載の側路スイッチ回路付き
増幅器。 - 【請求項８】さらに、第１のキャパシタンスを介して前
記回路入力に接続され、第２のキャパシタンスを介して
前記回路出力に接続された帰還抵抗が含まれることを特
徴とする、請求項６あるいは請求項７のいずれかに記載
の側路スイッチ回路付き増幅器。 - 【請求項９】前記スイッチング回路に、 ゲート、ドレイン、及び、ソースを備え、前記ドレイン
が第１のコンデンサを介して前記回路入力に接続されて
いる、第１のトランジスタと、 ゲート、ドレイン、及び、ソースを備え、前記ドレイン
が第２のコンデンサを介して前記回路出力に接続されて
いる、第２のトランジスタと、 前記第１のトランジスタの前記ゲートと前記スイッチ制
御入力の間に接続されている第１の抵抗器と、 第１の端部及び第２の端部を備え、前記第１の端部が、
前記第１のトランジスタの前記ソースに接続されている
第３のコンデンサと、第１の端部及び第２の端部を備
え、前記第１の端部が、前記第３のコンデンサの前記第
２の端部に接続されている第２の抵抗器と、 前記第２の抵抗器の前記第２の端部と前記回路アースと
の間に接続されているインダクタンスと、 前記第２の抵抗器の前記第２の端部と前記回路の前記回
路アースとの間に接続されている第３の抵抗器と、 前記第２の抵抗器の前記第２の端部と前記第２のトラン
ジスタの前記ソースの間に接続されている第４のコンデ
ンサとが含まれることを特徴とする、 請求項６から請求項８のいずれかに記載の側路スイッチ
回路付き増幅器。 - 【請求項１０】さらに、前記第１のキャパシタンスを介
して前記回路入力に接続され、前記第２のキャパシタン
スを介して前記回路出力に接続されている帰還抵抗が含
まれることを特徴とする、請求項９に記載の側路スイッ
チ回路付き増幅器。 - 【請求項１１】前記側路スイッチ回路付き増幅器に、ソ
ース、ゲート、及び、ドレインを備えた第３のトランジ
スタが含まれることと、前記第３のトランジスタの前記
ゲートが、前記回路入力に接続され、前記第３のトラン
ジスタの前記ドレインが、前記回路出力に接続され、前
記第３のトランジスタの前記ソースが、前記回路アース
に接続されていることを特徴とする、請求項９あるいは
請求項１０のいずれかに記載の側路スイッチ回路付き増
幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/020,258 US6680647B2 (en) | 2001-12-13 | 2001-12-13 | Low noise amplifier circuit with phase matched switch topology |
| US020258 | 2001-12-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003198280A true JP2003198280A (ja) | 2003-07-11 |
Family
ID=21797587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002349804A Pending JP2003198280A (ja) | 2001-12-13 | 2002-12-02 | 側路スイッチ回路付き増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6680647B2 (ja) |
| JP (1) | JP2003198280A (ja) |
| DE (1) | DE10241350B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009504096A (ja) * | 2005-08-02 | 2009-01-29 | クゥアルコム・インコーポレイテッド | アクティブポストディストーション線形化を有する増幅器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3736356B2 (ja) * | 2001-02-01 | 2006-01-18 | 日本電気株式会社 | 高周波スイッチ回路 |
| DE10208483B4 (de) * | 2002-02-27 | 2007-09-13 | Siemens Ag | Puls-Echo-Gerät mit Verstärkereinrichtung mit wählbarer aktiver oder passiver Betriebsweise |
| US6930546B2 (en) * | 2003-09-26 | 2005-08-16 | International Business Machines Corporation | Bypass switch topology for low-noise amplifiers |
| JP2007295480A (ja) * | 2006-04-27 | 2007-11-08 | Alps Electric Co Ltd | 高周波回路 |
| US8913976B2 (en) * | 2012-10-23 | 2014-12-16 | Qualcomm Incorporated | Amplifiers with shunt switches |
| US9479126B2 (en) | 2014-08-19 | 2016-10-25 | Infineon Technologies Ag | System and method for a low noise amplifier |
| US9337775B1 (en) | 2014-12-05 | 2016-05-10 | Infineon Technologies Ag | System and method for a low noise amplifier module |
| TWI591959B (zh) * | 2016-03-18 | 2017-07-11 | 立積電子股份有限公司 | 主動電路 |
| US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238407A (ja) * | 1991-01-22 | 1992-08-26 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得増幅器 |
| JPH06120762A (ja) * | 1992-10-02 | 1994-04-28 | Kokusai Electric Co Ltd | 定インピーダンス移相器 |
| JPH0681077B2 (ja) * | 1984-07-27 | 1994-10-12 | 松下電器産業株式会社 | 信号補正処理装置 |
| JPH0936675A (ja) * | 1995-07-18 | 1997-02-07 | Mitsubishi Electric Corp | 出力電力可変多段増幅装置 |
| WO1997028599A1 (fr) * | 1996-01-31 | 1997-08-07 | Asahi Kasei Microsystems Co., Ltd. | Circuit de commande automatique de gain |
| JP2000165164A (ja) * | 1998-11-24 | 2000-06-16 | Mitsubishi Electric Corp | 高周波増幅器 |
| JP2000332545A (ja) * | 1999-05-20 | 2000-11-30 | Sony Corp | 低雑音増幅器回路 |
| JP2001102880A (ja) * | 1999-09-07 | 2001-04-13 | Agilent Technol Inc | バイパススイッチを有する増幅器回路 |
| JP2001217659A (ja) * | 2000-02-03 | 2001-08-10 | Mitsubishi Electric Corp | マイクロ波増幅器 |
| JP2001326543A (ja) * | 2000-05-16 | 2001-11-22 | Shinya Kojima | 広帯域化増幅器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3177559B2 (ja) * | 1994-01-20 | 2001-06-18 | アルプス電気株式会社 | 高周波増幅器 |
| US5661434A (en) * | 1995-05-12 | 1997-08-26 | Fujitsu Compound Semiconductor, Inc. | High efficiency multiple power level amplifier circuit |
| GB2301247A (en) * | 1995-05-22 | 1996-11-27 | Univ Bristol | A cartesian loop transmitter amplifier |
| JPH10173453A (ja) * | 1996-12-09 | 1998-06-26 | Sony Corp | 高周波可変利得増幅装置および無線通信装置 |
| JPH10303772A (ja) * | 1997-04-25 | 1998-11-13 | Alps Electric Co Ltd | セルラ−電話機の受信回路 |
| US6127886A (en) * | 1997-10-30 | 2000-10-03 | The Whitaker Corporation | Switched amplifying device |
| US6043721A (en) * | 1998-02-04 | 2000-03-28 | Motorola, Inc. | Dual band amplifier |
| US6060949A (en) * | 1998-09-22 | 2000-05-09 | Qualcomm Incorporated | High efficiency switched gain power amplifier |
| US6118338A (en) | 1999-11-23 | 2000-09-12 | Agilent Technologies | Low noise amplifier circuit with an isolating switch topology |
| US6356150B1 (en) * | 2000-01-21 | 2002-03-12 | Rf Micro Devices, Inc. | Portable integrated switching power amplifier |
| JP2002208865A (ja) * | 2001-01-11 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 高周波回路 |
-
2001
- 2001-12-13 US US10/020,258 patent/US6680647B2/en not_active Expired - Fee Related
-
2002
- 2002-09-06 DE DE10241350A patent/DE10241350B4/de not_active Expired - Fee Related
- 2002-12-02 JP JP2002349804A patent/JP2003198280A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0681077B2 (ja) * | 1984-07-27 | 1994-10-12 | 松下電器産業株式会社 | 信号補正処理装置 |
| JPH04238407A (ja) * | 1991-01-22 | 1992-08-26 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得増幅器 |
| JPH06120762A (ja) * | 1992-10-02 | 1994-04-28 | Kokusai Electric Co Ltd | 定インピーダンス移相器 |
| JPH0936675A (ja) * | 1995-07-18 | 1997-02-07 | Mitsubishi Electric Corp | 出力電力可変多段増幅装置 |
| WO1997028599A1 (fr) * | 1996-01-31 | 1997-08-07 | Asahi Kasei Microsystems Co., Ltd. | Circuit de commande automatique de gain |
| JP2000165164A (ja) * | 1998-11-24 | 2000-06-16 | Mitsubishi Electric Corp | 高周波増幅器 |
| JP2000332545A (ja) * | 1999-05-20 | 2000-11-30 | Sony Corp | 低雑音増幅器回路 |
| JP2001102880A (ja) * | 1999-09-07 | 2001-04-13 | Agilent Technol Inc | バイパススイッチを有する増幅器回路 |
| JP2001217659A (ja) * | 2000-02-03 | 2001-08-10 | Mitsubishi Electric Corp | マイクロ波増幅器 |
| JP2001326543A (ja) * | 2000-05-16 | 2001-11-22 | Shinya Kojima | 広帯域化増幅器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009504096A (ja) * | 2005-08-02 | 2009-01-29 | クゥアルコム・インコーポレイテッド | アクティブポストディストーション線形化を有する増幅器 |
| JP4838308B2 (ja) * | 2005-08-02 | 2011-12-14 | クゥアルコム・インコーポレイテッド | アクティブポストディストーション線形化を有する増幅器 |
| JP2011254499A (ja) * | 2005-08-02 | 2011-12-15 | Qualcomm Incorporated | アクティブポストディストーション線形化を有する増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10241350B4 (de) | 2007-02-22 |
| US20030112065A1 (en) | 2003-06-19 |
| DE10241350A1 (de) | 2003-07-03 |
| US6680647B2 (en) | 2004-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102287445B1 (ko) | 저잡음 증폭기를 바이패스하는 시스템 및 방법 | |
| JP4146256B2 (ja) | 利得可変型増幅器 | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| US5406226A (en) | Stable, narrow bandwidth, high frequency amplifier with low power consumption | |
| US6028496A (en) | Active inductor | |
| US20070182485A1 (en) | Predistorter for Linearization of Power Amplifier | |
| US20030058041A1 (en) | Variable gain amplifier | |
| US9876485B2 (en) | Active circuit capable of preventing impedance from being mismatched in a bypass mode | |
| JP4570339B2 (ja) | バイアス付与用アクティブ装荷装置を備えた超広帯域分布型増幅回路 | |
| US6680647B2 (en) | Low noise amplifier circuit with phase matched switch topology | |
| JP4430246B2 (ja) | 電界効果トランジスタのためのバイアス構成 | |
| JP4758624B2 (ja) | 利得可変型増幅器 | |
| KR100789918B1 (ko) | 광대역 저잡음 증폭기의 입력 매칭 회로 | |
| JP2010213141A (ja) | 利得可変増幅器およびそれを用いた通信機器 | |
| KR100425757B1 (ko) | 가변이득증폭기 | |
| US6118338A (en) | Low noise amplifier circuit with an isolating switch topology | |
| US6893101B2 (en) | Active element bias circuit for RF power transistor input | |
| US8279000B2 (en) | Radio-frequency amplifier | |
| KR100789375B1 (ko) | 초광대역 저잡음 증폭 장치 | |
| JP2002335138A (ja) | 利得切換付き増幅器デバイス | |
| US6542036B2 (en) | Low current amplifier circuit with protection against static electricity | |
| JP3176793B2 (ja) | 増幅回路 | |
| KR100421417B1 (ko) | 광대역 고이득 증폭회로 | |
| JPWO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
| JPH10126215A (ja) | 可変減衰装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051005 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051005 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051129 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070404 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080620 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080922 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090306 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090605 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090610 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090706 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090709 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100517 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100520 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100616 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100621 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100716 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110311 |