JP2003199348A - 電磁石装置の駆動装置 - Google Patents
電磁石装置の駆動装置Info
- Publication number
- JP2003199348A JP2003199348A JP2001394544A JP2001394544A JP2003199348A JP 2003199348 A JP2003199348 A JP 2003199348A JP 2001394544 A JP2001394544 A JP 2001394544A JP 2001394544 A JP2001394544 A JP 2001394544A JP 2003199348 A JP2003199348 A JP 2003199348A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- period
- electromagnet device
- exciting coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F7/00—Magnets
- H01F7/06—Electromagnets; Actuators including electromagnets
- H01F7/08—Electromagnets; Actuators including electromagnets with armatures
- H01F7/18—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F7/00—Magnets
- H01F7/06—Electromagnets; Actuators including electromagnets
- H01F7/08—Electromagnets; Actuators including electromagnets with armatures
- H01F7/18—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
- H01F7/1844—Monitoring or fail-safe circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
- H01H47/22—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for supplying energising current for relay coil
- H01H47/32—Energising current supplied by semiconductor device
- H01H47/325—Energising current supplied by semiconductor device by switching regulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F7/00—Magnets
- H01F7/06—Electromagnets; Actuators including electromagnets
- H01F7/08—Electromagnets; Actuators including electromagnets with armatures
- H01F7/18—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
- H01F2007/1888—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings using pulse width modulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F7/00—Magnets
- H01F7/06—Electromagnets; Actuators including electromagnets
- H01F7/08—Electromagnets; Actuators including electromagnets with armatures
- H01F7/18—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
- H01F2007/1894—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings minimizing impact energy on closure of magnetic circuit
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Relay Circuits (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】ＦＥＴ１７の断続により定電流制御される電磁
石装置の励磁コイル４とＡＣ電源との間に挿入された無
接点リレー１の主トライアックＴＲを、スイッチＳＷ０
のオフ時に確実にターンオフさせるために、電圧検出回
路１４を介しＡＣ電圧のゼロ付近の領域に無通電期間を
設けるが、この期間の直後は無通電期間に設定値から大
きく減衰した励磁コイル電流を速やかに復旧するようＦ
ＥＴ１７が数スイッチング周期オン状態を続け、励磁コ
イル電流が急上昇し設定値に達してから定周期のスイッ
チング動作に移る。このために生ずる電磁石装置のうな
り音を抑制する。 【解決手段】無通電期間に続く所定期間、抵抗１８部分
の励磁コイル電流の検出電圧に、単安定回路２０の出力
Ｖ２の抵抗１９部分の分圧値がバイアス電圧として加わ
ってＩＣ１１に検出され、ＩＣ１１は無通電期間の直後
から定スイッチング周期でＦＥＴ１７をオンオフ駆動
し、励磁コイル電流の急上昇を防ぐ。
石装置の励磁コイル４とＡＣ電源との間に挿入された無
接点リレー１の主トライアックＴＲを、スイッチＳＷ０
のオフ時に確実にターンオフさせるために、電圧検出回
路１４を介しＡＣ電圧のゼロ付近の領域に無通電期間を
設けるが、この期間の直後は無通電期間に設定値から大
きく減衰した励磁コイル電流を速やかに復旧するようＦ
ＥＴ１７が数スイッチング周期オン状態を続け、励磁コ
イル電流が急上昇し設定値に達してから定周期のスイッ
チング動作に移る。このために生ずる電磁石装置のうな
り音を抑制する。 【解決手段】無通電期間に続く所定期間、抵抗１８部分
の励磁コイル電流の検出電圧に、単安定回路２０の出力
Ｖ２の抵抗１９部分の分圧値がバイアス電圧として加わ
ってＩＣ１１に検出され、ＩＣ１１は無通電期間の直後
から定スイッチング周期でＦＥＴ１７をオンオフ駆動
し、励磁コイル電流の急上昇を防ぐ。
Description
【０００１】
【発明の属する技術分野】本発明は電磁石装置の励磁コ
イルを付勢する駆動電流を、その電源側を開閉するスイ
ッチング手段の断続により定電流制御して電磁石装置の
省電力を計った電磁石装置の駆動装置であって、特にス
イッチング手段の断続に基づき電磁石装置から発生する
うなり音を低減するようにした電磁石装置の駆動装置に
関する。
イルを付勢する駆動電流を、その電源側を開閉するスイ
ッチング手段の断続により定電流制御して電磁石装置の
省電力を計った電磁石装置の駆動装置であって、特にス
イッチング手段の断続に基づき電磁石装置から発生する
うなり音を低減するようにした電磁石装置の駆動装置に
関する。
【０００２】なお、以下各図において同一の符号は同一
もしくは相当部分を示す。
もしくは相当部分を示す。
【０００３】
【従来の技術】電磁石装置の励磁コイルへの通電を、ス
イッチング手段を断続して行うことにより電磁石装置の
省電力を計ることができる、本発明に近い従来技術とし
ては本出願人の先願発明としての特許番号第２６２６１
４７号の技術がある。この先願発明の技術は、電磁石装
置の励磁コイルへの通電を断続したパルス信号によりス
イッチング手段を介して駆動するスイッチング制御回路
を有し、前記電磁石装置の励磁コイルと交流電源との間
に挿入された無接点リレーの主スイッチング素子をオン
オフさせることにより電磁石装置を投入・釈放するもの
において、前記無接点リレー内の主スイッチング素子が
自己保持電流以下となる電源電圧のゼロ付近の領域を、
前記スイッチング制御回路から出力される断続したパル
ス信号の周期よりも長い所定時間だけ無通電状態とする
ことにより、無接点リレーにオフ指令を与えても無接点
リレーの交流路が導通を持続し、電磁石装置が釈放不能
になることを防ぐものである。
イッチング手段を断続して行うことにより電磁石装置の
省電力を計ることができる、本発明に近い従来技術とし
ては本出願人の先願発明としての特許番号第２６２６１
４７号の技術がある。この先願発明の技術は、電磁石装
置の励磁コイルへの通電を断続したパルス信号によりス
イッチング手段を介して駆動するスイッチング制御回路
を有し、前記電磁石装置の励磁コイルと交流電源との間
に挿入された無接点リレーの主スイッチング素子をオン
オフさせることにより電磁石装置を投入・釈放するもの
において、前記無接点リレー内の主スイッチング素子が
自己保持電流以下となる電源電圧のゼロ付近の領域を、
前記スイッチング制御回路から出力される断続したパル
ス信号の周期よりも長い所定時間だけ無通電状態とする
ことにより、無接点リレーにオフ指令を与えても無接点
リレーの交流路が導通を持続し、電磁石装置が釈放不能
になることを防ぐものである。
【０００４】図４は上記先願発明の技術を継承しなが
ら、電磁石装置の励磁電流を定電流制御してさらに電磁
石装置の省電力を計るようにした従来の電磁石装置の駆
動装置の回路の構成例を示す。また、図５は図４中のカ
レントモード型ＰＷＭ制御ＩＣ１１の内部の原理的な構
成を示し、図９は図４の要部の動作波形を、図１０は図
４中の電圧検出回路１４の動作波形をそれぞれ示す。
ら、電磁石装置の励磁電流を定電流制御してさらに電磁
石装置の省電力を計るようにした従来の電磁石装置の駆
動装置の回路の構成例を示す。また、図５は図４中のカ
レントモード型ＰＷＭ制御ＩＣ１１の内部の原理的な構
成を示し、図９は図４の要部の動作波形を、図１０は図
４中の電圧検出回路１４の動作波形をそれぞれ示す。
【０００５】図４において、４はダイオードブリッジ２
の直流出力側に接続された電磁接触器等の電磁石装置の
励磁コイル（ＭＣとも略記する）、１はダイオードブリ
ッジ２へのＡＣ電源の入力を開閉する無接点リレーで、
ＳＳＲ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｒｅｌａｙの略）と
も呼ばれるものであり、この回路では無接点リレー１を
オンオフして電磁石装置を投入・釈放するものである。
の直流出力側に接続された電磁接触器等の電磁石装置の
励磁コイル（ＭＣとも略記する）、１はダイオードブリ
ッジ２へのＡＣ電源の入力を開閉する無接点リレーで、
ＳＳＲ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｒｅｌａｙの略）と
も呼ばれるものであり、この回路では無接点リレー１を
オンオフして電磁石装置を投入・釈放するものである。
【０００６】ここで、Ｔ１，Ｔ２は交流電源が接続され
る入力端子であり、この人力端子Ｔ１，Ｔ２に直列に無
接点リレー１の出力端子Ｔ３，Ｔ４が接続されている。
無接点リレー１は入力端子Ｔ５，Ｔ６に直流電源Ｅがス
イッチＳＷ０を介して接続されると共に、フォトトライ
アックカプラＰＣの発光ダイオードＰＤが接続されてい
る。
る入力端子であり、この人力端子Ｔ１，Ｔ２に直列に無
接点リレー１の出力端子Ｔ３，Ｔ４が接続されている。
無接点リレー１は入力端子Ｔ５，Ｔ６に直流電源Ｅがス
イッチＳＷ０を介して接続されると共に、フォトトライ
アックカプラＰＣの発光ダイオードＰＤが接続されてい
る。
【０００７】フォトトライアックカプラＰＣのフォトト
ライアックＰＴｒには主トライアックＴＲが並列に接続
され、主トライアックＴＲのゲートと一方の端子との間
には抵抗Ｒ１１が接続されており、また主トライアック
ＴＲに並列にコンデンサＣ１０と抵抗Ｒ１０からなるス
ナバ回路が接続されている。無接点リレー１の出力端子
Ｔ４と交流電源の入力端子Ｔ２との間には前記ダイオー
ドブリッジ２が接続され、このダイオードブリッジ２の
直流出力端子には前記した電磁石装置の励磁コイル（Ｍ
Ｃ）４と、励磁コイル４の電流Ｉｍｃを制御する主スイ
ッチング素子としてのパワーＭＯＳＦＥＴ１７と、励磁
コイル４の電流Ｉｍｃを検出するためにＭＯＳＦＥＴ１
７のソース側に挿入された電流検出抵抗１８（抵抗値を
Ｒ１８とする）との直列回路が接続されている。そし
て、この直列回路と並列にコンデンサ３が接続され、励
磁コイル４に並列にフライホィールダイオード５が接続
されている。
ライアックＰＴｒには主トライアックＴＲが並列に接続
され、主トライアックＴＲのゲートと一方の端子との間
には抵抗Ｒ１１が接続されており、また主トライアック
ＴＲに並列にコンデンサＣ１０と抵抗Ｒ１０からなるス
ナバ回路が接続されている。無接点リレー１の出力端子
Ｔ４と交流電源の入力端子Ｔ２との間には前記ダイオー
ドブリッジ２が接続され、このダイオードブリッジ２の
直流出力端子には前記した電磁石装置の励磁コイル（Ｍ
Ｃ）４と、励磁コイル４の電流Ｉｍｃを制御する主スイ
ッチング素子としてのパワーＭＯＳＦＥＴ１７と、励磁
コイル４の電流Ｉｍｃを検出するためにＭＯＳＦＥＴ１
７のソース側に挿入された電流検出抵抗１８（抵抗値を
Ｒ１８とする）との直列回路が接続されている。そし
て、この直列回路と並列にコンデンサ３が接続され、励
磁コイル４に並列にフライホィールダイオード５が接続
されている。
【０００８】また、ダイオードブリッジ２の直流出力端
子には、抵抗６とツェナダイオード９の直列回路と、抵
抗７、べ−スが抵抗６とツェナダイオード９との接続点
に接続されたトランジスタ８、コンデンサ１０の直列回
路とが接続され、これらの回路はカレントモード型ＰＷ
Ｍ制御ＩＣ１１の電源端子ＶＩＮに供給される定電圧の
電源回路を構成している。なお、前記ＰＷＭは、Ｐｕｌ
ｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ（パルス幅変
調）の略である。
子には、抵抗６とツェナダイオード９の直列回路と、抵
抗７、べ−スが抵抗６とツェナダイオード９との接続点
に接続されたトランジスタ８、コンデンサ１０の直列回
路とが接続され、これらの回路はカレントモード型ＰＷ
Ｍ制御ＩＣ１１の電源端子ＶＩＮに供給される定電圧の
電源回路を構成している。なお、前記ＰＷＭは、Ｐｕｌ
ｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ（パルス幅変
調）の略である。
【０００９】ダイオードブリッジ２の直流出力端子には
また、分圧抵抗１２、１３の直列回路が接続され、この
抵抗１２と１３との接続点の電圧１４ａは、ＡＣ電源の
電圧がゼロ付近に到達したことを検出するための電圧検
出回路１４に入力されている。この電圧検出回路１４は
図１０に示すように、ＡＣ電源の両波整流電圧が現れ
る、ダイオードブリッジ２の直流出力端子間の電圧を分
圧抵抗１２、１３により分圧した電圧１４ａが、所定の
低電圧検出レベルＶＬ０を下回る期間ｔ１の間はＨレベ
ル、期間ｔ１以外ではＬレベルの電圧Ｖ１を出力してカ
レントモード型ＰＷＭ制御ＩＣ１１のフィードバック入
力端子ＦＢに与える。
また、分圧抵抗１２、１３の直列回路が接続され、この
抵抗１２と１３との接続点の電圧１４ａは、ＡＣ電源の
電圧がゼロ付近に到達したことを検出するための電圧検
出回路１４に入力されている。この電圧検出回路１４は
図１０に示すように、ＡＣ電源の両波整流電圧が現れ
る、ダイオードブリッジ２の直流出力端子間の電圧を分
圧抵抗１２、１３により分圧した電圧１４ａが、所定の
低電圧検出レベルＶＬ０を下回る期間ｔ１の間はＨレベ
ル、期間ｔ１以外ではＬレベルの電圧Ｖ１を出力してカ
レントモード型ＰＷＭ制御ＩＣ１１のフィードバック入
力端子ＦＢに与える。
【００１０】なお、前記低電圧検出レベルＶＬ０は期間
ｔ１が後述するＰＷＭパルスＶｏｕｔの出力周期Ｔより
長くなるように設定されている。また、ダイオードブリ
ッジ２の直流出力端子間に設けられたコンデンサＣ３
は、ダイオードブリッジ２の直流側負荷電流中の高周波
成分に対する電源の役割を持つもので、その容量は小さ
いため、ダイオードブリッジ２の直流出力端子間の電圧
波形は、ほぼＡＣ電源の電圧変化に追随した両波整流電
圧波形となる。
ｔ１が後述するＰＷＭパルスＶｏｕｔの出力周期Ｔより
長くなるように設定されている。また、ダイオードブリ
ッジ２の直流出力端子間に設けられたコンデンサＣ３
は、ダイオードブリッジ２の直流側負荷電流中の高周波
成分に対する電源の役割を持つもので、その容量は小さ
いため、ダイオードブリッジ２の直流出力端子間の電圧
波形は、ほぼＡＣ電源の電圧変化に追随した両波整流電
圧波形となる。
【００１１】カレントモード型ＰＷＭ制御ＩＣ１１のＯ
ＵＴ端子から出力されるＰＷＭ制御パルス（ＰＷＭパル
スとも略記する）ＶｏｕｔはパワーＭＯＳＦＥＴ１７の
ゲートに入力され、電流検出抵抗１８の両端に発生する
電流検出電圧（＝（抵抗１８の抵抗値Ｒ１８）×（励磁
コイル４の電流Ｉｍｃ））は抵抗１９を介してカレント
モード型ＰＷＭ制御ＩＣ１１の電流検出端子ＣＳに入力
されている。なお、この端子ＣＳへの入力電圧をＶｃｓ
とする。
ＵＴ端子から出力されるＰＷＭ制御パルス（ＰＷＭパル
スとも略記する）ＶｏｕｔはパワーＭＯＳＦＥＴ１７の
ゲートに入力され、電流検出抵抗１８の両端に発生する
電流検出電圧（＝（抵抗１８の抵抗値Ｒ１８）×（励磁
コイル４の電流Ｉｍｃ））は抵抗１９を介してカレント
モード型ＰＷＭ制御ＩＣ１１の電流検出端子ＣＳに入力
されている。なお、この端子ＣＳへの入力電圧をＶｃｓ
とする。
【００１２】１５と１６はそれぞれ、カレントモード型
ＰＷＭ制御ＩＣ１１のＰＷＭパルスの周期を決定するた
めのタイミング抵抗とタイミングコンデンサで、タイミ
ング抵抗１５はＩＣ１１の基準電圧（本例では５Ｖ）の
出力端子ＶｒｅｆとＩＣ１１のタイミング抵抗／容量接
続端子ＲＴ／ＣＴとの間に接続され、タイミングコンデ
ンサ１６はＩＣ１１の前記端子ＲＴ／ＣＴとダイオード
ブリッジ２の負側端子との間に接続されている。なお、
ＩＣ１１の図外の接地端子ＧＮＤ（図５参照）はダイオ
ードブリッジ２の負側端子に接続されている。
ＰＷＭ制御ＩＣ１１のＰＷＭパルスの周期を決定するた
めのタイミング抵抗とタイミングコンデンサで、タイミ
ング抵抗１５はＩＣ１１の基準電圧（本例では５Ｖ）の
出力端子ＶｒｅｆとＩＣ１１のタイミング抵抗／容量接
続端子ＲＴ／ＣＴとの間に接続され、タイミングコンデ
ンサ１６はＩＣ１１の前記端子ＲＴ／ＣＴとダイオード
ブリッジ２の負側端子との間に接続されている。なお、
ＩＣ１１の図外の接地端子ＧＮＤ（図５参照）はダイオ
ードブリッジ２の負側端子に接続されている。
【００１３】カレントモード型ＰＷＭ制御ＩＣ１１とし
ては、この場合、スイッチング電源の電圧をその負荷電
流を制御しつつ定電圧制御するスイッチング電源用カレ
ントモード型ＰＷＭ制御ＩＣを流用しており、本例では
特にこのＩＣが、スイッチング電源の重負荷時、具体的
には後述するエラーアンプ出力電圧Ｖｃｏｍｐが所定値
以上になった時、定電流制御を行う性質を利用してい
る。
ては、この場合、スイッチング電源の電圧をその負荷電
流を制御しつつ定電圧制御するスイッチング電源用カレ
ントモード型ＰＷＭ制御ＩＣを流用しており、本例では
特にこのＩＣが、スイッチング電源の重負荷時、具体的
には後述するエラーアンプ出力電圧Ｖｃｏｍｐが所定値
以上になった時、定電流制御を行う性質を利用してい
る。
【００１４】次に、図４および図９を参照しつつ、図５
によりカレントモード型ＰＷＭ制御ＩＣ１１の定電流制
御に関わる機能を説明する。図５において、ＩＣ１１の
電源端子ＶＩＮへ供給される電圧がＩＣ１１の正常動作
可能な電圧（本例では１６Ｖ）に達すると、低電圧ロッ
クアウト回路ＵＶＬ１のロックが解除され、５Ｖバンド
ギャップ基準電圧レギュレータＲＥＧがオンして電源端
子ＶＩＮへ供給される電圧から５Ｖの基準電圧Ｖｒｅｆ
を生成し、ＩＣ１１の端子Ｖｒｅｆへ出力するほか、Ｉ
Ｃ１１内の必要な各部へ供給する。
によりカレントモード型ＰＷＭ制御ＩＣ１１の定電流制
御に関わる機能を説明する。図５において、ＩＣ１１の
電源端子ＶＩＮへ供給される電圧がＩＣ１１の正常動作
可能な電圧（本例では１６Ｖ）に達すると、低電圧ロッ
クアウト回路ＵＶＬ１のロックが解除され、５Ｖバンド
ギャップ基準電圧レギュレータＲＥＧがオンして電源端
子ＶＩＮへ供給される電圧から５Ｖの基準電圧Ｖｒｅｆ
を生成し、ＩＣ１１の端子Ｖｒｅｆへ出力するほか、Ｉ
Ｃ１１内の必要な各部へ供給する。
【００１５】なお、レギュレータＲＥＧが出力する基準
電圧Ｖｒｅｆが４．７Ｖ以上になると、もう一つの低電
圧ロックアウト回路ＵＶＬ２のロックも解除されてＯＲ
回路Ｇ２の出力、つまりＮＯＲ回路Ｇ１の入力の一つが
“Ｌ”となり、ＮＯＲ回路Ｇ１によって駆動されるトー
テムポール出力回路ＴＴＰからのＰＷＭパルスＶｏｕｔ
の出力を停止する条件の一つが解除される。
電圧Ｖｒｅｆが４．７Ｖ以上になると、もう一つの低電
圧ロックアウト回路ＵＶＬ２のロックも解除されてＯＲ
回路Ｇ２の出力、つまりＮＯＲ回路Ｇ１の入力の一つが
“Ｌ”となり、ＮＯＲ回路Ｇ１によって駆動されるトー
テムポール出力回路ＴＴＰからのＰＷＭパルスＶｏｕｔ
の出力を停止する条件の一つが解除される。
【００１６】逆にこの解除が行われるまでは少なくとも
ＰＷＭパルスＶｏｕｔの出力は停止され、ＰＷＭパルス
Ｖｏｕｔをゲート入力とするパワーＭＯＳＦＥＴ１７は
オフ状態に保たれる。発振器ＯＳＣは、ＰＷＭパルスＶ
ｏｕｔの出力周期Ｔを定める三角波Ｗ１を生成する。即
ち、発振器ＯＳＣを構成するコンパレータＣＰ１の出力
が“Ｌ”のとき、同じく発振器ＯＳＣを構成する半導体
スイッチＳＷ１，ＳＷ２はオフし、コンパレータＣＰ１
の（−）入力端子には三角波Ｗ１の上限電圧である２．
８Ｖが入力される。そして、外部のタイミングコンデン
サ１６はタイミング抵抗１５を介し基準電圧Ｖｒｅｆに
より充電される。
ＰＷＭパルスＶｏｕｔの出力は停止され、ＰＷＭパルス
Ｖｏｕｔをゲート入力とするパワーＭＯＳＦＥＴ１７は
オフ状態に保たれる。発振器ＯＳＣは、ＰＷＭパルスＶ
ｏｕｔの出力周期Ｔを定める三角波Ｗ１を生成する。即
ち、発振器ＯＳＣを構成するコンパレータＣＰ１の出力
が“Ｌ”のとき、同じく発振器ＯＳＣを構成する半導体
スイッチＳＷ１，ＳＷ２はオフし、コンパレータＣＰ１
の（−）入力端子には三角波Ｗ１の上限電圧である２．
８Ｖが入力される。そして、外部のタイミングコンデン
サ１６はタイミング抵抗１５を介し基準電圧Ｖｒｅｆに
より充電される。
【００１７】タイミングコンデンサ１６の充電電圧はＩ
Ｃ１１のタイミング抵抗／容量接続端子ＲＴ／ＣＴを経
てコンパレータＣＰ１の（＋）入力端子に入力されて監
視される。やがて、タイミングコンデンサ１６の充電電
圧が２．８Ｖを上回ろうとするとコンパレータＣＰ１の
出力は“Ｈ”に反転する。これにより、半導体スイッチ
ＳＷ１，ＳＷ２はオンし、コンパレータＣＰ１の（−）
入力端子の電圧は三角波Ｗ１の下限電圧である１．２Ｖ
に切り換わると共に、ＩＣ１１の端子ＲＴ／ＣＴに定電
流源ＩＳ１が接続されてタイミングコンデンサ１６は放
電を開始する。
Ｃ１１のタイミング抵抗／容量接続端子ＲＴ／ＣＴを経
てコンパレータＣＰ１の（＋）入力端子に入力されて監
視される。やがて、タイミングコンデンサ１６の充電電
圧が２．８Ｖを上回ろうとするとコンパレータＣＰ１の
出力は“Ｈ”に反転する。これにより、半導体スイッチ
ＳＷ１，ＳＷ２はオンし、コンパレータＣＰ１の（−）
入力端子の電圧は三角波Ｗ１の下限電圧である１．２Ｖ
に切り換わると共に、ＩＣ１１の端子ＲＴ／ＣＴに定電
流源ＩＳ１が接続されてタイミングコンデンサ１６は放
電を開始する。
【００１８】次にタイミングコンデンサ１６の電圧が
１．２Ｖを下回ろうとすると、再びコンパレータＣＰ１
の出力は“Ｌ”に反転し、タイミングコンデンサ１６の
電圧は上昇に転ずる、こうして連続する三角波Ｗ１が生
成される。このときコンパレータＣＰ１から出力される
矩形波パルスからなる発振出力Ｗ２は、ラッチセットパ
ルス生成回路ＬＳに入力され、パルス生成回路ＬＳは、
発振出力Ｗ２の立上がりのタイミング毎にヒゲ状のラッ
チセットパルスＰ１を生成し、ＮＯＲ回路Ｇ１および、
ＲＳフリップフロップからなる電流検出ラッチＦＦのセ
ット入力端子Ｓに与える。
１．２Ｖを下回ろうとすると、再びコンパレータＣＰ１
の出力は“Ｌ”に反転し、タイミングコンデンサ１６の
電圧は上昇に転ずる、こうして連続する三角波Ｗ１が生
成される。このときコンパレータＣＰ１から出力される
矩形波パルスからなる発振出力Ｗ２は、ラッチセットパ
ルス生成回路ＬＳに入力され、パルス生成回路ＬＳは、
発振出力Ｗ２の立上がりのタイミング毎にヒゲ状のラッ
チセットパルスＰ１を生成し、ＮＯＲ回路Ｇ１および、
ＲＳフリップフロップからなる電流検出ラッチＦＦのセ
ット入力端子Ｓに与える。
【００１９】このラッチセットパルスＰ１の入力によっ
て、電流検出ラッチＦＦの反転出力ＱＢ（このＱＢのＢ
は「バー」を意味するものとする）は“Ｌ”となり、こ
のときＮＯＲ回路Ｇ１の全入力が“Ｌ”となることか
ら、トーテムポール出力回路ＴＴＰの出力、つまりＩＣ
１１のＯＵＴ端子から出力されるＰＷＭパルスＶｏｕｔ
はＨレベルとなり、外部のパワーＭＯＳＦＥＴ１７をオ
ンする。
て、電流検出ラッチＦＦの反転出力ＱＢ（このＱＢのＢ
は「バー」を意味するものとする）は“Ｌ”となり、こ
のときＮＯＲ回路Ｇ１の全入力が“Ｌ”となることか
ら、トーテムポール出力回路ＴＴＰの出力、つまりＩＣ
１１のＯＵＴ端子から出力されるＰＷＭパルスＶｏｕｔ
はＨレベルとなり、外部のパワーＭＯＳＦＥＴ１７をオ
ンする。
【００２０】このＰＷＭパルスＶｏｕｔのＨレベルの状
態、つまりパワーＭＯＳＦＥＴ１７のオンの状態は、以
後、電流検出ラッチＦＦがリセットされ、その反転出力
ＱＢが“Ｈ”となるまで継続する。電流検出ラッチＦＦ
の入力端子Ｒへのリセット信号は、ＣＳコンパレータＣ
Ｐ２の出力として与えられ、このコンパレータＣＰ２の
出力は、パワーＭＯＳＦＥＴ１７がオンすることによっ
て、電流検出端子ＣＳの電圧Ｖｃｓ、つまりＣＳコンパ
レータＣＰ２の（＋）入力端子の電圧が漸増し、ＣＳコ
ンパレータＣＰ２の（−）入力端子の電圧Ｖｃｓｎを上
回る時点に発生する。
態、つまりパワーＭＯＳＦＥＴ１７のオンの状態は、以
後、電流検出ラッチＦＦがリセットされ、その反転出力
ＱＢが“Ｈ”となるまで継続する。電流検出ラッチＦＦ
の入力端子Ｒへのリセット信号は、ＣＳコンパレータＣ
Ｐ２の出力として与えられ、このコンパレータＣＰ２の
出力は、パワーＭＯＳＦＥＴ１７がオンすることによっ
て、電流検出端子ＣＳの電圧Ｖｃｓ、つまりＣＳコンパ
レータＣＰ２の（＋）入力端子の電圧が漸増し、ＣＳコ
ンパレータＣＰ２の（−）入力端子の電圧Ｖｃｓｎを上
回る時点に発生する。
【００２１】ところで、図４においては電圧検出回路１
４は、前述のようにＡＣ電源電圧のゼロ付近の期間ｔ１
のみＩＣ１１のフィードバック入力端子ＦＢに与える電
圧Ｖ１、つまりエラーアンプＥＡの（−）入力端子の電
圧をＨレベルとし、期間ｔ１以外ではＬレベルとしてい
る。なお、本例では電圧Ｖ１のＨレベルはエラーアンプ
ＥＡの（＋）入力端子の電圧（２．５Ｖ）より高い電圧
であるものとし、電圧Ｖ１のＬレベルはほぼ０Ｖである
ものとする。
４は、前述のようにＡＣ電源電圧のゼロ付近の期間ｔ１
のみＩＣ１１のフィードバック入力端子ＦＢに与える電
圧Ｖ１、つまりエラーアンプＥＡの（−）入力端子の電
圧をＨレベルとし、期間ｔ１以外ではＬレベルとしてい
る。なお、本例では電圧Ｖ１のＨレベルはエラーアンプ
ＥＡの（＋）入力端子の電圧（２．５Ｖ）より高い電圧
であるものとし、電圧Ｖ１のＬレベルはほぼ０Ｖである
ものとする。
【００２２】従って、期間ｔ１においてはエラーアンプ
ＥＡの出力電圧（エラー電圧ともいう）Ｖｃｏｍｐは少
なくとも１．４Ｖ以下、従ってＣＳコンパレータ（−）
入力端子電圧Ｖｃｓｎはほぼ０Ｖとなり、期間ｔ１以外
ではエラー電圧Ｖｃｏｍｐは少なくとも４．４Ｖ以上、
従ってＣＳコンパレータ（−）入力端子電圧Ｖｃｓｎは
上限値であるツエナ電圧の１Ｖに固定される。
ＥＡの出力電圧（エラー電圧ともいう）Ｖｃｏｍｐは少
なくとも１．４Ｖ以下、従ってＣＳコンパレータ（−）
入力端子電圧Ｖｃｓｎはほぼ０Ｖとなり、期間ｔ１以外
ではエラー電圧Ｖｃｏｍｐは少なくとも４．４Ｖ以上、
従ってＣＳコンパレータ（−）入力端子電圧Ｖｃｓｎは
上限値であるツエナ電圧の１Ｖに固定される。
【００２３】従って、期間ｔ１以外では、パワーＭＯＳ
ＦＥＴ１７がオンしたのち、励磁コイル電流Ｉｍｃが増
加して行くことにより、電流検出抵抗１８の電圧、従っ
てＩＣ１１の電流検出端子ＣＳの電圧（ＣＳ端子電圧と
よぶ）Ｖｃｓが漸増して、ＣＳコンパレータ（−）入力
端子電圧Ｖｃｓｎの１Ｖに達し、ＣＳコンパレータＣＰ
２が電流検出ラッチＦＦをリセットする動作が行われ
る。
ＦＥＴ１７がオンしたのち、励磁コイル電流Ｉｍｃが増
加して行くことにより、電流検出抵抗１８の電圧、従っ
てＩＣ１１の電流検出端子ＣＳの電圧（ＣＳ端子電圧と
よぶ）Ｖｃｓが漸増して、ＣＳコンパレータ（−）入力
端子電圧Ｖｃｓｎの１Ｖに達し、ＣＳコンパレータＣＰ
２が電流検出ラッチＦＦをリセットする動作が行われ
る。
【００２４】このときの、電流検出ラッチＦＦがセット
されたのちリセットされるまでの時間、つまりＰＷＭパ
ルスＶｏｕｔのパルス幅（Ｈレベルの期間）、換言すれ
ばパワーＭＯＳＦＥＴ１７のオン期間は、当該オン期間
の開始時点の励磁コイル４の電流Ｉｍｃが小さいときは
長くなり、同じく励磁コイル電流Ｉｍｃが増加して設定
値（つまり、ＣＳコンパレータ（−）入力端子電圧Ｖｃ
ｓｎの１Ｖに対応する値）に近づくほど短くなる。この
ようにして励磁コイル４の電流ＩｍｃのＰＷＭ制御によ
る定電流制御が行われる。
されたのちリセットされるまでの時間、つまりＰＷＭパ
ルスＶｏｕｔのパルス幅（Ｈレベルの期間）、換言すれ
ばパワーＭＯＳＦＥＴ１７のオン期間は、当該オン期間
の開始時点の励磁コイル４の電流Ｉｍｃが小さいときは
長くなり、同じく励磁コイル電流Ｉｍｃが増加して設定
値（つまり、ＣＳコンパレータ（−）入力端子電圧Ｖｃ
ｓｎの１Ｖに対応する値）に近づくほど短くなる。この
ようにして励磁コイル４の電流ＩｍｃのＰＷＭ制御によ
る定電流制御が行われる。
【００２５】他方、期間ｔ１においては、ＣＳコンパレ
ータ（−）入力端子電圧Ｖｃｓｎが０Ｖであることか
ら、ＰＷＭパルスＶｏｕｔのパルス幅、つまりパワーＭ
ＯＳＦＥＴ１７のオン期間は図５の動作からは０という
ことになるが、実際は不感帯に入ることによってＰＷＭ
パルスＶｏｕｔは出力されず、パワーＭＯＳＦＥＴ１７
はオフのままとなる。
ータ（−）入力端子電圧Ｖｃｓｎが０Ｖであることか
ら、ＰＷＭパルスＶｏｕｔのパルス幅、つまりパワーＭ
ＯＳＦＥＴ１７のオン期間は図５の動作からは０という
ことになるが、実際は不感帯に入ることによってＰＷＭ
パルスＶｏｕｔは出力されず、パワーＭＯＳＦＥＴ１７
はオフのままとなる。
【００２６】次に改めて、主に図９を参照しつつ図４の
全体の動作を説明する。今、交流電源の入力端子Ｔ１，
Ｔ２に交流電源が接続され, 無接点リレー１の入力端子
Ｔ５，Ｔ６間に設けられたスイッチＳＷ０が投入された
とすると、無接点リレー１のフォトトライアックカプラ
ＰＣがオンするので主トライアックＴＲのゲートに電流
が流れて主トライアックＴＲがターンオンし、ダイオー
ドブリッジ２に交流入力電圧が印加される。
全体の動作を説明する。今、交流電源の入力端子Ｔ１，
Ｔ２に交流電源が接続され, 無接点リレー１の入力端子
Ｔ５，Ｔ６間に設けられたスイッチＳＷ０が投入された
とすると、無接点リレー１のフォトトライアックカプラ
ＰＣがオンするので主トライアックＴＲのゲートに電流
が流れて主トライアックＴＲがターンオンし、ダイオー
ドブリッジ２に交流入力電圧が印加される。
【００２７】前記ダイオードブリッジ２により全波整流
された電圧がツェナダイオード９のツェナ電圧を超える
まではコンデンサ１０はトランジスタ８を介して充電さ
れ、ダイオードブリッジ２の全波整流電圧がツェナダイ
オード９のツェナ電圧を超えると、コンデンサ１０はほ
ぼツェナダイオード９のツェナ電圧に相当する電荷を蓄
えて定電圧化される。
された電圧がツェナダイオード９のツェナ電圧を超える
まではコンデンサ１０はトランジスタ８を介して充電さ
れ、ダイオードブリッジ２の全波整流電圧がツェナダイ
オード９のツェナ電圧を超えると、コンデンサ１０はほ
ぼツェナダイオード９のツェナ電圧に相当する電荷を蓄
えて定電圧化される。
【００２８】このコンデンサ１０の電圧はカレントモー
ド型ＰＷＭ制御ＩＣ１１の電源端子ＶＩＮに入力されて
ＩＣ１１の正常動作を開始させ、電圧検出回路１４の出
力電圧Ｖ１、つまりＩＣ１１のフィードバック入力端子
ＦＢの電圧がＬレベルの期間には、上述したＩＣ１１の
動作によりパワーＭＯＳＦＥＴ１７のＰＷＭ制御でのオ
ンオフによる励磁コイル４の電流Ｉｍｃの定電流制御が
行われる。
ド型ＰＷＭ制御ＩＣ１１の電源端子ＶＩＮに入力されて
ＩＣ１１の正常動作を開始させ、電圧検出回路１４の出
力電圧Ｖ１、つまりＩＣ１１のフィードバック入力端子
ＦＢの電圧がＬレベルの期間には、上述したＩＣ１１の
動作によりパワーＭＯＳＦＥＴ１７のＰＷＭ制御でのオ
ンオフによる励磁コイル４の電流Ｉｍｃの定電流制御が
行われる。
【００２９】即ち、ＩＣ１１内のラッチセットパルスＰ
１が出力される周期ＴごとにＨレベルのＰＷＭパルスＶ
ｏｕｔが出力されてパワーＭＯＳＦＥＴ１７がオンし、
励磁コイル４には電流検出抵抗１８を介してダイオード
ブリッジ２の全波整流電圧が印加され、励磁コイル４の
電流Ｉｍｃは増加して行く。このときの励磁コイル電流
Ｉｍｃの増加の勾配は、主としてその時点での全波整流
電圧の瞬時値と励磁コイル４のインダクタンスによって
定まる。
１が出力される周期ＴごとにＨレベルのＰＷＭパルスＶ
ｏｕｔが出力されてパワーＭＯＳＦＥＴ１７がオンし、
励磁コイル４には電流検出抵抗１８を介してダイオード
ブリッジ２の全波整流電圧が印加され、励磁コイル４の
電流Ｉｍｃは増加して行く。このときの励磁コイル電流
Ｉｍｃの増加の勾配は、主としてその時点での全波整流
電圧の瞬時値と励磁コイル４のインダクタンスによって
定まる。
【００３０】そして、励磁コイル電流Ｉｍｃの増加によ
り、電流検出抵抗１８の電圧（Ｒ１８×Ｉｍｃ）、従っ
てＩＣ１１のＣＳ端子電圧Ｖｃｓが、ＩＣ１１内のＣＳ
コンパレータ（−）入力端子電圧Ｖｃｓｎの１Ｖに達す
るとＰＷＭパルスＶｏｕｔはＬレベルとなって、パワー
ＭＯＳＦＥＴ１７はオフし、励磁コイル４の電流Ｉｍｃ
はフライホィールダイオード５に転流して励磁コイル４
とダイオード５を環流しつつ減衰して行く。この電流減
衰の時定数は、励磁コイル４のインダクタンスと環流路
の抵抗分によって定まる。
り、電流検出抵抗１８の電圧（Ｒ１８×Ｉｍｃ）、従っ
てＩＣ１１のＣＳ端子電圧Ｖｃｓが、ＩＣ１１内のＣＳ
コンパレータ（−）入力端子電圧Ｖｃｓｎの１Ｖに達す
るとＰＷＭパルスＶｏｕｔはＬレベルとなって、パワー
ＭＯＳＦＥＴ１７はオフし、励磁コイル４の電流Ｉｍｃ
はフライホィールダイオード５に転流して励磁コイル４
とダイオード５を環流しつつ減衰して行く。この電流減
衰の時定数は、励磁コイル４のインダクタンスと環流路
の抵抗分によって定まる。
【００３１】次にパワーＭＯＳＦＥＴ１７がオンすると
励磁コイル電流Ｉｍｃは再び上昇に転ずる。このような
動作の中で無接点リレー１のスイッチＳＷ０の投入の直
後は、ラッチセットパルスＰ１の１回の出力周期Ｔの期
間では励磁コイル電流Ｉｍｃが確立せず、従って電流検
出抵抗１８の電圧、従ってＩＣ１１のＣＳ端子電圧Ｖｃ
ｓが１Ｖに達しないため図９の時間軸を拡大した部分に
示すようにＩＣ１１内の電流検出ラッチＦＦがリセット
されず、パワーＭＯＳＦＥＴ１７は実質的にオン状態を
続ける。
励磁コイル電流Ｉｍｃは再び上昇に転ずる。このような
動作の中で無接点リレー１のスイッチＳＷ０の投入の直
後は、ラッチセットパルスＰ１の１回の出力周期Ｔの期
間では励磁コイル電流Ｉｍｃが確立せず、従って電流検
出抵抗１８の電圧、従ってＩＣ１１のＣＳ端子電圧Ｖｃ
ｓが１Ｖに達しないため図９の時間軸を拡大した部分に
示すようにＩＣ１１内の電流検出ラッチＦＦがリセット
されず、パワーＭＯＳＦＥＴ１７は実質的にオン状態を
続ける。
【００３２】そして、ラッチセットパルスＰ１の出力周
期Ｔの複数回の経過の後、励磁コイル電流Ｉｍｃが確立
し、ＣＳ端子電圧Ｖｃｓが１Ｖに達した時点（図９の例
では時点τｃ）以後に、周期ＴごとのパワーＭＯＳＦＥ
Ｔ１７のオンオフ動作が行われ、励磁コイル電流Ｉｍｃ
がほぼ一定値に保たれるようになり、励磁コイル４の省
電力化が計られる。この励磁コイル電流Ｉｍｃの確立に
よって電磁石装置、本例では電磁開閉器の投入が行われ
る。
期Ｔの複数回の経過の後、励磁コイル電流Ｉｍｃが確立
し、ＣＳ端子電圧Ｖｃｓが１Ｖに達した時点（図９の例
では時点τｃ）以後に、周期ＴごとのパワーＭＯＳＦＥ
Ｔ１７のオンオフ動作が行われ、励磁コイル電流Ｉｍｃ
がほぼ一定値に保たれるようになり、励磁コイル４の省
電力化が計られる。この励磁コイル電流Ｉｍｃの確立に
よって電磁石装置、本例では電磁開閉器の投入が行われ
る。
【００３３】ＡＣ電源電圧がゼロ付近となる期間ｔ１で
は前述のようにパワーＭＯＳＦＥＴ１７はオフ状態に保
たれる。この期間ｔ１はパワーＭＯＳＦＥＴ１７のオン
オフ周期Ｔより大きく、無接点リレー１の主トライアッ
クＴＲのターンオフ時間より大きく選ばれている。ここ
で無接点リレー１の入力スイッチＳＷ０が投入されたま
まであれば、図９に示すように、この期間ｔ１において
励磁コイル電流Ｉｍｃは比較的大きく減衰し、期間ｔ１
の後は無接点リレー１の主トライアックＴＲが再び通電
することから、周期Ｔの複数周期分を含むパワーＭＯＳ
ＦＥＴ１７のオン期間ｔｒを経て、周期Ｔごとのパワー
ＭＯＳＦＥＴ１７のオンオフ動作に移る。
は前述のようにパワーＭＯＳＦＥＴ１７はオフ状態に保
たれる。この期間ｔ１はパワーＭＯＳＦＥＴ１７のオン
オフ周期Ｔより大きく、無接点リレー１の主トライアッ
クＴＲのターンオフ時間より大きく選ばれている。ここ
で無接点リレー１の入力スイッチＳＷ０が投入されたま
まであれば、図９に示すように、この期間ｔ１において
励磁コイル電流Ｉｍｃは比較的大きく減衰し、期間ｔ１
の後は無接点リレー１の主トライアックＴＲが再び通電
することから、周期Ｔの複数周期分を含むパワーＭＯＳ
ＦＥＴ１７のオン期間ｔｒを経て、周期Ｔごとのパワー
ＭＯＳＦＥＴ１７のオンオフ動作に移る。
【００３４】他方、無接点リレー１の入力スイッチＳＷ
０が開放された場合には、この開放後、最初に到来する
期間ｔ１で無接点リレー１の主トライアックＴＲがター
ンオフし、以後、ダイオードブリッジ２の整流出力電圧
は消滅し、励磁コイル４の電流Ｉｍｃはフライホィール
ダイオード５に転流した状態のまま減衰しつつ消滅す
る。そして、この減衰の間に電磁石装置の釈放が行われ
る。
０が開放された場合には、この開放後、最初に到来する
期間ｔ１で無接点リレー１の主トライアックＴＲがター
ンオフし、以後、ダイオードブリッジ２の整流出力電圧
は消滅し、励磁コイル４の電流Ｉｍｃはフライホィール
ダイオード５に転流した状態のまま減衰しつつ消滅す
る。そして、この減衰の間に電磁石装置の釈放が行われ
る。
【００３５】なお、電磁石装置の投入の初期時点と投入
後の電磁石装置の保持期間とでは、実際は、図外の手段
によって電流検出抵抗１８の値が切り換わるように構成
されており、電磁石装置の保持期間においては、投入の
初期時点よりも励磁コイル電流Ｉｍｃをより小さくして
省電力化を計るようにしている。そして、図９の波形は
電磁石装置の保持期間における例を示している。
後の電磁石装置の保持期間とでは、実際は、図外の手段
によって電流検出抵抗１８の値が切り換わるように構成
されており、電磁石装置の保持期間においては、投入の
初期時点よりも励磁コイル電流Ｉｍｃをより小さくして
省電力化を計るようにしている。そして、図９の波形は
電磁石装置の保持期間における例を示している。
【００３６】また、厳密には図９のＣＳ端子電圧Ｖｃｓ
の時間軸拡大部（期間ｔｒ）における一点鎖線部分に示
すようにラッチセットパルスＰ１の存在する微小期間、
ＩＣ１１内のＮＯＲ回路Ｇ１の出力が“Ｌ”、よってＰ
ＷＭパルスＶｏｕｔがＬレベルとなり、パワーＭＯＳＦ
ＥＴ１７は一瞬、オフ駆動されるがパワーＭＯＳＦＥＴ
１７にはターンオフ遅れがあるため、オン状態を継続す
る。
の時間軸拡大部（期間ｔｒ）における一点鎖線部分に示
すようにラッチセットパルスＰ１の存在する微小期間、
ＩＣ１１内のＮＯＲ回路Ｇ１の出力が“Ｌ”、よってＰ
ＷＭパルスＶｏｕｔがＬレベルとなり、パワーＭＯＳＦ
ＥＴ１７は一瞬、オフ駆動されるがパワーＭＯＳＦＥＴ
１７にはターンオフ遅れがあるため、オン状態を継続す
る。
【００３７】
【発明が解決しようとする課題】ところで、図４の装置
には次のような問題があった。即ち、図９で述べたよう
に電磁石装置の保持期間において、ＡＣ電源電圧のゼロ
クロス点を挟む前記の期間ｔ１としての、無接点リレー
１の主トライアックＴＲの無通電期間から通電期間に移
行すると、励磁コイル４の電流Ｉｍｃが無通電期間ｔ１
において設定値よりかなり低下しているので、カレント
モード型ＰＷＭ制御ＩＣ１１は通常のスイッチング周期
Ｔに較べかなり長い期間ｔｒの間、実質的にオンのまま
のＰＷＭパルスＶｏｕｔを出力し、励磁コイル電流Ｉｍ
ｃが設定電流（電磁石装置の保持電流）に達すると、つ
まりＣＳ端子電圧ＶｃｓがＣＳコンパレータ（−）入力
端子電圧Ｖｃｓｎの１Ｖに達すると、ＰＷＭパルスＶｏ
ｕｔをオフする。
には次のような問題があった。即ち、図９で述べたよう
に電磁石装置の保持期間において、ＡＣ電源電圧のゼロ
クロス点を挟む前記の期間ｔ１としての、無接点リレー
１の主トライアックＴＲの無通電期間から通電期間に移
行すると、励磁コイル４の電流Ｉｍｃが無通電期間ｔ１
において設定値よりかなり低下しているので、カレント
モード型ＰＷＭ制御ＩＣ１１は通常のスイッチング周期
Ｔに較べかなり長い期間ｔｒの間、実質的にオンのまま
のＰＷＭパルスＶｏｕｔを出力し、励磁コイル電流Ｉｍ
ｃが設定電流（電磁石装置の保持電流）に達すると、つ
まりＣＳ端子電圧ＶｃｓがＣＳコンパレータ（−）入力
端子電圧Ｖｃｓｎの１Ｖに達すると、ＰＷＭパルスＶｏ
ｕｔをオフする。
【００３８】この期間ｔｒ（以下ＰＷＭパルスＶｏｕｔ
またはパワーＭＯＳＦＥＴ１７の連続オン期間ともよ
ぶ）における励磁コイル電流Ｉｍｃの変化量は、この期
間以後の安定した電流脈動部分の電流変化量に比べ一桁
くらい大きいので電磁石装置の吸引力の変動が大きく、
電磁石装置からうなり音が発生するという問題があっ
た。
またはパワーＭＯＳＦＥＴ１７の連続オン期間ともよ
ぶ）における励磁コイル電流Ｉｍｃの変化量は、この期
間以後の安定した電流脈動部分の電流変化量に比べ一桁
くらい大きいので電磁石装置の吸引力の変動が大きく、
電磁石装置からうなり音が発生するという問題があっ
た。
【００３９】本発明は、無通電期間ｔ１を持つことで電
磁石装置の釈放を確実に可能にすると共に、電磁石装置
の励磁コイル電流のＰＷＭ制御による定電流制御により
省電力を計り、且つ電磁石装置の保持状態におけるうな
り音を低減することがてきる電磁石装置の駆動装置を提
供することを課題とする。
磁石装置の釈放を確実に可能にすると共に、電磁石装置
の励磁コイル電流のＰＷＭ制御による定電流制御により
省電力を計り、且つ電磁石装置の保持状態におけるうな
り音を低減することがてきる電磁石装置の駆動装置を提
供することを課題とする。
【００４０】
【課題を解決するための手段】前記の課題を解決するた
めに請求項１の電磁石装置の駆動装置は、電磁石装置の
励磁コイル（４）への通電を断続したパルス信号（ＰＷ
ＭパルスＶｏｕｔ）によりスイッチング手段（パワーＭ
ＯＳＦＥＴ１７）を介して駆動するスイッチング制御回
路（カレントモード型ＰＷＭ制御ＩＣ１１）を有し、該
スイッチング制御回路が、オフ状態にある前記スイッチ
ング手段を、所定周期（Ｔ）で生成されるターンオンの
タイミングのうち最初に到来するターンオンのタイミン
グにおいてオン状態にさせ、オン状態にある前記スイッ
チング手段を、前記励磁コイルの電流の検出値（ＣＳ端
子電圧Ｖｃｓ）が所定の電流設定値（ＣＳコンパレータ
ＣＰ２の（−）入力端子電圧Ｖｃｓｎ、本例では１Ｖ）
に到達したタイミングにおいてオフ状態にさせるように
前記パルス信号を断続するものであり、前記電磁石装置
の励磁コイルと交流電源との間に挿入された無接点リレ
ー（１）の主スイッチング素子（主トライアックＴＲ）
をオンオフさせることにより電磁石装置を投入・釈放す
る駆動装置であって、前記無接点リレー内の主スイッチ
ング素子が自己保持電流以下となる電源電圧のゼロ付近
の領域（期間ｔ１）を、（電圧検出回路１４を介し）前
記の所定周期よりも長い所定時間だけ無通電状態とする
電磁石装置の駆動装置において、少なくとも前記無通電
状態の時間に続く所定期間（ｔ２）、前記電流検出値ま
たは電流設定値に所定のバイアス信号を重畳し、前記ス
イッチング制御回路が、前記スイッチング手段を前記所
定周期ごとにオンオフさせるように、前記パルス信号を
断続するようにする。
めに請求項１の電磁石装置の駆動装置は、電磁石装置の
励磁コイル（４）への通電を断続したパルス信号（ＰＷ
ＭパルスＶｏｕｔ）によりスイッチング手段（パワーＭ
ＯＳＦＥＴ１７）を介して駆動するスイッチング制御回
路（カレントモード型ＰＷＭ制御ＩＣ１１）を有し、該
スイッチング制御回路が、オフ状態にある前記スイッチ
ング手段を、所定周期（Ｔ）で生成されるターンオンの
タイミングのうち最初に到来するターンオンのタイミン
グにおいてオン状態にさせ、オン状態にある前記スイッ
チング手段を、前記励磁コイルの電流の検出値（ＣＳ端
子電圧Ｖｃｓ）が所定の電流設定値（ＣＳコンパレータ
ＣＰ２の（−）入力端子電圧Ｖｃｓｎ、本例では１Ｖ）
に到達したタイミングにおいてオフ状態にさせるように
前記パルス信号を断続するものであり、前記電磁石装置
の励磁コイルと交流電源との間に挿入された無接点リレ
ー（１）の主スイッチング素子（主トライアックＴＲ）
をオンオフさせることにより電磁石装置を投入・釈放す
る駆動装置であって、前記無接点リレー内の主スイッチ
ング素子が自己保持電流以下となる電源電圧のゼロ付近
の領域（期間ｔ１）を、（電圧検出回路１４を介し）前
記の所定周期よりも長い所定時間だけ無通電状態とする
電磁石装置の駆動装置において、少なくとも前記無通電
状態の時間に続く所定期間（ｔ２）、前記電流検出値ま
たは電流設定値に所定のバイアス信号を重畳し、前記ス
イッチング制御回路が、前記スイッチング手段を前記所
定周期ごとにオンオフさせるように、前記パルス信号を
断続するようにする。
【００４１】また請求項２の電磁石装置の駆動装置は、
請求項１に記載の電磁石装置の駆動装置において、前記
バイアス信号を、（単安定回路２０などを介し）所定レ
ベルの持続信号（単安定回路出力電圧Ｖ２の分圧値（抵
抗１９電圧）など）とする。また請求項３の電磁石装置
の駆動装置は、請求項１に記載の電磁石装置の駆動装置
において、前記バイアス信号を、（単安定回路２０、Ａ
ＮＤ回路２３などを介し）前記スイッチング手段がオン
状態にあるときにのみ存在する所定レベルの信号（ＡＮ
Ｄ回路出力電圧Ｖ３の分圧値（抵抗１９電圧）など）と
する。
請求項１に記載の電磁石装置の駆動装置において、前記
バイアス信号を、（単安定回路２０などを介し）所定レ
ベルの持続信号（単安定回路出力電圧Ｖ２の分圧値（抵
抗１９電圧）など）とする。また請求項３の電磁石装置
の駆動装置は、請求項１に記載の電磁石装置の駆動装置
において、前記バイアス信号を、（単安定回路２０、Ａ
ＮＤ回路２３などを介し）前記スイッチング手段がオン
状態にあるときにのみ存在する所定レベルの信号（ＡＮ
Ｄ回路出力電圧Ｖ３の分圧値（抵抗１９電圧）など）と
する。
【００４２】また請求項４の電磁石装置の駆動装置は、
請求項３に記載の電磁石装置の駆動装置において、前記
バイアス信号に、（抵抗２２などを介し）前記スイッチ
ング手段をオン状態にさせる前記パルス信号を利用す
る。また請求項５の電磁石装置の駆動装置は、請求項１
に記載の電磁石装置の駆動装置において、前記バイアス
信号を、レベルが時間とともに減少する所定波形の信号
とする。
請求項３に記載の電磁石装置の駆動装置において、前記
バイアス信号に、（抵抗２２などを介し）前記スイッチ
ング手段をオン状態にさせる前記パルス信号を利用す
る。また請求項５の電磁石装置の駆動装置は、請求項１
に記載の電磁石装置の駆動装置において、前記バイアス
信号を、レベルが時間とともに減少する所定波形の信号
とする。
【００４３】本発明の作用は次の如くである。即ち、ス
イッチング手段（パワーＭＯＳＦＥＴ１７）を、所定周
期（Ｔ）の同期信号（ラッチセットパルスＰ１）を用い
たＰＷＭ制御により断続して定電流制御される電磁石装
置の励磁コイルと、ＡＣ電源との間に挿入された無接点
リレーの主スイッチング素子をオンオフさせることによ
り、電磁石装置を投入・釈放する駆動装置において、無
接点リレーにオフ指令を与えても無接点リレーの主スイ
ッチング素子が導通を続けて電磁石装置が釈放不能とな
ることを防ぐために、ＡＣ電源電圧のゼロ付近の領域に
設けた無通電期間（ｔ１）に続く、少なくとも所定期間
（ｔ２）、電流検出値または電流設定値に所定のバイア
ス信号を重畳することによって、スイッチング手段が、
オン状態に入った前記所定周期（Ｔ）の当該の周期内で
見かけ上、必ず励磁コイルの電流が設定値に達する形に
なってオフ状態に切り換わるようにし、スイッチング手
段が無通電期間の直後から所定周期（Ｔ）でオンオフ
し、励磁コイル電流を緩やかに設定値まで増加させるよ
うにするものである。
イッチング手段（パワーＭＯＳＦＥＴ１７）を、所定周
期（Ｔ）の同期信号（ラッチセットパルスＰ１）を用い
たＰＷＭ制御により断続して定電流制御される電磁石装
置の励磁コイルと、ＡＣ電源との間に挿入された無接点
リレーの主スイッチング素子をオンオフさせることによ
り、電磁石装置を投入・釈放する駆動装置において、無
接点リレーにオフ指令を与えても無接点リレーの主スイ
ッチング素子が導通を続けて電磁石装置が釈放不能とな
ることを防ぐために、ＡＣ電源電圧のゼロ付近の領域に
設けた無通電期間（ｔ１）に続く、少なくとも所定期間
（ｔ２）、電流検出値または電流設定値に所定のバイア
ス信号を重畳することによって、スイッチング手段が、
オン状態に入った前記所定周期（Ｔ）の当該の周期内で
見かけ上、必ず励磁コイルの電流が設定値に達する形に
なってオフ状態に切り換わるようにし、スイッチング手
段が無通電期間の直後から所定周期（Ｔ）でオンオフ
し、励磁コイル電流を緩やかに設定値まで増加させるよ
うにするものである。
【００４４】
【発明の実施の形態】（実施例１）図１は本発明の第１
の実施例としての電磁石装置の駆動装置の回路構成を示
し、図６は電磁石装置が保持状態にあるときの図１の要
部の動作波形を示す。ここで図１は図４に対応し、図６
は図９に対応している。
の実施例としての電磁石装置の駆動装置の回路構成を示
し、図６は電磁石装置が保持状態にあるときの図１の要
部の動作波形を示す。ここで図１は図４に対応し、図６
は図９に対応している。
【００４５】図１においては図４に対して、電圧検出回
路１４の出力端に入力端が接続された単安定回路２０
と、この単安定回路２０の出力端とカレントモード型Ｐ
ＷＭ制御ＩＣ１１の電流検出端子ＣＳとの間に接続され
た抵抗２１が追加されている。図６に示すように、単安
定回路２０は、ＡＣ電源電圧の０クロス点を挟む無通電
期間ｔ１に電圧検出回路１４が出力するＨレベルの電圧
Ｖ１の立下がりによってトリガされ、電圧Ｖ１の立下が
り時点からラッチセットパルスＰ１の周期Ｔの複数周期
を含む期間ｔ２の間、Ｈレベルの電圧Ｖ２を出力する。
路１４の出力端に入力端が接続された単安定回路２０
と、この単安定回路２０の出力端とカレントモード型Ｐ
ＷＭ制御ＩＣ１１の電流検出端子ＣＳとの間に接続され
た抵抗２１が追加されている。図６に示すように、単安
定回路２０は、ＡＣ電源電圧の０クロス点を挟む無通電
期間ｔ１に電圧検出回路１４が出力するＨレベルの電圧
Ｖ１の立下がりによってトリガされ、電圧Ｖ１の立下が
り時点からラッチセットパルスＰ１の周期Ｔの複数周期
を含む期間ｔ２の間、Ｈレベルの電圧Ｖ２を出力する。
【００４６】無通電期間ｔ１に続くこの期間ｔ２は、図
９におけるＰＷＭパルスＶｏｕｔの実質的なオン期間、
つまりパワーＭＯＳＦＥＴ１７の連続オン期間ｔｒより
大きく選ばれている。単安定回路２０の出力電圧Ｖ２は
抵抗２１，１９と電流検出抵抗１８によって分圧され、
図４の場合と比較すると、カレントモード型ＰＷＭ制御
ＩＣ１１の電流検出端子ＣＳに加わる電圧（ＣＳ端子電
圧）Ｖｃｓには、期間ｔ２の間、電圧Ｖ２による抵抗１
９と１８の分圧成分が付加される。但し、電流検出抵抗
１８の値Ｒ１８は、抵抗１９の値に比べ充分小さいの
で、この分圧成分はほぼ抵抗１９の電圧となる。
９におけるＰＷＭパルスＶｏｕｔの実質的なオン期間、
つまりパワーＭＯＳＦＥＴ１７の連続オン期間ｔｒより
大きく選ばれている。単安定回路２０の出力電圧Ｖ２は
抵抗２１，１９と電流検出抵抗１８によって分圧され、
図４の場合と比較すると、カレントモード型ＰＷＭ制御
ＩＣ１１の電流検出端子ＣＳに加わる電圧（ＣＳ端子電
圧）Ｖｃｓには、期間ｔ２の間、電圧Ｖ２による抵抗１
９と１８の分圧成分が付加される。但し、電流検出抵抗
１８の値Ｒ１８は、抵抗１９の値に比べ充分小さいの
で、この分圧成分はほぼ抵抗１９の電圧となる。
【００４７】従って、期間ｔ２においては、ＣＳ端子電
圧Ｖｃｓは、図６の破線部分に示すように、ＰＷＭパル
スＶｏｕｔのＨレベルの期間、つまりパワーＭＯＳＦＥ
Ｔ１７のオン期間には、ほぼ励磁コイル４の電流Ｉｍｃ
による電流検出抵抗１８の電圧分（Ｉｍｃ×Ｒ１８）
と、単安定回路出力電圧Ｖ２の分圧成分からなる抵抗１
９の電圧との重畳電圧となる。
圧Ｖｃｓは、図６の破線部分に示すように、ＰＷＭパル
スＶｏｕｔのＨレベルの期間、つまりパワーＭＯＳＦＥ
Ｔ１７のオン期間には、ほぼ励磁コイル４の電流Ｉｍｃ
による電流検出抵抗１８の電圧分（Ｉｍｃ×Ｒ１８）
と、単安定回路出力電圧Ｖ２の分圧成分からなる抵抗１
９の電圧との重畳電圧となる。
【００４８】本発明では期間ｔ２においても、ラッチパ
ルスＰ１の出力周期Ｔごとに、この重畳電圧からなるＣ
Ｓ端子電圧Ｖｃｓが、ＩＣ１１内のＣＳコンパレータＣ
Ｐ２の（−）入力端子電圧Ｖｃｓｎ（本例では１Ｖ）に
達するように構成されている。従って、無通電期間ｔ１
に続くこの期間ｔ２においても、パワーＭＯＳＦＥＴ１
７はラッチパルスＰ１の出力周期Ｔごとにオンオフを繰
り返すこととなり、励磁コイル４の電流Ｉｍｃは小さい
脈動を繰り返しつつ設定値まで増大するので、電磁石装
置のうなり音が低減される。
ルスＰ１の出力周期Ｔごとに、この重畳電圧からなるＣ
Ｓ端子電圧Ｖｃｓが、ＩＣ１１内のＣＳコンパレータＣ
Ｐ２の（−）入力端子電圧Ｖｃｓｎ（本例では１Ｖ）に
達するように構成されている。従って、無通電期間ｔ１
に続くこの期間ｔ２においても、パワーＭＯＳＦＥＴ１
７はラッチパルスＰ１の出力周期Ｔごとにオンオフを繰
り返すこととなり、励磁コイル４の電流Ｉｍｃは小さい
脈動を繰り返しつつ設定値まで増大するので、電磁石装
置のうなり音が低減される。
【００４９】（実施例２）図２は本発明の第２の実施例
としての電磁石装置の駆動装置の回路構成を示し、図７
は電磁石装置が保持状態にあるときの図２の要部の動作
波形を示す。ここでも図２は図４に対応し、図７は図９
に対応している。図２においては図４に対して、カレン
トモード型ＰＷＭ制御ＩＣ１１のＰＷＭパルス出力端子
ＯＵＴと電流検出端子ＣＳとの間に、抵抗２２が付加さ
れている。
としての電磁石装置の駆動装置の回路構成を示し、図７
は電磁石装置が保持状態にあるときの図２の要部の動作
波形を示す。ここでも図２は図４に対応し、図７は図９
に対応している。図２においては図４に対して、カレン
トモード型ＰＷＭ制御ＩＣ１１のＰＷＭパルス出力端子
ＯＵＴと電流検出端子ＣＳとの間に、抵抗２２が付加さ
れている。
【００５０】図２の回路ではＨレベルのＰＷＭパルスＶ
ｏｕｔが出力されるたびに、このＰＷＭパルスＶｏｕｔ
の電圧が抵抗２２，１９および電流検出抵抗１８によっ
て分圧される。従ってこの場合もほぼ、ＰＷＭパルスＶ
ｏｕｔの電圧の抵抗１９に加わる分圧成分と、励磁コイ
ル４の電流Ｉｍｃによる電流検出抵抗１８の電圧分（Ｉ
ｍｃ×Ｒ１８）との重畳電圧がＩＣ１１の電流検出端子
ＣＳに加わるＣＳ端子電圧Ｖｃｓとなる。
ｏｕｔが出力されるたびに、このＰＷＭパルスＶｏｕｔ
の電圧が抵抗２２，１９および電流検出抵抗１８によっ
て分圧される。従ってこの場合もほぼ、ＰＷＭパルスＶ
ｏｕｔの電圧の抵抗１９に加わる分圧成分と、励磁コイ
ル４の電流Ｉｍｃによる電流検出抵抗１８の電圧分（Ｉ
ｍｃ×Ｒ１８）との重畳電圧がＩＣ１１の電流検出端子
ＣＳに加わるＣＳ端子電圧Ｖｃｓとなる。
【００５１】図２の回路でも図７に示すように、無通電
期間ｔ１に続く期間において、ラッチパルスＰ１の出力
周期Ｔごとに、上記重畳電圧からなるＣＳ端子電圧Ｖｃ
ｓが、ＩＣ１１内のＣＳコンパレータＣＰ２の（−）入
力端子電圧Ｖｃｓｎの１Ｖに達するように構成され、励
磁コイル電流Ｉｍｃは小さい脈動を繰り返しつつ設定値
まで増大する。
期間ｔ１に続く期間において、ラッチパルスＰ１の出力
周期Ｔごとに、上記重畳電圧からなるＣＳ端子電圧Ｖｃ
ｓが、ＩＣ１１内のＣＳコンパレータＣＰ２の（−）入
力端子電圧Ｖｃｓｎの１Ｖに達するように構成され、励
磁コイル電流Ｉｍｃは小さい脈動を繰り返しつつ設定値
まで増大する。
【００５２】（実施例３）図３は本発明の第３の実施例
としての電磁石装置の駆動装置の回路構成を示し、図８
は電磁石装置が保持状態にあるときの図３の要部の動作
波形を示す。ここで図３は図１に対応し、図８は図６に
対応している。図３においては図１に対して、単安定回
路２０と抵抗２１との間に、単安定回路２０の出力部が
一方の入力端子に接続されたＡＮＤ回路２３が挿入さ
れ、ＡＮＤ回路２３の他方の入力端子はカレントモード
型ＰＷＭ制御ＩＣ１１のＰＷＭパルス出力端子ＯＵＴに
接続されている。
としての電磁石装置の駆動装置の回路構成を示し、図８
は電磁石装置が保持状態にあるときの図３の要部の動作
波形を示す。ここで図３は図１に対応し、図８は図６に
対応している。図３においては図１に対して、単安定回
路２０と抵抗２１との間に、単安定回路２０の出力部が
一方の入力端子に接続されたＡＮＤ回路２３が挿入さ
れ、ＡＮＤ回路２３の他方の入力端子はカレントモード
型ＰＷＭ制御ＩＣ１１のＰＷＭパルス出力端子ＯＵＴに
接続されている。
【００５３】図３の回路では図８に示すように、無通電
期間ｔ１に続く、単安定回路２０の出力Ｖ２がＨレベル
となる期間ｔ２において、ＨレベルのＰＷＭパルスＶｏ
ｕｔが出力されているときのみ、ＡＮＤ回路２３の出力
電圧Ｖ３がＨレベルとなり、、この出力電圧Ｖ３による
抵抗１９部分の分圧電圧と、励磁コイル電流Ｉｍｃによ
る電流検出抵抗１８の電圧分（Ｉｍｃ×Ｒ１８）との重
畳電圧がほぼＣＳ端子電圧Ｖｃｓとなる。
期間ｔ１に続く、単安定回路２０の出力Ｖ２がＨレベル
となる期間ｔ２において、ＨレベルのＰＷＭパルスＶｏ
ｕｔが出力されているときのみ、ＡＮＤ回路２３の出力
電圧Ｖ３がＨレベルとなり、、この出力電圧Ｖ３による
抵抗１９部分の分圧電圧と、励磁コイル電流Ｉｍｃによ
る電流検出抵抗１８の電圧分（Ｉｍｃ×Ｒ１８）との重
畳電圧がほぼＣＳ端子電圧Ｖｃｓとなる。
【００５４】従って図８では、図６と比較すると、ＰＷ
ＭパルスＶｏｕｔがＨレベル、従ってパワーＭＯＳＦＥ
Ｔ１７がオンの期間における動作は図６と同様である
が、ＰＷＭパルスＶｏｕｔがＬレベル、従ってパワーＭ
ＯＳＦＥＴ１７がオフの期間にはＣＳ端子電圧Ｖｃｓが
存在しなくなる。これによりパワーＭＯＳＦＥＴ１７
が、オフすべき期間にノイズ等により誤ってオンするこ
とを防止することができる。
ＭパルスＶｏｕｔがＨレベル、従ってパワーＭＯＳＦＥ
Ｔ１７がオンの期間における動作は図６と同様である
が、ＰＷＭパルスＶｏｕｔがＬレベル、従ってパワーＭ
ＯＳＦＥＴ１７がオフの期間にはＣＳ端子電圧Ｖｃｓが
存在しなくなる。これによりパワーＭＯＳＦＥＴ１７
が、オフすべき期間にノイズ等により誤ってオンするこ
とを防止することができる。
【００５５】なお、以上の実施例では、無通電期間ｔ１
に続く少なくとも所定期間、電流検出抵抗１８の電圧、
つまり励磁コイル４の電流の検出電圧に抵抗１９の電圧
としての正のバイアス電圧を重畳する例を述べたが、こ
れに代わり、ＩＣ１１内のＣＳコンパレータＣＰ２の
（−）入力端子電圧Ｖｃｓｎ、つまり励磁コイル４の電
流の設定値に負のバイアス電圧を重畳するようにしても
同様な効果が得られることは明らかである。
に続く少なくとも所定期間、電流検出抵抗１８の電圧、
つまり励磁コイル４の電流の検出電圧に抵抗１９の電圧
としての正のバイアス電圧を重畳する例を述べたが、こ
れに代わり、ＩＣ１１内のＣＳコンパレータＣＰ２の
（−）入力端子電圧Ｖｃｓｎ、つまり励磁コイル４の電
流の設定値に負のバイアス電圧を重畳するようにしても
同様な効果が得られることは明らかである。
【００５６】また、このバイアス電圧を、例えば、負荷
された抵抗によって放電して行くコンデンサの電圧のよ
うに、その大きさが時間とともに減少する波形の電圧と
してもよく、これも本発明に包含される。
された抵抗によって放電して行くコンデンサの電圧のよ
うに、その大きさが時間とともに減少する波形の電圧と
してもよく、これも本発明に包含される。
【００５７】
【発明の効果】スイッチング手段の断続によって定電流
制御される電磁石装置の励磁コイルとＡＣ電源との間に
挿入された無接点リレーの主スイッチング素子を、電磁
石装置を釈放すべきときに確実にターンオフさせるため
に、ＡＣ電源電圧のゼロ付近の領域に無通電期間を設け
た電磁石装置の駆動装置において、無通電期間の直後の
期間では、従来、無通電期間に設定値から大きく減衰し
た励磁コイルの電流を速やかに設定値に戻すために、ス
イッチング手段が数スイッチング周期、オン状態を続
け、励磁コイル電流が急上昇して設定値に到達したの
ち、定スイッチング周期の断続に移るため電磁石装置に
うなり音が発生した。
制御される電磁石装置の励磁コイルとＡＣ電源との間に
挿入された無接点リレーの主スイッチング素子を、電磁
石装置を釈放すべきときに確実にターンオフさせるため
に、ＡＣ電源電圧のゼロ付近の領域に無通電期間を設け
た電磁石装置の駆動装置において、無通電期間の直後の
期間では、従来、無通電期間に設定値から大きく減衰し
た励磁コイルの電流を速やかに設定値に戻すために、ス
イッチング手段が数スイッチング周期、オン状態を続
け、励磁コイル電流が急上昇して設定値に到達したの
ち、定スイッチング周期の断続に移るため電磁石装置に
うなり音が発生した。
【００５８】しかし本発明によれば、少なくとも無通電
期間に続く所定期間、電流検出値または電流設定値に所
定のバイアス信号を重畳することにより、スイッチング
手段が、オン状態に入った当該のスイッチング周期（定
周期からなる）内で、見かけ上、必ず励磁コイルの電流
が設定値に達する形になってオフ状態に切り換わるよう
にし、スイッチング手段が無通電期間の直後から所定の
スイッチング周期でオンオフするようにしたので、複雑
な制御回路を用いることなく、無通電期間の直後も励磁
コイル電流は急激に上昇しなくなり、電磁石装置のうな
り音を抑制することができる。
期間に続く所定期間、電流検出値または電流設定値に所
定のバイアス信号を重畳することにより、スイッチング
手段が、オン状態に入った当該のスイッチング周期（定
周期からなる）内で、見かけ上、必ず励磁コイルの電流
が設定値に達する形になってオフ状態に切り換わるよう
にし、スイッチング手段が無通電期間の直後から所定の
スイッチング周期でオンオフするようにしたので、複雑
な制御回路を用いることなく、無通電期間の直後も励磁
コイル電流は急激に上昇しなくなり、電磁石装置のうな
り音を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例としての構成を示す回路
図
図
【図２】本発明の第２の実施例としての構成を示す回路
図
図
【図３】本発明の第３の実施例としての構成を示す回路
図
図
【図４】図１〜図３に対応する従来の回路図
【図５】図１〜図４内のカレントモード型ＰＷＭ制御Ｉ
Ｃ１１の内部の原理的な構成を示す回路図
Ｃ１１の内部の原理的な構成を示す回路図
【図６】図１の要部の動作を示す波形図
【図７】図２の要部の動作を示す波形図
【図８】図３の要部の動作を示す波形図
【図９】図４の要部の動作を示す波形図
【図１０】図１〜図４内の電圧検出回路１４の動作説明
用の波形図
用の波形図
１ 無接点リレー（ＳＳＲ）
ＳＷ０ 無接点リレーの入力側スイッチ
ＰＣ 無接点リレーのフォトトライアック
カプラ ＴＲ 無接点リレーの主トライアック ２ ダイオードブリッジ ３ コンデンサ ４ 電磁石装置の励磁コイル（ＭＣ） Ｉｍｃ 励磁コイル４の電流 ５ フライホィールダイオード ６，７ 抵抗 ８ トランジスタ ９ ツエナダイオード １０ コンデンサ １１ カレントモード型ＰＷＭ制御ＩＣ １２，１３ 分圧抵抗 １４ 電圧検出回路 １４ａ 電圧検出回路１４の入力電圧 Ｖ１ 電圧検出回路１４の出力電圧 １５ タイミング抵抗 １６ タイミングコンデンサ １７ パワーＭＯＳＦＥＴ １８ 電流検出抵抗 Ｒ１８ 電流検出抵抗１８の抵抗値 １９ 分圧抵抗 ２０ 単安定回路 Ｖ２ 単安定回路２０の出力電圧 ２１，２２ 分圧抵抗 ２３ ＡＮＤ回路 Ｖ３ ＡＮＤ回路２３の出力電圧 ＣＳ ＩＣ１１の電流検出端子ＣＳ Ｖｃｓ ＩＣ１１の電流検出端子ＣＳの入力
電圧＝（ＩＣ１１内のＣＳコンパレータの（＋）入力端
子電圧） ＦＢ ＩＣ１１のフィードバック入力端子 ＲＴ／ＣＴ ＩＣ１１のタイミング抵抗／容量接
続端子 Ｖｒｅｆ ＩＣ１１の基準電圧出力端子 ＶＩＮ ＩＣ１１の電源端子 ＯＵＴ ＩＣ１１のＰＷＭパルス出力端子 Ｖｏｕｔ ＰＷＭパルス ＥＡ ＩＣ１１内のエラーアンプ Ｖｃｏｍｐ エラーアンプＥＡの出力（エラー電
圧） ＯＳＣ ＩＣ１１内の発振器 ＬＳ ＩＣ１１内のラッチセットパルス生
成回路 Ｐ１ ラッチセットパルス ＣＰ２ ＩＣ１１内のＣＳコンパレータ Ｖｃｓｎ ＣＳコンパレータの（−）入力端子
電圧 ＦＦ ＩＣ１１内の電流検出ラッチ Ｇ１ ＩＣ１１内のＮＯＲ回路 ＴＴＰ ＩＣ１１内のトーテムポール出力回
路
カプラ ＴＲ 無接点リレーの主トライアック ２ ダイオードブリッジ ３ コンデンサ ４ 電磁石装置の励磁コイル（ＭＣ） Ｉｍｃ 励磁コイル４の電流 ５ フライホィールダイオード ６，７ 抵抗 ８ トランジスタ ９ ツエナダイオード １０ コンデンサ １１ カレントモード型ＰＷＭ制御ＩＣ １２，１３ 分圧抵抗 １４ 電圧検出回路 １４ａ 電圧検出回路１４の入力電圧 Ｖ１ 電圧検出回路１４の出力電圧 １５ タイミング抵抗 １６ タイミングコンデンサ １７ パワーＭＯＳＦＥＴ １８ 電流検出抵抗 Ｒ１８ 電流検出抵抗１８の抵抗値 １９ 分圧抵抗 ２０ 単安定回路 Ｖ２ 単安定回路２０の出力電圧 ２１，２２ 分圧抵抗 ２３ ＡＮＤ回路 Ｖ３ ＡＮＤ回路２３の出力電圧 ＣＳ ＩＣ１１の電流検出端子ＣＳ Ｖｃｓ ＩＣ１１の電流検出端子ＣＳの入力
電圧＝（ＩＣ１１内のＣＳコンパレータの（＋）入力端
子電圧） ＦＢ ＩＣ１１のフィードバック入力端子 ＲＴ／ＣＴ ＩＣ１１のタイミング抵抗／容量接
続端子 Ｖｒｅｆ ＩＣ１１の基準電圧出力端子 ＶＩＮ ＩＣ１１の電源端子 ＯＵＴ ＩＣ１１のＰＷＭパルス出力端子 Ｖｏｕｔ ＰＷＭパルス ＥＡ ＩＣ１１内のエラーアンプ Ｖｃｏｍｐ エラーアンプＥＡの出力（エラー電
圧） ＯＳＣ ＩＣ１１内の発振器 ＬＳ ＩＣ１１内のラッチセットパルス生
成回路 Ｐ１ ラッチセットパルス ＣＰ２ ＩＣ１１内のＣＳコンパレータ Ｖｃｓｎ ＣＳコンパレータの（−）入力端子
電圧 ＦＦ ＩＣ１１内の電流検出ラッチ Ｇ１ ＩＣ１１内のＮＯＲ回路 ＴＴＰ ＩＣ１１内のトーテムポール出力回
路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H006 BB08 CA02 CA06 CB01 CC01
CC02 CC08 DA02 DB01 DC02
DC05
Claims (5)
- 【請求項１】電磁石装置の励磁コイルへの通電を断続し
たパルス信号によりスイッチング手段を介して駆動する
スイッチング制御回路を有し、 該スイッチング制御回路が、オフ状態にある前記スイッ
チング手段を、所定周期で生成されるターンオンのタイ
ミングのうち最初に到来するターンオンのタイミングに
おいてオン状態にさせ、オン状態にある前記スイッチン
グ手段を、前記励磁コイルの電流の検出値が所定の電流
設定値に到達したタイミングにおいてオフ状態にさせる
ように前記パルス信号を断続するものであり、 前記電磁石装置の励磁コイルと交流電源との間に挿入さ
れた無接点リレーの主スイッチング素子をオンオフさせ
ることにより電磁石装置を投入・釈放する駆動装置であ
って、 前記無接点リレー内の主スイッチング素子が自己保持電
流以下となる電源電圧のゼロ付近の領域を、前記の所定
周期よりも長い所定時間だけ無通電状態とする電磁石装
置の駆動装置において、 少なくとも前記無通電状態の時間に続く所定期間、前記
電流検出値または電流設定値に所定のバイアス信号を重
畳し、前記スイッチング制御回路が、前記スイッチング
手段を前記所定周期ごとにオンオフさせるように、前記
パルス信号を断続することを特徴とする電磁石装置の駆
動装置。 - 【請求項２】請求項１に記載の電磁石装置の駆動装置に
おいて、 前記バイアス信号を、所定レベルの持続信号とすること
を特徴とする電磁石装置の駆動装置。 - 【請求項３】請求項１に記載の電磁石装置の駆動装置に
おいて、 前記バイアス信号を、前記スイッチング手段がオン状態
にあるときにのみ存在する所定レベルの信号とすること
を特徴とする電磁石装置の駆動装置。 - 【請求項４】請求項３に記載の電磁石装置の駆動装置に
おいて、 前記バイアス信号に、前記スイッチング手段をオン状態
にさせる前記パルス信号を利用することを特徴とする電
磁石装置の駆動装置。 - 【請求項５】請求項１に記載の電磁石装置の駆動装置に
おいて、 前記バイアス信号を、レベルが時間とともに減少する所
定波形の信号とすることを特徴とする電磁石装置の駆動
装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394544A JP4075374B2 (ja) | 2001-12-26 | 2001-12-26 | 電磁石装置の駆動装置 |
| TW091137183A TWI253667B (en) | 2001-12-26 | 2002-12-24 | Driving apparatus of electromagnet apparatus |
| PCT/JP2002/013475 WO2003056581A1 (en) | 2001-12-26 | 2002-12-25 | Electromagnetic apparatus drive apparatus |
| KR1020047010149A KR100658260B1 (ko) | 2001-12-26 | 2002-12-25 | 전자석장치의 구동장치 |
| US10/499,445 US7042692B2 (en) | 2001-12-26 | 2002-12-25 | Electromagnetic apparatus drive apparatus |
| CNB028261739A CN1306529C (zh) | 2001-12-26 | 2002-12-25 | 电磁体装置的驱动装置 |
| DE10297610T DE10297610T5 (de) | 2001-12-26 | 2002-12-25 | Ansteuereinheit für eine elektromagnetische Vorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394544A JP4075374B2 (ja) | 2001-12-26 | 2001-12-26 | 電磁石装置の駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003199348A true JP2003199348A (ja) | 2003-07-11 |
| JP4075374B2 JP4075374B2 (ja) | 2008-04-16 |
Family
ID=19188879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001394544A Expired - Fee Related JP4075374B2 (ja) | 2001-12-26 | 2001-12-26 | 電磁石装置の駆動装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7042692B2 (ja) |
| JP (1) | JP4075374B2 (ja) |
| KR (1) | KR100658260B1 (ja) |
| CN (1) | CN1306529C (ja) |
| DE (1) | DE10297610T5 (ja) |
| TW (1) | TWI253667B (ja) |
| WO (1) | WO2003056581A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015012109A (ja) * | 2013-06-28 | 2015-01-19 | トヨタ自動車株式会社 | ソレノイド制御装置 |
| WO2020090199A1 (ja) * | 2018-10-31 | 2020-05-07 | 富士電機株式会社 | 集積回路、電源回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101243143B1 (ko) * | 2006-05-17 | 2013-03-13 | 엘지이노텍 주식회사 | Ｌｃｄ패널의 백라이트 구동회로 |
| KR100802910B1 (ko) * | 2007-03-05 | 2008-02-13 | 엘에스산전 주식회사 | 전자접촉기의 코일 구동장치 |
| KR20090033605A (ko) * | 2007-10-01 | 2009-04-06 | 삼성전자주식회사 | 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치 |
| CN101952955B (zh) * | 2007-12-14 | 2014-03-05 | 富士电机株式会社 | 集成电路和半导体器件 |
| US8232755B2 (en) | 2009-04-02 | 2012-07-31 | Young-Chun Jeung | Motor with circuits for protecting motor from input power outages or surges |
| JP2013101843A (ja) * | 2011-11-09 | 2013-05-23 | Denso Corp | リレー駆動装置 |
| FR3004581B1 (fr) * | 2013-04-12 | 2017-04-07 | Schneider Electric Ind Sas | Contacteur electrique et procede de pilotage d'une bobine electromagnetique dans un tel contacteur |
| CN103617864B (zh) * | 2013-10-28 | 2016-01-20 | 北京二十一世纪科技发展有限公司 | 一种控制电磁线圈快速工作的双电源激磁电路 |
| CN103632803B (zh) * | 2013-10-31 | 2016-01-20 | 北京二十一世纪科技发展有限公司 | 一种电磁线圈驱动电路 |
| US20150169039A1 (en) * | 2013-12-16 | 2015-06-18 | Kabushiki Kaisha Toshiba | Electronic Apparatus, Method and Storage Medium |
| CH711864A1 (de) * | 2015-12-15 | 2017-06-15 | Q2Power Ag | Steckdosenadapter mit Relais. |
| TWI645662B (zh) * | 2017-07-07 | 2018-12-21 | 儀辰企業股份有限公司 | Driving circuit of battery type electronically controlled permanent magnet hanging plate |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5284737A (en) * | 1975-12-23 | 1977-07-14 | Ricoh Co Ltd | Recording electrode |
| JPS6033207U (ja) * | 1983-08-12 | 1985-03-07 | ド−エイ外装有限会社 | 天井用目地カバ− |
| US4729056A (en) * | 1986-10-02 | 1988-03-01 | Motorola, Inc. | Solenoid driver control circuit with initial boost voltage |
| CN1038543A (zh) * | 1988-06-08 | 1990-01-03 | 福州大学 | 交流电磁铁节能控制器 |
| JPH0320406A (ja) | 1989-06-15 | 1991-01-29 | Kobe Steel Ltd | 急速硬化綱の製造方法 |
| JP2626147B2 (ja) * | 1990-03-30 | 1997-07-02 | 富士電機株式会社 | 電磁石装置の駆動装置 |
| JP2769049B2 (ja) * | 1991-02-08 | 1998-06-25 | 日野自動車工業株式会社 | Ｄｃ−ｄｃコンバータ |
| JPH0661043A (ja) | 1992-08-05 | 1994-03-04 | Fuji Electric Co Ltd | 電磁石のコイル駆動装置 |
| JP2001275342A (ja) | 2000-03-27 | 2001-10-05 | Mitsumi Electric Co Ltd | 直流電圧変換回路 |
-
2001
- 2001-12-26 JP JP2001394544A patent/JP4075374B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-24 TW TW091137183A patent/TWI253667B/zh not_active IP Right Cessation
- 2002-12-25 US US10/499,445 patent/US7042692B2/en not_active Expired - Fee Related
- 2002-12-25 KR KR1020047010149A patent/KR100658260B1/ko not_active Expired - Fee Related
- 2002-12-25 WO PCT/JP2002/013475 patent/WO2003056581A1/ja not_active Ceased
- 2002-12-25 DE DE10297610T patent/DE10297610T5/de not_active Withdrawn
- 2002-12-25 CN CNB028261739A patent/CN1306529C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015012109A (ja) * | 2013-06-28 | 2015-01-19 | トヨタ自動車株式会社 | ソレノイド制御装置 |
| WO2020090199A1 (ja) * | 2018-10-31 | 2020-05-07 | 富士電機株式会社 | 集積回路、電源回路 |
| JPWO2020090199A1 (ja) * | 2018-10-31 | 2021-03-11 | 富士電機株式会社 | 集積回路、電源回路 |
| US11245328B2 (en) | 2018-10-31 | 2022-02-08 | Fuji Electric Co., Ltd. | Integrated circuit and power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003056581A1 (en) | 2003-07-10 |
| KR100658260B1 (ko) | 2006-12-14 |
| US20050047052A1 (en) | 2005-03-03 |
| DE10297610T5 (de) | 2005-01-27 |
| CN1306529C (zh) | 2007-03-21 |
| CN1608299A (zh) | 2005-04-20 |
| TWI253667B (en) | 2006-04-21 |
| JP4075374B2 (ja) | 2008-04-16 |
| US7042692B2 (en) | 2006-05-09 |
| TW200301496A (en) | 2003-07-01 |
| KR20040073519A (ko) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7558037B1 (en) | Over current protection circuit and method | |
| JP2003199348A (ja) | 電磁石装置の駆動装置 | |
| US20070195559A1 (en) | Control Circuit For A Switching Power Supply, Method For Controlling A Switching Power Supply And Computer Program | |
| TWI523380B (zh) | 用以控制功率轉換器之方法、用於功率轉換器之控制器、以及用以從功率轉換器汲取電力之方法 | |
| TW200406977A (en) | DC-DC converter | |
| US5034873A (en) | Circuit configuration for a fixed-frequency blocking oscillator converter switching power supply | |
| US20070252566A1 (en) | Method to reduce inrush voltage and current in a switching power converter | |
| JP2004535150A (ja) | 電力コンバータの同期整流器を制御するための方法及び装置 | |
| US7321223B2 (en) | Switching power supply apparatus | |
| JP5293016B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US6343025B1 (en) | Switching converter for generating a driving signal | |
| JPH06217531A (ja) | 高信頼及び低浪費型ブースト回路 | |
| JP2001503960A (ja) | 補助電源用の高速リセット回路 | |
| CN101267155B (zh) | 用于为功率系统提供稳定控制的系统与方法 | |
| JP2001503957A (ja) | 補助電源の制御 | |
| CN101218737A (zh) | 用于开关模式电源的反馈通信技术 | |
| TW202127783A (zh) | 電源轉換系統 | |
| JPH02250670A (ja) | スイッチング電源 | |
| US5821740A (en) | DC-to-DC converter having fast over-current detection and associated methods | |
| US5307256A (en) | Trickle charge circuit for an off-line switching power supply | |
| JP2002354659A (ja) | 過電流保護装置 | |
| JP2006148988A (ja) | スイッチング電源回路 | |
| JP2004022966A (ja) | 電磁石装置の駆動装置 | |
| JPH0545118Y2 (ja) | ||
| US20250149993A1 (en) | Bootstrap recharge system in dual-switch flyback converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |