JPH06217531A - 高信頼及び低浪費型ブースト回路 - Google Patents
高信頼及び低浪費型ブースト回路Info
- Publication number
- JPH06217531A JPH06217531A JP5265748A JP26574893A JPH06217531A JP H06217531 A JPH06217531 A JP H06217531A JP 5265748 A JP5265748 A JP 5265748A JP 26574893 A JP26574893 A JP 26574893A JP H06217531 A JPH06217531 A JP H06217531A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power device
- voltage
- signal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】 パワーデバイスのスイッチオンをコントロー
ルし、かつ電力消費の減少とノイズに対する不感性を達
成できる回路及び該回路のコントロール方法を提供す
る。 【構成】 フライバックインダクタンスＬの二次巻線Ｌ
ｓの電圧が零になったときに第１の論理シグナルを形成
できる零検出回路０−ＤＥＴＥＣＴ、第２のシグナルを
形成できるコンパレータＣＯＭＰ、両シグナルにより第
３のシグナルを発生させる論理ＡＮＤゲート、及び該第
３のシグナルによりパワーデバイスＰｗを駆動するパル
ス幅変調回路ＰＷＭを含んで成る回路。
ルし、かつ電力消費の減少とノイズに対する不感性を達
成できる回路及び該回路のコントロール方法を提供す
る。 【構成】 フライバックインダクタンスＬの二次巻線Ｌ
ｓの電圧が零になったときに第１の論理シグナルを形成
できる零検出回路０−ＤＥＴＥＣＴ、第２のシグナルを
形成できるコンパレータＣＯＭＰ、両シグナルにより第
３のシグナルを発生させる論理ＡＮＤゲート、及び該第
３のシグナルによりパワーデバイスＰｗを駆動するパル
ス幅変調回路ＰＷＭを含んで成る回路。
Description
【０００１】
【産業上の利用分野】本発明は、不連続モードでつまり
連続するインパルスの間に「フライバック」インダクタ
ンスを通して電流を一時的に零にするモードで機能する
よう意図されたスイッチングパワーサプライ回路に関す
る。より詳細には本発明は、パワーデバイスのスイッチ
オンをコントロールし、これにより電力消費を減少させ
るだけでなく回路の高い信頼性とノイズに対する不感性
をも達成する。
連続するインパルスの間に「フライバック」インダクタ
ンスを通して電流を一時的に零にするモードで機能する
よう意図されたスイッチングパワーサプライ回路に関す
る。より詳細には本発明は、パワーデバイスのスイッチ
オンをコントロールし、これにより電力消費を減少させ
るだけでなく回路の高い信頼性とノイズに対する不感性
をも達成する。
【０００２】
【従来技術及びその問題点】一般にフライバックインダ
クタンスを利用する所謂ブースト型の回路に基づくスイ
ッチングパワーサプライは、入力電圧のつまり整流ライ
ン電圧の値より大きい値を有する出力ＤＣ電圧を与え
る。偶発的な理由のため出力電圧が整流ライン電圧より
小さくなると、回路はある種の条件下では故障に導かれ
てしまう変則条件下で動作することになる。
クタンスを利用する所謂ブースト型の回路に基づくスイ
ッチングパワーサプライは、入力電圧のつまり整流ライ
ン電圧の値より大きい値を有する出力ＤＣ電圧を与え
る。偶発的な理由のため出力電圧が整流ライン電圧より
小さくなると、回路はある種の条件下では故障に導かれ
てしまう変則条件下で動作することになる。
【０００３】一般に各スイッチングサイクルでフライバ
ックインダクタンス中を流れる電流の変化に関する限
り、これらのシステムは２種類の動作の代替モードの一
方に従って機能する。このようなインダクタンスは一般
にフライバックインダクタンスとして参照される。これ
は各スイッチングサイクルで交互に、それがまずパワー
デバイス（トランジスタ）の導電フェーズ間の「低」電
圧側からエネルギーを吸収し（つまり整流ライン電圧に
接続されたターミナルを通して）、その後、パワートラ
ンジスタのスイッチオフの後に（つまり出力ダイオード
を通して導電が生じた際）それは出力電圧のインダクタ
ンスに貯蔵されたエネルギーを戻し（フライバック）そ
れに接続されたユーティライザ回路へ放出するからであ
る。
ックインダクタンス中を流れる電流の変化に関する限
り、これらのシステムは２種類の動作の代替モードの一
方に従って機能する。このようなインダクタンスは一般
にフライバックインダクタンスとして参照される。これ
は各スイッチングサイクルで交互に、それがまずパワー
デバイス（トランジスタ）の導電フェーズ間の「低」電
圧側からエネルギーを吸収し（つまり整流ライン電圧に
接続されたターミナルを通して）、その後、パワートラ
ンジスタのスイッチオフの後に（つまり出力ダイオード
を通して導電が生じた際）それは出力電圧のインダクタ
ンスに貯蔵されたエネルギーを戻し（フライバック）そ
れに接続されたユーティライザ回路へ放出するからであ
る。
【０００４】第１の技術によると、整流された波形の振
幅を参照すると、その連続モードでは、インダクタンス
を通る電流は約10又はそれ以上のパーセント未満で互い
に異なる同じ符号の２種の限定値間で変化する。この第
１の技術は高パワーシステム用として好ましく、これ
は、より卓越したスイッチング回路を必要とするが、比
較的安価なフィルター回路を使用することにより、同じ
パワー素子用のライン中に導入電磁気インターフェアラ
ンスが含まれることがあるからである。実際にはインダ
クタンスを通って流れる電流は比較的小さい振幅（リプ
ル）を有する高周波数の鋸歯形を有している。
幅を参照すると、その連続モードでは、インダクタンス
を通る電流は約10又はそれ以上のパーセント未満で互い
に異なる同じ符号の２種の限定値間で変化する。この第
１の技術は高パワーシステム用として好ましく、これ
は、より卓越したスイッチング回路を必要とするが、比
較的安価なフィルター回路を使用することにより、同じ
パワー素子用のライン中に導入電磁気インターフェアラ
ンスが含まれることがあるからである。実際にはインダ
クタンスを通って流れる電流は比較的小さい振幅（リプ
ル）を有する高周波数の鋸歯形を有している。
【０００５】対照的に代替技術である不連続モードは、
典型的には100 又は200 ワットまでの比較的低電力のパ
ワーサプライで広く使用されている。フライバックイン
ダクタンス中を流れる電流は、各スイッチングサプライ
間で零と整流波形のエンベロープによる最大値間で変化
する。対応するスイッチング回路のコストは先行する場
合より小さく、それがなければネットワーク中に導入さ
れてしまうディスターバンスをフィルターするために必
要な回路のコストは、比較的低い電流及び電力レベルの
ため、経済的に耐えられる範囲に維持される。この後者
のタイプの電力サプライの簡略化したダイアグラムが図
１に示されている。
典型的には100 又は200 ワットまでの比較的低電力のパ
ワーサプライで広く使用されている。フライバックイン
ダクタンス中を流れる電流は、各スイッチングサプライ
間で零と整流波形のエンベロープによる最大値間で変化
する。対応するスイッチング回路のコストは先行する場
合より小さく、それがなければネットワーク中に導入さ
れてしまうディスターバンスをフィルターするために必
要な回路のコストは、比較的低い電流及び電力レベルの
ため、経済的に耐えられる範囲に維持される。この後者
のタイプの電力サプライの簡略化したダイアグラムが図
１に示されている。
【０００６】この第２の技術の場合、フライバックイン
ダクタンスＬを通る電流が零のときにパワーデバイスＰ
ｗをスイッチオンすることにより変換効率を最適化する
ことが可能である。実際には、スイッチオン後にスイッ
チングパワートランジスタＰｗが、ドレーン（コレク
タ）ターミナルに接続された回路ノードとグラウンド間
に存在するパラシチックなコンデンサーＣｐ中に貯蔵さ
れたエネルギーを消費しなければならないときに該トラ
ンジスタ中で失われるエネルギー量をかなり減少させる
ことができる。
ダクタンスＬを通る電流が零のときにパワーデバイスＰ
ｗをスイッチオンすることにより変換効率を最適化する
ことが可能である。実際には、スイッチオン後にスイッ
チングパワートランジスタＰｗが、ドレーン（コレク
タ）ターミナルに接続された回路ノードとグラウンド間
に存在するパラシチックなコンデンサーＣｐ中に貯蔵さ
れたエネルギーを消費しなければならないときに該トラ
ンジスタ中で失われるエネルギー量をかなり減少させる
ことができる。
【０００７】実際に第１の技術の場合（連続モード）、
パワートランジスタのスイッチオンの前のドレーン電圧
は出力電圧に等しく、そしてスイッチオンプロセスによ
りドレーンがグラウンドポテンシャルにされるため各サ
イクルに関し1/2 ×ＣｐＶ2 OUT （ここでＶOUT は出力
電圧である）に等しいエネルギーがパラシチックなコン
デンサーＣｐの放電を通して消費される。
パワートランジスタのスイッチオンの前のドレーン電圧
は出力電圧に等しく、そしてスイッチオンプロセスによ
りドレーンがグラウンドポテンシャルにされるため各サ
イクルに関し1/2 ×ＣｐＶ2 OUT （ここでＶOUT は出力
電圧である）に等しいエネルギーがパラシチックなコン
デンサーＣｐの放電を通して消費される。
【０００８】対照的に第２の技術の場合（不連続モー
ド）この電力消費を減少させることが可能である。これ
はパワートランジスタのスイッチオンを僅かに遅らせる
ことにより得られる。ダイオードＤｒを通して出力回路
Ｃｏへ向かうフライバックインダクタンスを通して流れ
る電流が零になるとすぐにパワートランジスタをスイッ
チオンする代わりに、インダクタンスＬのパラシチック
なコンデンサーＣｐとの共振プロセスの進歩を利用でき
る。従って非消費モードのパラシチックなコンデンサー
Ｃｐは出力電圧レベルＶOUT から該電圧ＶOUT よりかな
り低い入力電圧レベルＶinまで放電する。
ド）この電力消費を減少させることが可能である。これ
はパワートランジスタのスイッチオンを僅かに遅らせる
ことにより得られる。ダイオードＤｒを通して出力回路
Ｃｏへ向かうフライバックインダクタンスを通して流れ
る電流が零になるとすぐにパワートランジスタをスイッ
チオンする代わりに、インダクタンスＬのパラシチック
なコンデンサーＣｐとの共振プロセスの進歩を利用でき
る。従って非消費モードのパラシチックなコンデンサー
Ｃｐは出力電圧レベルＶOUT から該電圧ＶOUT よりかな
り低い入力電圧レベルＶinまで放電する。
【０００９】パワートランジスタＰｗが最終的に再度ス
イッチオンすると、それはＶin 2 ／ＶOUT 2 により与え
られる割合だけ前述の場合より小さい1/2 ×ＣｐＶ2 in
に等しいエネルギーを消費しなければならない。従って
スイッチオンシグナルは、フライバックインダクタンス
Ｌに磁気的に結合した専用二次巻線Ｌｓにおいて該二次
巻線Ｌｓを通る零電圧の状態を検出することにより通常
得られる。パワーデバイス（トランジスタ）用のスイッ
チオフシグナルは、一般にＰＷＭ駆動回路中で意図的に
発生する参照シグナルとパワートランジスタＰｗと直列
接続されたセンス抵抗Ｒsense 上で通常読まれる該パワ
ーデバイスＰｗを通って流れる電流を比較することによ
り得られる。感知された電流が参照スレッショルドに達
するとパワートランジスタがターンオフする。
イッチオンすると、それはＶin 2 ／ＶOUT 2 により与え
られる割合だけ前述の場合より小さい1/2 ×ＣｐＶ2 in
に等しいエネルギーを消費しなければならない。従って
スイッチオンシグナルは、フライバックインダクタンス
Ｌに磁気的に結合した専用二次巻線Ｌｓにおいて該二次
巻線Ｌｓを通る零電圧の状態を検出することにより通常
得られる。パワーデバイス（トランジスタ）用のスイッ
チオフシグナルは、一般にＰＷＭ駆動回路中で意図的に
発生する参照シグナルとパワートランジスタＰｗと直列
接続されたセンス抵抗Ｒsense 上で通常読まれる該パワ
ーデバイスＰｗを通って流れる電流を比較することによ
り得られる。感知された電流が参照スレッショルドに達
するとパワートランジスタがターンオフする。
【００１０】より詳細には整流ライン電圧Ｖinがノード
Ｃに実質的に存在し、一方フライバックインダクタンス
Ｌの他のターミナルつまりＤノードにはパワートランジ
スタＰｗが通電しているときに実質的に零でありパワー
トランジスタＰｗが通電していないときにＶOUT 値（つ
まりパワーサプライの出力電圧）を取る方形波電圧が存
在する。従って二次巻線Ｌｓに誘導される電圧シグナル
つまりノードＡに存在する電圧は図２ａに示されるよう
に正弦により上下が限定された波形を有している。この
電圧シグナルは抵抗Ｒ１を通して、図１に示すようにト
ランジスタＱ１、バイアス電流発振器Ｉｂ、直列接続ダ
イオード対Ｄ１及びＤ２及びツェナーダイオードＤＺか
ら成るクリップ回路へ供給される。この回路は図２ｂに
示すように、ノードＢ（つまりクリップ回路の出力ノー
ド）で二次巻線Ｌｓに誘導された電圧のレプリカである
シグナルの振幅を限定する。この限定された（クリップ
された）電圧シグナルは、ＰＷＭ駆動回路の入力へ送ら
れるパワーデバイスＰｗ用のスイッチオンシグナルを製
造できるコンパレータＣＯＭＰにより図１に概略的に示
した電池記号による参照電圧と比較される。
Ｃに実質的に存在し、一方フライバックインダクタンス
Ｌの他のターミナルつまりＤノードにはパワートランジ
スタＰｗが通電しているときに実質的に零でありパワー
トランジスタＰｗが通電していないときにＶOUT 値（つ
まりパワーサプライの出力電圧）を取る方形波電圧が存
在する。従って二次巻線Ｌｓに誘導される電圧シグナル
つまりノードＡに存在する電圧は図２ａに示されるよう
に正弦により上下が限定された波形を有している。この
電圧シグナルは抵抗Ｒ１を通して、図１に示すようにト
ランジスタＱ１、バイアス電流発振器Ｉｂ、直列接続ダ
イオード対Ｄ１及びＤ２及びツェナーダイオードＤＺか
ら成るクリップ回路へ供給される。この回路は図２ｂに
示すように、ノードＢ（つまりクリップ回路の出力ノー
ド）で二次巻線Ｌｓに誘導された電圧のレプリカである
シグナルの振幅を限定する。この限定された（クリップ
された）電圧シグナルは、ＰＷＭ駆動回路の入力へ送ら
れるパワーデバイスＰｗ用のスイッチオンシグナルを製
造できるコンパレータＣＯＭＰにより図１に概略的に示
した電池記号による参照電圧と比較される。
【００１１】この点を更に明瞭にするために、図１の回
路及び図２ａ、２ｂ、２ｃ及び２ｄに示したシグナルの
波形を再度参照することができる。ノードＡに存在する
電圧（つまり二次巻線Ｌｓに誘導された電圧）を示すシ
グナルの上端を限定する正弦の最小値はＶmin ＝（Ｖ
OUT −Ｖin）／Ｋで与えられ、ここでＫはＬ／Ｌｓの変
成比である。Ｖmin がクリップ回路の上限スレッショル
ドより小さいと、ノードＢの電圧は図２ｂに示すように
「谷」を示し、この谷はＶin値の増加に従って広がる。
最終的にＶinがＶOUT より大きくなると、Ｖmin は負に
なり、これにより図２ｃに示したものに類似する状態が
決定される。図２ｃの中央部で観察されるように、前記
谷はシグナルを完全に零にするまで成長し、その結果コ
ンパレータＣＯＭＰの出力は図２ｄに示すように高く維
持される。
路及び図２ａ、２ｂ、２ｃ及び２ｄに示したシグナルの
波形を再度参照することができる。ノードＡに存在する
電圧（つまり二次巻線Ｌｓに誘導された電圧）を示すシ
グナルの上端を限定する正弦の最小値はＶmin ＝（Ｖ
OUT −Ｖin）／Ｋで与えられ、ここでＫはＬ／Ｌｓの変
成比である。Ｖmin がクリップ回路の上限スレッショル
ドより小さいと、ノードＢの電圧は図２ｂに示すように
「谷」を示し、この谷はＶin値の増加に従って広がる。
最終的にＶinがＶOUT より大きくなると、Ｖmin は負に
なり、これにより図２ｃに示したものに類似する状態が
決定される。図２ｃの中央部で観察されるように、前記
谷はシグナルを完全に零にするまで成長し、その結果コ
ンパレータＣＯＭＰの出力は図２ｄに示すように高く維
持される。
【００１２】図２ｂ、２ｃ及び２ｄの中央部に示すよう
なこれらの状態では、Ｖinの波形に重なったノイズ又は
スプリアスなスパイクが表示されたシグナルのスプリア
スな遷移を擬装することが容易に認識できる。実際には
二次巻線Ｌｓのフライバック（一次）巻線Ｌとの磁気結
合の意味として参照されるような正の又は負の遷移であ
り、これはフライバックインダクタンスを通る電圧がＶ
OUT −Ｖinから零に減少する磁気を特定しかつパワート
ランジスタＰｗ用のスイッチオンシグナルを発生させる
ために利用される。
なこれらの状態では、Ｖinの波形に重なったノイズ又は
スプリアスなスパイクが表示されたシグナルのスプリア
スな遷移を擬装することが容易に認識できる。実際には
二次巻線Ｌｓのフライバック（一次）巻線Ｌとの磁気結
合の意味として参照されるような正の又は負の遷移であ
り、これはフライバックインダクタンスを通る電圧がＶ
OUT −Ｖinから零に減少する磁気を特定しかつパワート
ランジスタＰｗ用のスイッチオンシグナルを発生させる
ために利用される。
【００１３】前記回路及び従来技術に関する議論の結論
として、これらの回路は、それ自身を二次巻線Ｌｓに伝
達させることにより整流ライン電圧（入力電圧）中のス
プリアスなディスターバンスを遷移に擬装し、従ってフ
ライバックインダクタンスを通る電流が実質的に零に降
下する前にパワートランジスタＰｗのスイッチオンを生
じさせるという欠点を有していると言える。この危険
は、例えばＰＷＭコントロール回路を有するスイッチン
グパワーサプライ中の回路やパワー因子に対するコント
ロールも行われる場合に特に存在する。
として、これらの回路は、それ自身を二次巻線Ｌｓに伝
達させることにより整流ライン電圧（入力電圧）中のス
プリアスなディスターバンスを遷移に擬装し、従ってフ
ライバックインダクタンスを通る電流が実質的に零に降
下する前にパワートランジスタＰｗのスイッチオンを生
じさせるという欠点を有していると言える。この危険
は、例えばＰＷＭコントロール回路を有するスイッチン
グパワーサプライ中の回路やパワー因子に対するコント
ロールも行われる場合に特に存在する。
【００１４】実際これらの回路で入力電圧Ｖinは、−ラ
インに積極的に負荷を与えないために、整流後に比較的
フィルターされることがない、−ライン電圧の各半サイ
クルごとに、零（前述の通りパワートランジスタのスイ
ッチオンの遅れの技術を特別に効果的にする）から出力
電圧の値に近い最大値まで（他方これはパワートランジ
スタの擬装のスイッチオンを極度に危険にする）まで変
化させることができる。
インに積極的に負荷を与えないために、整流後に比較的
フィルターされることがない、−ライン電圧の各半サイ
クルごとに、零（前述の通りパワートランジスタのスイ
ッチオンの遅れの技術を特別に効果的にする）から出力
電圧の値に近い最大値まで（他方これはパワートランジ
スタの擬装のスイッチオンを極度に危険にする）まで変
化させることができる。
【００１５】特に重要なことは、整流ライン正弦がその
最大値に達するときに起こる状態である。実際にこれら
の最大値の近傍では、 −入力電圧が出力電圧にほぼ等しくなる（図２ｂ）か、
あるいは設計された最大値よりr.m.s.値及び／又はフォ
ーム因子が大きい場合には、出力電圧より大きくなる
（図２ｄ）。 −危険に関するより多くの因子が組み合わされる各スイ
ッチサイクルの間は、 ａ）パワートランジスタＰｗの通電時間の寿命が短縮さ
れ非通電時間の寿命が長くなり、これによりスプリアス
なスイッチオンが起こるサイクルの割合を増加させる可
能性が高くなる。 ｂ）スイッチオフが起こる電流が比較的高く、かつフラ
イバックインダクタンスＬが依然として比較的高いエネ
ルギーを貯蔵したままスプリアスなスイッチオンが起こ
ることがある。 ｃ）「フライバック」ピリオド（パワートランジスタは
オフ）間のフライバックインダクタンスＬを通る電圧が
最小値であり、ディスターバンスは容易に遷移のスプリ
アスな感知を誘導する。
最大値に達するときに起こる状態である。実際にこれら
の最大値の近傍では、 −入力電圧が出力電圧にほぼ等しくなる（図２ｂ）か、
あるいは設計された最大値よりr.m.s.値及び／又はフォ
ーム因子が大きい場合には、出力電圧より大きくなる
（図２ｄ）。 −危険に関するより多くの因子が組み合わされる各スイ
ッチサイクルの間は、 ａ）パワートランジスタＰｗの通電時間の寿命が短縮さ
れ非通電時間の寿命が長くなり、これによりスプリアス
なスイッチオンが起こるサイクルの割合を増加させる可
能性が高くなる。 ｂ）スイッチオフが起こる電流が比較的高く、かつフラ
イバックインダクタンスＬが依然として比較的高いエネ
ルギーを貯蔵したままスプリアスなスイッチオンが起こ
ることがある。 ｃ）「フライバック」ピリオド（パワートランジスタは
オフ）間のフライバックインダクタンスＬを通る電圧が
最小値であり、ディスターバンスは容易に遷移のスプリ
アスな感知を誘導する。
【００１６】これらのシステムでは明らかなように、フ
ライバックインダクタンスを流れる電流は、ライン電圧
（Ｖin）の整流された半波により限定されるその振幅が
零から最大値まで変化する実質的に三角形の波形（実際
には変化する不等辺三角形の形状）を有する。上昇の間
は電流はパワートランジスタＰｗを通って流れ、下降の
間は電流は出力ダイオードを通ってユーティライザー回
路へ流れる。これらの場合、フライバックインダクタン
ス（及び出力ダイオードＤｒ及びユーティライザー回
路）を通って流れる電流が比較的高いレベルにあるとき
にトランジスタＰｗがスプリアスな場合に再度スイッチ
オンすることを防止することが重要である。
ライバックインダクタンスを流れる電流は、ライン電圧
（Ｖin）の整流された半波により限定されるその振幅が
零から最大値まで変化する実質的に三角形の波形（実際
には変化する不等辺三角形の形状）を有する。上昇の間
は電流はパワートランジスタＰｗを通って流れ、下降の
間は電流は出力ダイオードを通ってユーティライザー回
路へ流れる。これらの場合、フライバックインダクタン
ス（及び出力ダイオードＤｒ及びユーティライザー回
路）を通って流れる電流が比較的高いレベルにあるとき
にトランジスタＰｗがスプリアスな場合に再度スイッチ
オンすることを防止することが重要である。
【００１７】
【発明の目的】従って既知回路の欠点のないブースト型
回路のパワー素子のスイッチオン用の改良されたコント
ロール回路を提供し、これによりスイッチングパワーサ
プライのディスターバンスに対する感度を低くし、従っ
てその動作に対する信頼性を高くすることが本発明の主
目的である。
回路のパワー素子のスイッチオン用の改良されたコント
ロール回路を提供し、これによりスイッチングパワーサ
プライのディスターバンスに対する感度を低くし、従っ
てその動作に対する信頼性を高くすることが本発明の主
目的である。
【００１８】
【発明の構成】これらの目的及び利点は、出力回路と意
図的に直列に接続された（つまり従来技術の回路の場合
に一般的であったようなユーティライザー回路と接続さ
れパワートランジスタとは接続されていない）センス抵
抗を通してパワートランジスタを通って流れる電流では
なくフライバックインダクタンスを通って流れる電流を
追跡することにより本発明のコントロールシステム中で
得られる。
図的に直列に接続された（つまり従来技術の回路の場合
に一般的であったようなユーティライザー回路と接続さ
れパワートランジスタとは接続されていない）センス抵
抗を通してパワートランジスタを通って流れる電流では
なくフライバックインダクタンスを通って流れる電流を
追跡することにより本発明のコントロールシステム中で
得られる。
【００１９】本発明のコントロールシステムは、フライ
バックインダクタンスを通って流れる電流が検出される
限り、フライバックインダクタンスの巻線（一次）と磁
気的に結合した二次巻線を通って存在するシグナルを評
価することにより発生するスイッチオンシグナルのパル
ス・ウィズ・モジュレーション（ＰＷＭ）駆動回路への
伝達を防止する。明らかなように、これはＰＷＭ駆動回
路によるパワートランジスタのスイッチオフ用の最適な
瞬間の検出を変更しない。これによりパワーデバイス
（トランジスタ）の構造に固有のパラシチックなコンデ
ンサーの放電に伴う電力消費が減少されるだけでなく、
ライン上を伝搬されるノイズやスプリアスな現象により
生ずることのあるパワートランジスタの予期されるスイ
ッチオンの危険も除去される。
バックインダクタンスを通って流れる電流が検出される
限り、フライバックインダクタンスの巻線（一次）と磁
気的に結合した二次巻線を通って存在するシグナルを評
価することにより発生するスイッチオンシグナルのパル
ス・ウィズ・モジュレーション（ＰＷＭ）駆動回路への
伝達を防止する。明らかなように、これはＰＷＭ駆動回
路によるパワートランジスタのスイッチオフ用の最適な
瞬間の検出を変更しない。これによりパワーデバイス
（トランジスタ）の構造に固有のパラシチックなコンデ
ンサーの放電に伴う電力消費が減少されるだけでなく、
ライン上を伝搬されるノイズやスプリアスな現象により
生ずることのあるパワートランジスタの予期されるスイ
ッチオンの危険も除去される。
【００２０】本発明の対象である回路は、ライン電圧が
比較的高いフォーム因子を有しあるいはノイズスパイク
を有する場合、及びパワーサプライの負荷の変化のため
設計で調節される出力電圧に関連して出力電圧が所謂
「アンダー・シュート」現象を受ける全ての場合に特に
好適である。後者は、スイッチングパワーサプライがパ
ワー因子（ＰＦＣ）へのコントロールの機能も行うため
の手段を有する場合に実質的に不可避な現象である。
比較的高いフォーム因子を有しあるいはノイズスパイク
を有する場合、及びパワーサプライの負荷の変化のため
設計で調節される出力電圧に関連して出力電圧が所謂
「アンダー・シュート」現象を受ける全ての場合に特に
好適である。後者は、スイッチングパワーサプライがパ
ワー因子（ＰＦＣ）へのコントロールの機能も行うため
の手段を有する場合に実質的に不可避な現象である。
【００２１】
【実施例の説明】本発明の異なった特徴及び利点が添付
図面を参照しながら引き続き行う本発明の好ましい態様
の説明により更に明瞭になるであろう。
図面を参照しながら引き続き行う本発明の好ましい態様
の説明により更に明瞭になるであろう。
【００２２】図１は、上述した通り、従来技術によるパ
ワーデバイスのスイッチオンのためのコントロール回路
の基本的なダイアグラムである。図２ａ、２ｂ、２ｃ及
び２ｄは、図１の回路の問題点の説明に関連するシグナ
ルの波形を示す。図３は、本発明により形成された回路
の基本的なダイアグラムである。
ワーデバイスのスイッチオンのためのコントロール回路
の基本的なダイアグラムである。図２ａ、２ｂ、２ｃ及
び２ｄは、図１の回路の問題点の説明に関連するシグナ
ルの波形を示す。図３は、本発明により形成された回路
の基本的なダイアグラムである。
【００２３】図３には本発明に従って形成されたブース
ト型パワーサプライ回路のパワートランジスタＰｗのス
イッチオンをコントロールするための回路が示され、該
回路は零検出回路０−ＤＥＴＥＣＴ、コンパレータＣＯ
ＭＰ及び論理ＡＮＤゲートを含んで成っている。勿論図
３で点線の枠により及びパワーサプライ回路の外部素子
へ集積回路を接続するための適切なピンにより示したよ
うに、パワートランジスタのスイッチオンの瞬間をコン
トロールする回路及び対応するＰＷＭ駆動回路は単一チ
ップ上に集積されてもよい。
ト型パワーサプライ回路のパワートランジスタＰｗのス
イッチオンをコントロールするための回路が示され、該
回路は零検出回路０−ＤＥＴＥＣＴ、コンパレータＣＯ
ＭＰ及び論理ＡＮＤゲートを含んで成っている。勿論図
３で点線の枠により及びパワーサプライ回路の外部素子
へ集積回路を接続するための適切なピンにより示したよ
うに、パワートランジスタのスイッチオンの瞬間をコン
トロールする回路及び対応するＰＷＭ駆動回路は単一チ
ップ上に集積されてもよい。
【００２４】図から判るように、パワーサプライ回路の
動作の全てのフェーズの間に、回路のフライバックイン
ダクタンスＬを通って流れる電流ＩＬはセンス抵抗Ｒ
senseも通って流れる。従ってセンス抵抗Ｒsense を通
して、電流ＩＬ値に比例する電圧Ｖｓが発生する。コン
パレータＣＯＭＰの使用により行われるこのような電圧
Ｖｓと参照電圧Ｖref の比較を通して、パワートランジ
スタＰｗのスイッチオンを指令するシグナルをパルス幅
変調駆動回路ＰＷＭの入力ターミナルへ伝達する論理Ａ
ＮＤゲートを使用可能にしあるいは不能にするＥＮＡＢ
ＬＥシグナルが形成される。参照電圧Ｖref は、ＩＬが
ある安全値未満に降下したときにパワーデバイスＰｗの
スイッチオンを可能にするための条件をセットする。
動作の全てのフェーズの間に、回路のフライバックイン
ダクタンスＬを通って流れる電流ＩＬはセンス抵抗Ｒ
senseも通って流れる。従ってセンス抵抗Ｒsense を通
して、電流ＩＬ値に比例する電圧Ｖｓが発生する。コン
パレータＣＯＭＰの使用により行われるこのような電圧
Ｖｓと参照電圧Ｖref の比較を通して、パワートランジ
スタＰｗのスイッチオンを指令するシグナルをパルス幅
変調駆動回路ＰＷＭの入力ターミナルへ伝達する論理Ａ
ＮＤゲートを使用可能にしあるいは不能にするＥＮＡＢ
ＬＥシグナルが形成される。参照電圧Ｖref は、ＩＬが
ある安全値未満に降下したときにパワーデバイスＰｗの
スイッチオンを可能にするための条件をセットする。
【００２５】ノードＡの電圧が零になったときはいつも
零検出回路０−ＤＥＴＥＣＴによりスイッチオンシグナ
ルが実際に形成されるが、このシグナルはＡＮＤゲート
が使用可能になるまでＰＷＭ駆動回路には伝達されな
い。勿論本発明のパワーサプライにより電力を与えられ
るユーティライザー回路は参照共通ポテンシャルとして
センス抵抗Ｒsense に存在する電圧と等価の仮想グラウ
ンドポテンシャルを有することもできる。一般に本発明
の回路の特殊性は何の問題も生じさせない。
零検出回路０−ＤＥＴＥＣＴによりスイッチオンシグナ
ルが実際に形成されるが、このシグナルはＡＮＤゲート
が使用可能になるまでＰＷＭ駆動回路には伝達されな
い。勿論本発明のパワーサプライにより電力を与えられ
るユーティライザー回路は参照共通ポテンシャルとして
センス抵抗Ｒsense に存在する電圧と等価の仮想グラウ
ンドポテンシャルを有することもできる。一般に本発明
の回路の特殊性は何の問題も生じさせない。
【図１】従来技術によるパワーデバイスのスイッチオン
のためのコントロール回路の基本的なダイアグラム。
のためのコントロール回路の基本的なダイアグラム。
【図２】図２ａ、２ｂ、２ｃ及び２ｄは、図１の回路の
問題点の説明に関連するシグナルの波形を示す。
問題点の説明に関連するシグナルの波形を示す。
【図３】本発明により形成された回路の基本的なダイア
グラム。
グラム。
０−ＤＥＴＥＣＴ・・・零検出回路 ＣＯＭＰ・・・コ
ンパレータ Ｒsense・・・センス抵抗 Ｐｗ・・・パ
ワートランジスタ Ｖref ・・・参照電圧 ＰＷＭ・・
・パルス幅変調駆動回路 Ｌ・・・フライバックインダ
クタンス
ンパレータ Ｒsense・・・センス抵抗 Ｐｗ・・・パ
ワートランジスタ Ｖref ・・・参照電圧 ＰＷＭ・・
・パルス幅変調駆動回路 Ｌ・・・フライバックインダ
クタンス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クラウディオ・ディアツィ イタリア国 ミラノ 20135 ヴィア・ル カノ ２ (72)発明者 アルビノ・ピディッティ イタリア国 ウディネ 33100 ヴィア・ ジョッピ42
Claims (2)
- 【請求項１】 整流ライン電圧が供給される入力ノード
とパワーデバイス間に接続されたフライバックインダク
タンスを含んで成るブースト型のスイッチングパワーサ
プライのパルス幅変調駆動回路により駆動される前記パ
ワーデバイスのスイッチオンをコントロールする方法に
おいて、 前記フライバックインダクタンスの巻線に結合された二
次巻線を通る電圧が零になったときにはいつも第１のス
イッチオンシグナルを形成し、 前記フライバックインダクタンス中の電流が予備設定レ
ベル未満に降下したときはいつも第２のスイッチオン使
用可能シグナルを発生させ、 前記第１及び第２のシグナルの第３の論理ＡＮＤシグナ
ルを形成し、 前記パワーデバイスを駆動する前記パルス幅変調回路の
入力へ前記第３の論理シグナルを供給すること、 を含んで成ることを特徴とする方法。 - 【請求項２】 整流ライン電圧が供給される入力及びパ
ワーデバイス間に接続されたフライバックインダクタン
ス、前記フライバックインダクタンスの巻線に結合され
た二次巻線、前記パワーデバイス及び回路のグラウンド
ノード間に接続された前記フライバックインダクタンス
中を流れる電流のセンス抵抗及び前記パワーデバイスを
駆動するパルス幅変調回路を含んで成るブースト型のパ
ワーサプライ回路の前記パワーデバイスのスイッチオン
のコントロール回路において、 前記二次巻線上に誘導される電圧の零値状態の表示であ
る第１の論理シグナルを出力ノードに形成できる零検出
回路、 パワーデバイスのスイッチオンを可能にする第２の論理
シグナルを出力ノードに形成できかつ前記センス抵抗と
前記パワーデバイスへの接続ノードに接続された第１の
入力と参照電圧へ接続された第２の入力を有するコンパ
レータ、 前記零検出回路の出力に接続された第１の入力、前記コ
ンパレータの出力ノードに接続された第２の入力及び前
記パルス幅変調回路の入力に接続された出力を有する論
理ＡＮＤゲート、 前記パワーサプライ回路の出力ノードと、前記パワーデ
バイスと前記センス抵抗間の前記接続ノード間に接続さ
れた前記パワーサプライにより電力を与えられるユーテ
ィライザー回路、 を含んで成ることを特徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT92830530.9 | 1992-09-28 | ||
| EP92830530A EP0590220B1 (en) | 1992-09-28 | 1992-09-28 | Highly reliable, low dissipation boost circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06217531A true JPH06217531A (ja) | 1994-08-05 |
Family
ID=8212180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5265748A Pending JPH06217531A (ja) | 1992-09-28 | 1993-09-28 | 高信頼及び低浪費型ブースト回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5508602A (ja) |
| EP (1) | EP0590220B1 (ja) |
| JP (1) | JPH06217531A (ja) |
| DE (1) | DE69211345T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310217B2 (en) | 2009-02-23 | 2012-11-13 | Delta Electronics, Inc. | Power conversion circuit for decentralizing input current |
| CN101820217B (zh) | 2009-02-26 | 2013-02-20 | 台达电子工业股份有限公司 | 具有分散输入电流功能的电源转换电路 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69406774T2 (de) * | 1994-06-13 | 1998-03-12 | Bull Hn Information Syst | Leistungsversorgung mit Leistungsfaktorkorrektur und Schutz gegen Ausfallen der Leistungsfaktorkorrektur |
| US5694310A (en) * | 1995-08-14 | 1997-12-02 | International Business Machines Corporation | Three phase input boost converter |
| JPH09140145A (ja) * | 1995-11-15 | 1997-05-27 | Samsung Electron Co Ltd | 力率補償回路を備えた昇圧型コンバータ |
| KR0152252B1 (ko) * | 1995-11-16 | 1999-05-01 | 김광호 | 5핀을 갖는 능동역률보정집적회로 |
| US5929614A (en) * | 1997-06-13 | 1999-07-27 | Northrop Grumman Corporation | High efficiency DC step-up voltage converter |
| US6037754A (en) * | 1997-06-20 | 2000-03-14 | Raymond G. Harper | SMPS with input voltage sensing via boost inductor current sensing |
| US5982639A (en) * | 1997-11-04 | 1999-11-09 | Power Integrations, Inc. | Two switch off-line switching converter |
| US6876181B1 (en) * | 1998-02-27 | 2005-04-05 | Power Integrations, Inc. | Off-line converter with digital control |
| US6226190B1 (en) | 1998-02-27 | 2001-05-01 | Power Integrations, Inc. | Off-line converter with digital control |
| US6107851A (en) | 1998-05-18 | 2000-08-22 | Power Integrations, Inc. | Offline converter with integrated softstart and frequency jitter |
| US5982644A (en) * | 1998-12-16 | 1999-11-09 | Hughes Electronics Corporation | Voltage boost circuit for a high voltage converter |
| US6296065B1 (en) | 1998-12-30 | 2001-10-02 | Black & Decker Inc. | Dual-mode non-isolated corded system for transportable cordless power tools |
| CN1383604A (zh) * | 2000-04-21 | 2002-12-04 | 皇家菲利浦电子有限公司 | 交流/直流变换器 |
| US6525514B1 (en) * | 2000-08-08 | 2003-02-25 | Power Integrations, Inc. | Method and apparatus for reducing audio noise in a switching regulator |
| US20040183769A1 (en) * | 2000-09-08 | 2004-09-23 | Earl Schreyer | Graphics digitizer |
| US6507175B2 (en) * | 2000-10-13 | 2003-01-14 | Primarion, Inc. | System and method for detection of zero current condition |
| US7812576B2 (en) * | 2004-09-24 | 2010-10-12 | Marvell World Trade Ltd. | Power factor control systems and methods |
| US20060245816A1 (en) * | 2005-04-29 | 2006-11-02 | Kimberly-Clark Worldwide, Inc. | Fabric cleaning article |
| US7233504B2 (en) * | 2005-08-26 | 2007-06-19 | Power Integration, Inc. | Method and apparatus for digital control of a switching regulator |
| US20080106917A1 (en) * | 2006-11-02 | 2008-05-08 | James Holt | Variable edge modulation in a switching regulator |
| US8018694B1 (en) | 2007-02-16 | 2011-09-13 | Fairchild Semiconductor Corporation | Over-current protection for a power converter |
| US7719243B1 (en) | 2007-11-21 | 2010-05-18 | Fairchild Semiconductor Corporation | Soft-start system and method for power converter |
| US7872883B1 (en) | 2008-01-29 | 2011-01-18 | Fairchild Semiconductor Corporation | Synchronous buck power converter with free-running oscillator |
| US7723972B1 (en) | 2008-03-19 | 2010-05-25 | Fairchild Semiconductor Corporation | Reducing soft start delay and providing soft recovery in power system controllers |
| TWI470915B (zh) * | 2008-03-21 | 2015-01-21 | Marvell World Trade Ltd | 升壓轉換器及功率因數控制器 |
| KR102277667B1 (ko) * | 2014-07-22 | 2021-07-15 | 삼성전자 주식회사 | 전자장치, 전원공급장치 및 그 전원제어방법 |
| US10090757B2 (en) | 2016-08-19 | 2018-10-02 | Fairchild Semiconductor Corporation | Power factor correction circuit and method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4709322A (en) * | 1985-07-26 | 1987-11-24 | Fred Mirow | High efficiency transformerless AC/DC converter |
| JPH0729747Y2 (ja) * | 1986-11-26 | 1995-07-05 | 株式会社東芝 | 交直変換装置 |
| GB8800527D0 (en) * | 1988-01-11 | 1988-02-10 | Farnell Instr Ltd | Control arrangement for switched mode power supply |
-
1992
- 1992-09-28 DE DE69211345T patent/DE69211345T2/de not_active Expired - Fee Related
- 1992-09-28 EP EP92830530A patent/EP0590220B1/en not_active Expired - Lifetime
-
1993
- 1993-09-28 US US08/128,791 patent/US5508602A/en not_active Expired - Lifetime
- 1993-09-28 JP JP5265748A patent/JPH06217531A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310217B2 (en) | 2009-02-23 | 2012-11-13 | Delta Electronics, Inc. | Power conversion circuit for decentralizing input current |
| CN101820217B (zh) | 2009-02-26 | 2013-02-20 | 台达电子工业股份有限公司 | 具有分散输入电流功能的电源转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69211345D1 (de) | 1996-07-11 |
| EP0590220B1 (en) | 1996-06-05 |
| EP0590220A1 (en) | 1994-04-06 |
| US5508602A (en) | 1996-04-16 |
| DE69211345T2 (de) | 1996-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06217531A (ja) | 高信頼及び低浪費型ブースト回路 | |
| US11005361B2 (en) | Control circuit and method of a switching power supply | |
| US6903536B2 (en) | PFC-PWM controller having interleaved switching | |
| US10298137B2 (en) | Advanced frequency reduction of quasi-resonant converters | |
| US5757635A (en) | Power factor correction circuit and circuit therefor having sense-FET and boost converter control circuit | |
| US6515876B2 (en) | Dc-to-dc converter | |
| JP2878995B2 (ja) | 電圧変換器及び電圧変換器に於ける電流制御方法 | |
| JP3116338B2 (ja) | スイッチング電源 | |
| JP2009124912A (ja) | スイッチング制御回路および該スイッチング制御回路を用いるａｃ／ｄｃコンバータ | |
| CN109742956B (zh) | 一种具限功率电源保护功能的反激式开关电源 | |
| US5034873A (en) | Circuit configuration for a fixed-frequency blocking oscillator converter switching power supply | |
| EP2190109B1 (en) | Control device for rectifiers of switching converters. | |
| US6738266B2 (en) | Switching power supply unit | |
| US6590789B2 (en) | Method and apparatus for regulating output voltage of a voltage converter | |
| WO2015196672A1 (zh) | 功率因数校正电路自带辅助电源电路及其控制方法和装置 | |
| JP4339129B2 (ja) | スイッチ・モード電源 | |
| KR101274213B1 (ko) | 스위칭 모드 파워 서플라이 및 그 구동 방법 | |
| US6867634B2 (en) | Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit | |
| US6208089B1 (en) | Discharge-lamp lighting circuit | |
| JP2001298949A (ja) | スイッチング電源回路 | |
| JPH1080135A (ja) | 交流−直流変換装置 | |
| JP2000116134A (ja) | 電源装置 | |
| KR0117108Y1 (ko) | 역률제어장치의 전류검출회로 | |
| JP3032935B2 (ja) | ドライブ回路 | |
| KR20040103610A (ko) | 동기식 고효율 역률 보상 회로 |