JP2003208627A - 画像処理装置およびその方法 - Google Patents

Abstract

(57)【要約】 【課題】動作モードにかかわりなく並列処理を行うこと
ができ、並列処理できるピクセル数に対する制約を受け
ずに実行効率の高い並列処理を実現でき、ひいては、性
能の向上を図ることができる画像処理装置およびその方
法を提供する。 【解決手段】同じ三角形データを各処理モジュール１４
０−０〜１４０−３に並列に送り、各処理モジュール１
４０−０〜１４０−３は、同一の三角形に関する情報を
受けて、自モジュールの担当領域ＲＧＮ０〜ＲＧＮ３に
含まれるか否かを判断し、含まれる場合には入力情報を
ＤＤＡ回路１４３−０〜１４３−３に出力する領域判定
回路１４２−０〜１４２−３を有し、自モジュールの担
当する領域ＲＧＮ０〜ＲＧＮ３に含まれるピクセルのみ
を描画して対応するメモリモジュール１４７−０〜１４
７−３に送る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の演算処理モ
ジュールが処理データを共有して並列処理を行う画像処
理装置およびその方法に関するものである。

【０００２】

【従来の技術】近年、３次元コンピュータグラフィック
ス（３Ｄ Ｃｏｍｐｕｔｅｒ Ｇｒａｐｈｉｃｓ）をハ
ードウェアで高速に実行するグラフィックスＬＳＩの普
及は著しく、特にゲーム機やパーソナルコンピュータ
（ＰＣ）では、このグラフィックスＬＳＩを標準で搭載
しているものが多い。

【０００３】図１は、グラフィックス描画を行う一般的
な画像処理装置を概念的に示す図である。

【０００４】この画像処理装置１は、ピクセル発生部
２、および複数個（図１の例では４個）のメモリモジュ
ール３−０〜３−３を有している。この画像処理装置１
では、ピクセル発生部２において、単位図形たとえば三
角形プリミティブＰＭがラスタライズされて複数のピク
セルＰＸが生成される。そして、生成されたピクセルＰ
Ｘが図示しない接続回路を介して複数のメモリモジュー
ル３−０〜３−３に送られる。このとき、生成されたピ
クセルは、ピクセルのＸＹ座標に応じて対応するメモリ
モジュールに送られる。

【０００５】このように、図１の画像処理装置１は、基
本的に一つのピクセル発生部２で発生した複数のピクセ
ルをインターリーブされた複数のメモリモジュール３−
０〜３−３に分配する。

【０００６】

【発明が解決しようとする課題】ところで、グラフィッ
クスＬＳＩにおける技術的進歩は早く、「Ｄｉｒｅｃｔ
Ｘ」で採用された「Ｖｅｒｔｅｘ Ｓｈａｄｅｒ」や
「Ｐｉｘｅ１ Ｓｈａｄｅｒ」に代表される機能面での
拡張が続けられているとともに、ＣＰＵを上回るペース
で性能の向上が望まれている。

【０００７】グラフィックスＬＳＩの性能を向上させる
には、ＬＳＩの動作周波数を上げることで一応の対応は
可能である。ところが、上述した画像処理装置１は、１
系統のピクセル発生部２で発生した複数のピクセルを複
数のメモリモジュールに分配する基本構成を有すること
から、ＬＳＩの動作周波数を上げるだけでは、満足した
性能を得ることはできない。

【０００８】グラフィックスＬＳＩの性能を向上させる
には、ＬＳＩの動作周波数を上げるだけではなく、並列
処理の手法を利用することが有効である。並列処理の手
法を大別すると以下のようになる。第１は領域分割によ
る並列処理法であり、第２はピクセルレベルでの並列処
理法である。

【０００９】上記分類は並列処理の粒度に基づいてお
り、領域分割並列処理の粒度があらく、ピクセルレベル
並列処理の粒度が細かい。それぞれの手法の概要を以下
に述べる。

【００１０】領域分割による並列処理 領域分割による並列処理は、画面を複数の矩形領域に分
割し、複数の処理モジュールそれぞれが担当する領域を
割り当てながら並列処理する手法である。

【００１１】ピクセルレベルでの並列処理 ピクセルレベルでの並列処理は、粒度の細かい並列処理
の手法である。図２は、ピクセルレベルでの並列処理の
手法に基づくプリミティブレベルでの並列化処理につい
て概念的に示す図である。図２のように、ピクセルレベ
ルでの並列処理の手法では三角形をラスタライズする際
に、２×８のマトリクス状に配列されたピクセルからな
るピクセルスタンプ（Ｐｉｘｅｌ Ｓｔａｍｐ）ＰＳと
呼ばれる矩形領域単位にピクセルが生成される。図２の
例では、ピクセルスタンプＰＳ０からからピクセルスタ
ンプＰＳ７までの合計８個のピクセルスタンプが生成さ
れている。これらピクセルスタンプＰＳ０〜ＰＳ７に含
まれる最大１６個のピクセルが同時に処理される。この
手法は、粒度が細かい分、並列処理の効率が良い。

【００１２】しかしながら、上述した領域分割による並
列処理の場合、各処理モジュールを効率良く並列動作さ
せるためには、各領域に描画されるべきオブジェクトを
あらかじめ分類する必要があり、シーンデータ解析の負
荷が重い。また、１フレーム分のシーンデータが全て揃
った上で描画を開始するのではなく、オブジェクトデー
タが与えられると即描画を開始するいわゆるイミーディ
エートモードでの描画を行う際には並列性を引き出すこ
とができない。

【００１３】また、ピクセルレベルでの並列処理の場
合、グラフィックスで処理されるプリミティブの大きさ
は小さくなる傾向にあることから、ピクセルスタンプの
サイズを大きくしても無効なピクセルが増えるだけで実
行効率が上がらない。したがって、この手法によって並
列処理できるピクセルの数には限界がある。

【００１４】本発明は、かかる事情に鑑みてなされたも
のであり、その目的、複数の処理モジュールが処理デー
タを共有して並列処理する際に、動作モードにかかわり
なく並列処理を行うことができ、並列処理できるピクセ
ル数に対する制約を受けずに実行効率の高い並列処理を
実現でき、ひいては、性能の向上を図ることができる画
像処理装置およびその方法を提供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点は、複数の処理モジュールが処
理データを共有して並列処理を行いメモリに描画する画
像処理装置であって、上記複数の処理モジュールはそれ
ぞれ、描画すべきプリミティブに関する情報を受けて、
プリミティブがあらかじめインターリーブ状に分割され
た自モジュールの担当領域に含まれるか否かを判定する
領域判定回路と、上記領域判定回路により自モジュール
の担当領域に含まれると判定されると、入力情報に基づ
いて担当領域に対する描画処理を行う処理回路とを含
む。

【００１６】第１の観点では、上記複数の処理モジュー
ルの領域判定回路には、描画すべきプリミティブに関す
る同一の情報がブロードキャストされる。

【００１７】また、第１の観点では、上記複数の処理モ
ジュールの領域判定回路には、描画すべき異なるプリミ
ティブに関する情報がそれぞれ供給される。

【００１８】第１の観点では、好適には、上記複数の処
理モジュールの処理回路は、自モジュールの担当する領
域に含まれるピクセルのみを描画する。

【００１９】また、第１の観点では、各処理モジュール
の担当領域は、所定の単位領域を上記処理モジュールの
数だけ分割した各領域がそれぞれ割り当てられ、上記複
数の処理モジュールの処理回路は、複数の単位領域にお
ける担当領域をスキャンしながらピクセルを発生する。

【００２０】また、第１の観点では、各処理モジュール
の担当領域は、所定の単位領域を上記処理モジュールの
数だけ分割した各領域がそれぞれ割り当てられ、上記複
数の処理モジュールの処理回路は、複数の単位領域にお
ける担当領域をスキャンし、階層的に分割領域単位で同
時にピクセルを発生する。

【００２１】また、第１の観点では、上記メモリはメモ
リインターリーブされた複数のメモリモジュールを含
み、上記複数の処理モジュールと上記複数のメモリモジ
ュールとが一対一に対応しており、上記複数の処理モジ
ュールの処理回路は、自モジュールの担当する領域に対
する処理結果のみを描画して対応するメモリモジュール
に出力する。

【００２２】また、好適には、上記領域判定回路は、プ
リミティブが自モジュールの担当領域に含まれると判定
した場合には入力情報を上記処理回路に出力し、含まれ
ていないと判定した場合には入力情報を上記処理回路に
出力せず棄てる。

【００２３】本発明の第２の観点は、複数の処理モジュ
ールが処理データを共有して並列処理を行いメモリに描
画する画像処理方法であって、上記複数の処理モジュー
ルに対してインターリーブ状に分割して自モジュールが
処理する担当領域を割り当ておき、上記複数の処理モジ
ュールに対して描画すべきプリミティブに関する情報を
供給し、各処理モジュールにおいて、プリミティブがあ
らかじめインターリーブ状に分割された自モジュールの
担当領域に含まれるか否かを判定し、自モジュールの担
当領域に含まれると判定した場合に、供給された情報に
基づいて担当領域に対する描画処理を行う。

【００２４】第２の観点では、上記複数の処理モジュー
ルには、描画すべきプリミティブに関する同一の情報を
ブロードキャストする。

【００２５】第２の観点では、上記複数の処理モジュー
ルには、描画すべき異なるプリミティブに関する情報を
それぞれ供給する。

【００２６】好適には、上記複数の処理モジュールにお
いては、自モジュールの担当する領域に含まれるピクセ
ルのみを描画する。

【００２７】また、第２の観点では、各処理モジュール
の担当領域として、所定の単位領域を上記処理モジュー
ルの数だけ分割した各領域をそれぞれ割り当て、上記複
数の処理モジュールにおいては、複数の単位領域におけ
る担当領域をスキャンしながらピクセルを発生する。

【００２８】また、第２の観点では、各処理モジュール
の担当領域として、所定の単位領域を上記処理モジュー
ルの数だけ分割した各領域をそれぞれ割り当て、上記複
数の処理モジュールにおいては、複数の単位領域におけ
る担当領域をスキャンし、階層的に分割領域単位で同時
にピクセルを発生する。

【００２９】また、第２の観点では、上記メモリを、複
数のメモリモジュールにインターリーブして、上記複数
の処理モジュールと上記複数のメモリモジュールとを一
対一に対応させ、上記複数の処理モジュールにおいて
は、自モジュールの担当する領域に対する処理結果のみ
を描画して対応するメモリモジュールに出力する。

【００３０】本発明によれば、たとえば同じ描画プリミ
ティブに関する情報が各処理モジュールにブロードキャ
ストされる。また、各処理モジュールは、インターリー
ブされた各メモリモジュールと対応付けられる。そし
て、各処理モジュールの領域判定回路において、入力情
報に係るプリミティブがあらかじめインターリーブ状に
分割された自モジュールの担当領域に含まれるか否かの
判定が行われる。各領域判定回路において、プリミティ
ブが自モジュールの担当領域に含まれると判定した場合
には入力情報が自モジュールの処理回路に出力される。
一方、含まれていないと判定した場合には入力情報が処
理回路に出力されず破棄される。そして、描画プリミテ
ィブに関する情報を受けた各処理回路において、たとえ
ば入力情報に基づいて自モジュールの担当する領域に含
まれるピクセルのみが描画されて対応するメモリモジュ
ールに送られる。

【００３１】

【発明の実施の形態】以下、本実施形態においては、パ
ーソナルコンピュータなどに適用される、任意の３次元
物体モデルに対する所望の３次元画像をＣＲＴ(Cathode
Ray Tube)などのディスプレイ上に高速に表示する３次
元コンピュータグラフィックスシステムについて説明す
る。

【００３２】図３は、本発明に係る画像処理装置として
の３次元コンピュータグラフィックスシステム１０のシ
ステム構成図である。

【００３３】３次元コンピュータグラフィックスシステ
ム１０は、立体モデルを単位図形である三角形（ポリゴ
ン）の組み合わせとして表現し、このポリゴンを描画す
ることで表示画面の各ピクセルの色を決定し、ディスプ
レイに表示するポリゴンレンダリング処理を行うシステ
ムである。また、３次元コンピュータグラフィックスシ
ステム１０では、平面上の位置を表現する（ｘ，ｙ）座
標の他に、奥行きを表すｚ座標を用いて３次元物体を表
し、この（ｘ，ｙ，ｚ）の３つの座標で３次元空間の任
意の一点を特定する。

【００３４】図３に示すように、３次元コンピュータグ
ラフィックスシステム１０は、メインプロセッサ１１、
メインメモリ１２、Ｉ／Ｏインタフェース回路１３、お
よびレンダリング回路１４が、メインバス１５を介して
接続されている。以下、各構成要素の機能について説明
する。

【００３５】メインプロセッサ１１は、たとえば、アプ
リケーションの進行状況などに応じて、メインメモリ１
２から必要なグラフィックデータを読み出し、このグラ
フィックデータに対して、座標変換、クリッピング(Cli
pping)処理、ライティング(Lighting)処理などのジオメ
トリ(Geometry)処理などを行い、ポリゴンレンダリング
データを生成する。メインプロセッサ１１は、ポリゴン
レンダリングデータＳ１１を、メインバス１５を介して
レンダリング回路１４に出力する。

【００３６】Ｉ／Ｏインタフェース回路１３は、必要に
応じて、外部から動きの制御情報またはポリゴンレンダ
リングデータなどを入力し、これをメインバス１５を介
してレンダリング回路１４に出力する。

【００３７】レンダリング回路１４に入力されるポリゴ
ンレンダリングデータは、ポリゴンの各３頂点の（ｘ，
ｙ，ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，ｑ）のデータを含んでい
る。ここで、（ｘ，ｙ，ｚ）データは、ポリンゴの頂点
の３次元座標を示し、（Ｒ，Ｇ，Ｂ）データは、それぞ
れ当該３次元座標における赤、緑、青の輝度値を示して
いる。（ｓ，ｔ，ｑ）データのうち、（ｓ，ｔ）は、対
応するテクスチャの同次座標を示しており、ｑは同次項
を示している。ここで、「ｓ／ｑ」および「ｔ／ｑ」
に、それぞれテクスチャサイズＵＳＩＺＥおよびＶＳＩ
ＺＥを乗じて、実際のテクスチャ座標データ（ｕ，ｖ）
が得られる。レンダリング回路１４のグラフィックスメ
モリ（具体的にはテクスチャバッファ）に記憶されたテ
クスチャデータへのアクセスは、テクスチャ座標データ
（ｕ，ｖ）を用いて行われる。すなわち、ポリゴンレン
ダリングデータは、三角形の各頂点の物理座標値と、そ
れぞれの頂点の色とテクスチャデータである。

【００３８】以下、レンダリング回路１４について詳細
に説明する。

【００３９】図４に示すように、レンダリング回路１４
は、線形補間演算のための初期設定演算ブロックとして
のＤＤＡ(Digital Differential Anarizer) セットアッ
プ回路１４１、複数（本実施形態では４）の領域判定回
路１４２−０〜１４２−３、線形補間処理ブロックとし
てのトライアングルＤＤＡ回路（以下、単にＤＤＡ回路
という）１４３−０〜１４３−３、テクスチャエンジン
回路１４４−０〜１４４−３、メモリインタフェース
（Ｉ／Ｆ）回路１４５−０〜１４５−３、専用メモリＩ
／Ｆ回路１４６、たとえばＤＲＡＭからなるグラフィッ
クスメモリ１４７、ＣＲＴコントロール回路１４８、セ
ットアップデータ用ブロードキャストバス１４９、およ
びテクスチャバス１５０を有している。

【００４０】本実施形態におけるレンダリング回路１４
は、一つの半導体チップ内にロジック回路と少なくとも
表示データとテクスチャデータとを記憶するグラフィッ
クスメモリ１４７とが混載されている。

【００４１】レンダリング回路１４において、ＤＤＡセ
ットアップ回路１４１の出力に対して複数個、本実施形
態では４個の処理モジュール１４０−０〜１４０−３が
ブロードキャストバス１４９により並列に接続され、複
数の処理モジュール１４０−０〜１４０−３で処理デー
タを共有し、各モジュール単位で割り当てられた担当描
画領域を並列に処理する。

【００４２】そして、グラフィックスメモリ１４７は、
各処理モジュール１４０−０〜１４０−３に対応して同
一機能を有する複数（本実施形態では４個）のメモリモ
ジュール１４７−０〜１４７−３に分割されている。各
処理モジュール１４０−０〜１４０−３は、メモリモジ
ュール１４７−０〜１４７−３が処理の大きさ、たとえ
ば４×４の矩形領域単位にインターリーブされており、
メモリモジュール１４７−０と処理モジュール１４０−
０、メモリモジュール１４７−１と処理モジュール１４
０−１、メモリモジュール１４７−２と処理モジュール
１４０−２、およびメモリモジュール１４７−３と処理
モジュール１４０−３は、担当領域が１対１に対応して
おり、描画系について他のメモリモジュールに対するメ
モリアクセスが発生しない。

【００４３】図５および図６は、本実施形態に係る並列
化処理の基本概念を説明するための図である。図５に示
すように、本実施形態では、ＤＤＡセットアップ回路１
４１による同じ三角形プリミティブに関する情報（トラ
イアングルデータ）をピクセル発生手段としての各処理
モジュール１４０−０〜１４０−３に送る。各処理モジ
ュール１４０−０〜１４０−３は、上述したように、各
メモリモジュール１４７−０〜１４７−３と対応付けら
れており、自モジュールの担当する領域ＲＧＮ０〜ＲＧ
Ｎ３に含まれるピクセルのみを描画して対応するメモリ
モジュール１４７−０〜１４７−３に送る。各処理モジ
ュール１４０−０〜１４０−３の担当領域ＲＧＮ０〜Ｒ
ＧＮ３としては、所定の単位領域（本実施形態では１６
×１６ピクセルの矩形領域）を処理モジュールの数だけ
（本実施形態では４）分割した各領域がそれぞれ割り当
てられる。なお、各処理モジュール１４０−０〜１４０
−３は、後述するように、複数の単位領域における担当
領域をスキャンしながらピクセルを発生する。

【００４４】たとえば図６（Ａ）に示すような三角形を
描画する場合、従来は矩形領域単位でピクセルを生成し
ていたが、本実施形態では、図６（Ｂ）〜（Ｅ）に示す
ように、自モジュールの担当する領域ＲＧＮ０〜ＲＧＮ
３に含まれるピクセルのみを描画して対応するメモリモ
ジュール１４７−０〜１４７−３に送る。具体的には、
図６（Ａ）および図６（Ｂ）に示すように、領域ＲＧＮ
０に含まれるピクセルはメモリモジュール１４７−０に
送る。同様に、図６（Ａ）および図６（Ｃ）に示すよう
に、領域ＲＧＮ１に含まれるピクセルはメモリモジュー
ル１４７−１に送る。図６（Ａ）および図６（Ｄ）に示
すように、領域ＲＧＮ２に含まれるピクセルはメモリモ
ジュール１４７−２に送る。図６（Ａ）および図６
（Ｅ）に示すように、領域ＲＧＮ３に含まれるピクセル
はメモリモジュール１４７−３に送る。

【００４５】すなわち、本実施形態では、並列処理の粒
度という観点からはピクセルレベルの並列処理を採用し
ている。そして、ピクセルレベルの並列処理では並列度
に限界があるので、複数のプリミティブを同時に処理す
る。本実施形態では、同一のプリミティブに関して担当
領域を複数の処理モジュール１４０−０〜１４０−３に
割り当てて並列に処理する。また、本実施形態では、各
処理モジュール１４０−０〜１４０−３とメモリモジュ
ール１４７−０〜１４７−３を直結できる処理分配と
し、配線本数を削減し、小型化することができる。その
結果、設計を容易とし、配線コスト、配線遅延を低減し
ている。これにより、本実施形態では、三角形プリミテ
ィブデータはブロードキャスト、ピクセルは１対１の転
送となり、単純なデータ転送を実現している。また、た
とえば巨大なトライアングルが入力された場合であって
も、各処理モジュールで効率の良い並列処理が可能とな
っている。

【００４６】一方、各処理モジュール１４０−０〜１４
０−３は、テクスチャリード系に関しては、他の処理モ
ジュールに対するメモリアクセスを必要とする。この場
合は、各処理モジュール１４０−０〜１４０−３のテク
スチャエンジン回路１４４−０〜１４４−３は、図３に
示すように、テクスチャバス１５０を介して専用メモリ
Ｉ／Ｄ回路１４６と通信してメモリアクセスを行う。

【００４７】本実施形態において、処理モジュール１４
０−０は、領域判定回路１４２−０、ＤＤＡ回路１４３
−０、テクスチャエンジン回路１４４−０、およびメモ
リＩ／Ｆ回路１４５−０を有している。そして、ＤＤＡ
回路１４３−０、テクスチャエンジン回路１４４−０、
およびメモリＩ／Ｆ回路１４５−０により処理回路が構
成される。

【００４８】同様に、処理モジュール１４０−１は、領
域判定回路１４２−１、ＤＤＡ回路１４３−１、テクス
チャエンジン回路１４４−１、およびメモリＩ／Ｆ回路
１４５−１を有している。そして、ＤＤＡ回路１４３−
１、テクスチャエンジン回路１４４−１、およびメモリ
Ｉ／Ｆ回路１４５−１により処理回路が構成される。処
理モジュール１４０−２は、領域判定回路１４２−２、
ＤＤＡ回路１４３−２、テクスチャエンジン回路１４４
−２、およびメモリＩ／Ｆ回路１４５−２を有してい
る。そして、ＤＤＡ回路１４３−２、テクスチャエンジ
ン回路１４４−２、およびメモリＩ／Ｆ回路１４５−２
により処理回路が構成される。処理モジュール１４０−
３は、領域判定回路１４２−３、ＤＤＡ回路１４３−
３、テクスチャエンジン回路１４４−３、およびメモリ
Ｉ／Ｆ回路１４５−３を有している。そして、ＤＤＡ回
路１４３−３、テクスチャエンジン回路１４４−３、お
よびメモリＩ／Ｆ回路１４５−３により処理回路が構成
される。

【００４９】以下、レンダリング回路１４の各ブロック
の構成および機能について、図面に関連付けて順を追っ
て説明する。

【００５０】ＤＤＡセットアップ回路１４１は、後段の
各処理モジュール１４０−０〜１４０−３のＤＤＡ回路
１４３−０〜１４３−３４において物理座標系上の三角
形の各頂点の値を線形補間して、三角形の内部の各ピク
セルの色と深さ情報を求めるに先立ち、メインバス１５
を介して入力したポリゴンレンダリングデータＳ１１が
示す（ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，ｑ）データについて、
三角形の辺と水平方向の差分などを求めるセットアップ
演算を行う。このセットアップ演算は、具体的には、開
始点の値と終点の値と、開始点と終点との距離を用い
て、単位長さ移動した場合における、求めようとしてい
る値の変分を算出する。ＤＤＡセットアップ回路１４３
は、算出した変分データを含む入力三角形に関する情報
をブロードキャストバス１４９を通して各処理モジュー
ル１４０−０〜１４０−３の領域判定回路１４２−０〜
１４２−３に並列に出力する（分配する）。

【００５１】ＤＤＡセットアップ回路１４１の機能につ
いて図７に関連付けてさらに説明する。上述したよう
に、ＤＤＡセットアップ回路１４１の主な処理は、前段
のジオメトリ処理を経て物理座標にまで落ちてきた各頂
点における各種情報（色、テクスチャ座標）の与えられ
た三頂点Ｐ０（ｘ０，ｙ０）、Ｐ１（ｘ１，ｙ１）、Ｐ
２（ｘ２，ｙ２）により構成される三角形内部で変分を
求めて、後段の線形補間処理の基礎デ−タを算出するこ
とである。三角形の描画はひとつひとつのピクセルの描
画に集約されるが、そのために描画開始点における最初
の値を求める必要がある。最初の描画点における各種情
報は、頂点からその最初の描画点までの水平距離に水平
方向の変分を掛けた値と、垂直距離に垂直方向の変分を
掛けた値を足し合わせたものとなる。いったん目的の三
角形の内部の一つの整数格子上の値が求まれば、対象の
三角形内部のその他の格子点における値は変分の整数倍
で求めることが可能となる。

【００５２】なお、三角形の各頂点データは、たとえば
ｘ，ｙ座標が１６ビット、ｚ座標が２４ビット、ＲＧＢ
カラー値が各１２ビット（＝８＋４）、ｓ，ｔ，ｑテク
スチャ座標は各３２ビット浮動少数値（ＩＥＥＥフォー
マット）等で構成される。

【００５３】なお、このＤＤＡセットアップ回路１４１
は、たとえばＤＳＰ構造ではなく、ＡＳＩＣ手法により
実装している。具体的には、図８に示すように、多段に
配置したレジスタ１４１１−１〜１４１３間に並列に複
数の演算ユニットを並列に配置した演算ユニット群１４
１２−１〜１４１２−３を挿入したフルデータパスロジ
ック、換言すれば、同期パイプライン方式の時間並列構
造として構成されている。

【００５４】処理モジュール１４０−０の領域判定回路
１４２−０は、ブロードキャストバス１４９を介して入
力したＤＤＡセットアップ回路１４１による変分データ
を含む三角形に関する情報を受けて、たとえば三角形が
あらかじめ規定されている自モジュールの担当領域ＲＧ
Ｎ０に含まれるか否かを判定し、含まれる場合には、入
力情報を次段のＤＤＡ回路１４３−０に出力する。一
方、領域判定回路１４２−０は、三角形があらかじめ規
定されている自モジュールの担当領域ＲＧＮ０に含まれ
ていない場合には、入力情報を次段のＤＤＡ回路１４３
−０に出力せずに棄てる。この領域判定回路１４２−０
は、担当領域ＲＧＮ０に三角形が含まれるか否かの判定
を、入力情報に含まれるＸ方向およびＹ方向のそれぞれ
の開始点および終了点の座標を用いて行う。

【００５５】処理モジュール１４０−０の担当領域ＲＧ
Ｎ０は、たとえば１処理モジュール当たり１サイクルで
４×４ピクセルの生成単位とすると、図９に示すよう
に、２×２マトリクスの左上の領域である。したがっ
て、領域判定回路１４２−０は、該当する三角形の一部
がこの担当領域ＲＧＮ０に掛かっている（含まれてい
る）か否かの判定を行う。

【００５６】図１０および図１１は、領域判定回路１４
２の判定処理を概念的に説明するための図であって、図
１０は４並列の場合の例を示し、図１１は８並列の場合
の例を示している。

【００５７】図１０および図１１の例では、三角形ＰＭ
１１およびＰＭ１２が処理モジュール１４０−０の担当
領域ＲＧＮ０に含まれる領域が全くないことから、領域
判定回路１４２−０は、三角形があらかじめ規定されて
いる自モジュールの担当領域ＲＧＮ０に含まれていない
ものとして、入力情報を次段のＤＤＡ回路１４３−０に
出力せずに棄てる。

【００５８】なお、ここでは、処理モジュール１４０−
０の領域判定回路１４２−０の処理を例に示している
が、他の処理モジュール１４０−１〜１４０−３の領域
判定回路１４２−１〜１４２−３における処理も同様に
行われる。

【００５９】図１２は、各処理モジュール１４０−０〜
１４０−３における領域判定回路１４２−０〜１４２−
３の判定処理動作を示すフローチャートである。図１２
に示すように、領域判定回路１４２（−０〜３）は、ま
ず、Ｘ方向において開始点座標から終了座標までの間に
担当領域を含むか否かの判定を行う（ＳＴ１）。ステッ
プＳＴ１において、担当領域を含んでいないと判定した
場合には、領域判定回路１４２は、Ｙ方向において開始
点座標から終了座標までの間に担当領域を含むか否かの
判定を行う（ＳＴ２）。そして、ステップＳＴ２におい
て、担当領域を含んでいないと判定した場合には、入力
情報を次段のＤＤＡ回路１４３（−０〜３）に出力せず
に棄てる。一方、ステップＳＴ１またはステップＳＴ２
において、担当領域を含んでいると判定した場合には、
入力情報を次段のＤＤＡ回路１４３に出力する。

【００６０】処理モジュール１４０−０のＤＤＡ回路１
４３−０は、領域判定回路１４２−０から供給された変
分データを用いて、三角形内部の担当領域の各ピクセル
における線形補間された（ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，
ｑ）データを算出する。ＤＤＡ回路１４３−０は、各ピ
クセルの（ｘ，ｙ）データと、当該（ｘ，ｙ）座標にお
ける（ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，ｑ）データとを、ＤＤ
Ａデータ（補間データ）としてテクスチャエンジン回路
１４４−０に出力する。すなわち、ＤＤＡ回路１４３−
０は、パラメータデータに基づいて、たとえば三角形が
自分が担当する領域である場合に、ラスタライゼーショ
ン（Ｒａｓｔｅｒｉｚａｔｉｏｎ）を行う。具体的に
は、その三角形が自分が担当する領域の場合に、各種デ
ータ（ｚ、テクスチャ座標、カラーなど）をラスタライ
ズする。この場合、生成単位は、１ローカルモジュール
当たり１サイクルで４×４ピクセルである。

【００６１】ＤＤＡ回路１４３−０の機能について図１
３に関連付けてさらに説明する。上述したように、前段
のＤＤＡセットアップ回路１４１により、三角形の描画
開始点における最初の値、水平方向（Ｘ方向）および垂
直方向（Ｙ方向）における先出の各種情報の傾き情報が
準備される。ここでの基本的処理は、与えられた三角形
の内部に含まれる整数格子上の値を求めることであり、
その処理の実体は描画開始点からの整数距離と傾きの掛
け算ということになる。また、実際には掛け算を行うと
いうより、水平方向（Ｘ方向）に１ピクセル進め水平方
向の傾き分を足しこめば１ピクセル進んだ分の値が求め
られるということになる。よって、計算内容としては、
一定値の加算処理となる。

【００６２】ただし、本実施形態に係るＤＤＡ回路は、
図１に示すように一系列のピクセル生成処理を行う場合
とスキャンの仕方が異なる。たとえば図１３（Ａ）に示
すような三角形を描画する場合、従来は矩形領域単位で
ピクセルを生成していた。すなわち、図中、破線で示す
処理開始点からＸ方向にスキャンしていき、三角形の外
に出たらＹ方向に移動して再びスキャンを行っていた。
これに対して、本実施形態では、処理開始点から自モジ
ュールの担当領域に移動する。そして、Ｘ方向にスキャ
ンする。三角形の外に出たらＹ方向に移動して再びＸ方
向にスキャンする。すなわち、担当領域を割り振って並
列処理を行う本実施形態では、スキャン自の移動の幅
が、従来と異なる。処理モジュール１４０−０のＤＤＡ
回路１４３−０は、上述したように、２×２分割の矩形
領域の左上領域が担当領域である。本例では、図１３
（Ｂ）に示すように、破線で示す処理開始点が自モジュ
ールの担当領域ＲＧＮ０であることから、ＤＤＡ回路１
４３−０は、次に、Ｙ方向（図面で上方向）に移動し、
再びＸ方向（図面で右方向）にスキャンする。

【００６３】なお、ここでは、処理モジュール１４０−
０のＤＤＡ回路１４３−０の処理を例に示しているが、
他の処理モジュール１４０−１〜１４０−３のＤＤＡ回
路１４３−１〜１４３−３における処理も同様に行われ
る。

【００６４】図１４は、各処理モジュール１４０−０〜
１４０−３におけるＤＤＡ回路１４３−０〜１４３−３
の判定処理動作を示すフローチャートである。図１４に
示すように、ＤＤＡ回路１４３（−０〜３）は、まず、
処理開始点からＸ方向およびＹ方向それぞれについて終
了方向に最も近い担当領域へ移動する（ＳＴ１１）。次
に、担当領域の中で、三角形（トライアングル）の内部
にある部分についてピクセルを生成する（ＳＴ１２）。

【００６５】テクスチャエンジン回路１４４−０は、
「ｓ／ｑ」および「ｔ／ｑ」の算出処理、テクスチャ座
標データ（ｕ，ｖ）の算出処理、グラフィックスメモリ
１４７に含まれるテクスチャバッファからの（Ｒ，Ｇ，
Ｂ）データの読み出し処理等をパイプライン方式で行
う。なお、テクスチャエンジン回路１４４−０は、他の
処理モジュール１４０−１〜１４０−３のテクスチャエ
ンジン回路１４４−１〜１４４−３と協働して、たとえ
ば所定の矩形内に位置する８ピクセルについての処理を
同時に並行して行う。テクスチャエンジン回路１４４−
０は、自モジュールのＤＤＡ回路１４４−０によるＤＤ
Ａデータが示す（ｓ，ｔ，ｑ）データについて、ｓデー
タをｑデータで除算する演算と、ｔデータをｑデータで
除算する演算とを行う。また、テクスチャエンジン回路
１４４−０は、除算結果である「ｓ／ｑ」および「ｔ／
ｑ」に、それぞれテクスチャサイズＵＳＩＺＥおよびＶ
ＳＩＺＥを乗じて、テクスチャ座標データ（ｕ，ｖ）を
生成する。

【００６６】また、テクスチャエンジン回路１４４−０
は、テクスチャバス１５０、専用メモリＩ／Ｆ回路１４
６を介して、グラフィックスメモリ１４７に、生成した
テクスチャ座標データ（ｕ，ｖ）を含む読み出し要求を
出力し、専用メモリＩ／Ｆ回路１４６を介して、グラフ
ィックスメモリ１４７に含まれるテクスチャバッファに
記憶されているテクスチャデータを読み出すことで、
（ｓ，ｔ）データに対応したテクスチャアドレスに記憶
された（Ｒ，Ｇ，Ｂ）データを得る。テクスチャエンジ
ン回路１４４−０は、読み出した（Ｒ，Ｇ，Ｂ）データ
と、前段のＤＤＡ回路１４３−０からのＤＤＡデータに
含まれる（Ｒ，Ｇ，Ｂ）データとを、それぞれ掛け合わ
せるなどして、ピクセルデータを生成する。テクスチャ
エンジン回路１４４−０は、このピクセルデータを最終
的にピクセルのカラー値としてメモリＩ／Ｆ回路１４５
−０に出力する。この場合、テクスチャエンジン回路１
４４−０は、読み出されたテクスチャデータと、（ｕ，
ｖ）アドレスは算出時に得た小数部を使って４近傍補間
などのフィルタリング処理を行う。

【００６７】なお、テクスチャバッファには、ＭＩＰＭ
ＡＰ（複数解像度テクスチャ）などの複数の縮小率に対
応したテクスチャデータが記憶されている。ここで、何
れの縮小率のテクスチャデータを用いるかは、所定のア
ルゴリズムを用いて、前記三角形単位で決定される。

【００６８】テクスチャエンジン回路１４４−０は、フ
ルカラー方式の場合には、テクスチャバッファから読み
出した（Ｒ，Ｇ，Ｂ）データを直接用いる。一方、テク
スチャエンジン回路１４４−０は、インデックスカラー
方式の場合には、あらかじめ作成しておいたカラーイン
デックステーブルのデータを、テクスチャカラールック
アップテーブル（ＣＬＵＴ）バッファより内蔵するＳＲ
ＡＭ等で構成した一時保管バッファに転送しておいて、
このカラールックアップテーブルを用いて、テクスチャ
バッファから読み出したカラーインデックスに対応する
（Ｒ，Ｇ，Ｂ）データを得る。たとえばカラールックア
ップテーブルがＳＲＡＭで構成された場合、カラーイン
デックスをＳＲＡＭのアドレスに入力すると、その出力
には実際の（Ｒ，Ｇ，Ｂ）データが出てくるといった使
い方となる。

【００６９】メモリＩ／Ｆ回路１４５−０は、テクスチ
ャエンジン回路１４４−０から入力したピクセルデータ
に対応するｚデータと、メモリモジュール１４７−０に
含まれるｚバッファに記憶されているｚデータとの比較
を行い、入力したピクセルデータによって描画される画
像が、前回、メモリモジュール１４７−０（ディスプレ
イバッファ）に書き込まれた画像より、手前（視点側）
に位置するか否かを判定し、手前に位置する場合には、
画像データに対応するｚデータでｚバッファに記憶され
たｚデータを更新する。また、メモリＩ／Ｆ回路１４５
−０は、（Ｒ，Ｇ，Ｂ）データをメモリモジュール１４
７−０に書き込む。メモリＩ／Ｆ回路１４５−０は、今
から描画しようとしているピクセルアドレスに対応する
ピクセルデータを格納しているメモリモジュール１４７
−０に対して、該当アドレスからピクセルデータをモデ
ィファイ書き込みするために読み出し、モディファイ後
同じアドレスへ書き戻す。隠れ面処理を行なう場合に
は、やはり同じように今から描画しようとしているピク
セルアドレスに対応する奥行きデータを格納しているメ
モリブロックに対して、該当アドレスから奥行きデータ
をモディファイ書き込みするため読み出し、必要ならば
モディファイ後同じアドレスへ書き戻す。また、メモリ
Ｉ／Ｆ回路１４５−０は、テクスチャエンジン回路１４
４−０により供給されたピクセルレベルの処理結果を受
けて、ピクセルレベルの処理における各種テストをパス
したピクセルデータをメモリモジュール１４７−０に描
画する。

【００７０】処理モジュール１４０−１の領域判定回路
１４２−１は、ブロードキャストバス１４９を介して入
力したＤＤＡセットアップ回路１４１による変分データ
を含む三角形に関する情報を受けて、たとえば三角形が
あらかじめ規定されている自モジュールの担当領域ＲＧ
Ｎ１に含まれるか否かを判定し、含まれる場合には、入
力情報を次段のＤＤＡ回路１４３−１に出力する。一
方、領域判定回路１４２−１は、三角形があらかじめ規
定されている自モジュールの担当領域ＲＧＮ１に含まれ
ていない場合には、入力情報を次段のＤＤＡ回路１４３
−１に出力せずに棄てる。この領域判定回路１４２−１
は、担当領域ＲＧＮ１に三角形が含まれるか否かの判定
を、入力情報に含まれるＸ方向およびＹ方向のそれぞれ
の開始点および終了点の座標を用いて行う。

【００７１】処理モジュール１４０−１の担当領域ＲＧ
Ｎ１は、たとえば１処理モジュール当たり１サイクルで
２×２ピクセルの生成単位とすると、図９に示すよう
に、２×２マトリクスの右上の領域である。したがっ
て、領域判定回路１４２−１は、該当する三角形の一部
がこの担当領域ＲＧＮ１に掛かっている（含まれてい
る）か否かの判定を行う。

【００７２】たとえば図１０の例では、三角形ＰＭ１１
が処理モジュール１４０−１の担当領域ＲＧＮ１に含ま
れる領域が全くないことから、領域判定回路１４２−１
は、三角形ＰＭ１１があらかじめ規定されている自モジ
ュールの担当領域ＲＧＮ１に含まれていないものとし
て、入力情報を次段のＤＤＡ回路１４３−１に出力せず
に棄てる。一方、図１０の例における三角形ＰＭ１２
は、処理モジュール１４０−１の担当領域ＲＧＮ１に含
まれる領域があることから、領域判定回路１４２−１
は、三角形ＰＭ１２があらかじめ規定されている自モジ
ュールの担当領域ＲＧＮ１に含まれているものとして、
入力情報を次段のＤＤＡ回路１４３−１に出力する。

【００７３】処理モジュール１４０−１のＤＤＡ回路１
４３−１は、領域判定回路１４２−１から供給された変
分データを用いて、三角形内部の担当領域の各ピクセル
における線形補間された（ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，
ｑ）データを算出する。ＤＤＡ回路１４３−１は、各ピ
クセルの（ｘ，ｙ）データと、当該（ｘ，ｙ）座標にお
ける（ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，ｑ）データとを、ＤＤ
Ａデータ（補間データ）としてテクスチャエンジン回路
１４４−１に出力する。すなわち、ＤＤＡ回路１４３−
１は、パラメータデータに基づいて、たとえば三角形が
自分が担当する領域である場合に、ラスタライゼーショ
ン（Ｒａｓｔｅｒｉｚａｔｉｏｎ）を行う。具体的に
は、その三角形が自分が担当する領域の場合に、各種デ
ータ（ｚ、テクスチャ座標、カラーなど）をラスタライ
ズする。この場合、生成単位は、１ローカルモジュール
当たり１サイクルで４×４ピクセルである。

【００７４】ＤＤＡ回路１４３−１は、前段のＤＤＡセ
ットアップ回路１４１により、三角形の描画開始点にお
ける最初の値、水平方向（Ｘ方向）および垂直方向（Ｙ
方向）における先出の各種情報の傾き情報が準備され
る。ここでの基本的処理は、与えられた三角形の内部に
含まれる整数格子上の値を求めることであり、その処理
の実体は描画開始点からの整数距離と傾きの掛け算とい
うことになる。また、実際には掛け算を行うというよ
り、水平方向（Ｘ方向）に１ピクセル進め水平方向の傾
き分を足しこめば１ピクセル進んだ分の値が求められる
ということになる。よって、計算内容としては、一定値
の加算処理となる。

【００７５】但し、本実施形態に係るＤＤＡ回路は、図
１に示すように一系列のピクセル生成処理を行う場合と
スキャンの仕方が異なる。たとえば図１３（Ａ）に示す
ような三角形を描画する場合、従来は矩形領域単位でピ
クセルを生成していた。すなわち、図中、破線で示す処
理開始点からＸ方向にスキャンしていき、三角形の外に
出たらＹ方向に移動して再びスキャンを行っていた。こ
れに対して、本実施形態では、処理開始点から自モジュ
ールの担当領域に移動する。そして、Ｘ方向にスキャン
する。三角形の外に出たらＹ方向に移動して再びＸ方向
にスキャンする。すなわち、担当領域を割り振って並列
処理を行う本実施形態では、スキャン自の移動の幅が、
従来と異なる。処理モジュール１４０−１のＤＤＡ回路
１４３−１は、上述したように、２×２分割の矩形領域
の右上領域が担当領域である。本例では、図１３（Ｃ）
に示すように、破線で示す処理開始点からＸ方向にスキ
ャンして自モジュールの担当領域ＲＧＮ１に移動する。
そして、ＤＤＡ回路１４３−１は、次に、Ｙ方向（図面
で上方向）に移動し、再びＸ方向（図面で右方向）にス
キャンする。

【００７６】テクスチャエンジン回路１４４−１は、
「ｓ／ｑ」および「ｔ／ｑ」の算出処理、テクスチャ座
標データ（ｕ，ｖ）の算出処理、グラフィックスメモリ
１４７に含まれるテクスチャバッファからの（Ｒ，Ｇ，
Ｂ）データの読み出し処理等をパイプライン方式で行
う。なお、テクスチャエンジン回路１４４−１は、他の
処理モジュール１４０−０、１４０−２〜１４０−３の
テクスチャエンジン回路１４４−０、１４４−２〜１４
４−３と協働して、たとえば所定の矩形内に位置する８
ピクセルについての処理を同時に並行して行う。テクス
チャエンジン回路１４４−１は、自モジュールのＤＤＡ
回路１４４−１によるＤＤＡデータが示す（ｓ，ｔ，
ｑ）データについて、ｓデータをｑデータで除算する演
算と、ｔデータをｑデータで除算する演算とを行う。ま
た、テクスチャエンジン回路１４４−１は、除算結果で
ある「ｓ／ｑ」および「ｔ／ｑ」に、それぞれテクスチ
ャサイズＵＳＩＺＥおよびＶＳＩＺＥを乗じて、テクス
チャ座標データ（ｕ，ｖ）を生成する。

【００７７】また、テクスチャエンジン回路１４４−１
は、テクスチャバス１５０、専用メモリＩ／Ｆ回路１４
６を介して、グラフィックスメモリ１４７に、生成した
テクスチャ座標データ（ｕ，ｖ）を含む読み出し要求を
出力し、専用メモリＩ／Ｆ回路１４６を介して、グラフ
ィックスメモリ１４７に含まれるテクスチャバッファに
記憶されているテクスチャデータを読み出すことで、
（ｓ，ｔ）データに対応したテクスチャアドレスに記憶
された（Ｒ，Ｇ，Ｂ）データを得る。テクスチャエンジ
ン回路１４４−１は、読み出した（Ｒ，Ｇ，Ｂ）データ
と、前段のＤＤＡ回路１４３−１からのＤＤＡデータに
含まれる（Ｒ，Ｇ，Ｂ）データとを、それぞれ掛け合わ
せるなどして、ピクセルデータを生成する。テクスチャ
エンジン回路１４４−１は、このピクセルデータを最終
的にピクセルのカラー値としてメモリＩ／Ｆ回路１４５
−１に出力する。この場合、テクスチャエンジン回路１
４４−１は、読み出されたテクスチャデータと、（ｕ，
ｖ）アドレスは算出時に得た小数部を使って４近傍補間
などのフィルタリング処理を行う。

【００７８】なお、テクスチャバッファには、ＭＩＰＭ
ＡＰ（複数解像度テクスチャ）などの複数の縮小率に対
応したテクスチャデータが記憶されている。ここで、何
れの縮小率のテクスチャデータを用いるかは、所定のア
ルゴリズムを用いて、前記三角形単位で決定される。

【００７９】テクスチャエンジン回路１４４−１は、フ
ルカラー方式の場合には、テクスチャバッファから読み
出した（Ｒ，Ｇ，Ｂ）データを直接用いる。一方、テク
スチャエンジン回路１４４−１は、インデックスカラー
方式の場合には、あらかじめ作成しておいたカラーイン
デックステーブルのデータを、テクスチャカラールック
アップテーブル（ＣＬＵＴ）バッファより内蔵するＳＲ
ＡＭ等で構成した一時保管バッファに転送しておいて、
このカラールックアップテーブルを用いて、テクスチャ
バッファから読み出したカラーインデックスに対応する
（Ｒ，Ｇ，Ｂ）データを得る。たとえばカラールックア
ップテーブルがＳＲＡＭで構成された場合、カラーイン
デックスをＳＲＡＭのアドレスに入力すると、その出力
には実際の（Ｒ，Ｇ，Ｂ）データが出てくるといった使
い方となる。

【００８０】メモリＩ／Ｆ回路１４５−１は、テクスチ
ャエンジン回路１４４−１から入力したピクセルデータ
に対応するｚデータと、メモリモジュール１４７−１に
含まれるｚバッファに記憶されているｚデータとの比較
を行い、入力したピクセルデータによって描画される画
像が、前回、メモリモジュール１４７−１（ディスプレ
イバッファ）に書き込まれた画像より、手前（視点側）
に位置するか否かを判定し、手前に位置する場合には、
画像データに対応するｚデータでｚバッファに記憶され
たｚデータを更新する。また、メモリＩ／Ｆ回路１４５
−１は、（Ｒ，Ｇ，Ｂ）データをメモリモジュール１４
７−１に書き込む。メモリＩ／Ｆ回路１４５−１は、今
から描画しようとしているピクセルアドレスに対応する
ピクセルデータを格納しているメモリモジュール１４７
−１に対して、該当アドレスからピクセルデータをモデ
ィファイ書き込みするために読み出し、モディファイ後
同じアドレスへ書き戻す。隠れ面処理を行なう場合に
は、やはり同じように今から描画しようとしているピク
セルアドレスに対応する奥行きデータを格納しているメ
モリブロックに対して、該当アドレスから奥行きデータ
をモディファイ書き込みするため読み出し、必要ならば
モディファイ後同じアドレスへ書き戻す。また、メモリ
Ｉ／Ｆ回路１４５−１は、テクスチャエンジン回路１４
４−１により供給されたピクセルレベルの処理結果を受
けて、ピクセルレベルの処理における各種テストをパス
したピクセルデータをメモリモジュール１４７−１に描
画する。

【００８１】処理モジュール１４０−２の領域判定回路
１４２−２は、ブロードキャストバス１４９を介して入
力したＤＤＡセットアップ回路１４１による変分データ
を含む三角形に関する情報を受けて、たとえば三角形が
あらかじめ規定されている自モジュールの担当領域ＲＧ
Ｎ２に含まれるか否かを判定し、含まれる場合には、入
力情報を次段のＤＤＡ回路１４３−２に出力する。一
方、領域判定回路１４２−２は、三角形があらかじめ規
定されている自モジュールの担当領域ＲＧＮ２に含まれ
ていない場合には、入力情報を次段のＤＤＡ回路１４３
−２に出力せずに棄てる。この領域判定回路１４２−２
は、担当領域ＲＧＮ２に三角形が含まれるか否かの判定
を、入力情報に含まれるＸ方向およびＹ方向のそれぞれ
の開始点および終了点の座標を用いて行う。

【００８２】処理モジュール１４０−２の担当領域ＲＧ
Ｎ２は、たとえば１処理モジュール当たり１サイクルで
４×４ピクセルの生成単位とすると、図９に示すよう
に、２×２分割の左下の領域である。したがって、領域
判定回路１４２−２は、該当する三角形の一部がこの担
当領域ＲＧＮ２に掛かっている（含まれている）か否か
の判定を行う。

【００８３】たとえば図１０の例では、三角形ＰＭ１１
が処理モジュール１４０−２の担当領域ＲＧＮ２に含ま
れる領域があることから、領域判定回路１４２−２は、
三角形ＰＭ１１があらかじめ規定されている自モジュー
ルの担当領域ＲＧＮ２に含まれているものとして、入力
情報を次段のＤＤＡ回路１４３−２に出力する。一方、
図１０の例における三角形ＰＭ１２は、処理モジュール
１４０−２の担当領域ＲＧＮ２に含まれる領域が全くな
いことから、領域判定回路１４２−２は、三角形ＰＭ１
２があらかじめ規定されている自モジュールの担当領域
ＲＧＮ２に含まれていないものとして、入力情報を次段
のＤＤＡ回路１４３−２に出力せずに棄てる。

【００８４】処理モジュール１４０−２のＤＤＡ回路１
４３−２は、領域判定回路１４２−２から供給された変
分データを用いて、三角形内部の担当領域の各ピクセル
における線形補間された（ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，
ｑ）データを算出する。ＤＤＡ回路１４３−２は、各ピ
クセルの（ｘ，ｙ）データと、当該（ｘ，ｙ）座標にお
ける（ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，ｑ）データとを、ＤＤ
Ａデータ（補間データ）としてテクスチャエンジン回路
１４４−２に出力する。すなわち、ＤＤＡ回路１４３−
２は、パラメータデータに基づいて、たとえば三角形が
自分が担当する領域である場合に、ラスタライゼーショ
ン（Ｒａｓｔｅｒｉｚａｔｉｏｎ）を行う。具体的に
は、その三角形が自分が担当する領域の場合に、各種デ
ータ（ｚ、テクスチャ座標、カラーなど）をラスタライ
ズする。この場合、生成単位は、１ローカルモジュール
当たり１サイクルで４×４ピクセルである。

【００８５】ＤＤＡ回路１４３−２は、前段のＤＤＡセ
ットアップ回路１４１により、三角形の描画開始点にお
ける最初の値、水平方向（Ｘ方向）および垂直方向（Ｙ
方向）における先出の各種情報の傾き情報が準備され
る。ここでの基本的処理は、与えられた三角形の内部に
含まれる整数格子上の値を求めることであり、その処理
の実体は描画開始点からの整数距離と傾きの掛け算とい
うことになる。また、実際には掛け算を行うというよ
り、水平方向（Ｘ方向）に１ピクセル進め水平方向の傾
き分を足しこめば１ピクセル進んだ分の値が求められる
ということになる。よって、計算内容としては、一定値
の加算処理となる。

【００８６】但し、本実施形態に係るＤＤＡ回路は、図
１に示すように一系列のピクセル生成処理を行う場合と
スキャンの仕方が異なる。たとえば図１３（Ａ）に示す
ような三角形を描画する場合、従来は矩形領域単位でピ
クセルを生成していた。すなわち、図中、破線で示す処
理開始点からＸ方向にスキャンしていき、三角形の外に
出たらＹ方向に移動して再びスキャンを行っていた。こ
れに対して、本実施形態では、処理開始点から自モジュ
ールの担当領域に移動する。そして、Ｘ方向にスキャン
する。三角形の外に出たらＹ方向に移動して再びＸ方向
にスキャンする。すなわち、担当領域を割り振って並列
処理を行う本実施形態では、スキャン自の移動の幅が、
従来と異なる。処理モジュール１４０−２のＤＤＡ回路
１４３−２は、上述したように、２×２の矩形領域の左
下領域が担当領域である。本例では、図１３（Ｄ）に示
すように、破線で示す処理開始点からＹ方向（図面で上
方向）にスキャンして自モジュールの担当領域ＲＧＮ２
に移動する。そして、ＤＤＡ回路１４３−２は、次に、
Ｘ方向（図面で右方向）にスキャンする。

【００８７】テクスチャエンジン回路１４４−２は、
「ｓ／ｑ」および「ｔ／ｑ」の算出処理、テクスチャ座
標データ（ｕ，ｖ）の算出処理、グラフィックスメモリ
１４７に含まれるテクスチャバッファからの（Ｒ，Ｇ，
Ｂ）データの読み出し処理等をパイプライン方式で行
う。なお、テクスチャエンジン回路１４４−２は、他の
処理モジュール１４０−０、１４０−１、１４０−３の
テクスチャエンジン回路１４４−０、１４４−１、１４
４−３と協働して、たとえば所定の矩形内に位置する８
ピクセルについての処理を同時に並行して行う。テクス
チャエンジン回路１４４−２は、自モジュールのＤＤＡ
回路１４４−２によるＤＤＡデータが示す（ｓ，ｔ，
ｑ）データについて、ｓデータをｑデータで除算する演
算と、ｔデータをｑデータで除算する演算とを行う。ま
た、テクスチャエンジン回路１４４−２は、除算結果で
ある「ｓ／ｑ」および「ｔ／ｑ」に、それぞれテクスチ
ャサイズＵＳＩＺＥおよびＶＳＩＺＥを乗じて、テクス
チャ座標データ（ｕ，ｖ）を生成する。

【００８８】また、テクスチャエンジン回路１４４−２
は、テクスチャバス１５０、専用メモリＩ／Ｆ回路１４
６を介して、グラフィックスメモリ１４７に、生成した
テクスチャ座標データ（ｕ，ｖ）を含む読み出し要求を
出力し、専用メモリＩ／Ｆ回路１４６を介して、グラフ
ィックスメモリ１４７に含まれるテクスチャバッファに
記憶されているテクスチャデータを読み出すことで、
（ｓ，ｔ）データに対応したテクスチャアドレスに記憶
された（Ｒ，Ｇ，Ｂ）データを得る。テクスチャエンジ
ン回路１４４−２は、読み出した（Ｒ，Ｇ，Ｂ）データ
と、前段のＤＤＡ回路１４３−２からのＤＤＡデータに
含まれる（Ｒ，Ｇ，Ｂ）データとを、それぞれ掛け合わ
せるなどして、ピクセルデータを生成する。テクスチャ
エンジン回路１４４−２は、このピクセルデータを最終
的にピクセルのカラー値としてメモリＩ／Ｆ回路１４５
−２に出力する。この場合、テクスチャエンジン回路１
４４−２は、読み出されたテクスチャデータと、（ｕ，
ｖ）アドレスは算出時に得た小数部を使って４近傍補間
などのフィルタリング処理を行う。

【００８９】なお、テクスチャバッファには、ＭＩＰＭ
ＡＰ（複数解像度テクスチャ）などの複数の縮小率に対
応したテクスチャデータが記憶されている。ここで、何
れの縮小率のテクスチャデータを用いるかは、所定のア
ルゴリズムを用いて、前記三角形単位で決定される。

【００９０】テクスチャエンジン回路１４４−２は、フ
ルカラー方式の場合には、テクスチャバッファから読み
出した（Ｒ，Ｇ，Ｂ）データを直接用いる。一方、テク
スチャエンジン回路１４４−２は、インデックスカラー
方式の場合には、あらかじめ作成しておいたカラーイン
デックステーブルのデータを、テクスチャカラールック
アップテーブル（ＣＬＵＴ）バッファより内蔵するＳＲ
ＡＭ等で構成した一時保管バッファに転送しておいて、
このカラールックアップテーブルを用いて、テクスチャ
バッファから読み出したカラーインデックスに対応する
（Ｒ，Ｇ，Ｂ）データを得る。たとえばカラールックア
ップテーブルがＳＲＡＭで構成された場合、カラーイン
デックスをＳＲＡＭのアドレスに入力すると、その出力
には実際の（Ｒ，Ｇ，Ｂ）データが出てくるといった使
い方となる。

【００９１】メモリＩ／Ｆ回路１４５−２は、テクスチ
ャエンジン回路１４４−２から入力したピクセルデータ
に対応するｚデータと、メモリモジュール１４７−２に
含まれるｚバッファに記憶されているｚデータとの比較
を行い、入力したピクセルデータによって描画される画
像が、前回、メモリモジュール１４７−２（ディスプレ
イバッファ）に書き込まれた画像より、手前（視点側）
に位置するか否かを判定し、手前に位置する場合には、
画像データに対応するｚデータでｚバッファに記憶され
たｚデータを更新する。また、メモリＩ／Ｆ回路１４５
−２は、（Ｒ，Ｇ，Ｂ）データをメモリモジュール１４
７−１に書き込む。メモリＩ／Ｆ回路１４５−２は、今
から描画しようとしているピクセルアドレスに対応する
ピクセルデータを格納しているメモリモジュール１４７
−２に対して、該当アドレスからピクセルデータをモデ
ィファイ書き込みするために読み出し、モディファイ後
同じアドレスへ書き戻す。隠れ面処理を行なう場合に
は、やはり同じように今から描画しようとしているピク
セルアドレスに対応する奥行きデータを格納しているメ
モリブロックに対して、該当アドレスから奥行きデータ
をモディファイ書き込みするため読み出し、必要ならば
モディファイ後同じアドレスへ書き戻す。また、メモリ
Ｉ／Ｆ回路１４５−２は、テクスチャエンジン回路１４
４−２により供給されたピクセルレベルの処理結果を受
けて、ピクセルレベルの処理における各種テストをパス
したピクセルデータをメモリモジュール１４７−２に描
画する。

【００９２】処理モジュール１４０−３の領域判定回路
１４２−３は、ブロードキャストバス１４９を介して入
力したＤＤＡセットアップ回路１４１による変分データ
を含む三角形に関する情報を受けて、たとえば三角形が
あらかじめ規定されている自モジュールの担当領域ＲＧ
Ｎ１に含まれるか否かを判定し、含まれる場合には、入
力情報を次段のＤＤＡ回路１４３−３に出力する。一
方、領域判定回路１４２−３は、三角形があらかじめ規
定されている自モジュールの担当領域ＲＧＮ３に含まれ
ていない場合には、入力情報を次段のＤＤＡ回路１４３
−３に出力せずに棄てる。この領域判定回路１４２−３
は、担当領域ＲＧＮ１に三角形が含まれるか否かの判定
を、入力情報に含まれるＸ方向およびＹ方向のそれぞれ
の開始点および終了点の座標を用いて行う。

【００９３】処理モジュール１４０−３の担当領域ＲＧ
Ｎ３は、たとえば１処理モジュール当たり１サイクルで
４×４ピクセルの生成単位とすると、図９に示すよう
に、２×２分割の右下の領域である。したがって、領域
判定回路１４２−３は、該当する三角形の一部がこの担
当領域ＲＧＮ３に掛かっている（含まれている）か否か
の判定を行う。

【００９４】たとえば図１０の例では、三角形ＰＭ１１
およびＰＭ１２は、処理モジュール１４０−３の担当領
域ＲＧＮ３に含まれる領域があることから、領域判定回
路１４２−３は、三角形ＰＭ１１およびＰＭ１２があら
かじめ規定されている自モジュールの担当領域ＲＧＮ３
に含まれているものとして、入力情報を次段のＤＤＡ回
路１４３−３に出力する。

【００９５】処理モジュール１４０−３のＤＤＡ回路１
４３−３は、領域判定回路１４２−３から供給された変
分データを用いて、三角形内部の担当領域の各ピクセル
における線形補間された（ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，
ｑ）データを算出する。ＤＤＡ回路１４３−３は、各ピ
クセルの（ｘ，ｙ）データと、当該（ｘ，ｙ）座標にお
ける（ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，ｑ）データとを、ＤＤ
Ａデータ（補間データ）としてテクスチャエンジン回路
１４４−３に出力する。すなわち、ＤＤＡ回路１４３−
３は、パラメータデータに基づいて、たとえば三角形が
自分が担当する領域である場合に、ラスタライゼーショ
ン（Ｒａｓｔｅｒｉｚａｔｉｏｎ）を行う。具体的に
は、その三角形が自分が担当する領域の場合に、各種デ
ータ（ｚ、テクスチャ座標、カラーなど）をラスタライ
ズする。この場合、生成単位は、１ローカルモジュール
当たり１サイクルで４×４ピクセルである。

【００９６】ＤＤＡ回路１４３−３は、前段のＤＤＡセ
ットアップ回路１４１により、三角形の描画開始点にお
ける最初の値、水平方向（Ｘ方向）および垂直方向（Ｙ
方向）における先出の各種情報の傾き情報が準備され
る。ここでの基本的処理は、与えられた三角形の内部に
含まれる整数格子上の値を求めることであり、その処理
の実体は描画開始点からの整数距離と傾きの掛け算とい
うことになる。また、実際には掛け算を行うというよ
り、水平方向（Ｘ方向）に１ピクセル進め水平方向の傾
き分を足しこめば１ピクセル進んだ分の値が求められる
ということになる。よって、計算内容としては、一定値
の加算処理となる。

【００９７】但し、本実施形態に係るＤＤＡ回路は、図
１に示すように一系列のピクセル生成処理を行う場合と
スキャンの仕方が異なる。たとえば図１３（Ａ）に示す
ような三角形を描画する場合、従来は矩形領域単位でピ
クセルを生成していた。すなわち、図中、破線で示す処
理開始点からＸ方向にスキャンしていき、三角形の外に
出たらＹ方向に移動して再びスキャンを行っていた。こ
れに対して、本実施形態では、処理開始点から自モジュ
ールの担当領域に移動する。そして、Ｘ方向にスキャン
する。三角形の外に出たらＹ方向に移動して再びＸ方向
にスキャンする。すなわち、担当領域を割り振って並列
処理を行う本実施形態では、スキャン自の移動の幅が、
従来と異なる。処理モジュール１４０−３のＤＤＡ回路
１４３−３は、上述したように、２×２分割の矩形領域
の右下領域が担当領域である。本例では、図１３（Ｅ）
に示すように、破線で示す処理開始点からＸ方向にスキ
ャンしてさらにＹ方向にスキャンして自モジュールの担
当領域ＲＧＮ３に移動する。そして、ＤＤＡ回路１４３
−３は、次に、Ｘ方向（図面で右方向）にスキャンす
る。

【００９８】テクスチャエンジン回路１４４−３は、
「ｓ／ｑ」および「ｔ／ｑ」の算出処理、テクスチャ座
標データ（ｕ，ｖ）の算出処理、グラフィックスメモリ
１４７に含まれるテクスチャバッファからの（Ｒ，Ｇ，
Ｂ）データの読み出し処理等をパイプライン方式で行
う。なお、テクスチャエンジン回路１４４−３は、他の
処理モジュール１４０−０〜１４０−２のテクスチャエ
ンジン回路１４４−０〜１４４−２と協働して、たとえ
ば所定の矩形内に位置する８ピクセルについての処理を
同時に並行して行う。テクスチャエンジン回路１４４−
３は、自モジュールのＤＤＡ回路１４４−３によるＤＤ
Ａデータが示す（ｓ，ｔ，ｑ）データについて、ｓデー
タをｑデータで除算する演算と、ｔデータをｑデータで
除算する演算とを行う。また、テクスチャエンジン回路
１４４−３は、除算結果である「ｓ／ｑ」および「ｔ／
ｑ」に、それぞれテクスチャサイズＵＳＩＺＥおよびＶ
ＳＩＺＥを乗じて、テクスチャ座標データ（ｕ，ｖ）を
生成する。

【００９９】また、テクスチャエンジン回路１４４−３
は、テクスチャバス１５０、専用メモリＩ／Ｆ回路１４
６を介して、グラフィックスメモリ１４７に、生成した
テクスチャ座標データ（ｕ，ｖ）を含む読み出し要求を
出力し、専用メモリＩ／Ｆ回路１４６を介して、グラフ
ィックスメモリ１４７に含まれるテクスチャバッファに
記憶されているテクスチャデータを読み出すことで、
（ｓ，ｔ）データに対応したテクスチャアドレスに記憶
された（Ｒ，Ｇ，Ｂ）データを得る。テクスチャエンジ
ン回路１４４−３は、読み出した（Ｒ，Ｇ，Ｂ）データ
と、前段のＤＤＡ回路１４３−３からのＤＤＡデータに
含まれる（Ｒ，Ｇ，Ｂ）データとを、それぞれ掛け合わ
せるなどして、ピクセルデータを生成する。テクスチャ
エンジン回路１４４−３は、このピクセルデータを最終
的にピクセルのカラー値としてメモリＩ／Ｆ回路１４５
−３に出力する。この場合、テクスチャエンジン回路１
４４−３は、読み出されたテクスチャデータと、（ｕ，
ｖ）アドレスは算出時に得た小数部を使って４近傍補間
などのフィルタリング処理を行う。

【０１００】なお、テクスチャバッファには、ＭＩＰＭ
ＡＰ（複数解像度テクスチャ）などの複数の縮小率に対
応したテクスチャデータが記憶されている。ここで、何
れの縮小率のテクスチャデータを用いるかは、所定のア
ルゴリズムを用いて、前記三角形単位で決定される。

【０１０１】テクスチャエンジン回路１４４−３は、フ
ルカラー方式の場合には、テクスチャバッファから読み
出した（Ｒ，Ｇ，Ｂ）データを直接用いる。一方、テク
スチャエンジン回路１４４−３は、インデックスカラー
方式の場合には、あらかじめ作成しておいたカラーイン
デックステーブルのデータを、テクスチャカラールック
アップテーブル（ＣＬＵＴ）バッファより内蔵するＳＲ
ＡＭ等で構成した一時保管バッファに転送しておいて、
このカラールックアップテーブルを用いて、テクスチャ
バッファから読み出したカラーインデックスに対応する
（Ｒ，Ｇ，Ｂ）データを得る。たとえばカラールックア
ップテーブルがＳＲＡＭで構成された場合、カラーイン
デックスをＳＲＡＭのアドレスに入力すると、その出力
には実際の（Ｒ，Ｇ，Ｂ）データが出てくるといった使
い方となる。

【０１０２】メモリＩ／Ｆ回路１４５−３は、テクスチ
ャエンジン回路１４４−３から入力したピクセルデータ
に対応するｚデータと、メモリモジュール１４７−３に
含まれるｚバッファに記憶されているｚデータとの比較
を行い、入力したピクセルデータによって描画される画
像が、前回、メモリモジュール１４７−３（ディスプレ
イバッファ）に書き込まれた画像より、手前（視点側）
に位置するか否かを判定し、手前に位置する場合には、
画像データに対応するｚデータでｚバッファに記憶され
たｚデータを更新する。また、メモリＩ／Ｆ回路１４５
−３は、（Ｒ，Ｇ，Ｂ）データをメモリモジュール１４
７−３に書き込む。メモリＩ／Ｆ回路１４５−３は、今
から描画しようとしているピクセルアドレスに対応する
ピクセルデータを格納しているメモリモジュール１４７
−３に対して、該当アドレスからピクセルデータをモデ
ィファイ書き込みするために読み出し、モディファイ後
同じアドレスへ書き戻す。隠れ面処理を行なう場合に
は、やはり同じように今から描画しようとしているピク
セルアドレスに対応する奥行きデータを格納しているメ
モリブロックに対して、該当アドレスから奥行きデータ
をモディファイ書き込みするため読み出し、必要ならば
モディファイ後同じアドレスへ書き戻す。また、メモリ
Ｉ／Ｆ回路１４５−３は、テクスチャエンジン回路１４
４−３により供給されたピクセルレベルの処理結果を受
けて、ピクセルレベルの処理における各種テストをパス
したピクセルデータをメモリモジュール１４７−３に描
画する。

【０１０３】専用メモリＩ／Ｆ回路１４６は、今から描
画しようとしているピクセルにおけるテクスチャアドレ
スに対応したテクスチャデータを格納しているメモリブ
ロックをそのテクスチャアドレスより算出し、グラフィ
ックスメモリ１４７の所定のメモリモジュールにのみ読
み出し要求を出すことにより、テクスチャデータを読み
出す。また、専用メモリＩ／Ｆ回路１４６は、テクスチ
ャエンジン回路１４４−０〜１４４−３から生成された
テクスチャ座標データ（ｕ，ｖ）を含む読み出し要求を
受けた場合には、ＳＲＡＭ等のバッファに記憶された
（Ｒ，Ｇ，Ｂ）データを読み出す。また、専用メモリＩ
／Ｆ回路１４６は、ＣＲＴコントロール回路１４８から
表示データを読み出す要求を受けた場合には、この要求
に応じて、グラフィックスメモリ１４７（具体的にはデ
ィスプレイバッファ）から一定の固まり、たとえば８ピ
クセルあるいは１６ピクセル単位で表示データを読み出
す。

【０１０４】グラフィックスメモリ１４７は、たとえば
テクスチャバッファ、ディスプレイバッファ、ｚバッフ
ァおよびテクスチャＣＬＵＴ(Color Look Up Table) バ
ッファとして機能する。また、グラフィックスメモリ１
４７は、前述したように、同一機能を有する複数（本実
施形態では４個）のメモリモジュール１４７−０〜１４
７−３に分割されている。また、グラフィックスメモリ
１４７には、より多くのテクスチャデ−タを格納するた
めに、インデックスカラ−におけるインデックスと、そ
のためのカラ−ルックアップテ−ブル値が、テクスチャ
ＣＬＵＴバッファに格納されている。インデックスおよ
びカラ−ルックアップテ−ブル値は、上述したように、
テクスチャ処理に使われる。すなわち、通常はＲ，Ｇ，
Ｂそれぞれ８ビットの合計２４ビットでテクスチャ要素
を表現するが、それではデ−タ量が膨らむため、あらか
じめ選んでおいたたとえば２５６色等の中から一つの色
を選んで、そのデ−タをテクスチャ処理に使う。このこ
とで２５６色であればそれぞれのテクスチャ要素は８ビ
ットで表現できることになる。インデックスから実際の
カラ−への変換テ−ブルは必要になるが、テクスチャの
解像度が高くなるほど、よりコンパクトなテクスチャデ
−タとすることが可能となる。これにより、テクスチャ
デ−タの圧縮が可能となり、内蔵メモリの効率良い利用
が可能となる。

【０１０５】以上のように、ＤＤＡセットアップ回路１
４１、ＤＤＡ回路１４３−０〜１４３−３、テクスチャ
エンジン回路１４４−０〜１４４−３、メモリＩ／Ｆ回
路１４５−０〜１４５−３等における所定を経て、最終
的なメモリアクセスがピクセル(Pixel；Picture Cell E
lement) という描画ピクセル単位になる。

【０１０６】ＣＲＴコントロール回路１４８は、与えら
れた水平および垂直同期信号に同期して、図示しないＣ
ＲＴに表示する表示アドレスを発生し、グラフィックス
メモリ１４７に含まれるディスプレイバッファから表示
データを読み出す要求を専用メモリＩ／Ｆ回路１４６に
出力する。この要求に応じて、専用メモリＩ／Ｆ回路１
４６は、グラフィックスメモリ１４７（ディスプレイバ
ッファ）から一定の固まりで表示データを読み出す。Ｃ
ＲＴコントロール回路１４８は、グラフィックスメモリ
１４７から読み出した表示データを記憶するたとえばＦ
ＩＦＯ回路を内蔵し、一定の時間間隔で、ＲＧＢのイン
デックス値を発生する。ＣＲＴコントロール回路１４８
は、各インデックス値に対応するＲ，Ｇ，Ｂデータを記
憶しており、発生したＲＧＢのインデックス値に対応す
るデジタル形式のＲ，Ｇ，Ｂデータを、図示しないＤ／
Ａコンバータ(Digital/Analog Converter)に転送し、ア
ナログ形式のＲ，Ｇ，Ｂデータを生成する。ＣＲＴコン
トロール回路１４８は、この生成されたＲ，Ｇ，Ｂデー
タを図示しないＣＲＴに出力する。

【０１０７】次に、上記構成による動作を、図１５〜図
２０に関連付けて説明する。なおここでは、図１５に示
すように、３つの三角形プリミティブＰＭ１０１，ＰＭ
１０２，ＰＭ１０３を順次入力して描画処理する場合を
説明する。この例では、プリミティブＰＭ１０１は、全
処理モジュール１４０−０〜１４０−３の担当領域ＲＧ
Ｎ０〜ＲＧＮ３に掛かっている（含まれている）。プリ
ミティブＰＭ１０２は、処理モジュール１４０−０〜１
４０−１の担当領域ＲＧＮ０，ＲＧＮ１に掛かっている
（含まれている）が、処理モジュール１４０−２，１４
０−３の担当領域ＲＧＮ２，ＲＧＮ３には掛かっていな
い（含まれていない）。プリミティブＰＭ１０３は、全
処理モジュール１４０−０〜１４０−３の担当領域ＲＧ
Ｎ０〜ＲＧＮ３に掛かっている（含まれている）。

【０１０８】３次元コンピュータグラフィックスシステ
ム１０においては、グラフィックス描画等のデータは、
メインプロセッサ１１のメインメモリ１２、あるいは外
部からのグラフィックスデータを受けるＩ／Ｏインタフ
ェース回路１３からメインバス１５を介してレンダリン
グ回路１４に与えられる。なお、必要に応じて、グラフ
ィックス描画等のデータは、メインプロセッサ１１等に
おいて、座標変換、クリップ処理、ライティング処理等
のジオメトリ処理が行われる。ジオメトリ処理が終わっ
たグラフィックスデータは、三角形の各３頂点の頂点座
標ｘ，ｙ，ｚ、輝度値Ｒ，Ｇ，Ｂ、描画しようとしてい
るピクセルと対応するテクスチャ座標ｓ，ｔ，ｑとから
なるポリゴンレンダリングデータＳ１１となる。

【０１０９】本例では、図１６に示すように、３つの三
角形プリミティブＰＭ１０１，ＰＭ１０２，ＰＭ１０３
に係るポリゴンレンダリングデータＳ１１が、レンダリ
ング回路１４のＤＤＡセットアップ回路１４１に順々に
転送される。

【０１１０】ＤＤＡセットアップ回路１４１において
は、まず三角形プリミティブＰＭ１０１に係るポリゴン
レンダリングデータＳ１１に基づいて、三角形の辺と水
平方向の差分などを示す変分データが生成される。具体
的には、開始点の値と終点の値、並びに、その間の距離
を用いて、単位長さ移動した場合における、求めようと
している値の変化分である変分が算出され、変分データ
を含む三角形プリミティブＰＭ１０１に関する情報が、
図１７に示すように、ブロードキャストバス１４９を通
して、各処理モジュール１４０−０〜１４０−３の領域
判定回路１４２−０〜１４２−３に並列に供給される。

【０１１１】各処理モジュール１４０−０〜１４０−３
の領域判定回路１４２−０〜１４２−３においては、ブ
ロードキャストバス１４９を介して入力したＤＤＡセッ
トアップ回路１４１による変分データを含む三角形プリ
ミティブＰＭ１０１に関する情報を受けて、三角形があ
らかじめ規定されている自モジュールの担当領域ＲＧＮ
〜ＲＧＮ３に含まれるか否かが判定される。この場合、
上述したように、三角形プリミティブＰＭ１０１は、全
処理モジュール１４０−０〜１４０−３の担当領域ＲＧ
Ｎ０〜ＲＧＮ３に含まれることから、図１８に示すよう
に、各領域判定回路１４２−０〜１４２−３から入力情
報が自モジュールのＤＤＡ回路１４３−０〜１４３−３
に出力される。

【０１１２】これと並行として、次の三角形プリミティ
ブＰＭ１０２に係るポリゴンレンダリングデータＳ１１
がＤＤＡセットアップ回路１４１に入力される。ＤＤＡ
セットアップ回路１４１においては、三角形プリミティ
ブＰＭ１０２に係るポリゴンレンダリングデータＳ１１
に基づいて、三角形の辺と水平方向の差分などを示す変
分データが生成される。具体的には、開始点の値と終点
の値、並びに、その間の距離を用いて、単位長さ移動し
た場合における、求めようとしている値の変化分である
変分が算出され、変分データを含む三角形プリミティブ
ＰＭ１０２に関する情報が、図１８に示すように、ブロ
ードキャストバス１４９を通して、各処理モジュール１
４０−０〜１４０−３の領域判定回路１４２−０〜１４
２−３に並列に供給される。

【０１１３】各処理モジュール１４０−０〜１４０−３
の領域判定回路１４２−０〜１４２−３においては、ブ
ロードキャストバス１４９を介して入力したＤＤＡセッ
トアップ回路１４１による変分データを含む三角形プリ
ミティブＰＭ１０２に関する情報を受けて、三角形があ
らかじめ規定されている自モジュールの担当領域ＲＧＮ
〜ＲＧＮ３に含まれるか否かが判定される。この場合、
上述したように、三角形プリミティブＰＭ１０２は、処
理モジュール１４０−０，１４０−１の担当領域ＲＧＮ
０，ＲＧＮ１に含まれ、処理モジュール１４０−２，１
４０−３の担当領域ＲＧＮ２，ＲＧＮ３に含まれない。
したがって、図１９に示すように、担当領域ＲＧＮ０，
ＲＧＮ１に含まれると判定した各領域判定回路１４２−
０，１４２−１から入力情報が自モジュールのＤＤＡ回
路１４３−０，１４３−１に出力される。一方、担当領
域ＲＧＮ２，ＲＧＮ３に含まれないと判定した処理モジ
ュール１４０−２，１４０−３の領域判定回路１４２−
２，１４２−３では、入力情報が次段のＤＤＡ回路１４
３−２，１４３−３に出力されずに棄てられる。

【０１１４】これと並行として、次の三角形プリミティ
ブＰＭ１０３に係るポリゴンレンダリングデータＳ１１
がＤＤＡセットアップ回路１４１に入力される。ＤＤＡ
セットアップ回路１４１においては、三角形プリミティ
ブＰＭ１０３に係るポリゴンレンダリングデータＳ１１
に基づいて、三角形の辺と水平方向の差分などを示す変
分データが生成される。具体的には、開始点の値と終点
の値、並びに、その間の距離を用いて、単位長さ移動し
た場合における、求めようとしている値の変化分である
変分が算出され、変分データを含む三角形プリミティブ
ＰＭ１０３に関する情報が、図１９に示すように、ブロ
ードキャストバス１４９を通して、各処理モジュール１
４０−０〜１４０−３の領域判定回路１４２−０〜１４
２−３に並列に供給される。

【０１１５】各処理モジュール１４０−０〜１４０−３
の領域判定回路１４２−０〜１４２−３においては、ブ
ロードキャストバス１４９を介して入力したＤＤＡセッ
トアップ回路１４１による変分データを含む三角形プリ
ミティブＰＭ１０３に関する情報を受けて、三角形があ
らかじめ規定されている自モジュールの担当領域ＲＧＮ
〜ＲＧＮ３に含まれるか否かが判定される。この場合、
上述したように、三角形プリミティブＰＭ１０３は、全
処理モジュール１４０−０〜１４０−３の担当領域ＲＧ
Ｎ０〜ＲＧＮ３に含まれることから、図２０に示すよう
に、各領域判定回路１４２−０〜１４２−３から入力情
報が自モジュールのＤＤＡ回路１４３−０〜１４３−３
に出力される。

【０１１６】各処理モジュール１４０−０〜１４０−３
のＤＤＡ回路１４３−０〜１４３−３では、三角形プリ
ミティブＰＭ１０１〜ＰＭ１０３の入力順で以下の処理
が行われる。すなわち、まず、全ＤＤＡ回路１４３−０
〜１４３−３において、三角形プリミティブＰＭ１０１
に対する処理が行われ、次に、処理モジュール１４０−
０，１４０−１のＤＤＡ回路１４３−０，１４３−１に
おいて、三角形プリミティブＰＭ１０２に対する処理が
行われ、最後に、全ＤＤＡ回路１４３−０〜１４３−３
において、三角形プリミティブＰＭ１０３に対する処理
が行われる。同様に、ＤＤＡ回路１４３−０〜１４３−
３に後続するテクスチャエンジン回路１４４−０〜１４
４−３、さらにメモリＩ／Ｆ回路１４５−０〜１４５−
３では、三角形プリミティブＰＭ１０１〜ＰＭ１０３の
入力順で以下の処理が行われる。

【０１１７】具体的には、全ＤＤＡ回路１４３−０〜１
４３−３またはＤＤＡ回路１４３−０および１４３−１
においては、それぞれ領域判定回路１４２−０〜１４２
−３から供給された変分データを用いて、三角形内部の
各ピクセルにおける線形補間された（ｚ，Ｒ，Ｇ，Ｂ，
ｓ，ｔ，ｑ）データが算出される。そして、算出された
（ｚ，Ｒ，Ｇ，Ｂ，ｓ，ｔ，ｑ）データと、三角形の各
頂点の（ｘ，ｙ）データとが、ＤＤＡデータとして、テ
クスチャエンジン回路１４４−０〜１４４−３に出力さ
れる。

【０１１８】テクスチャエンジン回路１４４−０〜１４
４−３またはテクスチャエンジン回路１４４−０および
１４４−１においては、ＤＤＡ回路１４３−０〜１４３
−３によるＤＤＡデータが示す（ｓ，ｔ，ｑ）データに
ついて、ｓデータをｑデータで除算する演算と、ｔデー
タをｑデータで除算する演算とが行われる。そして、除
算結果「ｓ／ｑ」および「ｔ／ｑ」に、それぞれテクス
チャサイズＵＳＩＺＥおよびＶＳＩＺＥが乗算され、テ
クスチャ座標データ（ｕ，ｖ）が生成される。

【０１１９】次に、テクスチャエンジン回路１４４−０
〜１４４−３またはテクスチャエンジン回路１４４−０
および１４４−１から専用メモリＩ／Ｆ回路１４６に対
して生成されたテクスチャ座標データ（ｕ，ｖ）を含む
読み出し要求が出力され、専用メモリＩ／Ｆ回路１４６
を介して、グラフィックスメモリ１４７に記憶された
（Ｒ，Ｇ，Ｂ）データが読み出される。次に、テクスチ
ャエンジン回路１４４−０〜１４４−３またはテクスチ
ャエンジン回路１４４−０および１４４−１において、
読み出した（Ｒ，Ｇ，Ｂ）データと、前段のＤＤＡ回路
１４３−０〜１４３−３またはＤＤＡ回路１４３−０お
よび１４３−１からのＤＤＡデータに含まれる（Ｒ，
Ｇ，Ｂ）データとが掛け合わされ、ピクセルデータとし
て生成される。このピクセルデータは、テクスチャエン
ジン回路１４４−０〜１４４−３またはテクスチャエン
ジン回路１４４−０および１４４−１からメモリＩ／Ｆ
回路１４５−０〜１４５−３またはメモリＩ／Ｆ回路１
４５−０および１４５−１に出力される。

【０１２０】そして、メモリＩ／Ｆ回路１４５−０〜１
４５−３またはメモリＩ／Ｆ回路１４５−０および１４
５−１において、テクスチャエンジン回路１４４−０〜
１４４−３またはテクスチャエンジン回路１４４−０お
よび１４４−１から入力したピクセルデータに対応する
ｚデータと、対応するメモリモジュール１４７−０〜１
４７−３またはメモリモジュール１４７−０および１４
７−１（ｚバッファ）に記憶されているｚデータとの比
較が行われ、入力したピクセルデータによって描画され
る画像が、前回、メモリモジュールのディスプレイバッ
ファに書き込まれた画像より、手前（視点側）に位置す
るか否かが判定される。判定の結果、手前に位置する場
合には、画像データに対応するｚデータでメモリモジュ
ール１４７−０〜１４７−３またはメモリモジュール１
４７−０および１４７−１に記憶されたｚデータが更新
される。

【０１２１】次に、メモリＩ／Ｆ回路１４５−０〜１４
５−３またはメモリＩ／Ｆ回路１４５−０および１４５
−１において、（Ｒ，Ｇ，Ｂ）データが対応する自モジ
ュールのメモリモジュール１４７−０〜１４７−３また
はメモリモジュール１４７−０および１４７１に書き込
まれる。

【０１２２】また、専用メモリＩ／Ｆ回路１４６におい
ては、今から描画しようとしているピクセルにおけるテ
クスチャアドレスに対応したテクスチャを格納している
メモリブロックがそのテクスチャアドレスにより算出さ
れ、グラフィックスメモリ１４７の所定のメモリモジュ
ールにのみ読みだし要求が出され、テクスチャデータが
読み出される。

【０１２３】また、メモリＩ／Ｆ回路１４５−０〜１４
５−３またはメモリＩ／Ｆ回路１４５−０および１４５
−１において、今から描画しようとしているピクセルア
ドレスに対応するピクセルデータを格納しているメモリ
モジュール１４７−０〜１４７−３またはメモリモジュ
ール１４７−０および１４７−１に対して、該当アドレ
スからピクセルデータがモディファイ書き込み(Modify
Write)を行うために読み出され、モディファイ後、同じ
アドレスへ書き戻される。

【０１２４】メモリＩ／Ｆ回路１４５−０〜１４５−３
またはメモリＩ／Ｆ回路１４５−０および１４５−１に
おいて、隠れ面処理を行う場合には、やはり同じように
今から描画しようとしているピクセルアドレスに対応す
る奥行きデータを格納しているメモリモジュール１４７
−０〜１４７−３またはメモリモジュール１４７−０お
よび１４７−１に対して、該当アドレスから奥行きデー
タがモディファイ書き込み(Modify Write)を行うために
読み出され、必要ならばモディファイ後、同じアドレス
へ書き戻される。

【０１２５】そして、図示しないＣＲＴに画像を表示す
る場合には、ＣＲＴコントロール回路１４８において、
与えられた水平垂直同期周波数に同期して、表示アドレ
スが発生され、専用メモリＩ／Ｆ回路１４６へ表示デー
タ転送の要求が出される。専用メモリＩ／Ｆ回路１４６
では、その要求に従い、一定のまとまった固まりで、表
示データがＣＲＴコントロール回路１４８に転送され
る。ＣＲＴコントロール回路１４８では、図示しないデ
ィスプレイ用ＦＩＦＯ等にその表示データが貯えられ、
一定の間隔でＲＧＢのインデックス値が生成される。Ｃ
ＲＴコントロール回路１４８においては、ＲＡＭ内部に
ＲＧＢのインデックスに対するＲＧＢ値が記憶されてい
て、インデックス値に対するＲＧＢ値が図示しないＤ／
Ａコンバータへ転送される。そして、Ｄ／Ａコンバータ
でアナログ信号に変換されたＲＧＢ信号がＣＲＴへ転送
される。

【０１２６】以上説明したように、本実施形態によれ
ば、ＤＤＡセットアップ回路１４１による同じ三角形デ
ータを各処理モジュール１４０−０〜１４０−３に並列
に送り、各処理モジュール１４０−０〜１４０−３は、
各メモリモジュール１４７−０〜１４７−３と対応付け
られており、各処理モジュール１４０−０〜１４０−３
は、ＤＤＡセットアップ回路１４１による変分データを
含む三角形に関する情報を受けて、三角形があらかじめ
規定されている自モジュールの担当領域ＲＧＮ０〜ＲＧ
Ｎ３に含まれるか否かを判定し、含まれる場合には、入
力情報を次段のＤＤＡ回路１４３−０〜１４３−３に出
力し、含まれていない場合には、入力情報を次段のＤＤ
Ａ回路１４３−０〜１４３−３に出力せずに棄てる領域
判定回路１４２−０〜１４２−３を有し、自モジュール
の担当する領域ＲＧＮ０〜ＲＧＮ３に含まれるピクセル
のみを描画して対応するメモリモジュール１４７−０〜
１４７−３に送るようにしたので、複数の処理モジュー
ルが処理データを共有して並列処理する際に、動作モー
ドにかかわりなく並列処理を行うことができる。そし
て、並列処理できるピクセル数に対する制約を受けずに
実行効率の高い並列処理を実現でき、ひいては、性能の
向上を図ることができる利点がある。また、本実施形態
では、各処理モジュール１４０−０〜１４０−３とメモ
リモジュール１４７−０〜１４７−３を直結できる処理
分配とし、配線本数を削減し、小型化することができ
る。その結果、設計が容易となり、配線コスト、配線遅
延を低減することができる。

【０１２７】なお、上述した実施形態においては、図１
３（Ａ）〜（Ｅ）に示すように、各処理モジュールの担
当領域の大きさとＤＤＡ回路がピクセルを発生する矩形
領域の大きさとが一致している場合を例に説明したが、
本発明はこれに限定されるものではない。

【０１２８】すなわち、担当領域の大きさと矩形領域の
大きさは一致している必要はない。たとえば、図２１
（Ａ）〜（Ｅ）に示すように、各担当領域ＲＧＮ０〜Ｒ
ＧＮ３においてピクセルを発生する矩形領域を２×２で
階層化することも可能である。この場合、移動は階層的
になる。すなわち、担当領域間での移動と担当領域内で
の矩形領域単位での移動が行われる。そして、各処理モ
ジュールにおいては、複数の単位領域における担当領域
をスキャンし、階層的に分割領域単位で同時にピクセル
を発生する。この場合も、上述した実施形態と同様の効
果を得ることができる。

【０１２９】また、上述した実施形態においては、図１
３（Ａ）〜（Ｅ）に示すように、各処理モジュール１４
０−０〜１４０−３の担当領域ＲＧＮ０〜ＲＧＮ３の割
り付けを固定、具体的には、２×２の矩形領域の左上を
処理モジュール１４０−０の担当領域とし、右上を処理
モジュール１４０−１の担当領域とし、左下を処理モジ
ュール１４０−２の担当領域とし、右下を処理モジュー
ル１４０−３の担当領域とした場合を例に説明したが、
本発明はこれに限定されるものではない。

【０１３０】すなわち、担当領域の割り付けは任意に行
うことも可能である。たとえば、図２２（Ｂ）に示すよ
うに、左上および左下の２×２の矩形領域においては、
上述したように、左上を処理モジュール１４０−０の担
当領域とし、右上を処理モジュール１４０−１の担当領
域とし、左下を処理モジュール１４０−２の担当領域と
し、右下を処理モジュール１４０−３の担当領域とし、
右上および右下の２×２の矩形領域においては、左下を
処理モジュール１４０−０の担当領域とし、右下を処理
モジュール１４０−１の担当領域とし、右上を処理モジ
ュール１４０−２の担当領域とし、右上を処理モジュー
ル１４０−３の担当領域とする等、種々の態様が可能で
ある。

【０１３１】担当領域間での移動は、図２２（Ｃ）〜
（Ｆ）に示すように行われる。処理モジュール１４０−
０のＤＤＡ回路１４３−０は、上述したように、２×２
の矩形領域の左上領域および左下領域が担当領域であ
る。本例では、図２２（Ｃ）に示すように、破線で示す
処理開始点が自モジュールの担当領域ＲＧＮ０であるこ
とから、ＤＤＡ回路１４３−０は、次に、右斜め上方に
移動し、次に、左斜め上方に移動する。

【０１３２】処理モジュール１４０−１のＤＤＡ回路１
４３−１は、上述したように、２×２の矩形領域の右上
領域および右下領域が担当領域である。本例では、図２
２（Ｄ）に示すように、破線で示す処理開始点からＸ方
向にスキャンして自モジュールの担当領域ＲＧＮ１に移
動する。そして、ＤＤＡ回路１４３−１は、右斜め上方
に移動し、次に、左斜め上方に移動する。

【０１３３】処理モジュール１４０−２のＤＤＡ回路１
４３−２は、上述したように、２×２の矩形領域の左下
領域および左上領域が担当領域である。本例では、図２
２（Ｅ）に示すように、破線で示す処理開始点からＹ方
向（図面で上方向）にスキャンして自モジュールの担当
領域ＲＧＮ２に移動する。そして、ＤＤＡ回路１４３−
２は、次に、右斜め上方に移動する。

【０１３４】処理モジュール１４０−３のＤＤＡ回路１
４３−３は、上述したように、２×２の矩形領域の右下
領域および右上領域が担当領域である。本例では、図２
２（Ｆ）に示すように、破線で示す処理開始点からＸ方
向にスキャンしてさらにＹ方向にスキャンして自モジュ
ールの担当領域ＲＧＮ３に移動する。そして、ＤＤＡ回
路１４３−３は、次に、右斜め上方に移動する。

【０１３５】この場合も、上述した実施形態と同様の効
果を得ることができる。

【０１３６】また、上述した実施形態においては、同一
のプリミティブに係る担当領域を複数の処理モジュール
１４０−０〜１４０−３に割り当てて並列に処理するよ
うに構成したが、たとえば、複数のプリミティブを同時
に処理するように構成することも可能である。具体的に
は、複数の処理モジュールに別々のプリミティブ（たと
えば三角形）を与えて並列動作させることも可能であ
る。

【０１３７】図２３は、本発明に係る画像処理装置の他
の実施形態を説明するための図で、プリミティブレベル
での並列化処理について概念的に示す図である。図２３
の画像処理装置（図３および図４の対応ではレンダリン
グ回路）１４Ａは、並列に配置された処理モジュール１
４０Ａ−０〜１４０Ａ−３の前段に単位図形（プリミテ
ィブ）を各処理モジュール１４０Ａ−０〜１４０Ａ−３
に分配する単位図形分配回路１５１を設けている。

【０１３８】この実施形態では、各処理モジュール１４
０Ａ−０〜１４０Ａ−３に比較的均等な大きさのプリミ
ティブが与えられているときには、各処理モジュール１
４０Ａ−０〜１４０Ａ−３に対する負荷のバランスがと
れ、効率的並列処理が行える。また、この実施形態で
は、グラフィックス処理を行うハードウェアでは、メモ
リのバンド幅を広げるために、複数メモリモジュールを
用いてメモリインターリーブを行うことから、各処理モ
ジュール１４０Ａ−０〜１４０Ａ−３と各メモリモジュ
ー１４７−０〜１４７−３を全て結ぶ必要がある。その
ため、クロスバー回路１５２が設けられている。

【０１３９】図２３の回路によれば、配線数、配線コス
トが増えることになるが、複数の処理モジュールが処理
データを共有して並列処理する際に、動作モードにかか
わりなく並列処理を行うことができる。そして、並列処
理できるピクセル数に対する制約を受けずに実行効率の
高い並列処理を実現でき、ひいては、性能の向上を図る
ことができる利点がある。

【０１４０】なお、図３に示す３次元コンピュータグラ
フィックスシステム１０では、ポリゴンレンダリングデ
ータを生成するジオメトリ処理を、メインプロセッサ１
１で行う場合を例示したが、レンダリング回路１４で行
う構成にしてもよい。

【０１４１】

【発明の効果】以上説明したように、本発明によれば、
複数の処理装置が処理データを共有して並列処理する際
に、動作モードにかかわりなく並列処理を行うことがで
きる。そして、本発明によれば、並列処理できるピクセ
ル数に対する制約を受けずに実行効率の高い並列処理を
実現でき、ひいては、性能の向上を図ることができる利
点がある。

【図面の簡単な説明】

【図１】グラフィックス描画を行う一般的な画像処理装
置を概念的に示す図である。

【図２】ピクセルレベルでの並列処理の手法に基づくプ
リミティブレベルでの並列化処理について概念的に示す
図である。

【図３】本発明に係る画像処理装置としての３次元コン
ピュータグラフィックスシステムのシステム構成図であ
る。

【図４】本実施形態に係るレンダリング回路の一実施形
態を示すブロック構成図である。

【図５】本実施形態に係る並列化処理の基本概念を説明
するための図である。

【図６】本実施形態に係る並列化処理の基本概念を説明
するための図である。

【図７】本実施形態に係るＤＤＡセットアップ回路の機
能を説明するための図である。

【図８】本実施形態に係るＤＤＡセットアップ回路の構
成例を示す図である。

【図９】本実施形態に係る処理モジュールの担当領域に
ついて説明するための図である。

【図１０】本実施形態に係る領域判定回路の判定処理を
概念的に説明するための図であって、４並列の場合の例
を示す図である。

【図１１】本実施形態に係る領域判定回路の判定処理を
概念的に説明するための図であって、８並列の場合の例
を示す図である。

【図１２】本実施形態に係る領域判定回路の判定処理動
作を説明するためのフローチャートである。

【図１３】本実施形態に係るＤＤＡ回路のピクセル生成
処理を説明するための図である。

【図１４】本実施形態に係るＤＤＡ回路のピクセル生成
処理動作を説明するためのフローチャートである。

【図１５】図４の回路の動作を説明するための図であっ
て、連続的に処理される三角形プリミティブの例を示す
図である。

【図１６】図４の回路の動作を説明するための図であ
る。

【図１７】図４の回路の動作を説明するための図であ
る。

【図１８】図４の回路の動作を説明するための図であ
る。

【図１９】図４の回路の動作を説明するための図であ
る。

【図２０】図４の回路の動作を説明するための図であ
る。

【図２１】各処理モジュールの担当領域の大きさとＤＤ
Ａ回路がピクセルを発生する矩形領域の大きさとが一致
してない場合の例を説明するための図である。

【図２２】各処理モジュールの担当領域の割り付けの他
の例を説明するための図である。

【図２３】本発明に係る画像処理装置の他の実施形態を
説明するための図である。

【符号の説明】

１０…画像処理装置、１１…メインプロセッサ、１２…
メインメモリ、１３…Ｉ／Ｏインタフェース回路、１
４，１４Ａ…レンダリング回路、１４０−０〜１４０−
３，１４０Ａ−０〜１４０Ａ−３…処理モジュール、１
４２−０〜１４２−３…領域判定回路、１４３−０〜１
４３−３…トライアングルＤＤＡ回路、１４４−０〜１
４４−３…テクスチャエンジン回路、１４５−０〜１４
５−３…メモリインタフェース（Ｉ／Ｆ）回路、１４６
…専用メモリＩ／Ｆ回路、１４７…グラフィックスメモ
リ、１４７−０〜１４７−３…メモリモジュール、１４
８…ＣＲＴコントロール回路、１４９…セットアップデ
ータ用ブロードキャストバス、１５０…テクスチャバ
ス、１５１…単位図形分配回路、１５２…クロスバー回
路、ＲＧＮ０〜ＲＧＮ３…担当領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 裕司 東京都品川区東五反田１丁目14番10号 株 式会社ソニー木原研究所内 Ｆターム(参考） 5B045 DD03 GG11 5B057 AA20 CA01 CA08 CA12 CA13 CA17 CB01 CB08 CB12 CB16 CC04 CH04 CH11 5B080 AA14 CA03 CA09 FA02 GA22

Claims (31)

【特許請求の範囲】
1. 【請求項１】 複数の処理モジュールが処理データを共
   有して並列処理を行いメモリに描画する画像処理装置で
   あって、 上記複数の処理モジュールはそれぞれ、 描画すべきプリミティブに関する情報を受けて、プリミ
   ティブがあらかじめインターリーブ状に分割された自モ
   ジュールの担当領域に含まれるか否かを判定する領域判
   定回路と、 上記領域判定回路により自モジュールの担当領域に含ま
   れると判定されると、入力情報に基づいて担当領域に対
   する描画処理を行う処理回路と、を含む画像処理装置。
2. 【請求項２】 上記複数の処理モジュールの領域判定回
   路には、描画すべきプリミティブに関する同一の情報が
   ブロードキャストされる請求項１記載の画像処理装置。
3. 【請求項３】 上記複数の処理モジュールの領域判定回
   路には、描画すべき異なるプリミティブに関する情報が
   それぞれ供給される請求項１記載の画像処理装置。
4. 【請求項４】 上記複数の処理モジュールの処理回路
   は、自モジュールの担当する領域に含まれるピクセルの
   みを描画する請求項１記載の画像処理装置。
5. 【請求項５】 上記複数の処理モジュールの処理回路
   は、自モジュールの担当する領域に含まれるピクセルの
   みを描画する請求項２記載の画像処理装置。
6. 【請求項６】 各処理モジュールの担当領域は、所定の
   単位領域を上記処理モジュールの数だけ分割した各領域
   がそれぞれ割り当てられ、 上記複数の処理モジュールの処理回路は、複数の単位領
   域における担当領域をスキャンしながらピクセルを発生
   する請求項４記載の画像処理装置。
7. 【請求項７】 各処理モジュールの担当領域は、所定の
   単位領域を上記処理モジュールの数だけ分割した各領域
   がそれぞれ割り当てられ、 上記複数の処理モジュールの処理回路は、複数の単位領
   域における担当領域をスキャンしながらピクセルを発生
   する請求項５記載の画像処理装置。
8. 【請求項８】 各処理モジュールの担当領域は、所定の
   単位領域を上記処理モジュールの数だけ分割した各領域
   がそれぞれ割り当てられ、 上記複数の処理モジュールの処理回路は、複数の単位領
   域における担当領域をスキャンし、階層的に分割領域単
   位で同時にピクセルを発生する請求項４記載の画像処理
   装置。
9. 【請求項９】 各処理モジュールの担当領域は、所定の
   単位領域を上記処理モジュールの数だけ分割した各領域
   がそれぞれ割り当てられ、 上記複数の処理モジュールの処理回路は、複数の単位領
   域における担当領域をスキャンし、階層的に分割領域単
   位で同時にピクセルを発生する請求項５記載の画像処理
   装置。
10. 【請求項１０】 上記メモリはメモリインターリーブさ
    れた複数のメモリモジュールを含み、 上記複数の処理モジュールと上記複数のメモリモジュー
    ルとが一対一に対応しており、 上記複数の処理モジュールの処理回路は、自モジュール
    の担当する領域に対する処理結果のみを描画して対応す
    るメモリモジュールに出力する請求項１記載の画像処理
    装置。
11. 【請求項１１】 上記メモリはメモリインターリーブさ
    れた複数のメモリモジュールを含み、 上記複数の処理モジュールと上記複数のメモリモジュー
    ルとが一対一に対応しており、 上記複数の処理モジュールの処理回路は、自モジュール
    の担当する領域に含まれるピクセルのみを描画して対応
    するメモリモジュールに出力する請求項２記載の画像処
    理装置。
12. 【請求項１２】 各処理モジュールの担当領域は、所定
    の単位領域を上記処理モジュールの数だけ分割した各領
    域がそれぞれ割り当てられ、 上記複数の処理モジュールの処理回路は、複数の単位領
    域における担当領域をスキャンしながらピクセルを発生
    する請求項１０記載の画像処理装置。
13. 【請求項１３】 各処理モジュールの担当領域は、所定
    の単位領域を上記処理モジュールの数だけ分割した各領
    域がそれぞれ割り当てられ、 上記複数の処理モジュールの処理回路は、複数の単位領
    域における担当領域をスキャンしながらピクセルを発生
    する請求項１１記載の画像処理装置。
14. 【請求項１４】 各処理モジュールの担当領域は、所定
    の単位領域を上記処理モジュールの数だけ分割した各領
    域がそれぞれ割り当てられ、 上記複数の処理モジュールの処理回路は、複数の単位領
    域における担当領域をスキャンし、階層的に分割領域単
    位で同時にピクセルを発生する請求項１０記載の画像処
    理装置。
15. 【請求項１５】 各処理モジュールの担当領域は、所定
    の単位領域を上記処理モジュールの数だけ分割した各領
    域がそれぞれ割り当てられ、 上記複数の処理モジュールの処理回路は、複数の単位領
    域における担当領域をスキャンし、階層的に分割領域単
    位で同時にピクセルを発生する請求項１１記載の画像処
    理装置。
16. 【請求項１６】 上記領域判定回路は、プリミティブが
    自モジュールの担当領域に含まれると判定した場合には
    入力情報を上記処理回路に出力し、含まれていないと判
    定した場合には入力情報を上記処理回路に出力せず棄て
    る請求項１記載の画像処理装置。
17. 【請求項１７】 複数の処理モジュールが処理データを
    共有して並列処理を行いメモリに描画する画像処理方法
    であって、 上記複数の処理モジュールに対してインターリーブ状に
    分割して自モジュールが処理する担当領域を割り当てて
    おき、 上記複数の処理モジュールに対して描画すべきプリミテ
    ィブに関する情報を供給し、 各処理モジュールにおいて、プリミティブがあらかじめ
    インターリーブ状に分割された自モジュールの担当領域
    に含まれるか否かを判定し、 自モジュールの担当領域に含まれると判定した場合に、
    供給された情報に基づいて担当領域に対する描画処理を
    行う画像処理方法。
18. 【請求項１８】 上記複数の処理モジュールには、描画
    すべきプリミティブに関する同一の情報をブロードキャ
    ストする請求項１７記載の画像処理方法。
19. 【請求項１９】 上記複数の処理モジュールには、描画
    すべき異なるプリミティブに関する情報をそれぞれ供給
    する請求項１７記載の画像処理方法。
20. 【請求項２０】 上記複数の処理モジュールにおいて
    は、自モジュールの担当する領域に含まれるピクセルの
    みを描画する請求項１７記載の画像処理方法。
21. 【請求項２１】 上記複数の処理モジュールにおいて
    は、自モジュールの担当する領域に含まれるピクセルの
    みを描画する請求項１８記載の画像処理方法。
22. 【請求項２２】 各処理モジュールの担当領域として、
    所定の単位領域を上記処理モジュールの数だけ分割した
    各領域をそれぞれ割り当て、 上記複数の処理モジュールにおいては、複数の単位領域
    における担当領域をスキャンしながらピクセルを発生す
    る請求項２０記載の画像処理方法。
23. 【請求項２３】 各処理モジュールの担当領域として、
    所定の単位領域を上記処理モジュールの数だけ分割した
    各領域をそれぞれ割り当て、 上記複数の処理モジュールにおいては、複数の単位領域
    における担当領域をスキャンしながらピクセルを発生す
    る請求項２１記載の画像処理方法。
24. 【請求項２４】 各処理モジュールの担当領域として、
    所定の単位領域を上記処理モジュールの数だけ分割した
    各領域をそれぞれ割り当て、 上記複数の処理モジュールにおいては、複数の単位領域
    における担当領域をスキャンし、階層的に分割領域単位
    で同時にピクセルを発生する請求項２０記載の画像処理
    方法。
25. 【請求項２５】 各処理モジュールの担当領域として、
    所定の単位領域を上記処理モジュールの数だけ分割した
    各領域をそれぞれ割り当て、 上記複数の処理モジュールにおいては、複数の単位領域
    における担当領域をスキャンし、階層的に分割領域単位
    で同時にピクセルを発生する請求項２１記載の画像処理
    方法。
26. 【請求項２６】 上記メモリを、複数のメモリモジュー
    ルにインターリーブして、上記複数の処理モジュールと
    上記複数のメモリモジュールとを一対一に対応させ、 上記複数の処理モジュールにおいては、自モジュールの
    担当する領域に対する処理結果のみを描画して対応する
    メモリモジュールに出力する請求項１７記載の画像処理
    方法。
27. 【請求項２７】 上記メモリを、複数のメモリモジュー
    ルにインターリーブして、上記複数の処理モジュールと
    上記複数のメモリモジュールとを一対一に対応させ、 上記複数の処理モジュールにおいては、自モジュールの
    担当する領域に対する処理結果のみを描画して対応する
    メモリモジュールに出力する請求項１８記載の画像処理
    方法。
28. 【請求項２８】 各処理モジュールの担当領域として、
    所定の単位領域を上記処理モジュールの数だけ分割した
    各領域をそれぞれ割り当て、 上記複数の処理モジュールにおいては、複数の単位領域
    における担当領域をスキャンしながらピクセルを発生す
    る請求項２６記載の画像処理方法。
29. 【請求項２９】 各処理モジュールの担当領域として、
    所定の単位領域を上記処理モジュールの数だけ分割した
    各領域をそれぞれ割り当て、 上記複数の処理モジュールのにおいては、複数の単位領
    域における担当領域をスキャンしながらピクセルを発生
    する請求項２７記載の画像処理方法。
30. 【請求項３０】 各処理モジュールの担当領域として、
    所定の単位領域を上記処理モジュールの数だけ分割した
    各領域をそれぞれ割り当て、 上記複数の処理モジュールにおいては、複数の単位領域
    における担当領域をスキャンし、階層的に分割領域単位
    で同時にピクセルを発生する請求項２６記載の画像処理
    方法。
31. 【請求項３１】 各処理モジュールの担当領域として、
    所定の単位領域を上記処理モジュールの数だけ分割した
    各領域をそれぞれ割り当て、 上記複数の処理モジュールとしては、複数の単位領域に
    おける担当領域をスキャンし、階層的に分割領域単位で
    同時にピクセルを発生する請求項２７記載の画像処理方
    法。