JP2003209768A - 映像信号処理装置及び方法 - Google Patents
映像信号処理装置及び方法Info
- Publication number
- JP2003209768A JP2003209768A JP2002005299A JP2002005299A JP2003209768A JP 2003209768 A JP2003209768 A JP 2003209768A JP 2002005299 A JP2002005299 A JP 2002005299A JP 2002005299 A JP2002005299 A JP 2002005299A JP 2003209768 A JP2003209768 A JP 2003209768A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- value
- sampling clock
- signal processing
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title abstract description 8
- 238000005070 sampling Methods 0.000 claims abstract description 66
- 238000003672 processing method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 abstract description 6
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 101000836394 Homo sapiens Sestrin-1 Proteins 0.000 description 1
- 102100027288 Sestrin-1 Human genes 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 映像信号をＡ／Ｄ変換する場合に、サンプリ
ングクロックの位相を調整してジッタによるノイズを軽
減する場合に、入力波形に三角波のような大きな歪みが
あっても、ノイズを確実に低減できるようにする。 【解決手段】 入力映像信号はＡ／Ｄ変換器１でＰＬＬ
回路２からのサンプリングクロックにより映像データに
変換された後、減算器１７により１クロック遅延回路１
６で遅延された映像データと減算される。減算出力の１
画面における最大値を求め、されに、５を引いて閾値と
し、比較器２０は減算出力Ａと閾値Ａｍａｘ−５とを比
較し、Ａ＞閾値のとき信号を出力する。カウンタ２１は
この信号のカウント値をＣＰＵ１０に与え、ＣＰＵ１０
は切替器６によりサンプリングクロックの位相を制御
し、カウント値に応じて周波数補正回路１１のスイッチ
１４を切替えて入力映像信号の周波数特性を制御する。
ングクロックの位相を調整してジッタによるノイズを軽
減する場合に、入力波形に三角波のような大きな歪みが
あっても、ノイズを確実に低減できるようにする。 【解決手段】 入力映像信号はＡ／Ｄ変換器１でＰＬＬ
回路２からのサンプリングクロックにより映像データに
変換された後、減算器１７により１クロック遅延回路１
６で遅延された映像データと減算される。減算出力の１
画面における最大値を求め、されに、５を引いて閾値と
し、比較器２０は減算出力Ａと閾値Ａｍａｘ−５とを比
較し、Ａ＞閾値のとき信号を出力する。カウンタ２１は
この信号のカウント値をＣＰＵ１０に与え、ＣＰＵ１０
は切替器６によりサンプリングクロックの位相を制御
し、カウント値に応じて周波数補正回路１１のスイッチ
１４を切替えて入力映像信号の周波数特性を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ映像信号
をＡ／Ｄ変換処理して表示装置で表示する場合等に用い
て好適な映像信号処理装置及び方法に関するものであ
る。
をＡ／Ｄ変換処理して表示装置で表示する場合等に用い
て好適な映像信号処理装置及び方法に関するものであ
る。
【０００２】
【従来の技術】従来、アナログ映像信号をＬＣＤ（液
晶）パネル等のデジタル表示素子で表示する場合は、ア
ナログ映像信号をＡ／Ｄ変換器でデジタルの映像データ
に変換する必要がある。その場合、Ａ／Ｄ変換器に供給
するサンプリングクロックを元の映像信号の水平同期信
号に同期したＰＬＬ回路で生成することがあるが、ＰＬ
Ｌ回路が有するジッタや、水平同期信号や映像信号が有
するジッタにより、サンプリングクロックが変動する
と、画面にノイズが現れることがある。
晶）パネル等のデジタル表示素子で表示する場合は、ア
ナログ映像信号をＡ／Ｄ変換器でデジタルの映像データ
に変換する必要がある。その場合、Ａ／Ｄ変換器に供給
するサンプリングクロックを元の映像信号の水平同期信
号に同期したＰＬＬ回路で生成することがあるが、ＰＬ
Ｌ回路が有するジッタや、水平同期信号や映像信号が有
するジッタにより、サンプリングクロックが変動する
と、画面にノイズが現れることがある。
【０００３】この問題を解決するために、従来より、サ
ンプリングクロックの位相をずらせるようにして、ノイ
ズが最も少ない位相となるように調整する方法がある。
図５は上記の方法を用いた従来の映像信号処理装置の構
成を示すブロック図である。図５において、Ａ／Ｄ変換
器１には、アナログ映像信号（ビデオ信号）が入力され
る。この映像信号は、例えば解像度が１２８０＊１０２
４、水平周波数が８０ＫＨｚ、垂直周波数が７５Ｈｚ、
サンプリングレートが１３５ＭＨz である。Ａ／Ｄ変換
器１にはＰＬＬ回路２から１３５ＭＨz のサンプリング
クロックＳＣＫが供給される。Ａ／Ｄ変換器１で変換さ
れたデジタルの映像データは、信号処理部８で処理され
た後、ＬＣＤパネル９に供給されて表示される。
ンプリングクロックの位相をずらせるようにして、ノイ
ズが最も少ない位相となるように調整する方法がある。
図５は上記の方法を用いた従来の映像信号処理装置の構
成を示すブロック図である。図５において、Ａ／Ｄ変換
器１には、アナログ映像信号（ビデオ信号）が入力され
る。この映像信号は、例えば解像度が１２８０＊１０２
４、水平周波数が８０ＫＨｚ、垂直周波数が７５Ｈｚ、
サンプリングレートが１３５ＭＨz である。Ａ／Ｄ変換
器１にはＰＬＬ回路２から１３５ＭＨz のサンプリング
クロックＳＣＫが供給される。Ａ／Ｄ変換器１で変換さ
れたデジタルの映像データは、信号処理部８で処理され
た後、ＬＣＤパネル９に供給されて表示される。
【０００４】ＰＬＬ回路２は、サンプリングクロックＳ
ＣＫを出力するＶＣＯ（電圧制御発振器）３、サンプリ
ングクロックＳＣＫを１／１６８８に分周する分周器
４、その分周出力の位相を３２段階に遅延させる遅延回
路群５、３２個の遅延出力の１つをＣＰＵ１０の制御に
より選択する切替器６、及び選択された分周出力と水平
同期信号とを位相比較し、その位相差に応じてＶＣＯ３
の発振周波数を制御する位相比較器７により構成されて
いる。
ＣＫを出力するＶＣＯ（電圧制御発振器）３、サンプリ
ングクロックＳＣＫを１／１６８８に分周する分周器
４、その分周出力の位相を３２段階に遅延させる遅延回
路群５、３２個の遅延出力の１つをＣＰＵ１０の制御に
より選択する切替器６、及び選択された分周出力と水平
同期信号とを位相比較し、その位相差に応じてＶＣＯ３
の発振周波数を制御する位相比較器７により構成されて
いる。
【０００５】上記構成によるＰＬＬ回路２によれば、Ｃ
ＰＵ１０により遅延回路群５からの３２個の遅延出力の
１つを切替え選択することにより、ノイズの最も少ない
遅延出力をサンプリングクロックＳＣＫとして用いるこ
とができる。
ＰＵ１０により遅延回路群５からの３２個の遅延出力の
１つを切替え選択することにより、ノイズの最も少ない
遅延出力をサンプリングクロックＳＣＫとして用いるこ
とができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記サ
ンプリングクロックの位相を調整する方法を用いても、
元の映像波形に大きな歪みがある場合には、ノイズを充
分に除去できないという問題があった。特に、ＰＣ（パ
ソコン）から出力される映像信号は高周波成分が欠落し
ていることがあり、１ドット波形（１画素波形）が矩形
波とならず、三角波となる場合がある。このような、三
角波をジッタ成分をもつサンプリングクロックでサンプ
リングすると、サンプリングデータに大きな輝度差が生
じ、画面にノイズが現れやすくなるという問題があっ
た。
ンプリングクロックの位相を調整する方法を用いても、
元の映像波形に大きな歪みがある場合には、ノイズを充
分に除去できないという問題があった。特に、ＰＣ（パ
ソコン）から出力される映像信号は高周波成分が欠落し
ていることがあり、１ドット波形（１画素波形）が矩形
波とならず、三角波となる場合がある。このような、三
角波をジッタ成分をもつサンプリングクロックでサンプ
リングすると、サンプリングデータに大きな輝度差が生
じ、画面にノイズが現れやすくなるという問題があっ
た。
【０００７】本発明は上記の問題を解決するためになさ
れたもので、サンプリングクロックの位相を調整するＡ
／Ｄ変換方法において、映像波形に三角波のような大き
な歪みがあっても、Ａ／Ｄ変換器のサンプリングクロッ
クのジッタによるノイズを低減できるようにすることを
目的としている。
れたもので、サンプリングクロックの位相を調整するＡ
／Ｄ変換方法において、映像波形に三角波のような大き
な歪みがあっても、Ａ／Ｄ変換器のサンプリングクロッ
クのジッタによるノイズを低減できるようにすることを
目的としている。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による映像信号処理装置は、アナログ映像
信号の周波数特性を補正する周波数補正手段と、前記周
波数補正手段で周波数補正されたアナログ映像信号をデ
ジタルの映像データに変換するＡ／Ｄ変換手段と、前記
Ａ／Ｄ変換手段にサンプリングクロックを供給すると共
に、このサンプリングクロックの位相を調整可能になさ
れたクロック発生手段と、前記Ａ／Ｄ変換された映像デ
ータにおける隣接する２つのドット波形のレベル差分値
を求めるレベル差演算手段と、サンプリングクロックの
各位相に対する１画面内における前記レベル差分値の最
大値を求める最大値検出手段と、前記求められたレベル
差分値の最大値から所定値を引いた閾値と前記レベル差
演算手段で求めたレベル差分値とを比較し、レベル差分
値が閾値より高いとき比較結果信号を出力する比較手段
と、前記比較結果信号をカウントするカウント手段と、
前記クロック発生手段を制御し、サンプリングクロック
の位相を制御すると共に、前記カウンタのカウント値に
応じて前記周波数補正手段の周波数特性を制御する制御
手段とを設けたものである。
めに、本発明による映像信号処理装置は、アナログ映像
信号の周波数特性を補正する周波数補正手段と、前記周
波数補正手段で周波数補正されたアナログ映像信号をデ
ジタルの映像データに変換するＡ／Ｄ変換手段と、前記
Ａ／Ｄ変換手段にサンプリングクロックを供給すると共
に、このサンプリングクロックの位相を調整可能になさ
れたクロック発生手段と、前記Ａ／Ｄ変換された映像デ
ータにおける隣接する２つのドット波形のレベル差分値
を求めるレベル差演算手段と、サンプリングクロックの
各位相に対する１画面内における前記レベル差分値の最
大値を求める最大値検出手段と、前記求められたレベル
差分値の最大値から所定値を引いた閾値と前記レベル差
演算手段で求めたレベル差分値とを比較し、レベル差分
値が閾値より高いとき比較結果信号を出力する比較手段
と、前記比較結果信号をカウントするカウント手段と、
前記クロック発生手段を制御し、サンプリングクロック
の位相を制御すると共に、前記カウンタのカウント値に
応じて前記周波数補正手段の周波数特性を制御する制御
手段とを設けたものである。
【０００９】また、本発明による映像信号処理方法は、
アナログ映像信号をサンプリングクロックによりＡ／Ｄ
変換しデジタルの映像データに変換する際に、サンプリ
ングクロックの位相を調整する映像信号処理方法におい
て、前記Ａ／Ｄ変換された映像データにおける隣接する
２つのドット波形のレベル差分値を求めると共に、前記
サンプリングクロックの各位相に対する１画面内におけ
る前記レベル差分値の最大値を求め、この最大値から所
定値を引いた値を閾値として前記レベル差分値と比較
し、レベル差分値が閾値より高い回数に応じて前記アナ
ログ映像信号の周波数特性を制御するようにしたもので
ある。
アナログ映像信号をサンプリングクロックによりＡ／Ｄ
変換しデジタルの映像データに変換する際に、サンプリ
ングクロックの位相を調整する映像信号処理方法におい
て、前記Ａ／Ｄ変換された映像データにおける隣接する
２つのドット波形のレベル差分値を求めると共に、前記
サンプリングクロックの各位相に対する１画面内におけ
る前記レベル差分値の最大値を求め、この最大値から所
定値を引いた値を閾値として前記レベル差分値と比較
し、レベル差分値が閾値より高い回数に応じて前記アナ
ログ映像信号の周波数特性を制御するようにしたもので
ある。
【００１０】
【作用】従って、本発明によれば、入力アナログ映像信
号はＡ／Ｄ変換手段によりデジタルの映像データに変換
され、その際、クロック発生手段から供給されるサンプ
リングクロックの位相が制御手段により例えば３２段階
に制御される。レベル差演算手段は、Ａ／Ｄ変換された
映像データにおける隣接する２つのドット波形のレベル
差分値を求め、最大値検出手段は、サンプリングクロッ
クの各位相に対する１画面内における前記レベル差分値
の最大値を求める。比較手段は、この最大値から所定値
を引いた閾値とレベル差演算手段で求めたレベル差分値
とを比較し、レベル差分値が閾値より高いとき比較結果
信号を出力する。カウント手段は、比較結果信号をカウ
ントし、そのカウント値に応じて制御手段が周波数補正
手段を制御することにより、入力アナログ映像信号の周
波数特性を制御する。この結果、入力アナログ映像信号
の波形が台形波に近い形に補正されて、サンプリングク
ロックにジッタがあってもサンプリングの裕度を大きく
することができる。
号はＡ／Ｄ変換手段によりデジタルの映像データに変換
され、その際、クロック発生手段から供給されるサンプ
リングクロックの位相が制御手段により例えば３２段階
に制御される。レベル差演算手段は、Ａ／Ｄ変換された
映像データにおける隣接する２つのドット波形のレベル
差分値を求め、最大値検出手段は、サンプリングクロッ
クの各位相に対する１画面内における前記レベル差分値
の最大値を求める。比較手段は、この最大値から所定値
を引いた閾値とレベル差演算手段で求めたレベル差分値
とを比較し、レベル差分値が閾値より高いとき比較結果
信号を出力する。カウント手段は、比較結果信号をカウ
ントし、そのカウント値に応じて制御手段が周波数補正
手段を制御することにより、入力アナログ映像信号の周
波数特性を制御する。この結果、入力アナログ映像信号
の波形が台形波に近い形に補正されて、サンプリングク
ロックにジッタがあってもサンプリングの裕度を大きく
することができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
と共に説明する。まず、本実施の形態を原理的に説明す
る。前述したように、高周波成分の欠落した三角波の１
ドット波形をジッタを持つサンプリングクロックでＡ／
Ｄ変換する場合、サンプリングデータに輝度差が生じる
ほど画面のノイズが増える。そこで、三角波に対して高
周波成分を補償して台形波（あるいは矩形波）に近い形
に変換すれば、その台形波の平らな部分の中央にサンプ
リング点がくるようにサンプリングクロックの位相を調
整することにより、サンプリングクロックがジッタによ
り変動しても、サンプリングデータに輝度差が生じにく
くなる。従って、元の映像波形に対する高周波成分の補
正の程度を適切に調整できるようにすることが必要であ
り、本実施の形態はその位相調整方法を提供するもので
ある。
と共に説明する。まず、本実施の形態を原理的に説明す
る。前述したように、高周波成分の欠落した三角波の１
ドット波形をジッタを持つサンプリングクロックでＡ／
Ｄ変換する場合、サンプリングデータに輝度差が生じる
ほど画面のノイズが増える。そこで、三角波に対して高
周波成分を補償して台形波（あるいは矩形波）に近い形
に変換すれば、その台形波の平らな部分の中央にサンプ
リング点がくるようにサンプリングクロックの位相を調
整することにより、サンプリングクロックがジッタによ
り変動しても、サンプリングデータに輝度差が生じにく
くなる。従って、元の映像波形に対する高周波成分の補
正の程度を適切に調整できるようにすることが必要であ
り、本実施の形態はその位相調整方法を提供するもので
ある。
【００１２】このために、まず、隣接する２つのドット
波形のレベル差分値（輝度差分値）をとり、サンプリン
グクロックの各位相（２つのサンプル点間を例えば３２
分割したときの各位相）について、１画面内におけるレ
ベル差分値の最大値をとると、そのエンベロープは元の
ドット波形と相似形となる。次に、上記最大値からある
値を引いた値を閾値として設定する。そして、閾値より
高い部分におけるサンプリングクロックの個数（１／３
２分割されたクロック位相の個数）をカウントし、その
カウント値に応じて周波数特性の補正量を調整する。例
えばカウント値が少ないときは元の波形の高周波成分を
持ち上げるように調整する。
波形のレベル差分値（輝度差分値）をとり、サンプリン
グクロックの各位相（２つのサンプル点間を例えば３２
分割したときの各位相）について、１画面内におけるレ
ベル差分値の最大値をとると、そのエンベロープは元の
ドット波形と相似形となる。次に、上記最大値からある
値を引いた値を閾値として設定する。そして、閾値より
高い部分におけるサンプリングクロックの個数（１／３
２分割されたクロック位相の個数）をカウントし、その
カウント値に応じて周波数特性の補正量を調整する。例
えばカウント値が少ないときは元の波形の高周波成分を
持ち上げるように調整する。
【００１３】図４について具体的に説明する。図４は画
面内のある１つのドットのみが白で、他のドットは全て
黒であり、白のドットが三角波になっている場合につい
て示している。図におけるａで示す１ドットの入力信号
波形は三角波である。この三角波は、図示のように２５
５の白レベルを有しており、画面の他の部分は全て０の
黒レベルとなっている。
面内のある１つのドットのみが白で、他のドットは全て
黒であり、白のドットが三角波になっている場合につい
て示している。図におけるａで示す１ドットの入力信号
波形は三角波である。この三角波は、図示のように２５
５の白レベルを有しており、画面の他の部分は全て０の
黒レベルとなっている。
【００１４】今、３２の位相のうちのある位相のサンプ
リングクロックにより、画面内がサンプリングされるも
のとする。このとき、隣接する白黒の２つのドットはそ
れぞれ○で示す点でサンプリングが行われ、その輝度差
（レベル差分値）が求められる。画面内の他の部分もこ
の位相のサンプリングクロックによりサンプリングさ
れ、その都度隣接するドットの輝度差が求められる。こ
の動作を同一画面について３２のサンプリングクロック
についてそれぞれ行い、同様にしてそれぞれ輝度差がと
られる。この結果、サンプリングクロックの各位相につ
いて求められた輝度差は図４のｂに示すものとなる。さ
らに、各輝度差のうち最大値を求める。こうして求めら
れた最大値のエンベロープは図４のｃに示すようにな
り、これは入力波形ａの相似形となっている。ｃは入力
波形ａの立ち上がり部分と立ち下がり部分について山を
有しており、最大値２５５、最小値１２８となってい
る。
リングクロックにより、画面内がサンプリングされるも
のとする。このとき、隣接する白黒の２つのドットはそ
れぞれ○で示す点でサンプリングが行われ、その輝度差
（レベル差分値）が求められる。画面内の他の部分もこ
の位相のサンプリングクロックによりサンプリングさ
れ、その都度隣接するドットの輝度差が求められる。こ
の動作を同一画面について３２のサンプリングクロック
についてそれぞれ行い、同様にしてそれぞれ輝度差がと
られる。この結果、サンプリングクロックの各位相につ
いて求められた輝度差は図４のｂに示すものとなる。さ
らに、各輝度差のうち最大値を求める。こうして求めら
れた最大値のエンベロープは図４のｃに示すようにな
り、これは入力波形ａの相似形となっている。ｃは入力
波形ａの立ち上がり部分と立ち下がり部分について山を
有しており、最大値２５５、最小値１２８となってい
る。
【００１５】次に、上記ｃにおける最大値から例えば５
だけ低い値を閾値として設定する。そして、ｃにおける
閾値以上に存在するサンプリングクロックの個数を調べ
ると、３個となっている。
だけ低い値を閾値として設定する。そして、ｃにおける
閾値以上に存在するサンプリングクロックの個数を調べ
ると、３個となっている。
【００１６】次に、入力波形である三角波に対して高周
波成分を補償して、図２に示すように入力波形ａを台形
波とする。そして、この台形波について上記三角波の場
合と同一画面を用いて、同様にして３２のサンプリング
クロックについて、輝度差を求め（図２ｂ）、さらに、
各輝度差のうちの最大値を求めると、図２のｃのように
入力波形ａと相似形が得られる。そこで、この相似形ｃ
の最大値から例えば５だけ低い値を閾値として設定する
と、この閾値以上のサンプリングクロックの個数は１０
個以上存在する。
波成分を補償して、図２に示すように入力波形ａを台形
波とする。そして、この台形波について上記三角波の場
合と同一画面を用いて、同様にして３２のサンプリング
クロックについて、輝度差を求め（図２ｂ）、さらに、
各輝度差のうちの最大値を求めると、図２のｃのように
入力波形ａと相似形が得られる。そこで、この相似形ｃ
の最大値から例えば５だけ低い値を閾値として設定する
と、この閾値以上のサンプリングクロックの個数は１０
個以上存在する。
【００１７】閾値以上のサンプリングクロック個数は、
図４の場合は３個であり、図２の場合は１０個以上であ
るので、サンプリングの裕度は図２の方が大きい。即
ち、図４の場合は、このドットの真の値である２５５に
近い値をサンプリングするにはこの３個のクロックの何
れかでしかサンプリングできないが、図２の場合は、１
０個以上のクロックのいずれかで２５５に近い値をサン
プリングすることができる。
図４の場合は３個であり、図２の場合は１０個以上であ
るので、サンプリングの裕度は図２の方が大きい。即
ち、図４の場合は、このドットの真の値である２５５に
近い値をサンプリングするにはこの３個のクロックの何
れかでしかサンプリングできないが、図２の場合は、１
０個以上のクロックのいずれかで２５５に近い値をサン
プリングすることができる。
【００１８】図３は三角波に対して高周波成分の補償を
過度に行った場合、または入力信号の高調波成分のレベ
ルが大きい場合を示すもので、図示のように高域が持ち
上がり過ぎて台形波にオーバーシュートが発生してい
る。このため、最大値から５を引いた閾値を超えるサン
プリングクロックの個数は３個しかないことを示してい
る。この場合は、後述するように低域補償してオーバー
シュートを低減することにより、サンプリング裕度を大
きくすることができる。
過度に行った場合、または入力信号の高調波成分のレベ
ルが大きい場合を示すもので、図示のように高域が持ち
上がり過ぎて台形波にオーバーシュートが発生してい
る。このため、最大値から５を引いた閾値を超えるサン
プリングクロックの個数は３個しかないことを示してい
る。この場合は、後述するように低域補償してオーバー
シュートを低減することにより、サンプリング裕度を大
きくすることができる。
【００１９】図１は上記の原理に基づく本発明の実施の
形態による映像信号処理装置を示すブロック図であり、
図５と対応する部分には同一番号を付して重複する説明
は省略する。図１において、１１は入力映像信号をＡ／
Ｄ変換器１に入力する前に周波数特性を補正する周波数
補正回路であり、ＨＰＦ（ハイパスフィルタ）やピーキ
ング回路からなる高域補償回路１２とＬＰＦ（ローパス
フィルタ）等からなる低域補償回路１３からなる。
形態による映像信号処理装置を示すブロック図であり、
図５と対応する部分には同一番号を付して重複する説明
は省略する。図１において、１１は入力映像信号をＡ／
Ｄ変換器１に入力する前に周波数特性を補正する周波数
補正回路であり、ＨＰＦ（ハイパスフィルタ）やピーキ
ング回路からなる高域補償回路１２とＬＰＦ（ローパス
フィルタ）等からなる低域補償回路１３からなる。
【００２０】高域補償回路１２は、コンデンサＣ１、Ｃ
２、Ｃ３を含んで構成され、低域補償回路１３は、コン
デンサＣ４、Ｃ５、Ｃ６を含んで構成され、これらのコ
ンデンサに共通に切替えスイッチ１４、抵抗Ｒ１、Ｒ
２、演算増幅器１５が図示のように接続されている。切
替えスイッチ１４により各コンデンサの一つが選択され
ることにより、高域補償又は低域補償の周波数補正が段
階的に行われるようになされている。
２、Ｃ３を含んで構成され、低域補償回路１３は、コン
デンサＣ４、Ｃ５、Ｃ６を含んで構成され、これらのコ
ンデンサに共通に切替えスイッチ１４、抵抗Ｒ１、Ｒ
２、演算増幅器１５が図示のように接続されている。切
替えスイッチ１４により各コンデンサの一つが選択され
ることにより、高域補償又は低域補償の周波数補正が段
階的に行われるようになされている。
【００２１】１６はＡ／Ｄ変換器１の出力である映像デ
ータをサンプリングクロックの１クロック分だけ遅延さ
せる１クロック遅延回路である。１７はＡ／Ｄ変換出力
の映像データと１クロック遅延回路１６で遅延された１
クロック前の映像データとの差をとる減算器である。１
８は減算器１７の差分出力の１画面（垂直期間）におけ
る最大値を求める１画面最大値検出回路である。１９は
検出された１画面の最大値から例えば５を引いて閾値と
する閾値設定回路である。２０は減算器１６の出力Ａと
上記閾値Ａｍａｘ−５とを比較し、Ａ＞Ａｍａｘ−５の
とき比較結果信号を出力する比較器である。２１は上記
比較結果信号をカウントしてカウント値をＣＰＵ１０に
与えるカウンタである。
ータをサンプリングクロックの１クロック分だけ遅延さ
せる１クロック遅延回路である。１７はＡ／Ｄ変換出力
の映像データと１クロック遅延回路１６で遅延された１
クロック前の映像データとの差をとる減算器である。１
８は減算器１７の差分出力の１画面（垂直期間）におけ
る最大値を求める１画面最大値検出回路である。１９は
検出された１画面の最大値から例えば５を引いて閾値と
する閾値設定回路である。２０は減算器１６の出力Ａと
上記閾値Ａｍａｘ−５とを比較し、Ａ＞Ａｍａｘ−５の
とき比較結果信号を出力する比較器である。２１は上記
比較結果信号をカウントしてカウント値をＣＰＵ１０に
与えるカウンタである。
【００２２】次に動作について説明する。図１におい
て、入力アナログ映像信号は、周波数補正回路１１を通
じてＡ／Ｄ変換器１でＰＬＬ回路２からのサンプリング
クロックによりサンプリングされ、映像データに変換さ
れる。この映像データは減算器１７において、１クロッ
ク遅延回路１６で１クロック分だけ遅延された映像デー
タと減算され、その差分出力Ａは比較器２０と１画面最
大値検出回路１８に加えられる。１画面最大値検出回路
１８は、減算器１７の差分出力の１画面における最大値
を求める。閾値設定回路１９は上記最大値から５を引い
て閾値Ａｍａｘ−５を設定する。比較器２０は、減算器
１６の差分出力Ａと閾値Ａｍａｘ−５とを比較し、Ａ＞
Ａｍａｘ−５のとき比較結果信号を出力する。カウンタ
２１は、比較結果信号をカウントしてカウント値をＣＰ
Ｕ１０に与える。
て、入力アナログ映像信号は、周波数補正回路１１を通
じてＡ／Ｄ変換器１でＰＬＬ回路２からのサンプリング
クロックによりサンプリングされ、映像データに変換さ
れる。この映像データは減算器１７において、１クロッ
ク遅延回路１６で１クロック分だけ遅延された映像デー
タと減算され、その差分出力Ａは比較器２０と１画面最
大値検出回路１８に加えられる。１画面最大値検出回路
１８は、減算器１７の差分出力の１画面における最大値
を求める。閾値設定回路１９は上記最大値から５を引い
て閾値Ａｍａｘ−５を設定する。比較器２０は、減算器
１６の差分出力Ａと閾値Ａｍａｘ−５とを比較し、Ａ＞
Ａｍａｘ−５のとき比較結果信号を出力する。カウンタ
２１は、比較結果信号をカウントしてカウント値をＣＰ
Ｕ１０に与える。
【００２３】ＣＰＵ１０は、切替器６を切替えてサンプ
リングクロック位相を制御すると共に、上記カウント値
に基づいて周波数補正回路１１の切替えスイッチ１４を
切替え制御することにより、入力映像信号の周波数特性
を制御する。その場合、カウント値が最大となるように
切替えスイッチ１４を切替える。例えば入力波形が図４
のように三角波の場合には、カウント値が最大となるよ
うにコンデンサＣ１、Ｃ２、Ｃ３の何れか１つが選択さ
れて高域補償が行われる。また、図３のように台形波に
オーバーシュートが生じた波形が入力された場合には、
カウント値が最大となるようにコンデンサＣ４、Ｃ５、
Ｃ６のうちの何れか１つが選択されて低域補償が行われ
る。
リングクロック位相を制御すると共に、上記カウント値
に基づいて周波数補正回路１１の切替えスイッチ１４を
切替え制御することにより、入力映像信号の周波数特性
を制御する。その場合、カウント値が最大となるように
切替えスイッチ１４を切替える。例えば入力波形が図４
のように三角波の場合には、カウント値が最大となるよ
うにコンデンサＣ１、Ｃ２、Ｃ３の何れか１つが選択さ
れて高域補償が行われる。また、図３のように台形波に
オーバーシュートが生じた波形が入力された場合には、
カウント値が最大となるようにコンデンサＣ４、Ｃ５、
Ｃ６のうちの何れか１つが選択されて低域補償が行われ
る。
【００２４】尚、本実施の形態においては、閾値設定回
路１９において、レベル差分値の最大値から５を引いた
値を閾値としているが、この引く値を可変とすることに
より、さらに適切な閾値を設定できるようにしてもよ
い。
路１９において、レベル差分値の最大値から５を引いた
値を閾値としているが、この引く値を可変とすることに
より、さらに適切な閾値を設定できるようにしてもよ
い。
【００２５】
【発明の効果】以上説明したように本発明によれば、映
像信号をＡ／Ｄ変換する場合に、サンプリングクロック
の位相を調整することにより、サンプリングクロックの
ジッタによるノイズを軽減する場合において、三角波や
オーバーシュートがある台形波のような大きな波形歪み
のある入力波形であっても、適切に補正してサンプリン
グ裕度を大きくすることができ、ジッタによるノイズを
確実に低減することができる。
像信号をＡ／Ｄ変換する場合に、サンプリングクロック
の位相を調整することにより、サンプリングクロックの
ジッタによるノイズを軽減する場合において、三角波や
オーバーシュートがある台形波のような大きな波形歪み
のある入力波形であっても、適切に補正してサンプリン
グ裕度を大きくすることができ、ジッタによるノイズを
確実に低減することができる。
【図１】 本発明の実施の形態による映像信号処理装置
を示す回路構成図である。
を示す回路構成図である。
【図２】 入力波形を高域補償して台形波にした場合に
おけるサンプリングの様子を示す特性図である。
おけるサンプリングの様子を示す特性図である。
【図３】 台形波にオーバーシュートが生じた場合にお
けるサンプリングの様子を示す特性図である。
けるサンプリングの様子を示す特性図である。
【図４】 入力波形が三角波の場合におけるサンプリン
グの様子を示す特性図である。
グの様子を示す特性図である。
【図５】 従来のサンプリングクロックの位相を調整す
るようにした映像信号処理装置を示す回路構成図であ
る。
るようにした映像信号処理装置を示す回路構成図であ
る。
１ Ａ／Ｄ変換器
２ ＰＬＬ回路
３ ＶＣＯ
４ 分周器
５ 遅延回路群
６ 切替器
７ 位相比較器
８ 信号処理部
９ ＬＣＤパネル
１０ ＣＰＵ
１１ 周波数補正回路
１２ 高域補償回路
１３ 低域補償回路
１４ 切替えスイッチ
１５ 演算増幅器
Ｒ１、Ｒ２ 抵抗
Ｃ１〜Ｃ６ コンデンサ
１６ １クロック遅延回路
１７ 減算器
１８ １画面最大値検出回路
１９ 閾値設定回路
２０ 比較器
２１ カウンタ
フロントページの続き
Ｆターム(参考） 5C006 AA01 AF72 AF81 BC12 BC16
BF07 BF14 BF22 BF49 FA31
5C021 PA18 PA23 PA26 PA28 PA33
PA34 PA42 PA53 PA56 PA58
PA62 PA66 PA85 PA87 RA08
RB03 SA25 YA01
5C058 AA06 BA12 BA33 BB04 BB08
BB21
5C080 AA10 BB05 DD30 GG08 JJ02
JJ04
Claims (10)
- 【請求項１】 アナログ映像信号の周波数特性を補正す
る周波数補正手段と、 前記周波数補正手段で周波数補正されたアナログ映像信
号をデジタルの映像データに変換するＡ／Ｄ変換手段
と、 前記Ａ／Ｄ変換手段にサンプリングクロックを供給する
と共に、このサンプリングクロックの位相を調整可能に
なされたクロック発生手段と、 前記Ａ／Ｄ変換された映像データにおける隣接する２つ
のドット波形のレベル差分値を求めるレベル差演算手段
と、 サンプリングクロックの各位相に対する１画面内におけ
る前記レベル差分値の最大値を求める最大値検出手段
と、 前記求められたレベル差分値の最大値から所定値を引い
た閾値と前記レベル差演算手段で求めたレベル差分値と
を比較し、レベル差分値が閾値より高いとき比較結果信
号を出力する比較手段と、 前記比較結果信号をカウントするカウント手段と、 前記クロック発生手段を制御し、サンプリングクロック
の位相を制御すると共に、前記カウンタのカウント値に
応じて前記周波数補正手段の周波数特性を制御する制御
手段とを設けたことを特徴とする映像信号処理装置。 - 【請求項２】 前記制御手段は、前記カウンタのカウン
ト値が最大となるように前記周波数補正手段の周波数特
性を制御することを特徴とする請求項１記載の映像信号
処理装置。 - 【請求項３】 前記閾値が可変であることを特徴とする
請求項１又は２記載の映像信号処理装置。 - 【請求項４】 前記クロック発生手段は、出力されるサ
ンプリングクロックの位相を段階的に制御可能に構成さ
れたＰＬＬ回路であることを特徴とする請求項１、２又
は３記載の映像信号処理装置。 - 【請求項５】 前記Ａ／Ｄ変換器から得られる映像デー
タを処理する信号処理手段と、処理された映像データを
表示する表示手段とを設けたことを特徴とする請求項１
〜４の何れか１項に記載の映像信号処理装置。 - 【請求項６】 アナログ映像信号をサンプリングクロッ
クによりＡ／Ｄ変換しデジタルの映像データに変換する
際に、サンプリングクロックの位相を制御する映像信号
処理方法において、 前記Ａ／Ｄ変換された映像データにおける隣接する２つ
のドット波形のレベル差分値を求めると共に、前記サン
プリングクロックの各位相に対する１画面内における前
記レベル差分値の最大値を求め、この最大値から所定値
を引いた値を閾値として前記レベル差分値と比較し、レ
ベル差分値が閾値より高い回数に応じて前記アナログ映
像信号の周波数特性を制御することを特徴とする映像信
号処理方法。 - 【請求項７】 前記回数が最大となるように前記周波数
特性を制御することを特徴とする請求項６記載の映像信
号処理方法。 - 【請求項８】 前記閾値が可変であることを特徴とする
請求項６又は７記載の映像信号処理方法。 - 【請求項９】 前記サンプリングクロックの位相は段階
的に制御可能であることを特徴とする請求項６、７又は
８記載の映像信号処理方法。 - 【請求項１０】 前記映像データを処理して表示手段で
表示することを特徴とする請求項６〜９の何れか１項に
記載の映像信号処理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005299A JP3751251B2 (ja) | 2002-01-11 | 2002-01-11 | 映像信号処理装置及び方法 |
| US10/334,794 US7298916B2 (en) | 2002-01-11 | 2003-01-02 | Image signal processing apparatus and method |
| GB0300101A GB2384105B (en) | 2002-01-11 | 2003-01-03 | Image signal processing apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005299A JP3751251B2 (ja) | 2002-01-11 | 2002-01-11 | 映像信号処理装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209768A true JP2003209768A (ja) | 2003-07-25 |
| JP3751251B2 JP3751251B2 (ja) | 2006-03-01 |
Family
ID=19191090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002005299A Expired - Fee Related JP3751251B2 (ja) | 2002-01-11 | 2002-01-11 | 映像信号処理装置及び方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7298916B2 (ja) |
| JP (1) | JP3751251B2 (ja) |
| GB (1) | GB2384105B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4337400B2 (ja) * | 2003-05-26 | 2009-09-30 | コニカミノルタビジネステクノロジーズ株式会社 | 画像形成装置の管理システム |
| JP4382591B2 (ja) * | 2004-06-28 | 2009-12-16 | 日本電気通信システム株式会社 | Ｐｌｌ回路、ｐｌｌ回路の位相調整方法及びプログラム |
| JP4182124B2 (ja) * | 2006-06-30 | 2008-11-19 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 |
| US8253706B2 (en) * | 2009-06-26 | 2012-08-28 | Atmel Corporation | Apparatus using a differential analog-to-digital converter |
| US9002138B2 (en) * | 2011-12-19 | 2015-04-07 | Ziva Corporation | Computational imaging using variable optical transfer function |
| US9921396B2 (en) | 2011-07-17 | 2018-03-20 | Ziva Corp. | Optical imaging and communications |
| CN109617540B (zh) * | 2018-11-28 | 2023-09-01 | 北京宏动科技股份有限公司 | 一种信号延时装置 |
| CN119318456B (zh) * | 2024-09-30 | 2025-08-29 | 深圳市宏济医疗技术开发有限公司 | 一种内窥镜控制方法、装置、电子设备及存储介质 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640882A (en) * | 1979-09-11 | 1981-04-17 | Nippon Electric Co | Image memory unit |
| US4525747A (en) * | 1981-08-06 | 1985-06-25 | Toshiyuki Sakai | Analog-to-digital image signal conversion |
| JPS60170075A (ja) * | 1984-02-14 | 1985-09-03 | Sony Corp | デイジタルビデオ信号処理装置 |
| JPS61191121A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 発振装置 |
| JPS6249399A (ja) * | 1985-08-29 | 1987-03-04 | キヤノン株式会社 | 表示装置 |
| JPH0776866B2 (ja) * | 1986-03-27 | 1995-08-16 | 株式会社東芝 | 液晶表示装置における駆動回路 |
| US5402181A (en) * | 1991-04-01 | 1995-03-28 | Jenison; Timothy P. | Method and apparatus utilizing look-up tables for color graphics in the digital composite video domain |
| JP2718311B2 (ja) * | 1991-12-27 | 1998-02-25 | 日本ビクター株式会社 | 時間軸補正装置 |
| US5805233A (en) | 1996-03-13 | 1998-09-08 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
| JP3934339B2 (ja) * | 1998-02-19 | 2007-06-20 | 松下電器産業株式会社 | 映像信号処理装置 |
| JP2957989B1 (ja) | 1998-04-28 | 1999-10-06 | 三洋電機株式会社 | 表示装置 |
| JP4335381B2 (ja) * | 1999-10-18 | 2009-09-30 | パナソニック株式会社 | クロック生成装置、及びクロック生成方法 |
| US6678408B1 (en) * | 1999-11-17 | 2004-01-13 | Infocus Corporation | Noise reduction through comparative histograms |
| US6636205B1 (en) * | 2000-04-10 | 2003-10-21 | Infocus Corporation | Method and apparatus for determining a clock tracking frequency in a single vertical sync period |
| JP2001356729A (ja) * | 2000-06-15 | 2001-12-26 | Nec Mitsubishi Denki Visual Systems Kk | 画像表示装置 |
| US6989823B1 (en) * | 2000-08-31 | 2006-01-24 | Infocus Corporation | Method and apparatus for noise reduction using captured images |
| US6593871B1 (en) * | 2000-08-31 | 2003-07-15 | Dalsa, Inc. | Automatic A/D convert positioning circuit and method |
-
2002
- 2002-01-11 JP JP2002005299A patent/JP3751251B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-02 US US10/334,794 patent/US7298916B2/en not_active Expired - Fee Related
- 2003-01-03 GB GB0300101A patent/GB2384105B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB0300101D0 (en) | 2003-02-05 |
| US7298916B2 (en) | 2007-11-20 |
| GB2384105A (en) | 2003-07-16 |
| GB2384105B (en) | 2004-02-25 |
| JP3751251B2 (ja) | 2006-03-01 |
| US20030132902A1 (en) | 2003-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI462573B (zh) | 顯示時序控制電路及其方法 | |
| JP4182124B2 (ja) | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 | |
| US6700570B2 (en) | Image display apparatus | |
| JP3751251B2 (ja) | 映像信号処理装置及び方法 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP2537013B2 (ja) | 液晶表示装置用のドット・クロック生成装置 | |
| CN1096189C (zh) | 图象信号处理装置 | |
| KR20010029587A (ko) | 표시 시스템 및 화상 표시 장치 | |
| JPH11177847A (ja) | 画像調整方法および自動画像調整装置 | |
| US6686969B1 (en) | Display device | |
| TWI463865B (zh) | 多切割之水平同步訊號之產生裝置及方法 | |
| CN100511352C (zh) | 控制显示状态的设备及方法 | |
| CN101448074B (zh) | 多切割的水平同步讯号的产生装置与方法 | |
| KR19990044779A (ko) | 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법 | |
| JP2004144842A (ja) | マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法 | |
| JP3960716B2 (ja) | 画素対応表示装置におけるクロック位相自動調整装置 | |
| JPS6346881A (ja) | デジタル輪郭補正回路 | |
| JP3870022B2 (ja) | テレビジョン受像機 | |
| JP2000253277A (ja) | 輝度むら補正回路 | |
| JP4757690B2 (ja) | Ｐｌｌシステム及び車載用テレビジョンシステム | |
| JPH11184437A (ja) | 信号処理回路および液晶ディスプレイ装置 | |
| JPH11311967A (ja) | 表示装置 | |
| JPH11167365A (ja) | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 | |
| JP2003348380A (ja) | 輪郭補正回路 | |
| JP2002311929A (ja) | 同期周波数の変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |