JPS61191121A - 発振装置 - Google Patents
発振装置Info
- Publication number
- JPS61191121A JPS61191121A JP60030330A JP3033085A JPS61191121A JP S61191121 A JPS61191121 A JP S61191121A JP 60030330 A JP60030330 A JP 60030330A JP 3033085 A JP3033085 A JP 3033085A JP S61191121 A JPS61191121 A JP S61191121A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- phase
- frequency
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は発振装置に係り、特に基準周波数の。
信号に位相同期し、かつそのくり返し周波数力！。
安定である発振出力を生成するのに好適な発振。
装置に関する。 ２゜〔発
明の背景〕 ビ、デオ信号を取扱う機器において、は、ビデオ。
明の背景〕 ビ、デオ信号を取扱う機器において、は、ビデオ。
信号のくり返し周期、たとえば、水平走査周期。
に対して一定位相を有する高周波パルス信号が。
必要で、あるものが多い。このようなパルスは１、たと
えば、ビデ、オ信号をデジタル符号化、す、５る装。
えば、ビデ、オ信号をデジタル符号化、す、５る装。
置、９電荷転送素、子を用いたビデオ信号遅、延装置３
、あるいは、固体撮像素子を用いたビデオカメラ。
、あるいは、固体撮像素子を用いたビデオカメラ。
装置などの標本化パルス、あるいはクロックパ。
ルスとして用いられる。 １゜、
従来の装、置１では、このようなりロックパルス。
従来の装、置１では、このようなりロックパルス。
を生成するために電圧制御形発振器（、ＶＣＯ）。
を用い、７エイズ、ロックドループ（Ｐ、 Ｉ、ル、’
）に。
）に。
より基準周波数の信号に位相および周波数を口。
、ツクさせる方式が広く採用されている。回路構１゜成
の実例とし、て、は、たとえば、畑、古川； Ｐ Ｌ。
の実例とし、て、は、たとえば、畑、古川； Ｐ Ｌ。
Ｌ−ＩＣの使い方；産報出版（１，９７６年）の図。
９．１に示され、たものがあるが２１、基本−には、。
ＶＣＯの出力を分周、して、これを基準信号と位。
相比較し、１．％の、暉差信号でＶＣＯを制御ｑて１．
１゜基準信号より高い周波数の信号を安定に得るよ。
１゜基準信号より高い周波数の信号を安定に得るよ。
うにしている。一般にビデオ機器においては、。
上記クロックパルスを得る場合、基準周一波数を。
水平走査周波＠ｆＨとし、この９１０倍の約１４．３゜
ＭＨ２（あるいはこれ以下の周波数）の現状のデジタル
回路素子で充分動作対応可能な周波数。
ＭＨ２（あるいはこれ以下の周波数）の現状のデジタル
回路素子で充分動作対応可能な周波数。
が用いられるので、上記基本的ＰＬＬ構成が採。
用される。
ところで、上記した従来例では、ｖＣＯ出力。
を基準信号周波数と同一周波数にまで分周する分周器が
必要であるため、回路規模が増大する、また、分周器で
発生するビデオ信号帯域内のノイズが装置出力のビデオ
信号中に重畳しやすい、という問題があった。
必要であるため、回路規模が増大する、また、分周器で
発生するビデオ信号帯域内のノイズが装置出力のビデオ
信号中に重畳しやすい、という問題があった。
本発明の目的は、従来の方法で必要であった分周器を不
要とする発振装置を提供することにある。
要とする発振装置を提供することにある。
本発明の要点は、ＶＣＯ出力のパルスエツジのうち、基
準周波数信号のパルスエツジ近傍の。
準周波数信号のパルスエツジ近傍の。
１つのエツジのみを基準周波数信号のくり返し。
周期ごとに１個だけ選択的に抽出し、抽出した。
ｖＣＯ出力のパルスエツジと基準周波数信号の。
パルスエツジとを位相比較するようなＰＬＬを構成した
ことである。
ことである。
以下、実施例により本発明の詳細な説明する。
第１図は本発明の原理的構成図である。基準４信号１と
帰還信号２とを比較する位相比較器３１．。
帰還信号２とを比較する位相比較器３１．。
この出力を低域５波するローパスフィルタ（以下Ｌ Ｐ
Ｆと略す）４．ＬＰＦ４の出力に得られる周波数制御
を圧５により発振周波数が制御される■ＣＯ６は前記従
来例と同一である。
Ｆと略す）４．ＬＰＦ４の出力に得られる周波数制御
を圧５により発振周波数が制御される■ＣＯ６は前記従
来例と同一である。
本発明の特徴は、ｖＣＯ６の出カフから帰還信号２を生
成するために、従来の分周器に代えて、基準信号パルス
の２種類のパルスエツジ（パルスレベルがハイレベルか
らローレベルに変ワルレベル変動部と、ローレベルから
ハイレベルに変わるレベル変動部）のいずれか一方のパ
・ ３ ・ ルスエッジのくり返し毎に、そのパルスエツジ。
成するために、従来の分周器に代えて、基準信号パルス
の２種類のパルスエツジ（パルスレベルがハイレベルか
らローレベルに変ワルレベル変動部と、ローレベルから
ハイレベルに変わるレベル変動部）のいずれか一方のパ
・ ３ ・ ルスエッジのくり返し毎に、そのパルスエツジ。
近傍のＶＣＯＣ刃出のパルスエツジの１個だけ。
を選択し、そのエツジの位相を抽出する位相柚。
出回路８を設けたことである。
第２図に第１図の各部信号波形を示す。Ｔは一基準信号
１のくり返し周期を示す。基準信号１゜のパルスエツジ
αのくり返し毎に、ＶＣＯ出力。
１のくり返し周期を示す。基準信号１゜のパルスエツジ
αのくり返し毎に、ＶＣＯ出力。
７のパルスエツジ２を抽出し、ｂの位相情報を。
有するパルス２を生成する。パルス２とパルス。
１とを位相比較して、例えば、第゛２図の左方に、。
示す位相関係゛の時にはハイレベル電圧、右方に示す位
相関係の時に１まローベル電圧となるような比較器出力
を得、これをＬＰＦ４を介してＶＣＯ制御電圧５が得ら
れる− □゛ここで、第１図の構成によ゛すＶＣ’０６の発馬。
相関係の時に１まローベル電圧となるような比較器出力
を得、これをＬＰＦ４を介してＶＣＯ制御電圧５が得ら
れる− □゛ここで、第１図の構成によ゛すＶＣ’０６の発馬。
゛周波数の安定化を実現するためには、第２図のパ″ル
ス７のエツジの左方に゛示すｂから、右方に示すｂまで
の間が、必ずパルス′７の所定サイクル数になって゛い
なければならない。すなわち、。
ス７のエツジの左方に゛示すｂから、右方に示すｂまで
の間が、必ずパルス′７の所定サイクル数になって゛い
なければならない。すなわち、。
基準信号′パ′ルス１のくり返し周波数を１０とし、二
・ ４ ・ ＶＣＯ６の発振周波数をＮｆｏ（Ｎは整数）に安。
・ ４ ・ ＶＣＯ６の発振周波数をＮｆｏ（Ｎは整数）に安。
定化する場合には、第２図の左方のパルスエラ。
シロを０番とし、これから右方のパルス７の′口。
−レベルからハイレベルに変化スルハルスエッ。
ジｍに１．２ 、３．・・・と順次に番号を付した時、
第２図右方のパルスエツジｂがＮ番目のパルス。
第２図右方のパルスエツジｂがＮ番目のパルス。
エツジでなければならない。 。
上記条件は下記の如くして満足できる。基準。
信号１としては、一般に水晶発振器等を用いて。
生成された周波数安定度の高い信号が用いられる。例え
ば放送局か゛ら送信されたテレビジョン信号の水平走査
周波数パルス、あるいは、テレ。
ば放送局か゛ら送信されたテレビジョン信号の水平走査
周波数パルス、あるいは、テレ。
レジョンカメラで発生される同様のパルスが用いられる
。これらのパルスの周波数変動量は基準値に対し±１０
〜２０ｐｐｍ程度に安定化されてぃお。
′ 一方、第１図のＶＣＯ６に、例えば第３図に。
。これらのパルスの周波数変動量は基準値に対し±１０
〜２０ｐｐｍ程度に安定化されてぃお。
′ 一方、第１図のＶＣＯ６に、例えば第３図に。
示す“ような水晶振動子９を用いた水晶発振ｖＣ。
０を用いる。第３図は相補形金属酸化半導体（。
Ｃ−ＭＯＳ）のインバータ１０．バイアス電圧印加用の
抵抗１１２発振容量であるコンデンサ１２゜と可変容量
ダイオード１３．および直流電圧力。
抵抗１１２発振容量であるコンデンサ１２゜と可変容量
ダイオード１３．および直流電圧力。
ット用であり、コンデンサ１２．ダイオード１３゜の容
量値に対し十分大なる容量値を有するフン。
量値に対し十分大なる容量値を有するフン。
デンサ１４とからなる公知の７００回路である。
周波数制御電圧５の電圧値が高いけど可変容量。
ダイオード１３の容量値が低下し、ｖｃｏ出方。
７の周波数が高くなる。第３図のＶＣＯの周旋数可変範
囲は、基準信号１の周波数変動と、自。
囲は、基準信号１の周波数変動と、自。
己（主として水晶振動子９．およびインバータ１゜１０
の温度特性による）の周波数変動を吸収す。
の温度特性による）の周波数変動を吸収す。
るため、基準値（すなわちＮｆｏ）±６０ｐｐｍ程。
度に設計される。
この結果、基準信号１の周波数を基準とした。
Ｖ、ＣＯ６の発振周波数のずれは、最大でも±１１００
ｐｐ以下であり、基準信号１を水平走査周波数ｆＨｔ
Ｖ Ｃ１Ｏ，ｔｔ ９１０ ｘ ｆＨ（Ｄ周波１１１（
（ＮＴＳＣ方式テレビジ旨ン信号の場合約１４．３ Ｍ
Ｈ，）とするよ。
ｐｐ以下であり、基準信号１を水平走査周波数ｆＨｔ
Ｖ Ｃ１Ｏ，ｔｔ ９１０ ｘ ｆＨ（Ｄ周波１１１（
（ＮＴＳＣ方式テレビジ旨ン信号の場合約１４．３ Ｍ
Ｈ，）とするよ。
うな場合には、基準信号の一周期に対し、ＶＣ。
０出力のパルス数は９１０ｆ０．０９１個となる。
ここで、第４図に、第１図の位相抽出回路８゜とじて用
いる回路の一具体例、を示す。第４図の５各部信号波、
形を第５図に示す。基準信号１から。
いる回路の一具体例、を示す。第４図の５各部信号波、
形を第５図に示す。基準信号１から。
公知のモノステープルマルチバイブレータ回路。
（以下単にモノマルチという） １５ 、１６ ｔ−介
り、、て、基準信号１のパルスエツジαを内に含み、。
り、、て、基準信号１のパルスエツジαを内に含み、。
ＶＣＯ６の出カフの一周期よりもパルス幅の狭。
イハルス１７を生成する。パルス１７を公知ノＤ。
タイプフリップフロップ（以下ＤＦＦと略す）。
１８のＤ入力端子に、接続し、ＤＦＦｌＢのクロッ１゜
り端子Ｃ，Ｋに接、続すると、ＤＦＦｌＢのＱ出力。
り端子Ｃ，Ｋに接、続すると、ＤＦＦｌＢのＱ出力。
に■ＣＯ出カフのパルスエツジｂの位相を有す。
るパルス２が得られる。
パルス１７のパルス幅をパルス７の、−４ｍよ。
りも狭く設定しであることに、より、パルス１の１゜く
り返し周期（すなわちパルス１７のくり返し。
り返し周期（すなわちパルス１７のくり返し。
周期）毎に、パルス７の１個のエツジのみが抽。
出される。なお、電源投入時等の過渡時において、パル
ス７のエツジが全く抽出できない、あ。
ス７のエツジが全く抽出できない、あ。
るいは所定個数±１、個めのエツジが検出さ；れ乙。
・ ７ ・
しまうような場合がありうるが、これらの問題。
は次のようにして解決できる。、。前者の、場合、前。
記従来技術の項で述べた文献にも示・される様な。
（Ｐｊ９６、図１１：３．２）公知のディジタル形式位
相比。
相比。
較器を用いれば、ＤＦＦ１ｔ３．のＱｔＢ力、にパルス
。
。
２のパルス出力がない場合にはＶＣＯ６の発振周波数を
より高くするように制御する制御電圧。
より高くするように制御する制御電圧。
が発生するようにでき、かつ・Ｖ、ＣＯ６が制御室。
圧５の最大あるいは最小電圧値で所定周波数と。
なるのではなく、上記最大、最小電圧の中央杭。
近傍で所定周波数となるようコンデンサ１２の容。
貴信等を初期設定しておけば、ＤＦＦｌＢのＱ出。
力にパルス２のパルス出力のないままの状態が。
保持されることはない。
また、後者の場合、基準信号１の一周期毎のパルス７の
位相ずれは前述の如く僅少であるが。
位相ずれは前述の如く僅少であるが。
ら、ＬＰＦ４の時定数を適宜に設定すれば、定。
常状態においては所定個微目のパルス７、フェノ。
ジのみが選択的に抽出され得る。 。
ところで、第４図の実施例においては、パル° ８ 。
ス１７を生成するための回路としてパルス発生。
位相が周囲条件、（電源電圧あるいは温度）の４変。
動に対して高、奏ｑ、、のモノマル、チ１５ 、１６．
が必要２である。そこで、次−にこのような高安定？モ
ノ。
が必要２である。そこで、次−にこのような高安定？モ
ノ。
マルチを必要、とし々い実施例を示す。 。
第６図はこの様な実施例の一つであり、第１゜図の位相
抽出回路８と位相比較器３の両機能を。
抽出回路８と位相比較器３の両機能を。
合せ持つ回路ブロックを示す。第６図の各部信。
号波形を第７図（α）、〜（りに示す。
。
。
基準信号１をＤＦＦ１９とＤＦＦ２０のＤ入力。
とじ、ＤＦＦ１９のクロックＣＫにはｖｃｏ出。
力パルス、 ７ 牽、Ｄ Ｆ Ｆ、 ２ ！０のクロッ
クＣＫには、パルス７をインバータ２１で極性反転しり
、ｐ−７ル。
クＣＫには、パルス７をインバータ２１で極性反転しり
、ｐ−７ル。
スを入力する。 、 、 。
この時、パルス１のエツジ位相αに対！るノス、ルス７
の工、ツジｂの位相関係により、Ｄ 、Ｆ Ｆ、、−２
ｏ、。
の工、ツジｂの位相関係により、Ｄ 、Ｆ Ｆ、、−２
ｏ、。
１９の位相関係が変化し％ＤＦＦ２４の出力２５に。
は、ｂがαより進んでいる時（第７図の左方の。
位相関係の時、）ローレベル、ｈがαより遅れて。
いる時ハイレベルが得られる。出、力２５を第１．。
図のＬＰＦ４に入力すれば、ＶＣＯ制御電圧５゜とじて
、ｂがａより進んでいる時その゛電圧値が。
、ｂがａより進んでいる時その゛電圧値が。
低下、ｈがａより遅れている時その電圧値が上。
昇していくような制御電圧が得られるので、こ。
れにより第３図のＶＣＯを制御して所定発振局。
波数を得ると同時に、基準信号１とｖＣＯ出力。
７との位相同期をかけることができる。
なお、たとえばＶＣＯ６が制御電圧５の最大。
電圧値の７０％のレベルで基準信号１の周波数に。
対し所定の関係になるとすれは、第７図（ｅ）に示すパ
ルス２５のローレベル期間トハイレベル期間との比率が
平均値的に３ニアの割合となる。
ルス２５のローレベル期間トハイレベル期間との比率が
平均値的に３ニアの割合となる。
パルス１のくり返し周期に対するパルス７の位相ずれが
僅少であり、また、平衡状態にてパルスエツジｂはαに
対し第７図に示す進み、遅れの面位相関係とならねばな
らないので、パルスエツジｂはパルスエツジαとほぼ一
致した位相を保つ。
僅少であり、また、平衡状態にてパルスエツジｂはαに
対し第７図に示す進み、遅れの面位相関係とならねばな
らないので、パルスエツジｂはパルスエツジαとほぼ一
致した位相を保つ。
以上の説明から明らかなように、第６図の実施例によれ
ば、基準信号１のくり返し周期ごとに、実効的にパルス
７のエツジｂを抽出してパ。
ば、基準信号１のくり返し周期ごとに、実効的にパルス
７のエツジｂを抽出してパ。
ルス１のエツジａと位相比較し、位相比較出力。
２５を得ていることになる。
第８図に、本発明による他の一実施例を示す。
第８図は第６図のＤＦＦ２４に変わり、インバータ２’
６ 、２７ 、ナンド回路２８．アンド回路２９゜Ｐチ
ャンネルＭＯ８）ランジメタ３０．Ｎチヤ。
６ 、２７ 、ナンド回路２８．アンド回路２９゜Ｐチ
ャンネルＭＯ８）ランジメタ３０．Ｎチヤ。
ンネルＭＯ８）ランジスタ３１を用いて位相比、較出力
２５′を生成する実施例である。この場合。
２５′を生成する実施例である。この場合。
のナンド回路２８の出力３２．アンド回路２９の、、１
出力３３の波形を第７図ω、 （ｇ）に第６図の例と。
出力３３の波形を第７図ω、 （ｇ）に第６図の例と。
合わせて記載する。
Ｐ−ＭＯＳ）ランジスタ３０は出力３２がロスレベルの
時導通し、ハイレベル電圧３４を出力２苧′に伝達する
。また出力３２がハイレベルの時はＩ−。
時導通し、ハイレベル電圧３４を出力２苧′に伝達する
。また出力３２がハイレベルの時はＩ−。
開放状態になる。一方Ｎ−ＭＯ８）ランジスタ３１は出
力３３がハイレベルの時導通し、ローレベル電圧（第８
図ではアース）を出力２５′に伝達シ、出力６３がロー
レベルの時は開放状態となる。
２．１・１１ ・ したがって、出力２５′を第１図のＬＰＦ４に。
力３３がハイレベルの時導通し、ローレベル電圧（第８
図ではアース）を出力２５′に伝達シ、出力６３がロー
レベルの時は開放状態となる。
２．１・１１ ・ したがって、出力２５′を第１図のＬＰＦ４に。
入力すれば、その出力５として第６図の説明と。
同様なＶＣＯ制御電圧が得られる。
第９図には、本発明による更に他の一実施例。
を示す。第９図は第６図のＤＦＦ１９．２０に代。
えて、公知のＴタイプフリップフロップ（以下。
ＴＦＦと略す） ５５ 、３６を用いた実施例である。
クロック端子ＣＫに付した丸印は、このＴ Ｆ Ｆ。
３５ 、３６が入力クロックのハイレベルからロー。
レベルに変わるエツジで動作することを示し’ｔ。
クリア端子ＣＬＲに付した丸印は、クリア入力がローレ
ベルの時、ＴＦＦ３５．５６が動作停止状態になる゛こ
とを示す。
ベルの時、ＴＦＦ３５．５６が動作停止状態になる゛こ
とを示す。
第１０図に第９図の各線信号波形を示す。ＴＦＦ５５，
３５のＣＬＲ端子に基準信号１ 、 Ｔ’Ｆ１゜Ｆ ３
６のクロック端子ＣＫにＶＣＯＣ刃出、ＴＦＦ３５のク
ロック端子ＣＫに■ＣＯ出カフをインバータ２１で極性
反転したパルスを入力する。どの時、パルス７のエツジ
ｂがパルス１の工゛ツジαに対して進んでいる時（第１
０図右方卦・１２・ と、エツジｂがエツジαに対して遅れている時。
３５のＣＬＲ端子に基準信号１ 、 Ｔ’Ｆ１゜Ｆ ３
６のクロック端子ＣＫにＶＣＯＣ刃出、ＴＦＦ３５のク
ロック端子ＣＫに■ＣＯ出カフをインバータ２１で極性
反転したパルスを入力する。どの時、パルス７のエツジ
ｂがパルス１の工゛ツジαに対して進んでいる時（第１
０図右方卦・１２・ と、エツジｂがエツジαに対して遅れている時。
（第１０図右方）とでは、ＴＦＦ３５のＱ出力３７゜と
、Ｔ Ｆ Ｆ ５６のＱ出力３８とが第１０図に示す。
、Ｔ Ｆ Ｆ ５６のＱ出力３８とが第１０図に示す。
如く変化するので、ＤＦＦ２４の出力２５には、。
第６図の実施例と同様な位相比較出力が得られ−５る。
なお、第９図の実施例においては、出力３７．。
３８に、ＶＣＯＣ刃出を２分周したパルスが発。
生するが、例えばＶＣＯＣ刃出が１４．ｇＭＨ，、の。
時、２分周パルスは約７１６ＭＨ，であり、Ｎ Ｔ Ｓ
、。
、。
Ｃ方式のテレビジョン信号を取扱かう機器にお。
いては映像信号の必要周波数帯域が約４ ＭＨ，程。
度で良いことから、たとえ上記２分周器からの。
ノイズが映像信号中に重畳しても映像信号回路。
中にローパスフィルタを挿入する等してノイズ分を除失
できる。
できる。
あるいは、出力３７ ’、 ３８がパルス１によるクリ
ア制御が解除された後、１ケのパルスだケ出力され、そ
の後次のクリア制御まではパルスが発生しないように構
成することもデジタル回路技術分野では容易に実現でき
る。
ア制御が解除された後、１ケのパルスだケ出力され、そ
の後次のクリア制御まではパルスが発生しないように構
成することもデジタル回路技術分野では容易に実現でき
る。
なお、第６図、第８図、第９図のＤ Ｆ Ｆ ２０あ。
るいはＴＦＦ３５のクロックパルスは、原理的。
にはパルス７と異なる位相のパルスであればよ。
いので、同図のインバータ２１に代えて、適宜、の遅延
時間を有するパルス遅延線等を用いても。
時間を有するパルス遅延線等を用いても。
よい。
第１１図には、本発明による以上説明した実。
施例とは更に異なる一実施例を示す。第１１図。
は第１図のｖＣＯＣ刃出に代えて、出カフを芭。
数分周したパルス４５を位相抽出回路８の入力。
パルスとして用いる例である。
第１１図ではパルス４５としてｖＣＯＣ刃出を３分周し
たパルスを用いた例を示す。第１１゜図の各線信号波形
を第１２図に示す。 １゜たとえば、固体撮像装
置においては、くり返し周波数がテレビジ日ン信号の水
平走査周波数ｆＨの］ｒ倍（約４．ａ Ｍ Ｈｚ ）の
クロックパルスが。
たパルスを用いた例を示す。第１１゜図の各線信号波形
を第１２図に示す。 １゜たとえば、固体撮像装
置においては、くり返し周波数がテレビジ日ン信号の水
平走査周波数ｆＨの］ｒ倍（約４．ａ Ｍ Ｈｚ ）の
クロックパルスが。
必要なものがある。例えば、日立製固体撮像素。
子、製品名ＨＥ ９８２２５を用いる固体撮像装置ｌθ
はこの例である。第１１図の実施例は、この様な装置に
用いて好適である。
用いて好適である。
周波数９１ＯｆＨのＶＣＯＣ刃出を３分周回路３９で分
周し、■ＣＯＣ刃出の一周期ずつ位相のず。
周し、■ＣＯＣ刃出の一周期ずつ位相のず。
れた３相のパルス４１１．４１２ 、４１３を得る。一
方３分周゛回路４０で周波数ｆＨの基準信号１を分、周
し、３分周出力４２１ 、４２２ 、４２３を得る。第
。
方３分周゛回路４０で周波数ｆＨの基準信号１を分、周
し、３分周出力４２１ 、４２２ 、４２３を得る。第
。
１２図に示すような３分周出力を生成する分周。
回路３９ 、４０は公知のデジタル回路技術で容易。
に実現できる。 、１゜パ
ルス４１１ 、４１２．４１３ 、４２１ 、４２２
、４２３と。
ルス４１１ 、４１２．４１３ 、４２１ 、４２２
、４２３と。
からアンド回路４３．オア回路４４を介して、パ。
ルス１のくり返し周期毎に）：シス４１１ 、４１２
＋。
＋。
４１３が順次選択された出力４５が得られる。パ。
ルス４５には、上記構成によす、パルス１ （７） ＜
、。
、。
り返し周期毎にパルス７の所定個微目のパルスエツジｂ
の位相情報を有するパルスが得られるので、パルス４５
を第４図、第６図、第８図。
の位相情報を有するパルスが得られるので、パルス４５
を第４図、第６図、第８図。
第９図の構成でパルス７に代えて用いれば、実効的にパ
ルス７のエツジを基準信号１のくり返憤 ・１５ ・ し周期毎に１ケだけ抽出し、エツジαと比較し。
ルス７のエツジを基準信号１のくり返憤 ・１５ ・ し周期毎に１ケだけ抽出し、エツジαと比較し。
て位相比較出力を得る構成になる。
以上説明した様に、本発明によれば、周波数。
ｆ、の基準信号とＮｆｏ（Ｎは整数）のｖｃｏと。
をＰＬＬにより位相同期をかける場合に、ＶＣ６０出力
をＮ分周する分周器が不要であり、回路。
をＮ分周する分周器が不要であり、回路。
規模の低減効果がある。また分周器からのノイ。
ズ発生を防止できる。
第１図は本発明の原理的構成を示すブロック。
図、第２図は第１図の回路の各部信号波形図、。
第３図は第１図の回路に用いるｖＣＯの一具体。
例の回路図、第４図は本発明に用いる位相抽出。
回路の一実施例を示すプ゛ロック図、第５図は第】５
４図の回路の各部信号波形図、第６図及゛び第８図は本
発明に用いる位相抽出回路および位相比較器のそれぞれ
異なる一実施例を示す回路図。 第７図は第２図及び第８図の回路の各部信号波形図、第
９図は本発明に用いる位相抽出回路お°１６・ よび位相比較器の更に他の一実施例を示す回路。 図、第１０図は第９図の回路の各部信号波形図。 第１１図は本発明の他の一実施例を示す回路図、。 第１２図は第１１図の回路の各部動作波形図であ。 る。 符号の説明 １・・・基準信号、 ２・・・帰還信号、 ３・・・位相比較器、 ４・・・ローパスフィルタ、 １
．１６・・・ＶＣＯｌ ８・・・位相抽出回路。 第 １ ？ 第 ２ 図 第３図 第４図 第５図 第６図 第 ７ 図 （＃） ３２ 第８図 第 ９ 図 第１０ 図 （ｂ） （ｅ） ２夏日−一二フ
（３）第１１図 第 １２ 図 １８ 〜 〜 〜 ７〜■Ｉ 璽 璽凱 − ４１１〜北山 Ｕ工 汎几 艮旧４１２祠乱）Ｉ
ＬＩＬｒｍ真 ４！３〜じ凪 血 Ｍ 官即 ４２１〜Ｆ−−ヒＩＩ−「− ４，２〜 １ １ １ （尤−
発明に用いる位相抽出回路および位相比較器のそれぞれ
異なる一実施例を示す回路図。 第７図は第２図及び第８図の回路の各部信号波形図、第
９図は本発明に用いる位相抽出回路お°１６・ よび位相比較器の更に他の一実施例を示す回路。 図、第１０図は第９図の回路の各部信号波形図。 第１１図は本発明の他の一実施例を示す回路図、。 第１２図は第１１図の回路の各部動作波形図であ。 る。 符号の説明 １・・・基準信号、 ２・・・帰還信号、 ３・・・位相比較器、 ４・・・ローパスフィルタ、 １
．１６・・・ＶＣＯｌ ８・・・位相抽出回路。 第 １ ？ 第 ２ 図 第３図 第４図 第５図 第６図 第 ７ 図 （＃） ３２ 第８図 第 ９ 図 第１０ 図 （ｂ） （ｅ） ２夏日−一二フ
（３）第１１図 第 １２ 図 １８ 〜 〜 〜 ７〜■Ｉ 璽 璽凱 − ４１１〜北山 Ｕ工 汎几 艮旧４１２祠乱）Ｉ
ＬＩＬｒｍ真 ４！３〜じ凪 血 Ｍ 官即 ４２１〜Ｆ−−ヒＩＩ−「− ４，２〜 １ １ １ （尤−
Claims (1)
- 基準信号のくり返し周波数の約Ｎ（Ｎは整数）倍の発振
周波数で発振する電圧制御形発振手段と、該電圧制御形
発振手段の出力の所定発振位相のうち該基準信号の所定
位相近傍の１個のみを該基準信号のくり返し周期毎に選
択的に抽出し、この抽出された該電圧制御形発振手段の
出力の位相と、上記基準信号の所定位相とを位相比較す
る手段と、該位相比較手段の出力を低域３波する手段と
から成り、該低域３波手段の出力を上記電圧制御形発振
手段の周波数制御電圧とすることを特徴とする発振装置
。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030330A JPS61191121A (ja) | 1985-02-20 | 1985-02-20 | 発振装置 |
| EP86101285A EP0192104B1 (en) | 1985-02-20 | 1986-01-31 | Oscillating circuit |
| DE8686101285T DE3684798D1 (de) | 1985-02-20 | 1986-01-31 | Oszillatorschaltung. |
| KR1019860000727A KR900006044B1 (ko) | 1985-02-20 | 1986-02-04 | 발진 회로 |
| US06/826,675 US4698601A (en) | 1985-02-20 | 1986-02-06 | Phase locked loop |
| CN86101017A CN1003205B (zh) | 1985-02-20 | 1986-02-20 | 振荡电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030330A JPS61191121A (ja) | 1985-02-20 | 1985-02-20 | 発振装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61191121A true JPS61191121A (ja) | 1986-08-25 |
Family
ID=12300797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60030330A Pending JPS61191121A (ja) | 1985-02-20 | 1985-02-20 | 発振装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4698601A (ja) |
| EP (1) | EP0192104B1 (ja) |
| JP (1) | JPS61191121A (ja) |
| KR (1) | KR900006044B1 (ja) |
| CN (1) | CN1003205B (ja) |
| DE (1) | DE3684798D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63281519A (ja) * | 1987-05-13 | 1988-11-18 | Noboru Yamaguchi | 同期クロック信号発生装置 |
| US4813005A (en) * | 1987-06-24 | 1989-03-14 | Hewlett-Packard Company | Device for synchronizing the output pulses of a circuit with an input clock |
| IT1231650B (it) * | 1989-07-21 | 1991-12-18 | Selenia Ind Elettroniche | Circuito per la ricostruzione del clock da un messaggio da utilizzare in sistemi di trasmissione dati |
| US5204746A (en) * | 1991-03-05 | 1993-04-20 | Farrell Scott O | Method and apparatus for frequency modulating a phase locked loop with video information |
| EP0704977A3 (en) * | 1994-08-31 | 1996-05-29 | Ibm | Phase detector without dead zone |
| JP3302202B2 (ja) * | 1994-11-10 | 2002-07-15 | キヤノン株式会社 | 表示制御装置 |
| JP2964899B2 (ja) * | 1995-02-28 | 1999-10-18 | 日本電気株式会社 | 符号化と復号化周波数同期方法 |
| US5719532A (en) * | 1995-06-21 | 1998-02-17 | Sony Corporation | Horizontal lock detector |
| US5999221A (en) * | 1997-05-08 | 1999-12-07 | Sony Corporation | Horizontal synchronization pulse generation circuit |
| US5864371A (en) * | 1997-05-08 | 1999-01-26 | Sony Corporation | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation |
| JP3751251B2 (ja) * | 2002-01-11 | 2006-03-01 | Ｎｅｃディスプレイソリューションズ株式会社 | 映像信号処理装置及び方法 |
| DE60315619T2 (de) * | 2003-06-24 | 2008-06-05 | Chauvin Arnoux | Verfahren und Vorrichtung zur Erkennung der Drehrichtung zweier Phasen in einem Dreiphasenspannungssystem |
| CN103813055B (zh) * | 2013-12-27 | 2017-08-11 | 宇龙计算机通信科技(深圳)有限公司 | 一种时钟振荡电路及视频装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895429A (ja) * | 1981-12-01 | 1983-06-07 | Seiko Instr & Electronics Ltd | デジタル位相保持ル−プ回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1481786A (en) * | 1974-09-13 | 1977-08-03 | Farnell Instr Ltd | Frequency control circuits |
| US4059842A (en) * | 1975-10-31 | 1977-11-22 | Westinghouse Electric Corporation | Method and apparatus for synchronizing a digital divider chain with a low frequency pulse train |
| JPS5831152B2 (ja) * | 1977-10-17 | 1983-07-04 | ソニー株式会社 | カラ−映像信号の処理回路 |
| JPS6014526B2 (ja) * | 1980-05-10 | 1985-04-13 | アルプス電気株式会社 | Ｐｌｌ発振回路 |
| DE3171263D1 (en) * | 1980-12-12 | 1985-08-08 | Philips Electronic Associated | Phase sensitive detector |
| US4400667A (en) * | 1981-01-12 | 1983-08-23 | Sangamo Weston, Inc. | Phase tolerant bit synchronizer for digital signals |
| JPS57173230A (en) * | 1981-04-17 | 1982-10-25 | Hitachi Ltd | Phase synchronizing circuit |
| US4567447A (en) * | 1983-06-03 | 1986-01-28 | Zenith Electronics Corporation | Auto tuning for an oscillator |
-
1985
- 1985-02-20 JP JP60030330A patent/JPS61191121A/ja active Pending
-
1986
- 1986-01-31 EP EP86101285A patent/EP0192104B1/en not_active Expired - Lifetime
- 1986-01-31 DE DE8686101285T patent/DE3684798D1/de not_active Expired - Lifetime
- 1986-02-04 KR KR1019860000727A patent/KR900006044B1/ko not_active Expired
- 1986-02-06 US US06/826,675 patent/US4698601A/en not_active Expired - Fee Related
- 1986-02-20 CN CN86101017A patent/CN1003205B/zh not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895429A (ja) * | 1981-12-01 | 1983-06-07 | Seiko Instr & Electronics Ltd | デジタル位相保持ル−プ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3684798D1 (de) | 1992-05-21 |
| KR860006873A (ko) | 1986-09-15 |
| EP0192104A2 (en) | 1986-08-27 |
| KR900006044B1 (ko) | 1990-08-20 |
| CN1003205B (zh) | 1989-02-01 |
| US4698601A (en) | 1987-10-06 |
| EP0192104B1 (en) | 1992-04-15 |
| EP0192104A3 (en) | 1988-06-08 |
| CN86101017A (zh) | 1986-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613827A (en) | Write clock pulse generator used for a time base corrector | |
| JPS61191121A (ja) | 発振装置 | |
| US4706040A (en) | Frequency synthesizer circuit | |
| JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| JPS5822346Y2 (ja) | 位相同期発振器 | |
| JPH0754906B2 (ja) | 安定した固定周波数を発生する回路装置 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JPH0230221B2 (ja) | ||
| JPH0763148B2 (ja) | 位相同期回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPS5873208A (ja) | 変調器 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JPS5870665A (ja) | 周波数逓倍回路 | |
| JPS63200641A (ja) | デイジタルデ−タ抽出用クロツク発生回路 | |
| JPS58148568A (ja) | 同期信号ゲ−ト回路 | |
| JPH0456413A (ja) | 位相差信号発生器 | |
| JPS58152035U (ja) | 位相同期ル−プ | |
| JPS6276927A (ja) | 位相同期回路 | |
| JPS61184010A (ja) | 位相同期発振回路 | |
| JPS6356725B2 (ja) | ||
| JPS5964928A (ja) | 集積回路 | |
| JPH036196A (ja) | クロック発生装置 | |
| JPH01149512A (ja) | 自動周波数制御回路 |