JP2003249846A - パルス幅変調回路 - Google Patents
パルス幅変調回路Info
- Publication number
- JP2003249846A JP2003249846A JP2002045594A JP2002045594A JP2003249846A JP 2003249846 A JP2003249846 A JP 2003249846A JP 2002045594 A JP2002045594 A JP 2002045594A JP 2002045594 A JP2002045594 A JP 2002045594A JP 2003249846 A JP2003249846 A JP 2003249846A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- pulse
- output
- turned
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/12—Shaping pulses by steepening leading or trailing edges
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 パルスの立ち上りもしくは立ち下りを急峻に
することができるパルス幅変調回路を提供すること。 【解決手段】 パルス幅変調回路は、第１の電源が与え
られ、一定電流から分配された第１の電流と第２の電流
とにより電荷が充電されて、スイッチ素子がオンオフす
ることにより、第１の出力部からパルスを発生させるパ
ルス発生手段と、入力信号に基づいて、第１の電流と第
２の電流との分配比を制御して、電荷の充電を制御する
ことにより、出力パルスのパルス幅を変調するパルス変
調手段と、第１の出力部から出力されるパルスが該第１
の電源電圧に反転する際に、該第１の出力部と該第１の
電源とを短絡させる第１の短絡手段とを備える。
することができるパルス幅変調回路を提供すること。 【解決手段】 パルス幅変調回路は、第１の電源が与え
られ、一定電流から分配された第１の電流と第２の電流
とにより電荷が充電されて、スイッチ素子がオンオフす
ることにより、第１の出力部からパルスを発生させるパ
ルス発生手段と、入力信号に基づいて、第１の電流と第
２の電流との分配比を制御して、電荷の充電を制御する
ことにより、出力パルスのパルス幅を変調するパルス変
調手段と、第１の出力部から出力されるパルスが該第１
の電源電圧に反転する際に、該第１の出力部と該第１の
電源とを短絡させる第１の短絡手段とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、パルス幅変調回路
に関し、詳細には、立ち上りもしくは立ち下りが急峻な
パルスを出力することができるパルス幅変調回路に関す
る。
に関し、詳細には、立ち上りもしくは立ち下りが急峻な
パルスを出力することができるパルス幅変調回路に関す
る。
【０００２】
【従来の技術】図６は、従来のパルス幅変調回路６１を
示す回路図である。図７は、パルス幅変調回路６１の出
力を示す波形図であり、図７ａは出力部ａの出力を、図
７ｂは出力部ｂの出力をそれぞれ示している。パルス幅
変調回路６１は、コンデンサＣ６１およびＣ６２を充放
電することにより、トランジスタＴＲ６１およびＴＲ６
２を交互にオンオフさせ、出力部ａおよびｂからパルス
を出力する。そして、トランジスタＴＲ６３のベースに
オーディオ信号を入力し、トランジスタＴＲ６３のコレ
クタ電流Ｉ６１、およびトランジスタＴＲ６４のコレク
タ電流Ｉ６２の比を制御し、コンデンサＣ６１およびＣ
６２の充電時間を制御することによって、出力のパルス
幅を変化させることができる。
示す回路図である。図７は、パルス幅変調回路６１の出
力を示す波形図であり、図７ａは出力部ａの出力を、図
７ｂは出力部ｂの出力をそれぞれ示している。パルス幅
変調回路６１は、コンデンサＣ６１およびＣ６２を充放
電することにより、トランジスタＴＲ６１およびＴＲ６
２を交互にオンオフさせ、出力部ａおよびｂからパルス
を出力する。そして、トランジスタＴＲ６３のベースに
オーディオ信号を入力し、トランジスタＴＲ６３のコレ
クタ電流Ｉ６１、およびトランジスタＴＲ６４のコレク
タ電流Ｉ６２の比を制御し、コンデンサＣ６１およびＣ
６２の充電時間を制御することによって、出力のパルス
幅を変化させることができる。
【０００３】図８は、従来の別のパルス幅変調回路８１
を示す回路図である。図９は、パルス幅変調回路８１の
出力を示す波形図である。パルス幅変調回路８１は、図
６のパルス幅変調回路６１において、電源およびトラン
ジスタの極性を反転させたものであり、基本的な動作は
同じである。
を示す回路図である。図９は、パルス幅変調回路８１の
出力を示す波形図である。パルス幅変調回路８１は、図
６のパルス幅変調回路６１において、電源およびトラン
ジスタの極性を反転させたものであり、基本的な動作は
同じである。
【０００４】
【発明が解決しようとする課題】しかし、従来のパルス
幅変調回路６１は、図７に示すとおり、出力パルスの立
ち上りが急峻ではないという問題がある。そのため、入
力信号に正確に対応したパルスを得ることができず、パ
ルス幅変調回路６１をオーディオ回路に採用した場合に
は、音質の劣化や歪の発生などの問題がある。詳細に説
明すると、トランジスタＴＲ６１がオンからオフ状態に
反転した直後、出力部ａの電位は−Vｃｃから＋Vｃｃに
なる。しかし、出力部ａは抵抗Ｒ６１を介して電源＋Ｖ
ｃｃに接続されているので、出力部ａの電位は徐々にし
か＋Ｖｃｃにならず、図７ａに示すとおり立ち上りが遅
くなる。一方、トランジスタＴＲ６２がオンからオフ状
態に反転した直後、出力部ｂの電位は−Ｖｃｃから＋Ｖ
ｃｃになる。しかし、出力部ｂは抵抗Ｒ６２を介して電
源＋Ｖｃｃに接続されているので、出力部ｂの電位は徐
々にしか＋Ｖｃｃにならず、図７ｂに示すとおり立ち上
りが遅くなる。
幅変調回路６１は、図７に示すとおり、出力パルスの立
ち上りが急峻ではないという問題がある。そのため、入
力信号に正確に対応したパルスを得ることができず、パ
ルス幅変調回路６１をオーディオ回路に採用した場合に
は、音質の劣化や歪の発生などの問題がある。詳細に説
明すると、トランジスタＴＲ６１がオンからオフ状態に
反転した直後、出力部ａの電位は−Vｃｃから＋Vｃｃに
なる。しかし、出力部ａは抵抗Ｒ６１を介して電源＋Ｖ
ｃｃに接続されているので、出力部ａの電位は徐々にし
か＋Ｖｃｃにならず、図７ａに示すとおり立ち上りが遅
くなる。一方、トランジスタＴＲ６２がオンからオフ状
態に反転した直後、出力部ｂの電位は−Ｖｃｃから＋Ｖ
ｃｃになる。しかし、出力部ｂは抵抗Ｒ６２を介して電
源＋Ｖｃｃに接続されているので、出力部ｂの電位は徐
々にしか＋Ｖｃｃにならず、図７ｂに示すとおり立ち上
りが遅くなる。
【０００５】同様にして、パルス幅変調回路８１は、図
９に示すとおり、出力パルスの立ち下りが急峻ではない
という問題がある。これはパルス幅変調回路６１の場合
と同じ理由による。
９に示すとおり、出力パルスの立ち下りが急峻ではない
という問題がある。これはパルス幅変調回路６１の場合
と同じ理由による。
【０００６】
【課題を解決するための手段】本発明は上記従来の課題
を解決するためになされたものであり、その目的とする
ところは、立ち上りもしくは立ち下りが急峻なパルスを
出力することができるパルス幅変調回路を提供すること
にある。
を解決するためになされたものであり、その目的とする
ところは、立ち上りもしくは立ち下りが急峻なパルスを
出力することができるパルス幅変調回路を提供すること
にある。
【０００７】本発明のパルス幅変調回路は、第１の電源
が与えられ、一定電流から分配された第１の電流と第２
の電流とにより電荷が充電されて、スイッチ素子がオン
オフすることにより、第１の出力部からパルスを発生さ
せるパルス発生手段と、入力信号に基づいて、該第１の
電流と該第２の電流との分配比を制御して、電荷の充電
を制御することにより、充電時間に応じて出力パルスの
パルス幅を変化させるパルス変調手段と、該第１の出力
部から出力されるパルスが該第１の電源電圧に反転する
際に、該第１の出力部と該第１の電源とを短絡させる第
１の短絡手段とを備える。
が与えられ、一定電流から分配された第１の電流と第２
の電流とにより電荷が充電されて、スイッチ素子がオン
オフすることにより、第１の出力部からパルスを発生さ
せるパルス発生手段と、入力信号に基づいて、該第１の
電流と該第２の電流との分配比を制御して、電荷の充電
を制御することにより、充電時間に応じて出力パルスの
パルス幅を変化させるパルス変調手段と、該第１の出力
部から出力されるパルスが該第１の電源電圧に反転する
際に、該第１の出力部と該第１の電源とを短絡させる第
１の短絡手段とを備える。
【０００８】好ましい実施形態においては、上記パルス
発生手段は、上記第１の電流と上記第２の電流とにより
電荷が充電されて、スイッチ素子がオンオフすることに
より、パルスを出力する第２の出力部をさらに有し、パ
ルス幅変調回路は、該第２の出力部から出力されるパル
スが該第１の電源電圧に反転する際に、該第２の出力部
と上記第１の電源とを短絡させる第２の短絡手段をさら
に備える。
発生手段は、上記第１の電流と上記第２の電流とにより
電荷が充電されて、スイッチ素子がオンオフすることに
より、パルスを出力する第２の出力部をさらに有し、パ
ルス幅変調回路は、該第２の出力部から出力されるパル
スが該第１の電源電圧に反転する際に、該第２の出力部
と上記第１の電源とを短絡させる第２の短絡手段をさら
に備える。
【０００９】好ましい実施形態においては、上記パルス
発生手段は、上記第１の出力部に接続されている第１の
スイッチ素子と、上記第２の出力部に接続されている第
２のスイッチ素子とを有し、上記第１の短絡手段は、該
第１の出力部と上記第１の電源との間に第３のスイッチ
素子を有し、該第３のスイッチ素子がオン状態となるこ
とにより、該第１の出力部と該第１の電源とを短絡さ
せ、上記第２の短絡手段は、該第２の出力部と上記第１
の電源との間に第４のスイッチ素子を有し、該第４のス
イッチ素子がオン状態となることにより、該第２の出力
部と該第２の電源とを短絡させる。
発生手段は、上記第１の出力部に接続されている第１の
スイッチ素子と、上記第２の出力部に接続されている第
２のスイッチ素子とを有し、上記第１の短絡手段は、該
第１の出力部と上記第１の電源との間に第３のスイッチ
素子を有し、該第３のスイッチ素子がオン状態となるこ
とにより、該第１の出力部と該第１の電源とを短絡さ
せ、上記第２の短絡手段は、該第２の出力部と上記第１
の電源との間に第４のスイッチ素子を有し、該第４のス
イッチ素子がオン状態となることにより、該第２の出力
部と該第２の電源とを短絡させる。
【００１０】好ましい実施形態においては、パルス幅変
調回路は、上記第２のスイッチ素子がオン状態となるこ
とにより、上記第３のスイッチ素子がオン状態となり、
該第２のスイッチ素子がオフ状態となることにより、該
第３のスイッチ素子がオフ状態となり、上記第１のスイ
ッチ素子がオン状態となることにより、上記第４のスイ
ッチ素子がオン状態となり、該第１のスイッチ素子がオ
フ状態となることにより、該第４のスイッチ素子がオフ
状態となる。
調回路は、上記第２のスイッチ素子がオン状態となるこ
とにより、上記第３のスイッチ素子がオン状態となり、
該第２のスイッチ素子がオフ状態となることにより、該
第３のスイッチ素子がオフ状態となり、上記第１のスイ
ッチ素子がオン状態となることにより、上記第４のスイ
ッチ素子がオン状態となり、該第１のスイッチ素子がオ
フ状態となることにより、該第４のスイッチ素子がオフ
状態となる。
【００１１】以下、本発明の作用について説明する。本
発明のパルス幅変調回路は、第１の出力部から出力され
るパルスが第１の電源電圧に反転する際に、第１の出力
部と第１の電源とを短絡させるので、第１の出力部の電
位を瞬時に第１の電源電圧にすることができる。従っ
て、第１の出力部から出力されるパルスの立ち上りもし
くは立ち下りをきわめて急峻にすることができる。
発明のパルス幅変調回路は、第１の出力部から出力され
るパルスが第１の電源電圧に反転する際に、第１の出力
部と第１の電源とを短絡させるので、第１の出力部の電
位を瞬時に第１の電源電圧にすることができる。従っ
て、第１の出力部から出力されるパルスの立ち上りもし
くは立ち下りをきわめて急峻にすることができる。
【００１２】好ましくは、さらに、第２の出力部から出
力されるパルスが第１の電源電圧に反転する際に、第２
の出力部と第１の電源とを短絡させるので、第２の出力
部の電位を瞬時に第１の電源電圧にすることができる。
従って、第２の出力部から出力されるパルスの立ち上り
もしくは立ち下りをきわめて急峻にすることができる。
力されるパルスが第１の電源電圧に反転する際に、第２
の出力部と第１の電源とを短絡させるので、第２の出力
部の電位を瞬時に第１の電源電圧にすることができる。
従って、第２の出力部から出力されるパルスの立ち上り
もしくは立ち下りをきわめて急峻にすることができる。
【００１３】好ましくは、第１の短絡手段が第３のスイ
ッチ素子を有するので、第１の出力部から出力されるパ
ルスが第１の電源電圧に反転する際に、第３のスイッチ
素子をオン状態とすることにより、第１の出力部と第１
の電源とを短絡することができる。さらに、第２の短絡
手段が第４のスイッチ素子を有するので、第２の出力部
から出力されるパルスが第１の電源電圧に反転する際
に、第４のスイッチ素子をオン状態とすることにより、
第２の出力部と第１の電源とを短絡することができる。
ッチ素子を有するので、第１の出力部から出力されるパ
ルスが第１の電源電圧に反転する際に、第３のスイッチ
素子をオン状態とすることにより、第１の出力部と第１
の電源とを短絡することができる。さらに、第２の短絡
手段が第４のスイッチ素子を有するので、第２の出力部
から出力されるパルスが第１の電源電圧に反転する際
に、第４のスイッチ素子をオン状態とすることにより、
第２の出力部と第１の電源とを短絡することができる。
【００１４】好ましくは、第２のスイッチ素子がオン状
態となることにより、第３のスイッチ素子がオン状態と
なるので、第１の出力部から出力されるパルスが第１の
電源電圧に反転する際に、確実に第１の出力部と第１の
電源とを短絡することができる。さらに、第１のスイッ
チ素子がオン状態となることにより、第４のスイッチ素
子がオン状態となるので、第２の出力部から出力される
パルスが第１の電源電圧に反転する際に、確実に第２の
出力部と第１の電源とを短絡することができる。さら
に、第２のスイッチ素子がオフ状態となることにより、
第３のスイッチ素子がオフ状態となるので、第１のスイ
ッチ素子と第３のスイッチ素子とが同時にオン状態とな
ることがなく、第１の電源からの貫通電流によりスイッ
チ素子が破損することを防止できる。さらに、第１のス
イッチ素子がオフ状態となることにより、第４のスイッ
チ素子がオフ状態となるので、第２のスイッチ素子と第
４のスイッチ素子とが同時にオン状態となることがな
く、第１の電源からの貫通電流によりスイッチ素子が破
損することを防止できる。
態となることにより、第３のスイッチ素子がオン状態と
なるので、第１の出力部から出力されるパルスが第１の
電源電圧に反転する際に、確実に第１の出力部と第１の
電源とを短絡することができる。さらに、第１のスイッ
チ素子がオン状態となることにより、第４のスイッチ素
子がオン状態となるので、第２の出力部から出力される
パルスが第１の電源電圧に反転する際に、確実に第２の
出力部と第１の電源とを短絡することができる。さら
に、第２のスイッチ素子がオフ状態となることにより、
第３のスイッチ素子がオフ状態となるので、第１のスイ
ッチ素子と第３のスイッチ素子とが同時にオン状態とな
ることがなく、第１の電源からの貫通電流によりスイッ
チ素子が破損することを防止できる。さらに、第１のス
イッチ素子がオフ状態となることにより、第４のスイッ
チ素子がオフ状態となるので、第２のスイッチ素子と第
４のスイッチ素子とが同時にオン状態となることがな
く、第１の電源からの貫通電流によりスイッチ素子が破
損することを防止できる。
【００１５】
【発明の実施の形態】以下、本発明の好ましい実施形態
について、図面を参照して具体的に説明するが、本発明
はこれらの実施形態には限定されない。本実施形態で
は、パルスの立ち上りを改善する場合について説明する
が、パルスの立ち下りを改善する場合にも同様にして実
現され得る。図１は、本発明の好ましい実施形態による
パルス幅変調回路１を示す回路図である。パルス幅変調
回路１は、パルス発生手段２、パルス変調手段３および
第１の短絡手段４を備える。パルス幅変調回路１は、必
要に応じて（例えば、後述する第２の出力部ｂからもパ
ルスを出力する場合）、第２の短絡手段５をさらに備え
る。
について、図面を参照して具体的に説明するが、本発明
はこれらの実施形態には限定されない。本実施形態で
は、パルスの立ち上りを改善する場合について説明する
が、パルスの立ち下りを改善する場合にも同様にして実
現され得る。図１は、本発明の好ましい実施形態による
パルス幅変調回路１を示す回路図である。パルス幅変調
回路１は、パルス発生手段２、パルス変調手段３および
第１の短絡手段４を備える。パルス幅変調回路１は、必
要に応じて（例えば、後述する第２の出力部ｂからもパ
ルスを出力する場合）、第２の短絡手段５をさらに備え
る。
【００１６】パルス発生手段２は、後述する第１の電流
Ｉ１および第２の電流Ｉ２により、コンデンサに電荷を
充電し、第１のスイッチ素子６および第２のスイッチ素
子７をオンオフさせることにより、第１の出力部ａから
パルスを出力する。また、必要に応じて、第２の出力部
ｂからもパルスを出力する。すなわち、パルス発生手段
２は、コンデンサの充電時間に対応した幅のパルスを発
生させる。パルス発生手段２は、代表的には、無安定マ
ルチバイブレータが採用され得る。無安定マルチバイブ
レータは、例えば、スイッチ素子６（例えば、トランジ
スタＴＲ１）、スイッチ素子７（例えば、トランジスタ
ＴＲ２）、抵抗Ｒ１〜Ｒ４、コンデンサＣ１、Ｃ２およ
び出力部ａ、ｂを有している。トランジスタＴＲ１は、
コレクタ（出力部ａ）が抵抗Ｒ１を介して第１の電源
（本実施形態では＋Ｖｃｃとする）に接続され、エミッ
タが第２の電源（本実施形態では−Ｖｃｃとする）に接
続されている。トランジスタＴＲ２は、コレクタ（出力
部ｂ）が抵抗Ｒ２を介して第１の電源＋Ｖｃｃに接続さ
れ、エミッタが第２の電源−Ｖｃｃに接続されている。
Ｉ１および第２の電流Ｉ２により、コンデンサに電荷を
充電し、第１のスイッチ素子６および第２のスイッチ素
子７をオンオフさせることにより、第１の出力部ａから
パルスを出力する。また、必要に応じて、第２の出力部
ｂからもパルスを出力する。すなわち、パルス発生手段
２は、コンデンサの充電時間に対応した幅のパルスを発
生させる。パルス発生手段２は、代表的には、無安定マ
ルチバイブレータが採用され得る。無安定マルチバイブ
レータは、例えば、スイッチ素子６（例えば、トランジ
スタＴＲ１）、スイッチ素子７（例えば、トランジスタ
ＴＲ２）、抵抗Ｒ１〜Ｒ４、コンデンサＣ１、Ｃ２およ
び出力部ａ、ｂを有している。トランジスタＴＲ１は、
コレクタ（出力部ａ）が抵抗Ｒ１を介して第１の電源
（本実施形態では＋Ｖｃｃとする）に接続され、エミッ
タが第２の電源（本実施形態では−Ｖｃｃとする）に接
続されている。トランジスタＴＲ２は、コレクタ（出力
部ｂ）が抵抗Ｒ２を介して第１の電源＋Ｖｃｃに接続さ
れ、エミッタが第２の電源−Ｖｃｃに接続されている。
【００１７】パルス制御手段３は、入力信号に基づいて
第１の電流Ｉ１と第２電流Ｉ２との分配比を制御するこ
とにより、出力パルスのパルス幅を変化させる。パルス
制御手段３は、定電流回路８、およびトランジスタＴＲ
３、ＴＲ４を有している。定電流回路８は、特に限定さ
れないが例えば図２に示す回路によって構成されてお
り、常に一定の電流Ｉを発生させる。第１の電流Ｉ１は
トランジスタＴＲ３のコレクタ電流であり、第２の電流
Ｉ２はトランジスタＴＲ４のコレクタ電流であり、第１
の電流Ｉ１と第２の電流Ｉ２との和は、定電流回路８で
発生される一定電流Ｉに等しい。すなわち、第１の電流
Ｉ１と第２の電流Ｉ２とは、一定電流Ｉから分配されて
いる。トランジスタＴＲ３のベースに入力信号が与えら
れ、第１の電流Ｉ１が制御されることにより、第１の電
流Ｉ１と第２電流Ｉ２との分配比が制御される。そし
て、コンデンサＣ１およびＣ２の充電時間が制御され、
出力のパルス幅を変化させる。
第１の電流Ｉ１と第２電流Ｉ２との分配比を制御するこ
とにより、出力パルスのパルス幅を変化させる。パルス
制御手段３は、定電流回路８、およびトランジスタＴＲ
３、ＴＲ４を有している。定電流回路８は、特に限定さ
れないが例えば図２に示す回路によって構成されてお
り、常に一定の電流Ｉを発生させる。第１の電流Ｉ１は
トランジスタＴＲ３のコレクタ電流であり、第２の電流
Ｉ２はトランジスタＴＲ４のコレクタ電流であり、第１
の電流Ｉ１と第２の電流Ｉ２との和は、定電流回路８で
発生される一定電流Ｉに等しい。すなわち、第１の電流
Ｉ１と第２の電流Ｉ２とは、一定電流Ｉから分配されて
いる。トランジスタＴＲ３のベースに入力信号が与えら
れ、第１の電流Ｉ１が制御されることにより、第１の電
流Ｉ１と第２電流Ｉ２との分配比が制御される。そし
て、コンデンサＣ１およびＣ２の充電時間が制御され、
出力のパルス幅を変化させる。
【００１８】第１の短絡手段４は、第１の出力部ａから
出力されるパルスが第１の電源電圧＋Ｖｃｃに反転する
際に（本実施形態では、立ち上り時に）、第１の出力部
ａと第１の電源＋Ｖｃｃとを短絡させる。詳細には、第
１の出力部ａから出力されるパルスが第１の電源電圧＋
Ｖｃｃである期間、第１の出力部ａと第１の電源＋Ｖｃ
ｃとを短絡させる。すなわち、トランジスタＴＲ１がオ
フである期間、第１の出力部ａと第１の電源＋Ｖｃｃと
を抵抗を介さずに接続する。第１の短絡手段４は、第１
の出力部ａと第１の電源＋Ｖｃｃとの間に（すなわち、
抵抗Ｒ１と並列に）、第３のスイッチ素子９を有してい
る。第３のスイッチ素子９は、任意の適切なスイッチ素
子が採用され得るが、代表的にはトランジスタＴＲ５が
採用され得る。トランジスタＴＲ５のベースは、抵抗Ｒ
６を介して第２の出力部ｂに接続されている。
出力されるパルスが第１の電源電圧＋Ｖｃｃに反転する
際に（本実施形態では、立ち上り時に）、第１の出力部
ａと第１の電源＋Ｖｃｃとを短絡させる。詳細には、第
１の出力部ａから出力されるパルスが第１の電源電圧＋
Ｖｃｃである期間、第１の出力部ａと第１の電源＋Ｖｃ
ｃとを短絡させる。すなわち、トランジスタＴＲ１がオ
フである期間、第１の出力部ａと第１の電源＋Ｖｃｃと
を抵抗を介さずに接続する。第１の短絡手段４は、第１
の出力部ａと第１の電源＋Ｖｃｃとの間に（すなわち、
抵抗Ｒ１と並列に）、第３のスイッチ素子９を有してい
る。第３のスイッチ素子９は、任意の適切なスイッチ素
子が採用され得るが、代表的にはトランジスタＴＲ５が
採用され得る。トランジスタＴＲ５のベースは、抵抗Ｒ
６を介して第２の出力部ｂに接続されている。
【００１９】第２の短絡手段５は、第２の出力部ｂから
出力されるパルスが第１の電源電圧＋Ｖｃｃに反転する
際に（本実施形態では、立ち上り時に）、第２の出力部
ｂと第１の電源＋Ｖｃｃとを短絡させる。詳細には、第
２の出力部ｂから出力されるパルスが第１の電源電圧＋
Ｖｃｃである期間、第２の出力部ｂと第１の電源＋Ｖｃ
ｃとを短絡させる。すなわち、トランジスタＴＲ２がオ
フである期間、第２の出力部ｂと第１の電源＋Ｖｃｃと
を抵抗を介さずに接続する。第２の短絡手段５は、第２
の出力部ｂと第１の電源＋Ｖｃｃとの間に（すなわち、
抵抗Ｒ２と並列に）、第４のスイッチ素子１０を有して
いる。第４のスイッチ素子１０は、任意の適切なスイッ
チ素子が採用され得るが、代表的にはトランジスタＴＲ
６が採用され得る。トランジスタＴＲ６のベースは、抵
抗Ｒ５を介して第１の出力部ａに接続されている。
出力されるパルスが第１の電源電圧＋Ｖｃｃに反転する
際に（本実施形態では、立ち上り時に）、第２の出力部
ｂと第１の電源＋Ｖｃｃとを短絡させる。詳細には、第
２の出力部ｂから出力されるパルスが第１の電源電圧＋
Ｖｃｃである期間、第２の出力部ｂと第１の電源＋Ｖｃ
ｃとを短絡させる。すなわち、トランジスタＴＲ２がオ
フである期間、第２の出力部ｂと第１の電源＋Ｖｃｃと
を抵抗を介さずに接続する。第２の短絡手段５は、第２
の出力部ｂと第１の電源＋Ｖｃｃとの間に（すなわち、
抵抗Ｒ２と並列に）、第４のスイッチ素子１０を有して
いる。第４のスイッチ素子１０は、任意の適切なスイッ
チ素子が採用され得るが、代表的にはトランジスタＴＲ
６が採用され得る。トランジスタＴＲ６のベースは、抵
抗Ｒ５を介して第１の出力部ａに接続されている。
【００２０】以上の構成を有するパルス幅変調回路１の
動作について、図１および図３を参照して説明する。図
３は、パルス幅変調回路１の動作を説明する波形図であ
り、各符号ａ〜ｄは図１のパルス幅変調回路１の各点ａ
〜ｄに対応している。
動作について、図１および図３を参照して説明する。図
３は、パルス幅変調回路１の動作を説明する波形図であ
り、各符号ａ〜ｄは図１のパルス幅変調回路１の各点ａ
〜ｄに対応している。
【００２１】期間Ｔ１において、トランジスタＴＲ１は
オフ状態であり、出力部ａの電位は＋Ｖｃｃである（図
３ａ）。一方、トランジスタＴＲ２はオン状態であり、
出力部ｂの電位は−Ｖｃｃである（図３ｂ）。ここで、
ｃ点の電位は−Ｖｃｃ＋Ｖｆである（図3ｃ）。ｄ点の
電位は、コンデンサＣ２が第２の電流Ｉ２によって充電
されることにより、−３Ｖｃｃ＋Ｖｆから−Ｖｃｃ+Ｖ
ｆまで上昇する（図３ｄ）。但し、Ｖｆは、トランジス
タのベース・エミッタ間を順バイアスする電圧である。
オフ状態であり、出力部ａの電位は＋Ｖｃｃである（図
３ａ）。一方、トランジスタＴＲ２はオン状態であり、
出力部ｂの電位は−Ｖｃｃである（図３ｂ）。ここで、
ｃ点の電位は−Ｖｃｃ＋Ｖｆである（図3ｃ）。ｄ点の
電位は、コンデンサＣ２が第２の電流Ｉ２によって充電
されることにより、−３Ｖｃｃ＋Ｖｆから−Ｖｃｃ+Ｖ
ｆまで上昇する（図３ｄ）。但し、Ｖｆは、トランジス
タのベース・エミッタ間を順バイアスする電圧である。
【００２２】期間Ｔ２において、ｄ点の電位が−Ｖｃｃ
＋Ｖｆとなり、トランジスタＴＲ１のベース・エミッタ
間電圧がベース・エミッタ間を順バイアスする電圧Ｖｆ
に達するので、トランジスタＴＲ１がオン状態に反転す
る。そのため、出力部ａの電位は−Ｖｃｃとなる。トラ
ンジスタＴＲ１が反転する直前にコンデンサＣ１の両端
は２Ｖｃｃ−Ｖｆの電圧が充電されており、反転直後も
コンデンサＣ１の間の電位差（２Ｖｃｃ−Ｖｆ）を保持
したまま、出力部ａの電位が−Ｖｃｃになることによ
り、ｃ点の電位が−３Ｖｃｃ＋Ｖｆまで低下する（図３
ｃ）。そのため、トランジスタＴＲ２のベース・エミッ
タ間が逆バイアスとなり、ＴＲ２がオフ状態となる。従
って、出力部ｂの電位が＋Ｖｃｃとなる（図３ｂ）。
＋Ｖｆとなり、トランジスタＴＲ１のベース・エミッタ
間電圧がベース・エミッタ間を順バイアスする電圧Ｖｆ
に達するので、トランジスタＴＲ１がオン状態に反転す
る。そのため、出力部ａの電位は−Ｖｃｃとなる。トラ
ンジスタＴＲ１が反転する直前にコンデンサＣ１の両端
は２Ｖｃｃ−Ｖｆの電圧が充電されており、反転直後も
コンデンサＣ１の間の電位差（２Ｖｃｃ−Ｖｆ）を保持
したまま、出力部ａの電位が−Ｖｃｃになることによ
り、ｃ点の電位が−３Ｖｃｃ＋Ｖｆまで低下する（図３
ｃ）。そのため、トランジスタＴＲ２のベース・エミッ
タ間が逆バイアスとなり、ＴＲ２がオフ状態となる。従
って、出力部ｂの電位が＋Ｖｃｃとなる（図３ｂ）。
【００２３】ここで、トランジスタＴＲ１がオン状態と
なり、出力部ａの電位が−Ｖｃｃとなることにより、ト
ランジスタＴＲ６のベース・エミッタ間電圧が２Ｖｃｃ
となる。従って、ベース・エミッタ間を順バイアスする
電圧Ｖｆ以上となるので、トランジスタＴＲ６がオン状
態となる。トランジスタＴＲ６がオン状態となることに
より、出力部ｂはトランジスタＴＲ６を介して第１の電
源＋Ｖｃｃと導通する。従って、出力部ｂは抵抗を介さ
ずに第１の電源＋Ｖｃｃと接続された状態となるので、
出力部ｂの電位をきわめて瞬時に＋Ｖｃｃにすることが
でき、パルスの立ち上りをきわめて急峻にすることがで
きる（図３ｂ）。一方、トランジスタＴＲ２がオフ状態
となり、出力部ｂの電位が＋Ｖｃｃとなるので、トラン
ジスタＴＲ５のベース・エミッタ間電圧は順バイアスさ
れる電圧Ｖｆに達することなく、トランジスタＴＲ５は
オフ状態となる。従って、トランジスタＴＲ１およびＴ
Ｒ５が同時にオン状態とはならないので、第１の電源＋
Ｖｃｃから第２の電源−Ｖｃｃへの貫通電流によりトラ
ンジスタが破損することを防止できる。
なり、出力部ａの電位が−Ｖｃｃとなることにより、ト
ランジスタＴＲ６のベース・エミッタ間電圧が２Ｖｃｃ
となる。従って、ベース・エミッタ間を順バイアスする
電圧Ｖｆ以上となるので、トランジスタＴＲ６がオン状
態となる。トランジスタＴＲ６がオン状態となることに
より、出力部ｂはトランジスタＴＲ６を介して第１の電
源＋Ｖｃｃと導通する。従って、出力部ｂは抵抗を介さ
ずに第１の電源＋Ｖｃｃと接続された状態となるので、
出力部ｂの電位をきわめて瞬時に＋Ｖｃｃにすることが
でき、パルスの立ち上りをきわめて急峻にすることがで
きる（図３ｂ）。一方、トランジスタＴＲ２がオフ状態
となり、出力部ｂの電位が＋Ｖｃｃとなるので、トラン
ジスタＴＲ５のベース・エミッタ間電圧は順バイアスさ
れる電圧Ｖｆに達することなく、トランジスタＴＲ５は
オフ状態となる。従って、トランジスタＴＲ１およびＴ
Ｒ５が同時にオン状態とはならないので、第１の電源＋
Ｖｃｃから第２の電源−Ｖｃｃへの貫通電流によりトラ
ンジスタが破損することを防止できる。
【００２４】期間Ｔ３において、トランジスタＴＲ２は
オフ状態であり、出力部ｂの電位は＋Ｖｃｃである（図
３ｂ）。一方、トランジスタＴＲ１はオン状態であり、
出力部ａの電位は−Ｖｃｃである（図３ａ）。ここで、
ｄ点の電位は−Ｖｃｃ＋Ｖｆである（図3ｄ）。ｃ点の
電位は、コンデンサＣ１が第１の電流Ｉ１によって充電
されることにより、−３Ｖｃｃ＋Ｖｆから−Ｖｃｃ+Ｖ
ｆまで上昇する（図３ｃ）。
オフ状態であり、出力部ｂの電位は＋Ｖｃｃである（図
３ｂ）。一方、トランジスタＴＲ１はオン状態であり、
出力部ａの電位は−Ｖｃｃである（図３ａ）。ここで、
ｄ点の電位は−Ｖｃｃ＋Ｖｆである（図3ｄ）。ｃ点の
電位は、コンデンサＣ１が第１の電流Ｉ１によって充電
されることにより、−３Ｖｃｃ＋Ｖｆから−Ｖｃｃ+Ｖ
ｆまで上昇する（図３ｃ）。
【００２５】期間Ｔ４において、ｃ点の電位が−Ｖｃｃ
＋Ｖｆとなり、トランジスタＴＲ２のベース・エミッタ
間電圧がベース・エミッタ間を順バイアスする電圧Ｖｆ
に達するので、トランジスタＴＲ２がオン状態に反転す
る。そのため、出力部ｂの電位は−Ｖｃｃとなる。トラ
ンジスタＴＲ２が反転する直前にコンデンサＣ２の両端
は２Ｖｃｃ−Ｖｆの電圧が充電されており、反転直後も
コンデンサＣ２の間の電位差（２Ｖｃｃ−Ｖｆ）を保持
したまま、出力部ｂの電位が−Ｖｃｃになることによ
り、ｄ点の電位が−３Ｖｃｃ＋Ｖｆまで低下する（図３
ｄ）。そのため、トランジスタＴＲ１のベース・エミッ
タ間が逆バイアスとなり、ＴＲ１がオフ状態となる。従
って、出力部ａの電位が＋Ｖｃｃとなる（図３ａ）。
＋Ｖｆとなり、トランジスタＴＲ２のベース・エミッタ
間電圧がベース・エミッタ間を順バイアスする電圧Ｖｆ
に達するので、トランジスタＴＲ２がオン状態に反転す
る。そのため、出力部ｂの電位は−Ｖｃｃとなる。トラ
ンジスタＴＲ２が反転する直前にコンデンサＣ２の両端
は２Ｖｃｃ−Ｖｆの電圧が充電されており、反転直後も
コンデンサＣ２の間の電位差（２Ｖｃｃ−Ｖｆ）を保持
したまま、出力部ｂの電位が−Ｖｃｃになることによ
り、ｄ点の電位が−３Ｖｃｃ＋Ｖｆまで低下する（図３
ｄ）。そのため、トランジスタＴＲ１のベース・エミッ
タ間が逆バイアスとなり、ＴＲ１がオフ状態となる。従
って、出力部ａの電位が＋Ｖｃｃとなる（図３ａ）。
【００２６】ここで、トランジスタＴＲ２がオン状態と
なり、出力部ｂの電位が−Ｖｃｃとなることにより、ト
ランジスタＴＲ５のベース・エミッタ間電圧が２Ｖｃｃ
となる。従って、ベース・エミッタ間を順バイアスする
電圧Ｖｆ以上となるので、トランジスタＴＲ５がオン状
態となる。トランジスタＴＲ５がオン状態となることに
より、出力部ａはトランジスタＴＲ５を介して第１の電
源＋Ｖｃｃと導通する。従って、出力部ａは抵抗を介さ
ずに第１の電源＋Ｖｃｃと接続された状態となるので、
出力部ａの電位をきわめて瞬時に＋Ｖｃｃにすることが
でき、パルスの立ち上りをきわめて急峻にすることがで
きる（図３ａ）。一方、トランジスタＴＲ１がオフ状態
となり、出力部ａの電位が＋Ｖｃｃとなるので、トラン
ジスタＴＲ６のベース・エミッタ間電圧は順バイアスさ
れる電圧Ｖｆに達することなく、トランジスタＴＲ６は
オフ状態となる。従って、トランジスタＴＲ２およびＴ
Ｒ６が同時にオン状態とはならないので、第１の電源＋
Ｖｃｃから第２の電源−Ｖｃｃへの貫通電流によりトラ
ンジスタが破損することを防止できる。
なり、出力部ｂの電位が−Ｖｃｃとなることにより、ト
ランジスタＴＲ５のベース・エミッタ間電圧が２Ｖｃｃ
となる。従って、ベース・エミッタ間を順バイアスする
電圧Ｖｆ以上となるので、トランジスタＴＲ５がオン状
態となる。トランジスタＴＲ５がオン状態となることに
より、出力部ａはトランジスタＴＲ５を介して第１の電
源＋Ｖｃｃと導通する。従って、出力部ａは抵抗を介さ
ずに第１の電源＋Ｖｃｃと接続された状態となるので、
出力部ａの電位をきわめて瞬時に＋Ｖｃｃにすることが
でき、パルスの立ち上りをきわめて急峻にすることがで
きる（図３ａ）。一方、トランジスタＴＲ１がオフ状態
となり、出力部ａの電位が＋Ｖｃｃとなるので、トラン
ジスタＴＲ６のベース・エミッタ間電圧は順バイアスさ
れる電圧Ｖｆに達することなく、トランジスタＴＲ６は
オフ状態となる。従って、トランジスタＴＲ２およびＴ
Ｒ６が同時にオン状態とはならないので、第１の電源＋
Ｖｃｃから第２の電源−Ｖｃｃへの貫通電流によりトラ
ンジスタが破損することを防止できる。
【００２７】図４ａは、図１のパルス幅変調回路１につ
いて、出力部ａから出力されるパルスを測定した結果を
示す。図４ｂは、図６に示す従来のパルス幅変調回路６
１について、出力部ａから出力されるパルスを測定した
結果を示す。各々において、横軸は時間を、縦軸は電圧
値を表している。図４に示すとおり、本発明のパルス幅
変調回路１によれば、パルスの立ち上りをきわめて急峻
にすることができる。
いて、出力部ａから出力されるパルスを測定した結果を
示す。図４ｂは、図６に示す従来のパルス幅変調回路６
１について、出力部ａから出力されるパルスを測定した
結果を示す。各々において、横軸は時間を、縦軸は電圧
値を表している。図４に示すとおり、本発明のパルス幅
変調回路１によれば、パルスの立ち上りをきわめて急峻
にすることができる。
【００２８】以上、本発明の好ましい実施形態によるパ
ルス幅変調回路について説明したが、本発明はこれらの
実施形態には限定されない。例えば、図５に示すとお
り、図８に示す従来のパルス幅変調回路８１に、第１の
短絡手段５４および第２の短絡手段５５を備えることに
よって、パルスの立ち下りを急峻にすることができる。
この場合、第１の電源が−Ｖｃｃ、第２の電源が＋Ｖｃ
ｃにそれぞれ対応する。
ルス幅変調回路について説明したが、本発明はこれらの
実施形態には限定されない。例えば、図５に示すとお
り、図８に示す従来のパルス幅変調回路８１に、第１の
短絡手段５４および第２の短絡手段５５を備えることに
よって、パルスの立ち下りを急峻にすることができる。
この場合、第１の電源が−Ｖｃｃ、第２の電源が＋Ｖｃ
ｃにそれぞれ対応する。
【００２９】
【発明の効果】本発明のパルス幅変調回路は、第１の短
絡手段および第２の短絡手段を備えるので、出力パルス
の立ち上りもしくは立ち下りをきわめて急峻にすること
ができる。
絡手段および第２の短絡手段を備えるので、出力パルス
の立ち上りもしくは立ち下りをきわめて急峻にすること
ができる。
【図１】本発明の好ましい実施形態によるパルス幅変調
回路を示す概略回路図である。
回路を示す概略回路図である。
【図２】定電流回路の実施例を示す回路図である。
【図３】本発明の好ましい実施形態によるパルス幅変調
回路の動作を説明する波形図である。
回路の動作を説明する波形図である。
【図４】ａは本発明のパルス幅変調回路のシミュレーシ
ョン結果を、ｂは従来のパルス幅変調回路のシミュレー
ション結果を示す図である。
ョン結果を、ｂは従来のパルス幅変調回路のシミュレー
ション結果を示す図である。
【図５】本発明の別の実施形態によるパルス幅変調回路
を示す回路図である。
を示す回路図である。
【図６】従来のパルス幅変調回路を示す回路図である。
【図７】従来のパルス幅変調回路の動作を説明する波形
図である。
図である。
【図８】従来の別のパルス幅変調回路を示す回路図であ
る。
る。
【図９】従来の別のパルス幅変調回路の動作を示す波形
図である。
図である。
１ パルス幅変調回路
２ パルス発生手段
３ パルス変調手段
４ 第１の短絡手段
５ 第２の短絡手段
６ 第１のスイッチ素子
７ 第２のスイッチ素子
９ 第３のスイッチ素子
１０ 第４のスイッチ素子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年１２月１９日（２００２．１２．
１９）
１９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 半田 仁孝
大阪府寝屋川市日新町２番１号 オンキヨ
ー株式会社内
(72)発明者 檜座 秀一
大阪府寝屋川市日新町２番１号 オンキヨ
ー株式会社内
Claims (4)
- 【請求項１】第１の電源が与えられ、一定電流から分配
された第１の電流と第２の電流とにより電荷が充電され
て、スイッチ素子がオンオフすることにより、第１の出
力部からパルスを発生させるパルス発生手段と、 入力信号に基づいて、該第１の電流と該第２の電流との
分配比を制御して、電荷の充電を制御することにより、
充電時間に応じて出力パルスのパルス幅を変化させるパ
ルス変調手段と、 該第１の出力部から出力されるパルスが該第１の電源電
圧に反転する際に、該第１の出力部と該第１の電源とを
短絡させる第１の短絡手段とを備える、パルス幅変調回
路。 - 【請求項２】前記パルス発生手段が、前記第１の電流と
前記第２の電流とにより電荷が充電されて、スイッチ素
子がオンオフすることにより、パルスを出力する第２の
出力部をさらに有し、 該第２の出力部から出力されるパルスが該第１の電源電
圧に反転する際に、該第２の出力部と前記第１の電源と
を短絡させる第２の短絡手段をさらに備える、請求項１
に記載のパルス幅変調回路。 - 【請求項３】前記パルス発生手段が、前記第１の出力部
に接続されている第１のスイッチ素子と、前記第２の出
力部に接続されている第２のスイッチ素子とを有し、 前記第１の短絡手段が、該第１の出力部と前記第１の電
源との間に第３のスイッチ素子を有し、該第３のスイッ
チ素子がオン状態となることにより、該第１の出力部と
該第１の電源とを短絡させ、 前記第２の短絡手段が、該第２の出力部と前記第１の電
源との間に第４のスイッチ素子を有し、該第４のスイッ
チ素子がオン状態となることにより、該第２の出力部と
該第２の電源とを短絡させる、請求項２に記載のパルス
幅変調回路。 - 【請求項４】前記第２のスイッチ素子がオン状態となる
ことにより、前記第３のスイッチ素子がオン状態とな
り、該第２のスイッチ素子がオフ状態となることによ
り、該第３のスイッチ素子がオフ状態となり、 前記第１のスイッチ素子がオン状態となることにより、
前記第４のスイッチ素子がオン状態となり、該第１のス
イッチ素子がオフ状態となることにより、該第４のスイ
ッチ素子がオフ状態となる、請求項３に記載のパルス幅
変調回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045594A JP3591519B2 (ja) | 2002-02-22 | 2002-02-22 | パルス幅変調回路 |
| US10/368,695 US6765449B2 (en) | 2002-02-22 | 2003-02-19 | Pulse width modulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045594A JP3591519B2 (ja) | 2002-02-22 | 2002-02-22 | パルス幅変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249846A true JP2003249846A (ja) | 2003-09-05 |
| JP3591519B2 JP3591519B2 (ja) | 2004-11-24 |
Family
ID=27750586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002045594A Expired - Fee Related JP3591519B2 (ja) | 2002-02-22 | 2002-02-22 | パルス幅変調回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6765449B2 (ja) |
| JP (1) | JP3591519B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012244201A (ja) * | 2011-05-16 | 2012-12-10 | Onkyo Corp | スイッチングアンプ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS566648B2 (ja) | 1972-12-23 | 1981-02-13 | ||
| JPH02125302A (ja) * | 1988-07-22 | 1990-05-14 | Matsushita Electric Ind Co Ltd | パルス幅変調方式及びその方式による駆動方法 |
-
2002
- 2002-02-22 JP JP2002045594A patent/JP3591519B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-19 US US10/368,695 patent/US6765449B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012244201A (ja) * | 2011-05-16 | 2012-12-10 | Onkyo Corp | スイッチングアンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030160661A1 (en) | 2003-08-28 |
| US6765449B2 (en) | 2004-07-20 |
| JP3591519B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0821746B2 (ja) | 半導体レ−ザ駆動回路 | |
| JP3111619B2 (ja) | 比較器の入力信号処理装置 | |
| JP3591519B2 (ja) | パルス幅変調回路 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JP2002344297A (ja) | 電気負荷の駆動装置 | |
| US3946253A (en) | Pulse train generator | |
| JP3350404B2 (ja) | 発光ダイオード駆動回路 | |
| US6157268A (en) | Voltage controlled emitter coupled multivibrator circuit | |
| JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
| JPH08129020A (ja) | 走行センサ | |
| JP2738024B2 (ja) | 負帰還差動増幅回路 | |
| JPH0897688A (ja) | 三角波信号のクランプ回路 | |
| JP2840073B2 (ja) | 直流定電流定電圧電源装置 | |
| JP2587677Y2 (ja) | 波形整形回路 | |
| JP2555107B2 (ja) | 波形整形回路 | |
| JPS5915525B2 (ja) | 単安定マルチバイブレ−タ | |
| JP2549674Y2 (ja) | Ａｆｔ回路 | |
| JPH0342746Y2 (ja) | ||
| JPH07131488A (ja) | 発光素子駆動回路 | |
| JPH05136662A (ja) | パルス供給回路 | |
| JPH0535622Y2 (ja) | ||
| JP2959485B2 (ja) | 発光素子駆動回路 | |
| JPS5840414Y2 (ja) | 初期セツトパルス発生回路 | |
| JPS6151148B2 (ja) | ||
| JPH0918297A (ja) | ヒステリシス付きコンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |