JP2003258017A - バンプ電極形成方法 - Google Patents

バンプ電極形成方法

Info

Publication number
JP2003258017A
JP2003258017A JP2002060418A JP2002060418A JP2003258017A JP 2003258017 A JP2003258017 A JP 2003258017A JP 2002060418 A JP2002060418 A JP 2002060418A JP 2002060418 A JP2002060418 A JP 2002060418A JP 2003258017 A JP2003258017 A JP 2003258017A
Authority
JP
Japan
Prior art keywords
metal layer
melting point
semiconductor element
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002060418A
Other languages
English (en)
Inventor
Nobuaki Takahashi
信明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002060418A priority Critical patent/JP2003258017A/ja
Publication of JP2003258017A publication Critical patent/JP2003258017A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 不良な半導体素子の製造を抑制するバンプ電
極形成方法を提供する。 【解決手段】 所定の基板1上に形成された凹部2にバ
ンプ電極8となる埋込金属層5を充填して、この埋込金
属層5を所定の半導体素子6に加熱圧着して転写するこ
とによりバンプ電極8を形成する方法にて、基板1上の
凹部2と埋込金属層5との間に、当該埋込金属層5より
も融点の低い第1の低融点金属層4を形成すると共に、
当該第1の低融点金属層4の融点よりも高い温度にて、
埋込金属層5を半導体素子6に転写する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バンプ電極形成方
法にかかり、特に、基板上の凹部に埋め込まれたバンプ
電極を半導体素子に転写させることにより形成するバン
プ電極形成方法に関する。
【0002】
【従来の技術】従来より用いられる半導体素子にバンプ
電極(突起電極)を形成する方法が、特開昭58−48
445号公報に開示されている。かかる技術を、図3を
参照して説明する。図3は、従来例におけるバンプ電極
形成方法の手順を説明する説明図である。
【0003】まず、図3(a)に示すように、Si(シ
リコン)基板10に異方性エッチングにより微小な逆ピ
ラミッド形状のピット11を形成する。このピット(凹
部)11は、基板10上に複数形成されていて、半導体
素子14の電極形成箇所に対応した位置に形成されてい
る。
【0004】続いて、図3(b)に示すように、基板1
0の全面に金属膜12を形成し、当該金属膜12を介し
て、ピット11部にバンプ電極となるAu(金)をメッ
キで埋め込む(図3(c)参照)。
【0005】続いて、図3(d)に示しように、半導体
素子(フィルムキャリア)のSn(すず)メッキ銅リー
ド14の先端に、ピット11部を位置合わせして熱圧着
する。すると、リード14の先端部にAu−Sn合金が
でき、Au突起電極(バンプ電極)13が形成される。
その後、半導体素子14を基板10から離間させると、
バンプ電極13がフィルムキャリアのリード側に結合す
る。
【0006】このとき、Snメッキ銅リード14の代わ
りにAuメッキリードを用いてもよい。かかる場合は、
Au−Au間で固相拡散接合がなされ、Au突起電極1
3が基板10をはなれ、フィルムキャリアのリード側に
つく。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来例におけるバンプ電極を形成する方法には、以下のよ
うな不都合があった。すなわち、ピット11に埋め込ま
れたAu突起電極13がSnまたはAuメッキリード1
4に正常に転写できない場合や、半導体チップの電極パ
ッド15にパッド15にクラックが発生したり、デバイ
ス特性に悪影響を及ぼす、という問題が生じる。
【0008】具体的には、まず、ピット11に埋め込ん
だAu突起電極13をリードに転写する際に、リード側
のSnメッキ15とAu突起電極13がSn溶融でAu
−Sn合金を作ることにより接合することにより、当該
Au突起電極13はリード14に転写され、基板から離
れる。しかし、このとき、ピット11に埋め込まれたA
u突起電極13とSi基板10のピット11との密着力
は強いため、Au突起電極13が基板を離れる前に、S
nメッキ銅リード14とAu突起電極13間で破壊が生
じる可能性がある。すなわち、リード14を基板10か
ら引き離す際に、Au突起電極13がピット11に吸着
することにより、リード自体が変形して損傷が生じた
り、あるいは、電極自体の損傷が生じる可能性があり、
正常にバンプ電極を形成できないという不都合が生じ
る。
【0009】また、リード側がSnではなくAuメッキ
となっている場合は、溶融による合金形成は無いので、
熱圧着による固相拡散により、リード14のAuメッキ
15とピット11のAu突起電極13を接合させる必要
がある。この接合力がAu突起電極13とSi基板10
のピット11との密着力よりも強くするためには、半導
体素子を基板に対して加圧する時に、大きな加圧力が必
要となる。この場合、リード14に過度なストレスが加
わり、当該リード14や電極13の破損等の不良が発生
する可能性がある。特に、半導体チップの電極パッド1
5にクラックが生じたり、デバイス特性に悪影響を及ぼ
すことが考えられる。
【0010】
【発明の目的】本発明は、上記従来例の有する不都合を
改善し、特に、不良な半導体素子の製造を抑制するバン
プ電極形成方法を提供することをその目的とする。
【0011】
【課題を解決するための手段】そこで、本発明では、所
定の基板上に形成された凹部にバンプ電極となる埋込金
属層を充填して、この埋込金属層を所定の半導体素子に
加熱圧着して転写することによりバンプ電極を形成する
方法にて、基板上の凹部と埋込金属層との間に、当該埋
込金属層よりも融点の低い第1の低融点金属層を形成す
ると共に、当該第1の低融点金属層の融点よりも高い温
度にて、埋込金属層を半導体素子に転写する、という構
成を採っている(請求項1)。
【0012】具体的には、所定の基板上にバンプ電極と
なる埋込金属層を充填する凹部を形成すると共にこの凹
部内及び基板上を覆う金属層を形成する金属層形成工程
と、金属層を介して凹部内に埋込金属層を充填するバン
プ電極充填工程と、所定の半導体素子を基板に加熱圧着
して当該半導体素子に埋込金属層を接合して半導体素子
を基板から離間させる電極接合工程と、を備えている。
そして、金属層形成工程とバンプ電極充填工程との間
に、凹部内の金属層の上部に当該金属層及び埋込金属層
よりも融点の低い第1の低融点金属層を積層する低融点
金属層積層工程を備えると共に、電極接合工程は、第1
の低融点金属層の融点より高い温度下にて半導体素子を
基板から離間させる工程である、という構成を採ってい
る(請求項2)。
【0013】このような構成にすることにより、まず、
基板上の凹部に、バンプ電極となる埋込金属層が、当該
埋込金属層よりも融点の低い第1の低融点金属層を介し
て充填される。そして、埋込金属層の半導体素子への転
写が、第1の低融点金属層の融点よりも高い温度下にて
行われるため、第1の低融点金属層が溶融された状態で
半導体素子と基板との引き離しが行われる。従って、こ
のとき、埋込金属層と半導体素子との結合力に対して、
当該埋込金属層と凹部との密着力が低い状態となるた
め、低い加重にて半導体素子を基板に圧着してもバンプ
電極を結合させることができる。また、半導体素子を基
板から引き離すときに埋込金属層が基板に吸着すること
が抑制されるため、このときに半導体素子等の損傷を抑
制することができ、製品の信頼性、及び、歩留まりの向
上を図ることができる。
【0014】そして、上記の場合に、電極接合工程で
は、第1の低融点金属層の融点より高い温度下にて半導
体素子を基板に加熱圧着すると共に、第1の低融点金属
層と埋込金属層との合金の融点よりも高い温度下にて半
導体素子を基板から離間させるようにしてもよい(請求
項3)。
【0015】これにより、埋込金属層と第1の低融点金
属層とが溶融して、これらの合金が形成された状態にて
電極接合工程が実行されても、かかる合金の融点よりも
高い温度にて半導体素子を基板から引き離すため、上記
同様にバンプ電極が凹部内に吸着することが抑制され、
当該バンプ電極を容易に転写することができる。
【0016】また、本発明では、従来例におけるバンプ
電極形成方法に対して、電極接合工程の前に、半導体素
子の埋込金属層を接合する箇所に当該埋込金属層よりも
融点の低い第2の低融点金属層を形成する低融点金属層
形成工程を備え、電極接合工程は、第2の低融点金属層
の融点より高い温度下にて半導体素子を基板に加熱圧着
すると共に、当該第2の低融点金属層の融点よりも低い
温度下にて半導体素子を基板から離間させる工程であ
る、という構成をも採っている(請求項4)。
【0017】このような構成にすることにより、まず、
半導体素子の電極形成箇所に備えた第2の低融点金属層
が溶融した状態にて、基板に圧着する。そして、第2の
低融点金属層が凝固する温度にすることで、半導体素子
と埋込金属層との結合力が向上する。かかる状態で、半
導体素子を基板から引き離すことでバンプ電極を容易に
転写することができ、当該バンプ電極が基板に吸着する
ことによる半導体素子の損傷などの抑制を図ることがで
きる。
【0018】そして、上記電極接合工程は、第2の低融
点金属層の融点より高い温度下にて半導体素子を基板に
加熱圧着すると共に、当該第2の低融点金属層と埋込金
属層との合金の融点よりも低い温度下にて半導体素子を
基板から離間させる工程であってもよい(請求項5)。
【0019】これにより、埋込金属層と第2の低融点金
属層とが溶融して、これらの合金が形成された状態にて
電極接合工程が実行されても、かかる合金の融点よりも
低い温度に設定することでバンプ電極が確実に半導体素
子に結合した状態となる。そして、かかる状態にて半導
体素子を基板から引き離すことで、上記同様にバンプ電
極を容易に転写することができる。
【0020】さらに、本発明では、従来のバンプ電極形
成方法に対して、金属層形成工程とバンプ電極充填工程
との間に、凹部内の金属層の上部に当該金属層及び埋込
金属層よりも融点の低い第1の低融点金属層を積層する
低融点金属層積層工程を備えると共に、電極接合工程の
前に、半導体素子の埋込金属層を結合する箇所に埋込金
属層よりも融点が低く第1の低融点金属層の融点よりも
融点の高い第2の低融点金属層を形成する低融点金属層
形成工程を備え、電極接合工程は、第2の低融点金属層
の融点より高い温度下にて半導体素子を基板に加熱圧着
すると共に、第1の低融点金属層の融点と第2の低融点
金属層の融点との間の温度下にて半導体素子を基板から
離間させる工程である、という構成も採っている(請求
項6)。
【0021】このような構成にすることにより、第2の
低融点金属層が溶融した状態にて半導体素子にバンプ電
極を加熱圧着し、当該半導体素子を基板から引き上げる
ときには第2の低融点金属層が凝固するため、確実にバ
ンプ電極を半導体素子に結合させることができる。ま
た、引き上げ時に第1の低融点金属層が溶融した状態と
なっているので、バンプ電極が基板の凹部に吸着される
ことが抑制され、容易に転写することができる。従っ
て、より半導体素子の損傷等を抑制することができる。
【0022】そして、上記電極接合工程では、第1の低
融点金属層及び第2の低融点金属層の融点より高い温度
下にて半導体素子を基板に加熱圧着すると共に,埋込金
属層と第1の低融点金属層との合金の融点と、埋込金属
層と第2の低融点金属層との合金の融点と、の間の温度
下にて半導体素子を基板から離間させてもよい(請求項
7)。
【0023】これにより、上述したように、埋込金属層
が溶融して、第1の、あるいは、第2の低融点金属層と
合金化した場合であっても、上記請求項6記載の発明と
同様に、半導体素子にバンプ電極を容易に転写すること
ができる。
【0024】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態を、図1を参照して説明する。図1
は、第1の実施形態におけるバンプ電極形成方法の手順
を示す説明図である。そして、図1(a)〜(f)は、
各工程の様子を示す断面図である。
【0025】第1の実施形態におけるバンプ電極形成方
法は、基本的には、上述した従来例における方法と同一
である。すなわち、所定の基板1上にバンプ電極8とな
る埋込金属層5を充填する凹部2を形成すると共にこの
凹部2内及び基板1上を覆う金属層3を形成する金属層
形成工程(図1(a)、(b))と、金属層3を介して
凹部2内に埋込金属層5を充填するバンプ電極充填工程
(図1(d))と、所定の半導体素子6を基板1に加熱
圧着して当該半導体素子6に埋込金属層5を接合して半
導体素子6を基板1から離間させる電極接合工程(図1
(e)、(f))と、を備えている。
【0026】そして、本実施形態では、さらに、上記金
属層形成工程(図1(b))とバンプ電極充填工程(図
1(d))との間に、凹部2内の金属層3の上部に当該
金属層3及び埋込金属層5よりも融点の低い第1の低融
点金属層4を積層する低融点金属層積層工程(図1
(c))を備えている。また、上記電極接合工程(図1
(f))は、第1の低融点金属層の融点より高い温度下
にて半導体素子を基板から離間させる工程である。以
下、これを詳述する。
【0027】金属層形成工程では、図1(a)に示すよ
うに、まず、Si製基板1に異方性エッチングにより微
小な逆ピラミッド形状のピット(凹部)2を形成し、S
iテンプレート1とする。そして、図1(b)に示すよ
うに、Siテンプレート1の全面に、Cuスパッタ等で
電解メッキ用のメッキ給電層(金属層)3を形成する。
ここで、メッキ給電層3は、Cuの他、AuやTi等で
も良く、スパッタ以外でも蒸着法メッキ法等で形成して
も良い。
【0028】続いて、低融点金属層積層工程では、図1
(c)のように、ピット2の部分にSn、In(インジ
ウム)等の第1の低融点金属層4を積層する。すなわ
ち、ピット2内のメッキ給電層3の上部に塗布するよう
に第1の低融点金属層4を形成する。このとき、第1の
低融点金属層4は、バンプ電極8となる埋込金属層5よ
りも低い融点を有する金属である。但し、その温度はい
かなる値であってもよいが、埋込金属層5の融点とは離
れていれば離れているほど望ましい。このようにする
と、後述する電極接合工程時に温度設定が容易になる。
すなわち、第1の低融点金属層4のみが溶融する温度に
設定することが容易となる。
【0029】続いて、バンプ電極充填工程では、図1
(d)に示すように、ピット2にバンプ電極8となる埋
込電極層5を充填するが、例えば、Auの電解メッキに
よりAu埋込層5とする。但し、埋込金属層5は、かか
る材料に限定されず、Ti、Ptなど他の材料でもよ
い。そして、この埋込金属層5は、電極として半導体チ
ップ6に転写されるため、電気伝導率の高い材料である
ことが望ましい。また、埋込金属層5の形成方法は、例
えば、無電解メッキや蒸着法にて形成さえるが、特に方
法は問わない。
【0030】続いて、電極接合工程では、図1(e)に
示すように、半導体チップ6にあらかじめ形成されたA
l、Au等から成る電極パッド7を、ピット2の位置に
合わせて、当該半導体チップ6を配置する。そして、か
かる状態にてAu埋込層5と電極パッド7とを熱圧着に
より接合する。このとき、超音波振動エネルギーを付加
させればより効果的である。
【0031】続いて、図1(f)に示すように、第1の
低融点金属層4を溶融させ、溶融している間に半導体チ
ップ6を上昇させることにより、Au埋込層5を電極パ
ッド7に転写させる。すると、ピラミッド形状のAuバ
ンプ電極8が半導体チップ6に形成される。
【0032】そして、上述したように、通常はSiテン
プレート1に埋め込んだAu埋込層5を半導体チップ6
の電極パッド7に転写する際に、Au埋込層5と電極パ
ッド7を接合してピット2から離脱させる必要があるた
め、加熱と加圧を行う。このとき、正常に転写するため
には、Au埋込層5とピット2との密着力よりも、Au
埋込層5と電極パッド7との接合力の方をより大きくし
なければならないため、特に大きな加圧力を必要とす
る。
【0033】しかし、本実施形態のように、第1の低融
点金属4を溶融した状態にてAu埋込層5の転写を行っ
ているため、このときのAu埋込層5とピット2との密
着力は、Au埋込層5と半導体チップ6との結合力に対
して非常に低い状態となっている。従って、半導体チッ
プ6を基板1から引き離すときにAu埋込層5がピット
2に吸着することが抑制されるため、当該吸着により半
導体チップ6が変形等することによるクラックなどの発
生を抑制することができる。また、Au埋込層5とピッ
ト2との密着力が低い状態であることから、Au埋込層
5と半導体チップ6との結合力も従来に比べて低くても
良好な転写が可能となる。従って、半導体チップ6を低
い加重にて基板1に圧着しても、バンプ電極8を結合さ
せることができる。
【0034】このようなことから、半導体チップ6が多
ピンの場合でも低加重、低ストレスでバンプ形成プロセ
スを行うことができ、チップ6へのダメージを抑制する
ことができる。その結果、信頼性の高いチップ6を製造
することができ、歩留まりの向上を図ることができる。
【0035】ちなみに、上記の場合に、電極接合工程で
は、第1の低融点金属層4の融点より高い温度下にて半
導体素子6を基板に加熱圧着すると共に、第1の低融点
金属層4と埋込金属層5との合金の融点よりも高い温度
下にて半導体素子6を基板1から離間させるようにして
もよい。
【0036】これにより、埋込金属層5と第1の低融点
金属層4とが溶融する温度にて加熱圧着が行われ、これ
らの合金が形成されても、かかる合金の融点よりも高い
温度にて半導体素子6を基板1から引き離しを実行する
ことで、上記同様に埋込金属層5が凹部2内に吸着する
ことが抑制され、バンプ電極8を容易に転写することが
できる。
【0037】(第2の実施形態)以下、本発明の第2の
実施形態を、図2を参照して説明する。図2は、第2の
実施形態におけるバンプ電極形成方法の手順を示す説明
図である。そして、図2(a)〜(f)は、各工程の様
子を示す断面図である。
【0038】第2の実施形態におけるバンプ電極形成方
法は、上述した第1の実施形態と同様における方法とほ
ぼ同一である。すなわち、所定の基板1上にバンプ電極
8となる埋込金属層5を充填する凹部2を形成すると共
にこの凹部2内及び基板1上を覆う金属層3を形成する
金属層形成工程(図2(a)、(b))と、凹部2内の
金属層3の上部に当該金属層3及び埋込金属層5よりも
融点の低い第1の低融点金属層4を積層する低融点金属
層積層工程(図1(c))と、金属層3を介して凹部2
内に埋込金属層5を充填するバンプ電極充填工程(図2
(d))と、所定の半導体素子6を基板1に加熱圧着し
て当該半導体素子6に埋込金属層5を接合して半導体素
子6を基板1から離間させる電極接合工程(図2
(e)、(f))と、を備えている。
【0039】そして、本実施形態では、さらに、電極接
合工程(図2(e)、(f))の前に、半導体素子6の
埋込金属層5を結合する箇所に当該埋込金属層5の融点
よりも融点が低く第1の低融点金属層4よりも融点の高
い第2の低融点金属層9を形成する低融点金属層形成工
程(図示せず)を備え、電極接合工程(図2(e)、
(f)は、第2の低融点金属層9の融点より高い温度下
にて半導体素子6を基板1に加熱圧着すると共に、第1
の低融点金属層4の融点と第2の低融点金属層9の融点
との間の温度下にて半導体素子6を基板1から離間させ
る工程である。以下、これを詳述する。
【0040】金属層形成工程では、図2(a)に示すよ
うに、まず、Si製基板1に異方性エッチングにより微
小な逆ピラミッド形状のピット(凹部)2を形成し、S
iテンプレート1とする。そして、図2(b)に示すよ
うに、Siテンプレート1の全面に、Cuスパッタ等で
電解メッキ用のメッキ給電層(金属層)3を形成する。
続いて、低融点金属層積層工程では、図2(c)のよう
に、ピット2の部分にSn、In(インジウム)等の第
1の低融点金属層4を積層する。このとき、第1の低融
点金属層4は、バンプ電極8となる埋込金属層5よりも
低い融点を有する金属である。続いて、バンプ電極充填
工程では、図2(d)に示すように、ピット2にバンプ
電極8となる埋込電極層5を充填するが、例えば、Au
の電解メッキによりAu埋込層5とする。
【0041】続いて、次の工程に進む前のいずれかのと
きに、低融点金属層形成工程(図示せず)が実行され
る。この低融点金属層形成工程では、図2(e)に示す
ように、半導体チップ6の電極パッド7のバンプ電極8
を結合する箇所に、第2の低金属金属層9を塗布などす
ることにより設ける。この第2の低融点金属層9は、S
nなどの材料から成り、この融点は上記第1の低融点金
属層4の融点よりも高く、埋込金属層5の融点よりも低
い。従って、次の電極接合工程に進むときには、すでに
半導体チップ6の電極パッド7の面には、第2の低融点
金属層9が形成されている。
【0042】続いて、電極接合工程では、図2(e)に
示すように、半導体チップ6にあらかじめ形成されたA
l、Au等から成る電極パッド7を、ピット2の位置に
合わせて、当該半導体チップ6を配置する。そして、か
かる状態にてAu埋込層5と電極パッド7とを熱圧着に
より接合する。このとき、第2の低融点金属層9が溶融
する程度の温度にて圧着する。その後、温度を下げ、第
2の低融点金属層9が凝固しつつ、第1の低融点金属層
4は溶融した状態となる温度に設定する。すなわち、第
2の低融点金属層9と第1の低融点金属層4とのそれぞ
れの融点の間の温度、あるいは、埋込金属層5と第1の
低融点金属層4との合金の融点と、埋込金属層4と第2
の低融点金属層9との合金の融点と、の間の温度に設定
する。そして、かかる温度下にて、半導体チップ6を基
板1から離間させ、バンプ電極8を転写させる(図2
(f)参照)。
【0043】これにより、例えば、Snである第2の低
融点金属層9が溶融して接着効果を有すると共に、これ
が凝固することで埋込金属層5と電極パッド7とを高結
合力にて確実に固着することができる。あるいは、第2
の低融点金属層9自体と、Au埋込層5とがAu−Sn
合金を形成させることで、半導体チップ6にバンプ電極
8が結合することとなる。一方で、第1の低融点金属層
4、あるいは、第1の低融点金属層4と埋込金属層5と
の合金は未だ溶融した状態であるため、図1(f)に示
すように、半導体チップ6を上昇させることにより、A
u埋込層5を電極パッド7に容易に転写させることがで
きる。
【0044】ここで、第2の低融点金属層9の融点が、
第1の低融点金属層4の融点よりも高ければ、第1の低
融点金属層4と第2の低融点金属層9の融点の差は特に
問わない。また、第2の低融点金属層9の溶融、凝固後
に、Au埋込層5と第2の低融点金属層9との合金が形
成される場合には、この合金の融点が、第1の低融点金
属層4を含む合金よりも高ければ、上記同様に、第1の
低融点金属層4と第2の低融点金属層9の融点の差は特
に問わない。また、第1の低融点金属層4は埋込金属層
5よりも低い融点を有する金属であれば良い。
【0045】このようにすることにより、半導体チップ
6の電極パッド7と、埋込金属層5との間に、比較的融
点の低い第2の低融点金属層を介挿して、この低融点金
属層9を溶解、凝固させることで、当該低融点金属層9
により電極パッド7に埋込金属層5が強く結合する。従
って、本実施形態では第1の低融点金属層4があるが、
これがない場合であっても、バンプ電極8を容易に電極
パッド7に転写することができる。
【0046】すなわち、従来例では、Siテンプレート
1に埋め込んだAu埋込層5を半導体チップ6の電極パ
ッド7に転写する際に、Au埋込層5と電極パッド7を
接合しピット2から離脱させる必要があるため、加熱と
加圧を行う。このとき、正常に転写させるためには、A
u埋込層5とピット2との密着力よりも、Au埋込層5
と電極パッド7との接合力の方をより大きくしなければ
ならないため、特に大きな加圧力を必要とする。ところ
が、本発明の実施例の場合は、第1の低融点金属層4の
融点よりも第2の低融点金属層9の融点が高いため、あ
るいは、Au埋込層5と第1の低融点金属4とが作る合
金の融点よりもAu埋込層5と第2の低融点金属層9と
が作る合金の融点の方が高いので、Au埋込層5と基板
1と間の低融点金属層4が溶融した状態で、第2の低融
点金属層9凝固する状態を作り出すことができ、低加重
で容易にAu埋込層5を電極パッド7に転写することが
できる。
【0047】従って、半導体チップ6が多ピンの場合で
も低加重、低ストレスでバンプ電極を形成するプロセス
を実行することができ、チップへのダメージを最小限に
よく制することができる。このため、不良チップの発生
を抑制することができ、歩留まりが向上し、製品の生産
性の向上を図ることができる。
【0048】
【発明の効果】本発明は、以上のように構成され機能す
るので、これによると、基板上の凹部に、バンプ電極と
なる埋込金属層が当該埋込金属層よりも融点の低い第1
の低融点金属層を介して充填され、そして、埋込金属層
の半導体素子への転写が、第1の低融点金属層の融点よ
りも高い温度下にて行われるため、第1の低融点金属層
が溶融された状態となり、このとき、埋込金属層と半導
体素子との結合力に対して、当該埋込金属層と凹部との
密着力が低い状態となるため、低い加重にて半導体素子
を基板に圧着してもバンプ電極を結合させることができ
ると共に、半導体素子を基板から引き離すときに埋込金
属層が基板に吸着することが抑制されるため、このとき
に半導体素子等の損傷を抑制することができ、製品の信
頼性、及び、歩留まりの向上を図ることができる、とい
う従来にない優れた効果を有する。
【0049】また、半導体素子の埋込金属層を接合する
箇所に当該埋込金属層よりも融点の低い第2の低融点金
属層を備え、第2の低融点金属層の融点より高い温度下
にて当該第2の低融点金属層が溶融した状態にて半導体
素子を基板に加熱圧着させ、その後、第2の低融点金属
層の融点よりも低い温度下にて当該第2の低融点金属層
が凝固させて半導体素子を基板から離間させてバンプ電
極を転写させるため、半導体素子と埋込金属層との結合
力が向上し、これにより、バンプ電極が基板に吸着する
ことによる半導体素子の損傷などの抑制を図ることがで
きる。
【0050】さらに、上記第2の低融点金属層は第1の
低融点金属層よりも高い融点を有し、これら2つの低融
点金属層を備えると共に、当該第2の低融点金属層の融
点より高い温度下にて半導体素子を基板に加熱圧着し
て、その後、第1の低融点金属層の融点と第2の低融点
金属層の融点との間の温度下にて半導体素子にバンプ電
極を転写させる場合には、上述したように、バンプ電極
と半導体素子との結合力が向上すると共に、バンプ電極
と基板との間の密着力を低減することができ、これによ
り、バンプ電極をより容易に半導体素子に転写すること
ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態におけるバンプ電極形
成方法の手順を示す説明図である。図1(a)〜(f)
は、各手順の様子を示す断面図である。
【図2】本発明の第2の実施形態におけるバンプ電極形
成方法の手順を示す説明図である。図2(a)〜(f)
は、各手順の様子を示す断面図である。
【図3】従来例におけるバンプ電極形成方法の手順を示
す説明図であり、図3(a)〜(e)は、各工程の様子
を示す断面図である。
【符号の説明】
1 基板(Siテンプレート) 2 凹部(ピット) 3 金属層(メッキ給電層) 4 第1の低融点金属層 5 埋込金属層(Au埋込層) 6 半導体素子(半導体チップ) 7 電極パッド 8 Auバンプ電極 9 第2の低融点電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 所定の基板上に形成された凹部にバンプ
    電極となる埋込金属層を充填して、この埋込金属層を所
    定の半導体素子に加熱圧着して転写するバンプ電極形成
    方法において、 前記基板上の凹部と前記埋込金属層との間に、当該埋込
    金属層よりも融点の低い第1の低融点金属層を形成する
    と共に、 当該第1の低融点金属層の融点よりも高い温度にて、前
    記埋込金属層を前記半導体素子に転写することを特徴と
    するバンプ電極形成方法。
  2. 【請求項2】 所定の基板上にバンプ電極となる埋込金
    属層を充填する凹部を形成すると共にこの凹部内及び基
    板上を覆う金属層を形成する金属層形成工程と、前記金
    属層を介して前記凹部内に前記埋込金属層を充填するバ
    ンプ電極充填工程と、所定の半導体素子を前記基板に加
    熱圧着して当該半導体素子に前記埋込金属層を接合して
    前記半導体素子を前記基板から離間させる電極接合工程
    と、を備え、前記半導体素子上にバンプ電極を形成する
    方法において、 前記金属層形成工程と前記バンプ電極充填工程との間
    に、前記凹部内の金属層の上部に当該金属層及び前記埋
    込金属層よりも融点の低い第1の低融点金属層を積層す
    る低融点金属層積層工程を備えると共に、 前記電極接合工程は、前記第1の低融点金属層の融点よ
    り高い温度下にて前記半導体素子を前記基板から離間さ
    せる工程であることを特徴とするバンプ電極形成方法。
  3. 【請求項3】 所定の基板上にバンプ電極となる埋込金
    属層を充填する凹部を形成すると共にこの凹部内及び基
    板上を覆う金属層を形成する金属層形成工程と、前記金
    属層を介して前記凹部内に前記埋込金属層を充填するバ
    ンプ電極充填工程と、所定の半導体素子を前記基板に加
    熱圧着して当該半導体素子に前記埋込金属層を接合して
    前記半導体素子を前記基板から離間させる電極接合工程
    と、を備え、前記半導体素子上にバンプ電極を形成する
    方法において、 前記金属層形成工程と前記バンプ電極充填工程との間
    に、前記凹部内の金属層の上部に当該金属層及び前記埋
    込金属層よりも融点の低い第1の低融点金属層を積層す
    る低融点金属層積層工程を備えると共に、 前記電極接合工程は、前記第1の低融点金属層の融点よ
    り高い温度下にて前記半導体素子を前記基板に加熱圧着
    すると共に、前記第1の低融点金属層と前記埋込金属層
    との合金の融点よりも高い温度下にて前記半導体素子を
    前記基板から離間させる工程であることを特徴とするバ
    ンプ電極形成方法。
  4. 【請求項4】 所定の基板上にバンプ電極となる埋込金
    属層を充填する凹部を形成すると共にこの凹部内及び基
    板上を覆う金属層を形成する金属層形成工程と、前記金
    属層を介して前記凹部内に前記埋込金属層を充填するバ
    ンプ電極充填工程と、所定の半導体素子を前記基板に加
    熱圧着して当該半導体素子に前記埋込金属層を接合して
    前記半導体素子を前記基板から離間させる電極接合工程
    と、を備え、前記半導体素子上にバンプ電極を形成する
    方法において、 前記電極接合工程の前に、前記半導体素子の前記埋込金
    属層を接合する箇所に当該埋込金属層よりも融点の低い
    第2の低融点金属層を形成する低融点金属層形成工程を
    備えると共に、 前記電極接合工程は、前記第2の低融点金属層の融点よ
    り高い温度下にて前記半導体素子を前記基板に加熱圧着
    すると共に、当該第2の低融点金属層の融点よりも低い
    温度下にて前記半導体素子を前記基板から離間させる工
    程であることを特徴とするバンプ電極形成方法。
  5. 【請求項5】 所定の基板上にバンプ電極となる埋込金
    属層を充填する凹部を形成すると共にこの凹部内及び基
    板上を覆う金属層を形成する金属層形成工程と、前記金
    属層を介して前記凹部内に前記埋込金属層を充填するバ
    ンプ電極充填工程と、所定の半導体素子を前記基板に加
    熱圧着して当該半導体素子に前記埋込金属層を接合して
    前記半導体素子を前記基板から離間させる電極接合工程
    と、を備え、前記半導体素子上にバンプ電極を形成する
    方法において、 前記電極接合工程の前に、前記半導体素子の前記埋込金
    属層を結合する箇所に当該埋込金属層よりも融点の低い
    第2の低融点金属層を形成する低融点金属層形成工程を
    備えると共に、 前記電極接合工程は、前記第2の低融点金属層の融点よ
    り高い温度下にて前記半導体素子を前記基板に加熱圧着
    すると共に、当該第2の低融点金属層と前記埋込金属層
    との合金の融点よりも低い温度下にて前記半導体素子を
    前記基板から離間させる工程であることを特徴とするバ
    ンプ電極形成方法。
  6. 【請求項6】 所定の基板上にバンプ電極となる埋込金
    属層を充填する凹部を形成すると共にこの凹部内及び基
    板上を覆う金属層を形成する金属層形成工程と、前記金
    属層を介して前記凹部内に前記埋込金属層を充填するバ
    ンプ電極充填工程と、所定の半導体素子を前記基板に加
    熱圧着して当該半導体素子に前記埋込金属層を接合して
    前記半導体素子を前記基板から離間させる電極接合工程
    と、を備え、前記半導体素子上にバンプ電極を形成する
    方法において、 前記金属層形成工程と前記バンプ電極充填工程との間
    に、前記凹部内の金属層の上部に当該金属層及び前記埋
    込金属層よりも融点の低い第1の低融点金属層を積層す
    る低融点金属層積層工程を備えると共に、 前記電極接合工程の前に、前記半導体素子の前記埋込金
    属層を結合する箇所に当該埋込金属層よりも融点が低く
    前記第1の低融点金属層の融点よりも融点の高い第2の
    低融点金属層を形成する低融点金属層形成工程を備え、 前記電極接合工程は、前記第2の低融点金属層の融点よ
    り高い温度下にて前記半導体素子を前記基板に加熱圧着
    すると共に、前記第1の低融点金属層の融点と前記第2
    の低融点金属層の融点との間の温度下にて前記半導体素
    子を前記基板から離間させる工程であることを特徴とす
    るバンプ電極形成方法。
  7. 【請求項7】 所定の基板上にバンプ電極となる埋込金
    属層を充填する凹部を形成すると共にこの凹部内及び基
    板上を覆う金属層を形成する金属層形成工程と、前記金
    属層を介して前記凹部内に前記埋込金属層を充填するバ
    ンプ電極充填工程と、所定の半導体素子を前記基板に加
    熱圧着して当該半導体素子に前記埋込金属層を接合して
    前記半導体素子を前記基板から離間させる電極接合工程
    と、を備え、前記半導体素子上にバンプ電極を形成する
    方法において、 前記金属層形成工程と前記バンプ電極充填工程との間
    に、前記凹部内の金属層の上部に当該金属層及び前記埋
    込金属層よりも融点の低い第1の低融点金属層を積層す
    る低融点金属層積層工程を備えると共に、 前記電極接合工程の前に、前記半導体素子の前記埋込金
    属層を結合する箇所に、当該埋込金属層よりも融点が低
    く、当該埋込金属層と前記第1の低融点金属層との合金
    の融点よりも、前記埋込金属層との合金の融点が高くな
    る金属から成る第2の低融点金属層を形成する低融点金
    属層形成工程を備え、 前記電極接合工程は、前記第1の低融点金属層及び第2
    の低融点金属層の融点より高い温度下にて前記半導体素
    子を前記基板に加熱圧着すると共に,前記埋込金属層と
    前記第1の低融点金属層との合金の融点と、前記埋込金
    属層と前記第2の低融点金属層との合金の融点と、の間
    の温度下にて前記半導体素子を前記基板から離間させる
    工程であることを特徴とするバンプ電極形成方法。
JP2002060418A 2002-03-06 2002-03-06 バンプ電極形成方法 Pending JP2003258017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002060418A JP2003258017A (ja) 2002-03-06 2002-03-06 バンプ電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002060418A JP2003258017A (ja) 2002-03-06 2002-03-06 バンプ電極形成方法

Publications (1)

Publication Number Publication Date
JP2003258017A true JP2003258017A (ja) 2003-09-12

Family

ID=28669787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002060418A Pending JP2003258017A (ja) 2002-03-06 2002-03-06 バンプ電極形成方法

Country Status (1)

Country Link
JP (1) JP2003258017A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112384A1 (ja) * 2005-04-15 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2006302929A (ja) * 2005-04-15 2006-11-02 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2006339550A (ja) * 2005-06-06 2006-12-14 Sony Corp 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
JP2009043891A (ja) * 2007-08-08 2009-02-26 Yamaha Corp 電子部品の製造方法
KR100952676B1 (ko) * 2008-04-18 2010-04-13 주식회사 에이디피엔지니어링 솔더범프 형성용 템플릿 및 그의 제조방법
KR101208003B1 (ko) 2009-05-13 2012-12-05 엘아이지에이디피 주식회사 솔더 범프 형성 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112384A1 (ja) * 2005-04-15 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2006302929A (ja) * 2005-04-15 2006-11-02 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US8033016B2 (en) 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
JP2006339550A (ja) * 2005-06-06 2006-12-14 Sony Corp 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
JP2009043891A (ja) * 2007-08-08 2009-02-26 Yamaha Corp 電子部品の製造方法
KR100952676B1 (ko) * 2008-04-18 2010-04-13 주식회사 에이디피엔지니어링 솔더범프 형성용 템플릿 및 그의 제조방법
KR101208003B1 (ko) 2009-05-13 2012-12-05 엘아이지에이디피 주식회사 솔더 범프 형성 방법

Similar Documents

Publication Publication Date Title
KR100604334B1 (ko) 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법
US8709874B2 (en) Manufacturing method for semiconductor device carrier and semiconductor package using the same
JP5535448B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US20030127747A1 (en) Semiconductor device and manufacturing method thereof
JP2002289768A (ja) 半導体装置およびその製法
CN102856219B (zh) 用于把金属表面附着到载体的方法以及包装模块
TWI668817B (zh) 半導體封裝之製造方法
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
JP2012209424A (ja) 半導体装置の製造方法
US8154123B2 (en) Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure
TW201205697A (en) Bump structure forming method and devices
TWI508203B (zh) 封裝體及其形成方法
US20030183951A1 (en) Flip-chip bonding method
JP2003258017A (ja) バンプ電極形成方法
WO2014024796A1 (ja) 半導体装置およびその製造方法
JP2012231093A (ja) 半導体装置およびその製造方法並びに電子装置
JP2007067175A (ja) 半導体装置の製造方法
JPH10340977A (ja) 電子部品およびその製造方法
JP3721859B2 (ja) 半導体パッケージ
JP2005353913A (ja) 半導体装置及びその製造方法、回路基板
JP3649165B2 (ja) 半導体装置
JP2007115789A (ja) 積層型半導体装置および積層型半導体装置の製造方法
JP2848373B2 (ja) 半導体装置
TWI249823B (en) Semiconductor package and method for fabricating the same
TWI272885B (en) Method for forming presolder bump on circuit board by translate plate technique

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050210

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424