JP2012209424A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012209424A
JP2012209424A JP2011074001A JP2011074001A JP2012209424A JP 2012209424 A JP2012209424 A JP 2012209424A JP 2011074001 A JP2011074001 A JP 2011074001A JP 2011074001 A JP2011074001 A JP 2011074001A JP 2012209424 A JP2012209424 A JP 2012209424A
Authority
JP
Japan
Prior art keywords
porous
manufacturing
conductor
metal nanoparticle
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011074001A
Other languages
English (en)
Inventor
Masaru Nakao
中尾　　賢
Muneo Harada
宗生 原田
Itaru Iida
到 飯田
Eiji Yamaguchi
永司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011074001A priority Critical patent/JP2012209424A/ja
Priority to US13/399,482 priority patent/US8546185B2/en
Priority to CN2012100768426A priority patent/CN102738069A/zh
Priority to TW101110946A priority patent/TW201303966A/zh
Priority to KR1020120032287A priority patent/KR20120112172A/ko
Publication of JP2012209424A publication Critical patent/JP2012209424A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0238—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes through pads or through electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01261—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/224—Bumps having multiple side-by-side cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/225—Bumps having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/26—Configurations of stacked chips the stacked chips being of the same size without any chips being laterally offset, e.g. chip stacks having a rectangular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】チップへの貫通電極の形成や貫通電極相互間の接続を容易に実現することのできる半導体装置の製造方法を提供すること。
【解決手段】実施形態の製造方法は、主面間を貫通する貫通孔が形成され該貫通孔内に多孔質導体が充填された複数の半導体基板を準備し、前記貫通孔内に充填された多孔質導体の位置を合わせて前記複数の半導体基板を積層し、積層した前記複数の半導体基板の前記多孔質導体に、粒子状導体を含む導体インクを導入し、積層した前記複数の半導体基板を焼成することを特徴とする。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体デバイスの高集積化が進んでいる。高集積化した複数の半導体デバイスを水平面内で配置し、これらの半導体デバイスを配線で接続して製品化する場合、配線長が増大し、それにより配線の抵抗が大きくなること、また配線遅延が大きくなることが懸念される。
そこで、半導体デバイスを三次元に積層する三次元集積技術を用いることが提案されている。この三次元集積技術においては、予め集積回路を作りこんだ基板をチップに分割し、分割前に行った良品判別試験によって良品であると確認されたチップを選別して、別の基板上に積層し、三次元積層体（スタックド・チップ）として実装する方法が提案されている。
通常、このようなスタックド・チップは以下のようにして製造される。（１）半導体デバイスを形成した基板に、ダイシングテープ又はバックグラインドテープ等の粘着シートを、半導体デバイスが形成されているデバイス形成面側から貼り付ける。（２）デバイス形成面に粘着シートが貼り付けられた基板を、デバイス形成面と反対面、すなわち基板の裏面から、所定の厚さになるまで研削して薄化する。（３）薄化した基板を粘着シートに貼り付けたままダイシング加工して、個々のチップに分割し、個々のチップに分割されたチップを粘着シートから取り出し、取り出したチップを積層する。
チップの積層は、チップに形成した貫通電極上へのＳｎやＣｕなどのメッキ等による成膜や当該貫通電極上へのハンダボールの配置などを行ってチップを重ね合わせた後、加熱装置内においてフラックス等により還元させ、ハンダ融点以上の雰囲気下で加圧接合することにより実現する。
このような三次元集積技術を用いた半導体装置の製造方法では、チップに配設し相互に接続する貫通電極について高い加工精度を必要とする。また、ハンダ付けに用いるフラックスやチップを積層状態で仮止めする接着剤や粘着剤などの処理が必要となる。
特開2010-287852公報 特開2009-110995公報 特開2006-286677公報
このように、従来の半導体装置の製造方法では、チップの貫通電極に高い加工精度を要するとともに、ハンダ接続やチップ積層に用いる材料の処理を要するという問題がある。本発明はかかる課題を解決するためになされたもので、チップへの貫通電極の形成や貫通電極相互間の接続を容易に実現することのできる半導体装置の製造方法を提供することを目的としている。
上記課題を解決するため、実施形態に係る半導体装置の製造方法は、主面間を貫通する貫通孔が形成され該貫通孔内に多孔質導体が充填された複数の半導体基板を準備し、前記貫通孔内に充填された多孔質導体の位置を合わせて前記複数の半導体基板を積層し、積層した前記複数の半導体基板の前記多孔質導体に、粒子状導体を含む導体インクを導入し、積層した前記複数の半導体基板を焼成することを特徴とする。
本発明によれば、チップへの貫通電極の形成や貫通電極相互間の接続を容易に実現することのできる半導体装置の製造方法を提供することができる。
実施形態の製造方法の工程における半導体装置の断面図である。 実施形態の製造方法の工程における半導体装置の断面図である。 実施形態の製造方法の工程における半導体装置の断面図である。 実施形態の製造方法の工程における半導体装置の断面図である。 実施形態の製造方法の工程における半導体装置の断面図である。 実施形態の製造方法の工程における半導体装置の断面図である。 実施形態の製造方法の工程における半導体装置の断面図である。 実施形態の製造方法の工程における半導体装置の断面図である。 実施形態の製造方法の工程を示すフローチャートである。 実施形態の製造方法における貫通ビア形成工程における半導体装置の断面図である。 実施形態の製造方法における貫通ビア形成工程における半導体装置の断面図である。 実施形態の製造方法における貫通ビア形成工程における半導体装置の断面図である。 実施形態の製造方法における貫通ビア形成工程における半導体装置の断面図である。 実施形態の製造方法における貫通ビア形成工程における半導体装置の断面図である。 実施形態の製造方法における貫通ビア形成工程における半導体装置の断面図である。 実施形態の製造方法における貫通ビア形成工程における半導体装置の断面図である。 実施形態の製造方法におけるサポート基板剥離工程における半導体装置の断面図である。 実施形態の製造方法におけるサポート基板剥離工程における半導体装置の断面図である。 実施形態の製造方法におけるサポート基板剥離工程における半導体装置の断面図である。 実施形態の製造方法におけるポーラス金属材料充填工程における半導体装置の断面図である。 実施形態の製造方法におけるポーラス金属材料充填工程における半導体装置の断面図である。 実施形態の製造方法における積層工程における半導体装置の断面図である。 実施形態の製造方法における積層工程における半導体装置の断面図である。 実施形態の製造方法における積層工程における半導体装置の断面図である。 実施形態の製造方法における積層工程における半導体装置の断面図である。 実施形態の製造方法の工程を詳細に説明するフローチャートである。 銀の粒径と焼結温度の関係を示す図である。 金属ナノ粒子ペーストとしての銀の断面図を示す図である。 銀のアニール温度と平均粒径の関係を示す図である。 銀の焼成温度と比抵抗の関係を示す図である。 金の粒径と融点の関係を示す図である。 鉛の粒径と融点の関係を示す図である。 銅の粒径と融点の関係を示す図である。 ビスマスの粒径と融点の関係を示す図である。 シリコンの粒径と融点の関係を示す図である。 アルミニウムの粒径と融点の関係を示す図である。 実施形態の金属ナノ粒子ペーストの導入工程の一例を示す図である。 実施形態の金属ナノ粒子ペーストの導入工程の一例を示す図である。 実施形態の製造方法における積層工程の一例を示す図である。 実施形態の製造方法における積層工程の一例を示す図である。 実施形態の製造方法における積層工程の一例を示す図である。 実施形態の製造方法における積層工程の一例を示す図である。 実施形態の製造方法における積層工程の一例を示す図である。
（実施形態の製造方法の概要）
以下、図面を参照して本発明の実施の形態を詳細に説明する。図１Ａ〜図１Ｈは、実施形態に係る製造方法の各工程における半導体装置の断面を示す断面図、図２は、当該各工程を示すフローチャートである。実施形態の製造方法では、貫通ビアの形成、チップの切り出し、チップのピックアップ、チップの積層、およびチップの焼成の各工程を有している。
［貫通ビアの形成］
まず、デバイスウエハ１０に貫通ビアを形成し、ポーラス金属材料５４を貫通ビアに充填したウエハ１を準備する（ステップ１００。以下「Ｓ１００」のように称する。）。
図１Ａに示すように、デバイスウエハ１０の一方の主面には、回路を構成する電極パッド２０が形成され、当該電極パッド２０には、貫通ビアの位置に対応した凹部（または貫通孔）が形成されている。電極パッド２０の当該凹部において、デバイスウエハ１０を貫通する貫通孔（貫通ビア）が形成される。デバイスウエハ１０の他方の主面には絶縁層６０が形成される。このとき、絶縁層６０は、デバイスウエハ１０に形成された貫通ビアの内壁にも形成される。デバイスウエハ１０の主面のうち電極パッド２０が形成された面には、ダイシングテープ８０が貼り付けられる。そして、大粒径のナノ金属粒子を含む金属ナノ粒子ペーストを貫通ビア内に導入し仮焼成する。
このような工程により、多孔質金属材料（ポーラス金属材料５４）が貫通ビア内に形成されたウエハ１を得ることができる。金属ナノ粒子ペーストは、例えば粒径を１００ｎｍ程度以上とした銀などの金属粒子を所定の媒質を用いてペースト状に調製したものである。金属ナノ粒子ペーストは、粘度を適切に調節されて貫通ビア内に導入され、仮焼成することで多孔質性の貫通導体（ポーラス金属材料５４）となる。
［チップの切り出し］
続いて、貫通ビア内にポーラス金属材料５４が充填された単位チップ２をウエハ１から切り出す（Ｓ１０２）。ウエハ１において、ダイシングテープ８０を残してデバイスウエハ１０をダイシングし、チップ２を分離する（図１Ｂ）。
［チップのピックアップ］
チップ２を切り出すダイシングが終わると、チップ２をウエハ１からピックアップする（Ｓ１０４）。ダイシングテープ８０を残して切り出されたチップ２は、ピックアップ装置により取り出される（図１Ｃ）。
［チップの積層］
チップ２がウエハ１から分離されると、ピックアップしたチップ２を積層し、ポーラス金属５４に金属ナノ粒子インクを浸透させる（Ｓ１０６）。
図１Ｄに示すように、チップ２は、ポーラス金属材料５４が充填された貫通ビアの位置を合わせて積層され、積層体３を形成する。チップ２を積層した後、最上層のチップの貫通ビア内のポーラス金属５４に金属ナノ粒子インク５６を注ぎ込む（図１Ｅ）。金属ナノ粒子インク５６は、粒径を数ｎｍ〜３０ｎｍ程度とした銀などの金属粒子を所定の媒質を用いてインク状に調製したものである。金属ナノ粒子インク５６は、貫通ビアに充填された金属ナノ粒子ペーストよりも粘性が小さくなるように調製される。なお、ポーラス金属材料５４に注ぎ込む金属ナノ粒子インク５６は、貫通ビアに充填したポーラス金属５４（金属ナノ粒子ペースト）と同種の金属粒子を用いて調製されることが望ましい。
［焼成］
金属ナノ粒子インク５６を貫通ビア内のポーラス金属材料５４に適量注ぎ込んだ後、積層体３を焼成する（Ｓ１０８）。この焼成処理により、貫通ビア内の金属ナノ粒子ペーストおよび金属ナノ粒子インクが溶融し、一体的な貫通導体５８が完成する（図１Ｆ）。
実施形態の製造方法では、金属ナノ粒子ペーストを焼成してなるポーラス金属材料をあらかじめチップの貫通ビアに充填しておき、チップを積層した後に金属ナノ粒子インクを注ぎ込んで焼成するので、はんだを用いてチップごとの貫通導体相互を接続する場合と比較して積層や加工の精度が要求されない。すなわち、簡易な装置を用いて積層チップの貫通導体を形成することができる。これは、はんだを用いた積層チップ構造を形成する場合と比較して、より微細な貫通ビア構造（貫通導体構造）を形成できることを意味している。また、はんだを用いず焼成により貫通導体を一体形成するので、接着剤や粘着剤などの処理を必要としない。
さらに、チップの貫通ビアに充填した金属ナノ粒子ペースト（ポーラス金属材料）とチップ積層後にポーラス金属に注ぎ込む金属ナノ粒子インクとを同種の金属とした場合、貫通導体の抵抗値を低減することができる。
なお、図１Ａ〜図１Ｆに示した実施形態の方法では、切り出したチップ２を積層しているが（いわゆるチップオンチップ：ＣＯＣ）、これには限定されない。図１Ｇに示すように、チップ２を切り出していない状態のウエハ１にチップ２を形成してもよい（チップオンウエハ：ＣＯＷ）。さらには、図１Ｈに示すように、チップ２を切り出さず貫通ビアにポーラス金属材料５４を充填したウエハ１をそのまま積層してもよい（ウエハオンウエハ：ＷＯＷ）。
また、図１Ｂ〜図１Ｄに示す工程では、チップ２を切り出した後、ダイシングテープ８０を残し電極パッド２０を下に向けてチップ２をピックアップし、積層しているが、これには限定されない。デバイスウエハ１０の電極パッド２０形成面と異なる面（絶縁層６０形成面）に別途テープを貼り付けてダイシングテープ８０を分離し、当該テープを残したまま電極パッド２０形成面を上に向け、チップ２をピックアップし積層しても構わない。この場合、電極パッド２０が積層体の上面側に位置することになる。
（実施形態の製造方法の詳細）
次に、図３Ａ〜図３Ｇ、図４Ａ〜図４Ｃ、図５Ａ〜図５Ｂ、図６Ａ〜図６Ｄ、および図７を参照して、実施形態の製造方法のうち貫通ビアの形成、チップ（ウエハ）の積層、および焼成の各工程について詳細に説明する。図３Ａ〜図３Ｇは、実施形態の貫通ビア形成工程における半導体装置の断面を示す断面図である。図４Ａ〜図４Ｃは、実施形態のサポート基板剥離工程における半導体装置の断面を示す断面図である。図５Ａ〜図５Ｂは、実施形態の製造方法におけるポーラス金属材料充填工程における半導体装置の断面を示す断面図である。図６Ａ〜図６Ｄは、実施形態の積層工程における半導体装置の断面を示す断面図である。図７は、実施形態の製造方法の工程を詳細に説明するフローチャートである。以下の説明において、図１Ａ〜図１Ｈに示す要素と共通する要素については同一の符号を付して示し、重複する説明を省略する。また、以下の説明ではウエハからチップを切り出すダイシング工程について説明を省略する。
［ウエハ準備と貫通ビア形成］
まず、ウエハ１を準備し貫通ビアを形成する。図３Ａに示すように、デバイスウエハ１０の一方の主面に、回路を構成する電極パッド２０を形成する（Ｓ２００）。デバイスウエハ１０は、例えばシリコン基板などからなり、電極パッド２０は、例えば銅、銀、アルミニウム、ニッケル、金などの導体材料からなる。電極パッド２０は、例えばめっきなどによりデバイスウエハ１０の主面に形成される。デバイスウエハ１０の面方向における電極パッド２０の略中央部には、図３Ａに示すように、凹部または貫通孔が形成されている。この凹部または貫通孔は、エッチングなどにより形成される。
次に、図３Ｂに示すように、デバイスウエハ１０の電極パッド２０が形成された面をサポート基板４０に対向させ、接着剤３０を用いて各々を接着する（Ｓ２０２）。サポート基板４０は、デバイスウエハ１０を保持する基盤として作用する。接着剤３０は、例えばＵＶ硬化型接着剤や熱可塑性接着剤などからなり、デバイスウエハ１０およびサポート基板４０を脱着可能に接着する。
続いて、図３Ｃに示すように、デバイスウエハ１０の主面のうちサポート基板４０が接着された面と異なる面をグラインドして、デバイスウエハ１０を薄化処理する（Ｓ２０４）。デバイスウエハ１０は、チップ（またはウエハ）の積層に適した厚さに調節される。
デバイスウエハ１０が所定の厚さまで薄化されると、デバイスウエハ１０のグラインドされた面にレジスト層５０を形成する（Ｓ２０６）。レジスト層５０には、貫通孔を形成する位置に対応したレジスト開口部が形成されている。すなわち、レジスト層５０においては、電極パッド２０の凹部または貫通孔と対応する位置にレジスト開口部が形成される。
続いて、図３Ｅに示すように、デバイスウエハ１０におけるレジスト層５０が形成された面をエッチングして、デバイスウエハ１０に貫通ビア５２を形成する（Ｓ２０８）。併せて、エッチング終了後に残存したレジスト層５０を除去する。
デバイスウエハ１０に貫通ビアを形成した後、デバイスウエハ１０の貫通ビア開口面（電極パッド２０形成面と異なる面）に絶縁層６０を形成する（Ｓ２１０）。図３Ｆに示すように、絶縁層６０は、デバイスウエハ１０の表面だけでなく貫通ビア５２の内壁や貫通ビア５２の底面にも形成される。
続いて、図３Ｇに示すように、レーザなどを用いてデバイスウエハ１０の貫通ビア５２の底面部の絶縁層６０を除去する（Ｓ２１２）。ステップ２００からステップ２１２までの工程により、デバイスウエハ１０の貫通ビア５２が完成する。
［サポート基板剥離］
デバイスウエハ１０の貫通ビア５２が完成した後、図４Ａに示すように、デバイスウエハ１０をサポート基板４０から分離するとともに、デバイスウエハ１０の絶縁層６０形成面（電極パッド２０形成面と異なる面）をチャック７０と対向させ、デバイスウエハ１０を当該チャック７０に配設する（Ｓ２１４）。なお、デバイスウエハ１０をサポート基板４０から分離する際、残存した接着剤３０を除去してもよい。
次に、図４Ｂに示すようにデバイスウエハ１０の電極パッド２０が形成された面にダイシングテープ８０を貼り付け（Ｓ２１６）、図４Ｃに示すように、ダイシングテープ８０の貫通ビア５２の対応部分を除去するとともに、チャック７０をデバイスウエハ１０から分離する（Ｓ２１８）。ダイシングテープ８０の貫通ビア対応部分の除去は、レーザ光照射などにより実現することができる。これらステップ２１４からステップ２１８までの工程により、ポーラス金属材料充填の準備が整う。
［ポーラス金属材料充填］
続いて、図５Ａに示すように、デバイスウエハ１０のダイシングテープ８０の貼付面と異なる面（絶縁層６０形成面）を多孔質材料９０と対向させ、デバイスウエハ１０を当該多孔質材料９０に配設する。デバイスウエハ１０を多孔質材料９０に配設した後、当該多孔質材料９０を介して図示しない吸引装置を用いて貫通ビア５２内部を負圧としつつ、ダイシングテープ８０の表面上の開口部から金属ナノ粒子ペースト５３を導入する（Ｓ２２０）。金属ナノ粒子ペースト５３としては、例えば粒径を１００ｎｍ程度としたナノ銀粒子をペースト状に調製したものを用いることができる。金属ナノ粒子ペースト５３の導入は、所定の媒質により一定の粘度を持たせた状態で行うことが望ましい。多孔質材料９０を介して貫通ビア５２内部を負圧とするのは、金属ナノ粒子ペースト５３を貫通ビア内に円滑に導入するためである。
金属ナノ粒子ペースト５３を貫通ビア５２に導入した後、デバイスウエハ１０全体を仮焼成する（Ｓ２２２）。仮焼成により、貫通ビア５２内の金属ナノ粒子ペースト５３が多孔質材料に変質し、貫通ビア５２内にポーラス金属材料５４が形成される。仮焼成の後、多孔質材料９０をデバイスウエハ１０から分離する（図５Ｂ）。ステップ２２２までの工程により、図２のステップ１００にて説明した工程が完了する。
［積層と焼成］
貫通ビア５２にポーラス金属材料５４が形成された後、デバイスウエハ１０からダイシングテープ８０を分離し、貫通ビア５２の位置を合わせた上でデバイスウエハ１０を積層する（Ｓ２２４）。チップオンチップやチップオンウエハの積層体を製造する場合は、デバイスウエハ１０から単位チップ２を切り出した上で積層すればよい（図６Ａ）。すなわち、図６Ａに示すように、デバイスウエハ１０ａ〜１０ｃそれぞれの貫通ビアに充填されたポーラス金属５４ａ〜５４ｃを略同軸上に位置合わせした上でデバイスウエハ１０ａ〜１０ｃを積層する。
チップ２（またはデバイスウエハ１０）を積層して積層体３とした後、図６Ｂに示すように、デバイスウエハ１０ａの絶縁層６０ａ上の開口部（またはデバイスウエハ１０ｃの電極パッド２０ｃの開口部）から金属ナノ粒子インク５６を導入する（Ｓ２２６）。金属ナノ粒子インク５６は、貫通ビア内に導入した金属ナノ粒子ペースト５３よりも粘度を低く調製しておき、ポーラス金属５４ａ〜５４ｃそれぞれに行き渡るようにする。なお、金属ナノ粒子インク５６と金属ナノ粒子ペースト５３とは同種の金属を用いて調製することが望ましい。
貫通ビアに充填したポーラス金属５４ａ〜５４ｃに所定量の金属ナノ粒子インク５６を導入した後、積層体３全体を本焼成する（Ｓ２２８）。本焼成は、金属ナノ粒子ペースト５３と金属ナノ粒子インク５６とが一体的に溶融する温度環境で行う。この結果、金属ナノ粒子ペーストおよび金属ナノ粒子インクが溶融して一体的な貫通導体５８が完成する（図６Ｃ）。
なお、図５Ｂ〜図６Ａでは、貫通ビア５２にポーラス金属材料５４が形成された後、デバイスウエハ１０からダイシングテープ８０を分離し、電極パッド２０を下に向けてデバイスウエハ１０を積層しているが、これには限定されない。デバイスウエハ１０の電極パッド２０形成面と異なる面に別途テープを貼り付けてダイシングテープ８０を分離し、電極パッド２０形成面を上に向けてデバイスウエハ１０を積層しても構わない。この場合、図６Ｄに示すように、電極パッド２０が積層体３ａの上面側に位置することになる。
このように、実施形態の製造方法では、デバイスウエハ１０に貫通ビアを形成するとともに貫通ビア内にポーラス金属材料を充填し、デバイスウエハ１０（またはチップ２）を積層した後に当該ポーラス金属材料に金属ナノ粒子インクを注入する。そのため、積層後の貫通導体を一体的に形成することができる。すなわち、貫通ビアに貫通導体を埋め込んだ後にウエハやチップを積層・はんだ付けする従来技術と比較して、電気抵抗を小さくするとともに機械的強度を高めることができる。
また、積層前のウエハやチップの貫通ビアに金属ナノ粒子ペーストをあらかじめ導入して多孔質のポーラス金属材料を形成し、積層後に当該金属ナノ粒子ペーストよりも粘度の低い金属ナノ粒子インクを貫通ビアのポーラス金属材料に注入するので、製造工程における貫通ビアからの金属溶液の垂れを抑えることができる。また、貫通ビア内のポーラス金属材料に金属ナノ粒子インクを注入した後に焼成して一体化するので、均質な貫通導体を形成することができる。
（金属ナノ粒子ペーストと金属ナノ粒子インク）
続いて、図８Ａ〜図８Ｄを参照して、実施形態の製造方法で用いる金属ナノ粒子ペーストおよび金属ナノ粒子インクについて説明する。
半導体デバイスを三次元に積層する三次元集積技術では、一般にウエハやチップに半導体デバイスを形成・配設した後に当該ウエハ等を積層する。そのため、当該ウエハ等に対して、はんだの融点以上の高温（例えば３００度以上）を加えると、ウエハ等に形成・配設された半導体デバイスが熱により破壊されてしまう。従って、ウエハ等を積層する際には、当該ウエハを高温環境下に置くことができない。
一方で、貫通導体として用いられる金属材料の融点は、一般に高いことが知られている。例えば、バルク状態の銀の融点は９６１℃であるから、このまま積層ウエハ等の貫通導体として用いることは困難である。本発明者らは、金属材料の粒径をナノメートルレベルまで微細化した場合に、当該金属の焼結温度が低下する現象に着目した（例えば図８Ｃ参照）。
図８Ａは、銀の粒径と焼結温度との関係を示している。図８Ａにおいて、実線は、銀の粒径と焼結温度との関係を示し、破線は、銀の粒径と当該銀粒子表面が溶け出す温度との関係を示している。図８Ａに示すように、銀の粒径を小さくしていくと、粒径が１００ｎｍ以下において焼結温度が低下する傾向が見られるようになる。そして、粒径が４０ｎｍ程度以下の場合に焼結温度が３００℃以下となり、代表的なはんだ（Ｓｎ−Ａｇ−ＣｕやＳｎ−Ｐｂ）の融点と同等になることがわかる。すなわち、粒径が４０ｎｍ程度以下の銀粒子を用いると、はんだと同程度の温度で焼結させることが可能となる。
ところで、積層ウエハの貫通導体を形成する際、金属材料が完全に溶けてしまうと貫通ビアから流れ出してしまい、製造が難しくなる。また、ポーラス金属材料（金属ナノ粒子ペースト）と金属ナノ粒子インクとが同程度の温度で焼結しなければ貫通導体を一体的に形成することができない。本発明者らは、金属粒子の表面が溶け出す温度が当該金属粒子の焼結温度よりも低くなる点に着目した。すなわち、図８Ａに示すように、銀の粒径を小さくしていくと、粒径が略１００ｎｍ以下の銀粒子では、３００℃程度で粒子表面が溶け出すことがわかる。
図８Ｂは、粒径１００ｎｍの銀の粒子を３００℃で焼成した場合の断面を示している。図８Ｂに示すように、３００℃程度の環境下で粒径１００ｎｍの銀粒子を焼成すると、多孔質状のポーラス金属材料を形成可能であることがわかる。また、粒径１００ｎｍ以下の銀粒子と粒径１００ｎｍ以上の銀粒子とを混合した場合も同様の結果が期待できる。
このように、金属ナノ粒子ペーストを１００ｎｍ程度の粒径の銀（または粒径１００ｎｍ以下の銀と粒径１００ｎｍ以上の銀の組み合わせ）を用いて調製すると、３００℃程度の温度環境下でポーラス金属材料を形成することができる。さらに、金属ナノ粒子インクを４０ｎｍ以下の粒径の銀粒子を用いて調製すると、３００℃以下の環境下で金属ナノ粒子インクの銀粒子が溶けるとともにポーラス金属材料の銀粒子表面が溶け出すようにすることが可能となる。これは、銀粒子を用いて金属ナノ粒子ペーストおよび金属ナノ粒子インクを調製することで、はんだの融点程度の温度環境下において一体的な貫通導体を形成することができることを意味している。
続いて、銀粒子からなる金属ナノ粒子ペーストおよび金属ナノ粒子インクを用いて貫通導体を形成した場合の比抵抗について説明する。図８Ｄは、銀の焼成温度と比抵抗の関係を示す図である。
図８Ｄに示すように、銀粒子は焼成温度によって比抵抗が変化する傾向が見られる。銀粒子を用いたポーラス金属材料（金属ナノ粒子ペースト）および金属ナノ粒子インクを組み合わせて貫通導体を形成する場合に好適な焼成温度として３００℃を例にとると、図８Ｄに示すように、一般的なはんだの比抵抗と同程度の値が得られることがわかる。すなわち、焼成温度を２５０〜３５０℃、より好ましくは２５０〜３００℃とすると、ポーラス金属材料および金属ナノ粒子インクを一体的に焼結することができるとともに、半導体デバイスに与える影響を小さくし、比抵抗を従来のはんだと同程度にすることができる。
参考例として、金（Ａｕ）、鉛（Ｐｂ）、銅（Ｃｕ）、ビスマス（Ｂｉ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）の各金属について、粒径と焼成温度の関係を図９Ａ〜図９Ｆに示す。図９Ａ〜図９Ｆに示すように、これらの金属粒子では粒径を１０ｎｍ程度まで小さくしても、融点が一般的なはんだの融点の略２倍以上となっていることがわかる。すなわち、実施形態の製造方法では銀粒子を用いて金属ナノ粒子ペーストおよび金属ナノ粒子インクを調製することが好適であることがわかる。
（金属ナノ粒子ペースト導入の具体例）
次に、図１０Ａ〜図１０Ｂを参照して、デバイスウエハ１０に形成した貫通ビア５２への金属ナノ粒子ペーストの導入の具体例を説明する。図１０Ａは、スキージを用いて金属ナノ粒子ペースト５３を貫通ビア５２に導入する例、図１０Ｂは、供給ノズルを用いて金属ナノ粒子ペースト５３を貫通ビア５２に導入する例を示している。以下、図３Ａ〜図３Ｇ、図４Ａ〜図４Ｃ、図５Ａ〜図５Ｂ、図６Ａ〜図６Ｄに示すウエハ１と共通する要素については同一の符号を付して示し、重複する説明を省略する。
図５Ａに示す工程において、多孔質材料９０におけるデバイスウエハ１０配設面とは異なる面に吸引部９２および吸引ポンプ９４を接続する（図１０Ａ）。吸引ポンプ９４を稼働させ吸引部９２が多孔質材料９０を介して貫通ビア５２内を負圧とした後、金属ナノ粒子ペースト５３をダイシングテープ８０上に塗布する。そして、スキージ９６を用いて金属ナノ粒子ペースト５３を貫通ビア５２に導入する。図１０Ａに示す例では、スキージ９６を用いて貫通ビア５２に金属ナノ粒子ペースト５３を導入するので、精度を必要とせず簡易に金属ナノ粒子ペーストの導入を実現することができる。
図１０Ｂに示す例では、吸引ポンプ９４を稼働させ吸引部９２が多孔質材料９０を介して貫通ビア５２内を負圧とした後、ノズル９８を用いて金属ナノ粒子ペースト５３を貫通ビア５２に供給する。図１０Ｂに示す例では、貫通ビア５２毎に必要量の金属ナノ粒子ペースト５３を供給することができるから、ポーラス金属材料の形成を効率的に行うことができる。
なお、図１０Ａおよび図１０Ｂに示す例では、デバイスウエハ１０のダイシングテープ８０が形成された側から金属ナノ粒子ペースト５３を導入しているが、これには限定されない。多孔質材料９０を電極パッド２０形成面に配設し、絶縁層６０形成面側から金属ナノ粒子ペースト５３を導入してもよい。また、図１０Ａおよび図１０Ｂに示す例では、ダイシングテープ８０（または絶縁層６０）の面に直接金属ナノ粒子ペースト５３を塗布・供給しているが、これにも限定されない。あらかじめマスクを形成し、マスクに形成した開口部を介して金属ナノ粒子ペースト５３を導入してもよい。また、スキージ９６やノズル９８に代えて、ディスペンサや転写ピン、ローラなどを用いて金属ナノ粒子ペースト５３を導入してもよい。
（チップ積層の具体例）
次に、図１１Ａ〜図１１Ｅを参照して、デバイスウエハ１０（またはチップ２）の積層の具体例について説明する。実施形態のステップ２２４では、デバイスウエハ１０やチップ２をそのまま積層しているが、以下に説明する例では、デバイスウエハ１０やチップ２を仮止めしている。
例えば、図１１Ａに示すように、デバイスウエハ１０ａに形成した電極パッド２０ａの表面に、金属ナノ粒子ペースト５３と同様のペーストを用いて仮止め部５５ａを形成する。仮止め部５５ａは、金属ナノ粒子ペースト５３と同種の金属粒子を用いて調製することが望ましい。
続いて、図１１Ｂに示すように、デバイスウエハ１０ａの電極パッド２０ａに形成した仮止め部５５ａとデバイスウエハ１０ｂの絶縁層６０ｂ形成面側のポーラス金属材料５４ｂとを対向させ、デバイスウエハ１０ａおよび１０ｂを積層する。
デバイスウエハ１０ａおよび１０ｂを積層した後、当該デバイスウエハ１０ａおよび１０ｂを仮焼成する（図１１Ｃ）。この仮焼成により、仮止め部５５ａは、多孔質性のポーラス金属材料５７ａに変質し、デバイスウエハ１０ａおよび１０ｂを接着する。
続いて、デバイスウエハ１０ｂの電極パッド２０ｂに仮止め部５５ｂを形成する。仮止め部５５ｂは、仮止め部５５ａをなすペーストを用いることができる。仮止め部５５ｂを電極パッド２０ｂに形成した後、電極パッド２０ｂとデバイスウエハ１０ｃの絶縁層６０ｃ形成面側のポーラス金属材料５４ｃとを対向させ、デバイスウエハ１０ａおよび１０ｂとデバイスウエハ１０ｃとを積層する（図１１Ｄ）。
デバイスウエハ１０ａおよび１０ｂとデバイスウエハ１０ｃとを積層した後、デバイスウエハ１０ａ〜１０ｃを仮焼成する（図１１Ｅ）。この仮焼成により、仮止め部５５ｂは、多孔質性のポーラス金属材料５７ｂに変質し、デバイスウエハ１０ｂおよび１０ｃを接着する。
仮止め部５５ａおよび５５ｂにより仮止めされた積層体３ｂについて、金属ナノ粒子インクをポーラス金属５４ａ〜５４ｃに注入し、その後積層体３ｂを本焼成することにより、一体的な貫通導体を形成することができる。
図１１Ａ〜図１１Ｅに示す例では、多孔質性の仮止め部５５ａおよび５５ｂを用いてデバイスウエハ１０やチップ２の位置合わせを行うので、貫通導体の形成精度を高めることができる。また、仮止め部５５ａおよび５５ｂを多孔質性のポーラス金属材料により形成したので、金属ナノ粒子インクを用いることで一体的な貫通導体を形成することができる。
なお、この例では金属ナノ粒子ペーストを仮焼成して仮止め部を形成しているが、これには限定されない。電極パッド２０に多孔質性のポーラス金属材料を直接配設して仮止め部としてもよい。この場合、仮焼成が不要となる。また、この例では電極パッドに仮止め部を形成しているが、貫通ビア内から露出したポーラス金属材料の端部に仮止め部を形成しても、同様の効果を得ることができる。さらに、この例では電極パッドに仮止め部を形成しているが、デバイスウエハの絶縁層形成面側のポーラス金属材料の端部に仮止め部を形成しても構わない。
このように、実施形態の製造方法によれば、微細な貫通ビアに貫通導体を形成する場合においても、大掛かりな真空加圧装置等を必要とせず、ボイドのない均一な貫通導体を実現することができる。
また、実施形態の製造方法によれば、真空装置、メッキ装置、還元装置、レジスト塗布等を必要としないので、工程数を削減することができる。特に、実施形態の製造方法では、比較的低温で貫通導体を形成できるので、スパッタ装置、ＣＶＤ装置、メッキ装置を必要とせず工程を簡略化することができる。
さらに、実施形態の製造方法では、チップ積層や貫通導体形成にはんだや導電性接着剤を必要としないので、抵抗値を低くすることが可能となる。
なお、本発明は上記実施形態およびその変形例のみに限定されるものではない。本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１…ウエハ、２…チップ、３…積層体、１０…デバイスウエハ、２０…電極パッド、３０…接着剤、４０…サポート基板、５０…レジスト層、５２…貫通ビア、５３…金属ナノ粒子ペースト、５４・５４ａ〜５４ｃ・５７ａ〜５７ｂ…ポーラス金属材料、５５ａ〜５５ｃ…仮止め部、５６…金属ナノ粒子インク、５８…貫通導体、６０…絶縁層、７０…チャック、８０…ダイシングテープ、９０…多孔質材料、９２…吸引部、９４…吸気ポンプ、９６…スキージ、９８…ノズル。

Claims (3)

  1. 主面間を貫通する貫通孔が形成され該貫通孔内に多孔質導体が充填された複数の半導体基板を準備し、
    前記貫通孔内に充填された多孔質導体の位置を合わせて前記複数の半導体基板を積層し、
    積層した前記複数の半導体基板の前記多孔質導体に、粒子状導体を含む導体インクを導入し、
    積層した前記複数の半導体基板を焼成すること
    を特徴とする半導体装置の製造方法。
  2. 半導体基板に、該半導体基板の主面間を貫通する貫通孔を有する複数のチップ領域を形成し、
    前記貫通孔に多孔質導体を充填し、
    前記半導体基板から前記チップ領域単位で複数のチップを切り出し、
    切り出した前記複数のチップを前記多孔質導体の位置を合わせて積層し、
    積層した前記複数のチップの前記多孔質導体に、粒子状導体を含む導体インクを導入し、
    積層した前記複数のチップを焼成すること
    を特徴とする半導体装置の製造方法。
  3. 前記多孔質導体は、粒子状の銀の溶液を前記貫通孔に導入した後仮焼成して形成され、
    前記前記粒子状導体を含む導体溶液は、粒子状の銀を含む溶液であること
    を特徴とする請求項２記載の製造方法。
JP2011074001A 2011-03-30 2011-03-30 半導体装置の製造方法 Withdrawn JP2012209424A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011074001A JP2012209424A (ja) 2011-03-30 2011-03-30 半導体装置の製造方法
US13/399,482 US8546185B2 (en) 2011-03-30 2012-02-17 Method for manufacturing semiconductor device
CN2012100768426A CN102738069A (zh) 2011-03-30 2012-03-21 半导体装置的制造方法
TW101110946A TW201303966A (zh) 2011-03-30 2012-03-29 半導體裝置之製造方法
KR1020120032287A KR20120112172A (ko) 2011-03-30 2012-03-29 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011074001A JP2012209424A (ja) 2011-03-30 2011-03-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012209424A true JP2012209424A (ja) 2012-10-25

Family

ID=46927769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011074001A Withdrawn JP2012209424A (ja) 2011-03-30 2011-03-30 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8546185B2 (ja)
JP (1) JP2012209424A (ja)
KR (1) KR20120112172A (ja)
CN (1) CN102738069A (ja)
TW (1) TW201303966A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502367B2 (en) 2014-03-25 2016-11-22 Kabushiki Kaisha Toshiba Semiconductor device including a cap facing a semiconductor chip and a bump electrode provided between the semiconductor chip and the cap
JP2020194936A (ja) * 2019-05-30 2020-12-03 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法
JP2023049827A (ja) * 2021-09-29 2023-04-10 株式会社ディスコ 積層デバイスチップの製造方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US8789272B2 (en) 2009-06-02 2014-07-29 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor test socket
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
WO2010141264A1 (en) 2009-06-03 2010-12-09 Hsio Technologies, Llc Compliant wafer level probe assembly
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
US8525346B2 (en) * 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
CA2907767A1 (en) 2013-03-28 2014-10-02 Mitsubishi Chemical Corporation Composition for interlayer filler of layered semiconductor device, layered semiconductor device, and process for producing layered semiconductor device
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
CN111463192A (zh) * 2013-08-01 2020-07-28 日月光半导体制造股份有限公司 半导体封装件
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
US10373868B2 (en) * 2016-01-18 2019-08-06 Infineon Technologies Austria Ag Method of processing a porous conductive structure in connection to an electronic component on a substrate
KR102273002B1 (ko) 2016-06-27 2021-07-06 애플 인크. 조합된 높은 밀도, 낮은 대역폭 및 낮은 밀도, 높은 대역폭 메모리들을 갖는 메모리 시스템
DE102017102127B4 (de) 2017-02-03 2023-03-09 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
JP7823433B2 (ja) * 2022-03-08 2026-03-04 セイコーエプソン株式会社 回路基板、回路基板の製造方法、及び振動デバイス
US20230343687A1 (en) * 2022-04-25 2023-10-26 Chipletz, Inc. Through Package Vertical Interconnect and Method of Making Same
CN117832170B (zh) * 2024-03-05 2024-05-07 北京大学 一种适用于电子封装的连接结构的制备方法及连接结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231049A (ja) * 1994-02-17 1995-08-29 Fujitsu Ltd セラミックス多層基板の製造方法及びセラミックス多層基板
JPH1056060A (ja) * 1996-08-09 1998-02-24 Hitachi Ltd 半導体装置の製造方法
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
DE102004020497B8 (de) * 2004-04-26 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen
JP2006028667A (ja) 2004-07-14 2006-02-02 Fuji Xerox Co Ltd 記録用紙およびこれを用いた画像形成方法
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
KR100845006B1 (ko) * 2007-03-19 2008-07-09 삼성전자주식회사 적층 칩 패키지 및 그 제조 방법
JP2009110995A (ja) 2007-10-26 2009-05-21 Toray Eng Co Ltd ３次元実装方法及び装置
US7851336B2 (en) * 2008-03-13 2010-12-14 Innovalight, Inc. Method of forming a passivated densified nanoparticle thin film on a substrate
US7838967B2 (en) * 2008-04-24 2010-11-23 Powertech Technology Inc. Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
EP2259307B1 (en) * 2009-06-02 2019-07-03 Napra Co., Ltd. Electronic device
JP2010287852A (ja) 2009-06-15 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
JP5280309B2 (ja) * 2009-07-17 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US8455349B2 (en) * 2010-04-28 2013-06-04 Headway Technologies, Inc. Layered chip package and method of manufacturing same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502367B2 (en) 2014-03-25 2016-11-22 Kabushiki Kaisha Toshiba Semiconductor device including a cap facing a semiconductor chip and a bump electrode provided between the semiconductor chip and the cap
JP2020194936A (ja) * 2019-05-30 2020-12-03 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法
JP2023049827A (ja) * 2021-09-29 2023-04-10 株式会社ディスコ 積層デバイスチップの製造方法
JP7716948B2 (ja) 2021-09-29 2025-08-01 株式会社ディスコ 積層デバイスチップの製造方法

Also Published As

Publication number Publication date
CN102738069A (zh) 2012-10-17
TW201303966A (zh) 2013-01-16
US20120252164A1 (en) 2012-10-04
KR20120112172A (ko) 2012-10-11
US8546185B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
JP2012209424A (ja) 半導体装置の製造方法
US7807499B2 (en) Stacked module and manufacturing method thereof
JP5357241B2 (ja) 半導体装置及び半導体装置の製造方法
CN100495694C (zh) 半导体器件
TWI414049B (zh) 半導體裝置之製造方法
KR102121176B1 (ko) 반도체 패키지의 제조 방법
JP6255949B2 (ja) 接合方法、及び半導体装置の製造方法
JP5535448B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
TW201145419A (en) Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
JP5663607B2 (ja) 半導体装置
US12183666B2 (en) Ceramic laminated substrate, module, and method of manufacturing ceramic laminated substrate
CN103378041A (zh) 迹线上凸块芯片封装的方法和装置
TWI431755B (zh) 堆疊式封裝構造及其基板製造方法
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
JP2019067994A (ja) 積層基板とその製造方法
JP2013093626A (ja) 半導体装置及び半導体装置の製造方法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
CN105206541B (zh) 芯片集成方法
CN113948500B (zh) 半导体封装结构
JP2013153060A (ja) 配線基板およびはんだバンプ付き配線基板ならびに半導体装置
JP2005353913A (ja) 半導体装置及びその製造方法、回路基板
JP4613862B2 (ja) セラミック電子部品の製造方法
KR101971493B1 (ko) 은코팅 구리 필라 접합 구조체 및 이를 이용한 접합 방법
JP2013219231A (ja) 半導体装置の製造方法
CN121693170A (zh) 制造电子器件的方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603