JP2003258509A - 非可逆回路素子および通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 低出力インピーダンスの電力増幅器との組み
合わせの利点を生かしつつ、不要な高調波を十分に減衰
させることができる非可逆回路素子および通信装置を提
供する。 【解決手段】 ３ポートの集中定数型アイソレータ１
は、概略、金属ケースと、永久磁石と、フェライト２０
と中心電極２１〜２３とからなる中心電極組立体と、ト
ラップ回路と、終端抵抗Ｒおよび整合用コンデンサＣ１
〜Ｃ３と、樹脂製端子ケースとからなる。トラップ回路
は、出力端子１６と中心電極２２の出力側ポート部Ｐ２
との間に電気的に接続されている。そして、入力端子１
５での入力インピーダンスは、１Ω〜２５Ωの範囲にな
るように設定されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばマイクロ波
帯で使用されるアイソレータやサーキュレータ等の非可
逆回路素子および通信装置に関する。

【０００２】

【従来の技術】一般に、アイソレータは、信号を伝送方
向のみに通過させ、逆方向への伝送を阻止する機能を有
しており、自動車電話、携帯電話などの移動体通信機器
の伝送回路部に使用されている。

【０００３】このアイソレータは、例えば、入出力端子
とアース端子と下ヨークをインサートモールドした樹脂
ケースを備えている。樹脂ケース内には、フェライト、
永久磁石、中心電極、コンデンサおよび抵抗などが収容
されている。そして、上ヨークを上から被せ、下ヨーク
と上ヨークを嵌合した後、はんだ等で接合することによ
り、金属ケースが構成されている。

【０００４】さらに、集中定数型のアイソレータにおい
ては、特開２００１−５３５０５号公報に記載のよう
に、入力端子と中心電極の入力側ポートとの間に整合用
直列コンデンサを接続して整合をとることにより、入力
インピーダンスを低くしたものがある。この低入力イン
ピーダンスのアイソレータは、入力インピーダンスが５
０Ωの通常のアイソレータと比較して、電力増幅器との
整合を低損失に実現できる。つまり、低入力インピーダ
ンスのアイソレータは、低出力インピーダンスの電力増
幅器と組み合わせると、良好な効率が得られる。なぜな
ら、低出力インピーダンスの電力増幅器は出力整合回路
を簡素にできるため、整合回路での損失が減り、さら
に、アイソレータは低入力インピーダンス化しても損失
は増加しないからである。

【０００５】

【発明が解決しようとする課題】しかしながら、低入力
インピーダンスのアイソレータは、その入力整合回路の
構成から、入力インピーダンスが５０Ωの通常のアイソ
レータと比較して、アイソレータの動作周波数より高い
周波数での通過損失が小さい。このため、低出力インピ
ーダンスの電力増幅器で発生した高調波（２倍高調波や
３倍高調波など）を十分に除去することができないとい
う問題がある。特に、低出力インピーダンスの電力増幅
器の出力整合回路が簡素化されている場合には、高調波
の発生が増加するので、この問題は顕著になる。

【０００６】そこで、本発明の目的は、低出力インピー
ダンスの電力増幅器との組み合わせの利点を生かしつ
つ、不要な高調波を十分に減衰させることができる非可
逆回路素子および通信装置を提供することにある。

【０００７】なお、特開２００１−１６８６０５号公報
には、中心電極の入力側ポートとアース端子との間に、
動作周波数よりも高い共振周波数を有する、インダクタ
とコンデンサからなる直列共振回路を接続したアイソレ
ータが記載されている。しかしながら、特開２００１−
１６８６０５号公報には、低入力インピーダンスの非可
逆回路素子と低出力インピーダンスの電力増幅器との組
み合わせの利点を生かしつつ、高調波を低減させる構成
については何等記載されていない。

【０００８】

【課題を解決するための手段および作用】前記目的を達
成するため、本発明に係る非可逆回路素子は、（ａ）永
久磁石と、（ｂ）永久磁石により直流磁界が印加される
フェライトと、（ｃ）フェライトに配置された複数の中
心電極と、（ｄ）入力端子、出力端子およびアース端子
と、（ｅ）入力端子と中心電極の入力側ポートとの間、
および、出力端子と中心電極の出力側ポートとの間の少
なくともいずれか一方の間に電気的に接続されたトラッ
プ回路とを備え、（ｆ）入力端子での入力インピーダン
スが１Ω〜２５Ωの範囲であること、を特徴とする。

【０００９】入力端子での入力インピーダンスが低い
（１Ω〜２５Ω）ため、低出力インピーダンスの電力増
幅器の出力整合回路が簡素化される。また、入力端子と
中心電極の入力側ポートとの間、および、出力端子と中
心電極の出力側ポートとの間の少なくともいずれか一方
の間にトラップ回路を電気的に接続しているため、この
トラップ回路によって低出力インピーダンス電力増幅器
の高調波（２倍高調波や３倍高調波など）が選択的に低
減される。

【００１０】また、入力端子と中心電極の入力側ポート
との間に整合用直列コンデンサを電気的に接続すること
により、入力端子での入力インピーダンスが低くなる。
あるいは、入力端子と中心電極の入力側ポートとの間に
整合用直列コンデンサを電気的に接続し、中心電極の入
力側ポートとアース端子との間に整合用並列コンデンサ
を電気的に接続することによっても、入力端子での入力
インピーダンスが低くなる。あるいは、入力端子と中心
電極の入力側ポートとの間に整合用直列コンデンサを電
気的に接続し、入力端子とアース端子との間に整合用並
列コンデンサを電気的に接続することによっても、入力
端子での入力インピーダンスが低くなる。

【００１１】また、トラップ回路としては、例えば、イ
ンダクタとコンデンサの直列回路をシャント接続した回
路がある。これにより、トラップ回路を集中定数素子で
構成でき、動作周波数にかかわらず非可逆回路素子を小
型化できる。インダクタは、絶縁基板と該絶縁基板に設
けたコイル導体パターンとで構成されたものでもよい。

【００１２】また、トラップ回路のインダクタのインダ
クタンス値を、中心電極のインダクタンス値の１／４以
上の値にすることにより、動作周波数の調整が容易な非
可逆回路素子を実現することができる。

【００１３】また、トラップ回路は、オープンスタブ型
λ／４共振器および容量装荷型λ／４共振器のいずれか
の共振器で構成されていてもよい。あるいは、ショート
スタブ型λ／２共振器および容量装荷型λ／２共振器の
いずれかの共振器で構成されていてもよい。

【００１４】また、本発明に係る通信装置は、電力増幅
器と、この電力増幅器の出力側に接続した前述の特徴を
有する非可逆回路素子とを備えている。以上の構成によ
り、小型で優れた周波数特性を有する通信装置が得られ
る。

【００１５】

【発明の実施の形態】以下に、本発明に係る非可逆回路
素子および通信装置の実施の形態について添付の図面を
参照して説明する。なお、各実施形態において、同一部
品および同一部分には同じ符号を付し、重複した説明は
省略する。

【００１６】［第１実施形態、図１〜図９］本発明に係
る非可逆回路素子の一実施形態の分解斜視図を図１に示
す。該非可逆回路素子１は、３ポートの集中定数型アイ
ソレータである。集中定数型３ポートアイソレータは、
マイクロ波帯でも比較的低い周波数、８００ＭＨｚ帯か
ら２ＧＨｚ帯（現在の移動通信用途で広く用いられてい
る）において、小型かつ最も低損失を実現できるアイソ
レータである。従って、低入力インピーダンスのアイソ
レータを用いる方式の高効率のメリットを生かすには、
最も適している。

【００１７】図１に示すように、集中定数型アイソレー
タ１は、概略、下ヨーク４と上ヨーク８とからなる金属
ケースと、樹脂部材７と、永久磁石９と、フェライト２
０と中心電極２１〜２３とからなる中心電極組立体１０
と、トラップ用コイルＬと、終端抵抗Ｒおよび整合用コ
ンデンサＣ１〜Ｃ３と、樹脂製端子ケース３とからな
る。

【００１８】下ヨーク４は、左右の側部４ａと底部４ｂ
を有し、略コの字形状である。この下ヨーク４は、イン
サートモールド法によって、樹脂製端子ケース３と一体
成形されている。下ヨーク４の底部４ｂの対向する一対
の辺からは、それぞれ二本のアース端子１７が延在して
いる。下ヨーク４および上ヨーク８は、鉄等の透磁率の
高い材料を主成分とする薄板を打ち抜き、曲げ加工をし
た後、銅めっきや銀めっきを施して得る。

【００１９】中心電極組立体１０は、矩形状のマイクロ
波フェライト２０の上面に、絶縁性シート（図示せず）
を介在させて、中心電極２１〜２３をそれぞれの交差角
が略１２０度になるように交差させて配置している。中
心電極２１〜２３は、それぞれの一端側にポート部Ｐ１
〜Ｐ３を有し、他端側にアース電極２５が接続されてい
る。中心電極２１〜２３の共通のアース電極２５は、フ
ェライト２０の下面を略覆うように設けられている。

【００２０】樹脂製端子ケース３の底部には、下ヨーク
４の底部４ｂが露出している。さらに、樹脂製端子ケー
ス３には、入力端子１５（図２参照）および出力端子１
６がインサートモールドされている。入力端子１５及び
出力端子１６は、それぞれ一端が樹脂製端子ケース３の
外側面に露出し、他端が樹脂製端子ケース３の底部に露
出して入力引出電極１５ａ、出力引出電極（図示せず）
とされる。

【００２１】整合用コンデンサＣ１〜Ｃ３は、上面全体
にホット側のコンデンサ電極を、下面全体にコールド側
のコンデンサ電極を配設している。トラップ用コイルＬ
は、チップインダクタである。終端抵抗Ｒは、絶縁性基
板の両端部に厚膜印刷等でアース側端子電極及びホット
側端子電極を形成し、その間に抵抗体を配設している。

【００２２】以上の構成部品は、以下のように組み立て
られる。整合用コンデンサＣ１〜Ｃ３や終端抵抗Ｒや中
心電極組立体１０を樹脂製端子ケース３の底部に収容す
る。フェライト２０の裏面に形成されたアース電極２５
は、下ヨーク４の底部４ｂに電気的に接続され、接地さ
れる。

【００２３】このとき、終端抵抗Ｒのホット側端子電極
は、中心電極２３の端部であるポート部Ｐ３を介して、
整合用コンデンサＣ３のホット側のコンデンサ電極に接
続され、終端抵抗Ｒのアース側端子電極は、樹脂製端子
ケース３の底部に露出している下ヨーク４の底部４ｂに
接続される。整合用コンデンサＣ１，Ｃ３のホット側の
コンデンサ電極はポート部Ｐ１，Ｐ３にそれぞれ接続さ
れ、コールド側のコンデンサ電極は下ヨーク４の底部４
ｂにそれぞれ接続される。つまり、整合用コンデンサＣ
３と終端抵抗Ｒとは、中心電極２３のポート部Ｐ３とア
ース端子１７との間に電気的に並列に接続される（図２
参照）。

【００２４】また、トラップ用コイルＬのホット側端子
電極は中心電極２２の端部であるポート部Ｐ２に接続さ
れ、アース側端子電極は整合用コンデンサＣ２のホット
側のコンデンサ電極に接続される。整合用コンデンサＣ
２のコールド側のコンデンサ電極は、下ヨーク４の底部
４ｂに接続される。つまり、整合用コンデンサＣ２とト
ラップ用コイルＬとは、中心電極２２のポート部Ｐ２と
アース端子１７との間に、直列ＬＣ共振回路を構成して
いる（図２参照）。なお、整合用コンデンサＣ２とトラ
ップ用コイルＬは、互いにその接続位置を逆にして直列
ＣＬ共振回路を構成していてもよい。

【００２５】さらに、その上から樹脂部材７と上ヨーク
８を装着する。上ヨーク８の天井には永久磁石９が配置
されている。永久磁石９は中心電極組立体１０のフェラ
イト２０に直流磁界を印加する。上ヨーク８と下ヨーク
４は嵌合された後、はんだリフロー等の方法で電気的に
接続されている。これにより、上ヨーク８と下ヨーク４
は金属ケースをなし、磁気回路を構成している。こうし
てアイソレータ１が得られる。図２は、図１に示したア
イソレータ１の電気等価回路図である。入力端子１５に
入った送信信号は、出力端子１６に伝送され、出力端子
１６に侵入した反射波は終端抵抗Ｒで吸収される。

【００２６】以上の構成からなるアイソレータ１は、入
力端子１５と中心電極２１の入力側ポート部Ｐ１との間
に整合用コンデンサＣ１を直列に接続しているため、中
心電極２１が形成するインダクタンスと整合用コンデン
サＣ１とがＬＣ直列共振回路を構成している。従って、
入力端子１５での入力インピーダンスを、中心電極２１
に整合用コンデンサを並列に接続した場合よりも大幅に
低く設定することができる。

【００２７】このとき、この入力インピーダンスは、電
力増幅器の出力段の増幅素子の低出力インピーダンスに
合わせて、１Ω〜２５Ωの範囲に設定される。これによ
り、インピーダンス変換のための部品を不要とすること
ができる。

【００２８】すなわち、電力増幅器の能動素子（通常、
ＦＥＴまたはＨＢＴ）の出力負荷インピーダンスは、最
大出力電力の設計値と電源電圧とから概算できる。移動
体通信機器で実際にありうる設計を考えると、以下のよ
うな例があげられる。最も出力負荷インピーダンスが小
さくなる例としては、３Ｖの電源（リチウム系２次電池
を想定）でＧＳＭ方式のデジタル携帯電話用途の３５ｄ
Ｂｍを出力する場合がある。このときの出力負荷インピ
ーダンスは１Ω〜１．４Ω程度に設計する必要がある。
一方、最も出力負荷インピーダンスが大きくなる例とし
ては、１２Ｖの電源（車載機における鉛２次電池６セル
のバッテリを想定）で同じくＧＳＭ方式のデジタル携帯
電話用途の３５ｄＢｍを出力する場合がある。このとき
の出力負荷インピーダンスは２４Ω〜２５Ω程度に設計
するのが適当である。

【００２９】アイソレータ１の入力インピーダンスが１
Ω〜２５Ωの範囲で設計可能であると、これらの能動素
子の出力端子（ドレインやコレクタ）をアイソレータ１
の入力端子に直接接続することが可能となる。従って、
能動素子の出力端子に付加していた、従来の１Ω〜２５
Ωを５０Ωに変換するインピーダンス変換回路が不要と
なる。この結果、インピーダンス変換回路を設けない分
だけ、損失が抑えられるとともに、小型で低コストの移
動体通信機器が得られる。なお、上記の中間の電源電圧
にあっては、１Ω〜２５Ωの中間の入力インピーダンス
のアイソレータ１が必要となる。

【００３０】また、アイソレータ１は、中心電極２２の
出力側ポート部Ｐ２とアース端子１７との間に、整合用
コンデンサＣ２にトラップ用コイルＬを直列接続してシ
ャット接続した直列共振回路を形成している。この整合
用コンデンサＣ２とトラップ用コイルＬからなる直列共
振回路は、アイソレータ１の動作周波数よりも高域側に
極を有するトラップ回路として機能し、動作周波数より
も高域側の周波数帯域で大きな減衰量を得ることがで
き、電力増幅器で発生した２倍波や３倍波の不要な高調
波を大きく減衰させることができる。

【００３１】すなわち、整合用コンデンサＣ２とトラッ
プ用コイルＬからなる直列共振回路に、整合回路とトラ
ップ回路（帯域阻止フィルタ）の機能を併用させること
により、高調波の不要輻射防止用のフィルタを別途設け
る必要がなくなり、アイソレータ１の小型化および低価
格化を図ることができる。特に、この直列共振回路は集
中定数素子にて構成されており、波長にかかわらず小型
にできる。従って、マイクロ波帯でも比較的低い周波
数、８００ＭＨｚ帯〜２ＧＨｚ帯での使用に最適であ
る。ただし、トラップ回路と整合回路をそれぞれ独立し
て構成してもよいことは言うまでもない。

【００３２】ここで、トラップ回路のトラップ周波数
を、アイソレータ１の動作周波数の略２倍の周波数に設
定することにより、２倍高調波を選択的に効率良く除去
することができる。電力増幅器が高効率型のものである
場合や、非線形性のものである場合（ＧＳＭ方式のデジ
タル携帯電話や、ＰＭ変調式、ＦＭ変調方式の場合）、
シングルエンデッド方式（ひとつの増幅素子が増幅をす
る方式、プッシュプル方式以外の大部分の方式）の電力
増幅器である場合には、２倍高調波の発生が相対的に大
きいので、トラップ周波数を２倍高調波の周波数とする
ことで、主要な不要輻射を防止することができる。

【００３３】また、トラップ回路のトラップ周波数を、
アイソレータ１の動作周波数の略３倍の周波数に設定す
ることにより、３倍高調波を選択的に効率良く除去する
ことができる。電力増幅器が高効率型のものである場合
や、非線形性のものである場合（ＧＳＭ方式のデジタル
携帯電話や、ＰＭ変調式、ＦＭ変調方式の場合）、プッ
シュプル方式（２つの増幅素子が相補的に平衡増幅をす
る方式で、２倍高調波の発生が非常に少ない）の電力増
幅器である場合には、３倍高調波の発生が相対的に大き
いので、トラップ周波数を３倍高調波の周波数とするこ
とで、主要な不要輻射を防止することができる。

【００３４】トラップ用コイルＬのインダクタンス値
が、中心電極２２のインダクタンス値の１／４の値より
小さいと、組み合わせて共振回路をなす整合用コンデン
サＣ２の静電容量の値が大きくなる。トラップ回路のト
ラップ周波数を２倍または３倍高調波周波数にすると、
その値は、中心電極２２と組み合わせて用いる整合用コ
ンデンサＣ２の静電容量と同程度かそれ以上となる場合
が出てくる。このような回路が中心電極２２に並列接続
されると、整合用コンデンサＣ２の静電容量によるアイ
ソレータ１の特性調整が困難になる。特に、動作周波数
の調整ができなくなる場合がある。従って、トラップ用
コイルＬのインダクタンス値を、中心電極２２のインダ
クタンス値の１／４以上の値とする。これにより、整合
用コンデンサＣ２の静電容量の値が小さくなり、動作周
波数の調整が容易なアイソレータ１を実現することがで
きる。

【００３５】また、一般に、トラップ回路は、アイソレ
ータの出力側に接続する場合（図３参照）と、入力側に
接続する場合（図４参照）と、入出力両方の側に接続す
る場合とがあり、目的とする形状（サイズ）や減衰量等
に応じて設定される。

【００３６】トラップ回路は、直列ＬＣ共振回路の他
に、例えば、図５に示すようにトラップ用コイルＬ４と
トラップ用コンデンサＣ４の並列ＬＣ共振回路であって
もよい。あるいは、図６に示すようにλｇ／４（λｇは
線路内波長）の長さを有する線路１８ａを、オープンス
タブのλ／４共振器として機能させたものであってもよ
い。さらに、トラップ周波数を調整したい場合には、例
えば図７に示すように、λｇ／４弱の長さを有する線路
１８ｂのオープン端とアースとの間に、周波数調整用コ
ンデンサＣ５を接続し、容量負荷型λ／４共振器とすれ
ばよい。これにより、短いスタブで、より低い動作周波
数が得られるので、アイソレータを小型にすることがで
きる。そのトラップ周波数は、ほぼスタブの物理的な長
さで決定される。線路１８ｂが印刷やエッチングで形成
されたインダクタである場合、インダクタンス値がイン
ダクタの長さだけでなく幅からも大きな影響を受けるこ
とを考慮すると、大量生産時の特性ばらつきを小さくす
ることができる効果がある。

【００３７】また、トラップ回路は、図８に示すように
λｇ／２の長さを有する線路１８ｃを、ショートスタブ
のλ／２共振器として機能させたものであってもよい。
さらに、トラップ周波数を調整したい場合には、例えば
図９に示すように、λｇ／２弱の長さを有する二つの線
路１８ｄを直列接続し、その中間接続点とアースとの間
に、周波数調整用コンデンサＣ６を接続し、容量装荷型
λ／２共振器とすればよい。これにより、短いスタブ
で、より低い動作周波数が得られるので、アイソレータ
を小型にすることができる。

【００３８】図３に示すように、トラップ回路をアイソ
レータの出力側に接続した場合には、アイソレータの出
力側の線路の特性インピーダンスが高いので、図５のよ
うな並列ＬＣ共振回路のトラップ回路をアイソレータの
出力側に接続しても、挿入損失が大幅に増加することな
く高調波を除去することができる。従って、低入力イン
ピーダンスのアイソレータを用いる方式の高効率の利点
を生かすことができる。また、トラップ回路が直列ＬＣ
共振回路（図２参照）や図６〜図９の共振器である場合
には、特性インピーダンスの高い線路（例えば５０Ω）
に接続しているので、「短絡させて、不要な高調波を反
射」する効果が大きいうえ、元来インダクタなどの回路
素子が線路に直列に入らないため、挿入損失の発生も非
常に小さく、低入力インピーダンスのアイソレータを用
いる方式の高効率の利点を生かすことができる。

【００３９】一方、図４に示すように、トラップ回路を
アイソレータの入力側に接続した場合には、トラップ回
路が図５のような並列ＬＣ共振回路のときは、高調波除
去の効果は大きい。しかし、特性インピーダンスの低い
線路（例えば１２Ω）に直列にインダクタ（等価直列抵
抗を含む）が接続されるため、挿入損失が増加する。ま
た、トラップ回路が直列ＬＣ共振回路（図２参照）や図
６〜図９の共振器である場合には、特性インピーダンス
の低い線路に接続しているので、「短絡」といっても等
価直流抵抗分はあり、高調波の除去効果は出力側に接続
したときよりも低くなる。

【００４０】さらに、トラップ回路をアイソレータの入
出力両方の側に接続した場合にも、高調波除去の効果は
大きい。特に、入力側のトラップ回路と出力側のトラッ
プ回路をそれぞれ違った周波数、例えば３倍高調波周波
数と２倍高調波周波数にすると、主な高調波を完全に抑
圧することができる。

【００４１】［第２実施形態、図１０〜図１８］図１０
は第２実施形態の３ポート集中定数型アイソレータ３０
の分解斜視図であり、図１１はその電気等価回路図であ
る。このアイソレータ３０は、前記第１実施形態のアイ
ソレータ１において、入力端子１５と中心電極２１の入
力側ポートＰ１との間に整合用コンデンサＣｓを直列に
電気的に接続し、かつ、入力側ポートＰ１とアース端子
１７との間に、中心電極２１と並列に整合用コンデンサ
Ｃ１を電気的に接続したものと同様のものである。

【００４２】このアイソレータ３０は、前記第１実施形
態のアイソレータ１と同様の作用効果を奏するととも
に、入力側の二つの整合用コンデンサＣｓ，Ｃ１の静電
容量値を適切に調整することで、任意の最適な入力イン
ピーダンスを実現できる。そのため、低入力インピーダ
ンスのアイソレータを用いる方式の高効率のメリットを
最大限に生かすことができる。

【００４３】また、一般に、トラップ回路は、アイソレ
ータの出力側に接続する場合（図１２参照）と、入力側
に接続する場合（図１３参照）と、入出力両方の側に接
続する場合とがあり、目的とする形状（サイズ）や減衰
量等に応じて設定される。

【００４４】また、トラップ用コイルＬは、必ずしも図
１０に示すようなチップインダクタである必要はなく、
図１４に示すような巻回されたワイヤ３１であってもよ
いし、図１５に示すようなプリント回路基板３２であっ
てもよい。プリント回路基板３２の上下面にはそれぞれ
コイル用導体パターン３３ａ，３３ｂが形成されてお
り、両者はスルーホール３４を介して電気的に直列に接
続され、ループ状のトラップ用コイルＬを構成してい
る。

【００４５】このように、トラップ用コイルＬをプリン
ト回路基板３２で構成することにより、フォトレジスト
を用いたエッチングにより精密なインダクタンス値を実
現することができ、電気特性（特に、トラップ周波数）
が安定なアイソレータを実現することができる。さら
に、量産時には、１枚のマザーボードに複数のコイル用
導体パターン３３ａ，３３ｂ等を形成し、ダイシング等
の方法で所定のサイズ毎に切り出してプリント回路基板
３２を製造することにより、安価なトラップ用コイルＬ
を安定して生産することができる。また、必要なインダ
クタンス値が変更になっても、エッチング原版の変更の
みで容易に別のインダクタンス値を実現できる。

【００４６】また、中心電極組立体１０は、金属薄板材
からなる中心電極２１〜２３でフェライト２０を包み込
むようにして組み立てる組立式のものの他に、図１６に
示すように、フェライト２０表面にスクリーン印刷法で
厚膜電極を形成したり、フォトリソグラフィ法で薄膜電
極を形成したり、めっき法でめっき電極を形成したり、
あるいは、金属箔を貼り付けたりして中心電極２１〜２
３を形成するものであってもよい。中心電極２１〜２３
の材料は、銀、銅、金、パラジウム、または、これらや
これらのいくつかと他の金属の合金などである。この場
合、ポート部Ｐ１〜Ｐ３や電気素子Ｃ１〜Ｃ３，Ｃｓ，
Ｒ，３２の電気的接続のために、中継金属片３６が使用
される。

【００４７】以上の構成からなるアイソレータ３０Ｃ
は、組立式の中心電極組立体を有したアイソレータと比
較して、量産時のばらつきの小さい安定な電気特性を実
現することができる。

【００４８】また、図１７は、中心電極２１〜２３や整
合用コンデンサＣ１〜Ｃ３，Ｃｓやトラップ用コイルＬ
や終端抵抗Ｒを設けた積層基板４０を備えたアイソレー
タ３０Ｄの分解斜視図である。

【００４９】積層基板４０は、図１８に示すように、中
心電極２３や終端抵抗Ｒや中継電極５７やビアホール４
８を設けた誘電体シート４１と、中心電極２１やトラッ
プ用コイルＬやグランド側コンデンサ電極５６などを設
けた誘電体シート４２と、中心電極２２などを設けた誘
電体シート４３と、入力側接続電極５１や出力側接続電
極５２やグランド側接続電極５３〜５５を裏面に設けた
誘電体シート４４などにて構成されている。

【００５０】電極２１〜２３，５６等は、パターン印刷
などの方法により誘電体シート４１〜４４に形成されて
いる。電極２１〜２３，５６等の材料としては、抵抗率
が低く、誘電体シート４１〜４４と同時焼成可能な銀や
銅などが用いられる。

【００５１】中心電極２１のＬ字形ポート部Ｐ１は、誘
電体シート４２〜４４を間に挟んでグランド側接続電極
５３，５５に対向して、それぞれ整合用コンデンサＣ
１，Ｃｓを構成する。中心電極２２のポート部Ｐ２は、
誘電体シート４２を間に挟んでグランド側コンデンサ電
極５６に対向して整合用コンデンサＣ２を構成する。中
心電極２３のポート部Ｐ３は、誘電体シート４１〜４４
を間に挟んでグランド側接続電極５４に対向して整合用
コンデンサＣ３を構成する。これら整合用コンデンサＣ
１〜Ｃ３，Ｃｓや終端抵抗Ｒは、電極５１，５２，５７
やビアホール４８とともに、積層基板４０の内部に電気
回路を構成する。

【００５２】以上の誘電体シート４１〜４４は積層され
た後、一体的に焼成され、図１７に示すような積層基板
４０とされる。アイソレータ３０Ｄは、組立式の中心電
極組立体を有したアイソレータと比較して、量産時のば
らつきの小さい安定な電気特性、接続箇所の少ない低損
失で高信頼性、最小限の部品点数による小型で低コスト
を実現することができる。

【００５３】［第３実施形態、図１９〜図２１］図１９
は第３実施形態の集中定数型アイソレータ６０の分解斜
視図である。このアイソレータ６０は、前記第１実施形
態のアイソレータ１において、入力端子１５と中心電極
２１の入力側ポート部Ｐ１との間に整合用コンデンサＣ
１を直列に電気的に接続し、かつ、入力端子１５とアー
ス端子１７との間に整合用コンデンサＣｓをシャント接
続したものと同様のものである。

【００５４】このアイソレータ６０は、前記第１実施形
態のアイソレータ１と同様の作用効果を奏するととも
に、入力側の二つの整合用コンデンサＣｓ，Ｃ１の静電
容量値を適切に調整することで、任意の最適な入力イン
ピーダンスを実現できる。そのため、低入力インピーダ
ンスのアイソレータを用いる方式の高効率のメリットを
最大限に生かすことができる。

【００５５】また、一般に、トラップ回路は、アイソレ
ータの出力側に接続する場合（図２０参照）と、入力側
に接続する場合（図２１参照）と、入出力両方の側に接
続する場合とがあり、目的とする形状（サイズ）や減衰
量等に応じて設定される。

【００５６】［第４実施形態、図２２］図２２は、図１
２に示されている低入力インピーダンスのアイソレータ
と、二つの電力増幅器ＰＡ１，ＰＡ２と、回路基板８１
とを主要構成部としたモジュール８０の電気回路図であ
る。アイソレータと電力増幅器ＰＡ１，ＰＡ２は、回路
基板８１上に実装されている。入力端子１５側には電力
増幅器ＰＡ１，ＰＡ２が接続され、出力端子１６側に
は、低入力インピーダンスのトラップ回路内蔵アイソレ
ータが接続されている。このモジュール８０を通信装置
に組み込むことにより、通信装置の一層の小型化、低価
格化を図ることができる。

【００５７】［第５実施形態、図２３］第５実施形態
は、本発明に係る通信装置として、携帯電話を例にして
説明する。

【００５８】図２３は携帯電話１２０のＲＦ部分の電気
回路ブロック図である。図２３において、１２２はアン
テナ素子、１２３はデュプレクサ、１３１は送信側アイ
ソレータ、１３２は送信側増幅器、１３３は送信側段間
用帯域通過フィルタ、１３４は送信側ミキサ、１３５は
受信側増幅器、１３６は受信側段間用帯域通過フィル
タ、１３７は受信側ミキサ、１３８は電圧制御発振器
（ＶＣＯ）、１３９はローカル用帯域通過フィルタであ
る。

【００５９】ここに、送信側アイソレータ１３１とし
て、前記第１実施形態〜第３実施形態の集中定数型アイ
ソレータ１，３０，３０Ａ〜３０Ｄ，６０を使用し、送
信側増幅器１３２として低出力インピーダンスの電力増
幅器を使用することができる。これらのアイソレータ
１，３０，３０Ａ〜３０Ｄ，６０を実装することによ
り、低損失かつ小型で不要輻射の少ない携帯電話を実現
することができる。

【００６０】［他の実施形態］本発明は、前記実施形態
に限定されるものではなく、本発明の要旨の範囲内で種
々の構成に変更することができる。例えば、本発明に係
る非可逆回路素子は、アイソレータ以外に、サーキュレ
ータやカップラー内蔵の非可逆回路素子などであっても
よい。

【００６１】また、非可逆回路素子は２ポート非可逆回
路素子であってもよい。図２４は、２ポートの集中定数
型アイソレータ１５０の分解斜視図である。このアイソ
レータ１５０は、マイクロ波帯でも比較的低い周波数、
８００ＭＨｚ帯から２ＧＨｚ帯（現在移動通信用途で広
く用いられている）において、最も小型かつ安価に実現
できるアイソレータである。なぜなら、フェライト２０
の動作バイアス点がより低磁界であるため、フェライト
２０や中心電極２１，２２を小型化でき、永久磁石９も
低磁力を実現できればよいため、これも小型化できるか
らである。中心電極２１，２２が２組だけで単純な構造
であることも、小型化や低価格化に有効である。従っ
て、超小型かつ安価で、不要輻射の少ない通信装置を実
現することが可能となる。

【００６２】

【発明の効果】以上の説明で明らかなように、本発明に
よれば、低入力インピーダンスのアイソレータを用いる
方式の高効率のメリットを生かしつつ、低域通過フィル
タなどを追加する場合のロス発生の問題を起こさない
で、高調波を選択的に低減させることが可能となる。

【００６３】特に、低出力インピーダンスの電力増幅器
においては、出力整合回路が簡素化されているため、高
調波の発生が大きい。また、低入力インピーダンスのア
イソレータは、その入力整合回路の構成から、入力イン
ピーダンスが５０Ωの通常のアイソレータと比較して、
動作周波数より高い周波数での通過損失が小さい。すな
わち、高調波出力が大きくなるわけであるが、アイソレ
ータにトラップ回路を内蔵しておくことで、動作周波数
においては損失を発生させないで、不要な高調波のみを
選択的に除去することができる。

【図面の簡単な説明】

【図１】本発明に係る非可逆回路素子の第１実施形態を
示す分解斜視図。

【図２】図１に示されている非可逆回路素子の電気等価
回路図。

【図３】図１に示されている非可逆回路素子と同じタイ
プの一般的な電気等価回路図。

【図４】図３の変形例を示す電気等価回路図。

【図５】トラップ回路の一例を示す電気回路図。

【図６】トラップ回路の別の一例を示す電気回路図。

【図７】トラップ回路のさらに別の一例を示す電気回路
図。

【図８】トラップ回路のさらに別の一例を示す電気回路
図。

【図９】トラップ回路のさらに別の一例を示す電気回路
図。

【図１０】本発明に係る非可逆回路素子の第２実施形態
を示す分解斜視図。

【図１１】図１０に示されている非可逆回路素子の電気
等価回路図。

【図１２】図１０に示されている非可逆回路素子と同じ
タイプの一般的な電気等価回路図。

【図１３】図１２の変形例を示す電気等価回路図。

【図１４】図１０に示されている非可逆回路素子の変形
例を示す分解斜視図。

【図１５】図１０に示されている非可逆回路素子の別の
変形例を示す分解斜視図。

【図１６】図１０に示されている非可逆回路素子のさら
に別の変形例を示す分解斜視図。

【図１７】図１０に示されている非可逆回路素子のさら
に別の変形例を示す分解斜視図。

【図１８】図１７に示されている積層基板の分解斜視
図。

【図１９】本発明に係る非可逆回路素子の第３実施形態
を示す分解斜視図。

【図２０】図１９に示されている非可逆回路素子と同じ
タイプの一般的な電気等価回路図。

【図２１】図１９の変形例を示す電気等価回路図。

【図２２】電力増幅器とトラップ内蔵非可逆回路素子を
備えたモジュールを示す電気回路図。

【図２３】本発明に係る通信装置の一実施形態を示す電
気回路ブロック図。

【図２４】本発明に係る非可逆回路素子の他の実施形態
を示す分解斜視図。

【符号の説明】

１，３０，３０Ａ〜３０Ｄ，６０，１５０…非可逆回路
素子 ３…樹脂製端子ケース ４…下ヨーク ８…上ヨーク ９…永久磁石 １０…中心電極組立体 １５…入力端子 １６…出力端子 １７…アース端子 ３１…ワイヤ ３２…プリント回路基板 ３３ａ，３３ｂ…コイル用導体パターン ４０…積層基板 ４１〜４４…誘電体シート ８０…モジュール １２０…携帯電話 １３１…送信側アイソレータ １３２…送信側増幅器 Ｃ１〜Ｃ３，Ｃｓ…整合用コンデンサ Ｒ…終端抵抗 Ｐ１〜Ｐ３…ポート部 Ｌ…トラップ用コイル ＰＡ１，ＰＡ２…電力増幅器

Claims (12)

【特許請求の範囲】
1. 【請求項１】 永久磁石と、 前記永久磁石により直流磁界が印加されるフェライト
   と、 前記フェライトに配置された複数の中心電極と、 入力端子、出力端子およびアース端子と、 前記入力端子と前記中心電極の入力側ポートとの間、お
   よび、前記出力端子と前記中心電極の出力側ポートとの
   間の少なくともいずれか一方の間に電気的に接続された
   トラップ回路とを備え、 前記入力端子での入力インピーダンスが１Ω〜２５Ωの
   範囲であること、 を特徴とする非可逆回路素子。
2. 【請求項２】 前記入力端子と前記中心電極の入力側ポ
   ートとの間に整合用直列コンデンサを電気的に接続した
   ことを特徴とする請求項１に記載の非可逆回路素子。
3. 【請求項３】 前記入力端子と前記中心電極の入力側ポ
   ートとの間に整合用直列コンデンサを電気的に接続し、
   前記中心電極の入力側ポートと前記アース端子との間に
   整合用並列コンデンサを電気的に接続したことを特徴と
   する請求項１に記載の非可逆回路素子。
4. 【請求項４】 前記入力端子と前記中心電極の入力側ポ
   ートとの間に整合用直列コンデンサを電気的に接続し、
   前記入力端子と前記アース端子との間に整合用並列コン
   デンサを電気的に接続したことを特徴とする請求項１に
   記載の非可逆回路素子。
5. 【請求項５】 前記トラップ回路のトラップ周波数が、
   非可逆回路素子の動作周波数の略２倍の周波数であるこ
   とを特徴とする請求項１〜請求項４のいずれかに記載の
   非可逆回路素子。
6. 【請求項６】 前記トラップ回路のトラップ周波数が、
   非可逆回路素子の動作周波数の略３倍の周波数であるこ
   とを特徴とする請求項１〜請求項４のいずれかに記載の
   非可逆回路素子。
7. 【請求項７】 前記トラップ回路が、インダクタとコン
   デンサの直列回路をシャント接続した回路であることを
   特徴とする請求項１〜請求項６のいずれかに記載の非可
   逆回路素子。
8. 【請求項８】 前記トラップ回路のインダクタのインダ
   クタンス値が、前記中心電極のインダクタンス値の１／
   ４以上の値であることを特徴とする請求項７に記載の非
   可逆回路素子。
9. 【請求項９】 前記トラップ回路のインダクタが、絶縁
   基板と該絶縁基板に設けたコイル導体パターンとで構成
   されていることを特徴とする請求項７または請求項８に
   記載の非可逆回路素子。
10. 【請求項１０】 前記トラップ回路が、オープンスタブ
    型λ／４共振器および容量装荷型λ／４共振器のいずれ
    かの共振器で構成されていることを特徴とする請求項１
    〜請求項６のいずれかに記載の非可逆回路素子。
11. 【請求項１１】 前記トラップ回路が、ショートスタブ
    型λ／２共振器および容量装荷型λ／２共振器のいずれ
    かの共振器で構成されていることを特徴とする請求項１
    〜請求項６のいずれかに記載の非可逆回路素子。
12. 【請求項１２】 電力増幅器と、前記電力増幅器の出力
    側に接続した請求項１〜請求項１１のいずれかに記載の
    非可逆回路素子とを備えたことを特徴とする通信装置。