JPH11298205A - 非可逆回路素子 - Google Patents

Abstract

(57)【要約】 【課題】 高価格化，及び大型化を回避しながら周波数
帯域外での減衰量を大きくして不要輻射を低減でき、さ
らには負荷変動を小さくして消費電流を低減できる非可
逆回路素子を提供する。 【解決手段】 フェライト７に複数の中心導体８〜１０
を交差させて配置してなる磁性組立体４に磁石６により
直流磁界を印加するようにした集中定数型アイソレータ
１（非可逆回路素子）において、上記中心導体８の入力
ポートＰ１に帯域通過フィルタを構成する回路素子の少
なくともインダクタＬ１を内蔵する。またこのインダク
タＬ１を誘電体スペーサ１８に形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波帯で使
用される非可逆回路素子、例えばアイソレータ，サーキ
ュレータに関する。

【０００２】

【従来の技術】この種の集中定数型アイソレータとし
て、従来、図１０に示す構造のものが一般的である。こ
の集中定数型アイソレータ５０は、主としてケース５１
とキャップ５２と永久磁石５８とで構成される磁気回路
内に整合用コンデンサＣｏ〜Ｃｏ，終端抵抗Ｒが配置さ
れた端子ブロック５３、３本の中心導体５４とフェライ
ト５５からなる磁性組立体５６を配置するとともに、該
磁性組立体５６を電気的，機械的に押圧固定する誘電体
スペーサ５７を配置し、該スペーサ５７に永久磁石５８
を配置して構成されている。

【０００３】上記アイソレータ５０は、図１１の等価回
路図に示すように、各中心導体５４のポートＰ１〜Ｐ３
に整合用コンデンサＣｏが接続され、１つのポートＰ３
に終端抵抗Ｒが接続されている。

【０００４】このようなアイソレータは順方向の信号に
は減衰量が小さく、逆方向の信号には減衰量が大きいと
いう特性を有しており、例えば携帯電話等の通信機器の
送信回路部に採用されている。

【０００５】ところで上記通信機器に組み込まれる増幅
器には高調波の直線歪が存在しており、これが不要輻射
（スプリアス、特に基本波の２倍波，３倍波）の発生原
因となっている。この不要輻射は、混信や電力増幅器の
異常動作の要因となることから、一定のレベル以下にす
ることが要求される。この不要輻射の発生を防止するた
めに、直線性の優れた増幅器を採用したり、あるいは別
途フィルタを採用して不要波を減衰させる場合がある。

【０００６】

【発明が解決しようとする課題】しかしながら直線性の
良い増幅器は高価であり、またフィルタを別途採用する
場合には部品点数が増える分だけコストが上昇するとと
もに通信機器全体が大型化するという問題が生じる。こ
のため小型化，低価格化の要請が強い携帯電話等通信機
器には採用し難い。

【０００７】また上記増幅器はこれの出力部の負荷変動
によって消費電流が著しく変化し易く、極端な場合には
発信するおそれがある。このため帯域内における出力部
の負荷変動をできるだけ抑制することが要求されてい
る。

【０００８】ここで、上記通信機器には増幅器の安定動
作及び保護のために増幅器の出力側にアイソレータ又は
サーキュレータが使用されている。特に集中定数型アイ
ソレータ，サーキュレータは、その順方向の特性として
バンドパスフィルタの機能を有しており、このため通過
帯域より離れた周波数帯域では順方向でも減衰量が大き
いという特長がある。

【０００９】このような帯域外の特性を利用することに
より不要波を減衰させることが考えられる。ところが、
上記アイソレータは元来帯域外の減衰を得るためのもの
ではないことから、その性能を発揮するには限界があ
り、この点での改善が要請されている。

【００１０】本発明は、このような従来の状況に鑑みて
なされたもので、高価格化，及び大型化を回避しながら
周波数帯域外での減衰量を大きくして不要輻射を低減で
き、さらには負荷変動を小さくして消費電流を低減でき
る非可逆回路素子を提供することを目的としている。

【００１１】

【課題を解決するための手段】請求項１の発明は、フェ
ライトに複数の中心導体を交差させて配置してなる磁性
組立体に磁石により直流磁界を印加するようにした非可
逆回路素子において、上記中心導体の入力ポートに帯域
通過フィルタを構成する回路素子の少なくとも一部を内
蔵したことを特徴としている。

【００１２】請求項２の発明は、フェライトに複数の中
心導体を交差させて配置してなる磁性組立体に誘電体基
板を介在させて磁石を配置し、該磁石により上記磁性組
立体に直流磁界を印加するようにした非可逆回路素子に
おいて、上記中心導体の入力ポートに帯域通過フィルタ
を構成する回路素子の少なくとも一部を内蔵するととも
に、該回路素子を上記誘電体基板に形成したことを特徴
としている。

【００１３】請求項３の発明は、請求項２において、上
記帯域通過フィルタを構成する回路素子の直列インダク
タ又は直列コンデンサの何方か一方が上記誘電体基板に
形成され、他方が非可逆回路素子の外部に形成されてい
ることを特徴としている。

【００１４】請求項４の発明は、請求項２において、上
記帯域通過フィルタを構成する回路素子の直列インダク
タ及び直列コンデンサの両方が上記誘電体基板に形成さ
れていることを特徴としている。

【００１５】請求項５の発明は、請求項２ないし４の何
れかにおいて、上記誘電体基板が積層基板により構成さ
れていることを特徴としている。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて説明する。図１ないし図３は、請求項１
〜３の発明の一実施形態による集中定数型アイソレータ
を説明するための図であり、図１はアイソレータの分解
斜視図、図２（ａ）は誘電体スペーサに形成されたイン
ダクタの平面図、図２（ｂ）は誘電体スペーサの裏面に
形成された電極の透視平面図、図３はアイソレータの等
価回路図である。

【００１７】図１において、１は集中定数型のアイソレ
ータであり、これは磁性体金属からなるケース２の底面
２ａ上に端子ブロック３を配置し、該端子ブロック３に
磁性組立体４を配置し、上記ケース２に同じく磁性体金
属からなる箱状のキャップ５を装着し、該キャップ５の
内面に矩形状の永久磁石６を貼着して磁気回路を形成
し、該永久磁石６により上記磁性組立体４に直流磁界を
印加するように構成されている。

【００１８】上記磁性組立体４は、円板状のフェライト
７の上面に３本の中心導体８，９，１０を絶縁シート
（不図示）を介在させて１２０度角度ごとに交差するよ
うに配置し、上記フェライト７の底面に各中心導体８〜
１０のアース部１１を当接した構造のものである。

【００１９】上記端子ブロック３は電気的絶縁樹脂から
なり、矩形枠状の側壁３ａに底壁３ｂを一体形成した構
造のものであり、この底壁３ｂには挿通孔３ｃが形成さ
れており、該底壁３ｂの挿通孔３ｃの周縁にはそれぞれ
整合用単板型コンデンサ１２ａ〜１２ｃ及び単板型終端
抵抗Ｒが収納される凹部３ｄが形成されている。また上
記挿通孔３ｃには磁性組立体４が挿入されており、該磁
性組立体４のアース部１１はケース２の底面２ａに接続
されている。

【００２０】上記端子ブロック３の左, 右側壁３ａの外
面には表面実装用の入力，出力端子１５及びアース端子
１６が形成されており、該入力，出力端子１５は底壁３
ｂの上面のコーナー部に導出されている。また上記アー
ス端子１６は上記各凹部３ｄの上面に導出されており、
上記各コンデンサ１２ａ〜１２ｃの下面電極，及び終端
抵抗Ｒの一端が接続されている。この各端子１５，１６
は端子ブロック３内に一部をインサートモールドして形
成されたものである。

【００２１】上記各コンデンサ１２ａ〜１２ｃの上面電
極には各中心導体８〜１０の入出力ポートＰ１〜Ｐ３が
接続されており、このうちポートＰ１の先端部は入力端
子１５にポートＰ２の先端部は出力端子１５に、ポート
Ｐ３の先端部は終端抵抗Ｒにそれぞれ接続されている。

【００２２】上記磁性組立体４の上面には矩形薄板状の
誘電体スペーサ１８が配設されている。このスペーサ１
８はキャップ５をケース２に装着すると同時に永久磁石
６を介して磁性組立体４，端子ブロック３をケース２
に、各中心導体８〜１０のポートＰ１〜Ｐ３をコンデン
サ１２ａ〜１２ｃにそれぞれ電気的，機械的に押圧固定
するためのものである。また上記スペーサ１８の磁性組
立体４に対応する中央部には孔１８ａが形成されてお
り、終端抵抗Ｒに対応するコーナー部には切り欠き１８
ｂが形成されている。

【００２３】上記スペーサ１８の上面には、図２
（ａ），図２（ｂ）に示すように、帯域通過フィルタを
構成する回路素子２０としての直列インダクタＬ１がパ
ターン形成されている。このインダクタＬ１の一端はス
ルーホール電極２１を介して裏面の接続用ランド電極２
２に接続されており、他端は同じくスルーホール電極２
３を介して裏面の入力用ランド電極２４に接続されてい
る。

【００２４】上記接続ランド電極２２は上記コンデンサ
１２ａに接続され、入力用ランド電極２４は中心導体８
の入力ポートＰ１に接続されている。これにより入力ポ
ートＰ１には帯域通過フィルタの構成要素である一方の
直列インダクタＬ１が付加されている。また他方の構成
要素である直列コンデンサＣ１はアイソレータ１の外部
に形成されており、このインダクタＬ１，コンデンサＣ
１とで帯域通過フィルタ（ＢＰＦ）が形成されている
（図３の等価回路図参照）。

【００２５】次に本実施形態の作用効果について説明す
る。本実施形態の集中定数型アイソレータ１によれば、
誘電体スペーサ１８にインダクタＬ１をパターン形成
し、該インダクタＬ１と外付けのコンデンサＣ１とで帯
域通過フィルタを形成したので、アイソレータ１の動作
周波数帯域外、特に高周波側の帯域（２倍波，３倍波）
における減衰量を大きくすることができ、高調波歪及び
不要輻射を低減できる。また該フィルタの回路素子の一
部を入力ポートＰ１に内蔵したので、簡単な構造でかつ
安価に帯域通過フィルタを形成でき、上述の高価な増幅
器や別途フィルタを不要にして小型化，低価格化に貢献
できる。

【００２６】また上記アイソレータ１の入力ポートＰ１
に帯域通過フィルタを接続したので、アイソレータ１の
入力ポートＰ１，即ち増幅器の出力部の帯域内の負荷変
動を小さくでき、増幅器の消費電流を低減できるととも
に、増幅器の動作を安定でき、通信機器の高性能化に貢
献できる。

【００２７】上記スペーサ１８にインダクタＬ１を形成
したので、アイソレータ１を構成する既存の部品を有効
利用して帯域通過フィルタを形成でき、この点からも小
型化に貢献できる。

【００２８】なお、上記実施形態では、回路素子２０の
直列インダクタＬ１をアイソレータに内蔵し、直列コン
デンサＣ１を外付けした場合を説明したが、本発明はこ
の逆の直列コンデンサを内蔵し、直列インダクタを外付
けしてもよく、この場合にも上記実施形態と同様の効果
が得られる。

【００２９】図４，図５は上記集中定数型アイソレータ
の効果を確認するために行った実験結果を示す特性図で
ある。

【００３０】図４において、一点鎖線は本実施形態のア
イソレータの通過特性を示し、実線は従来のアイソレー
タの通過特性を示す。同図からも明らかなように、本実
施形態のアイソレータは、帯域通過フィルタを付加した
ことにより従来に比べて周波数帯域外での減衰量が大き
くなっていることがわかる。

【００３１】図５において、一点鎖線は本実施形態のア
イソレータの入力インピーダンスを示し、実線は従来の
アイソレータの入力インピーダンスを示す。同図からも
明らかなように、本実施形態によれば帯域通過フィルタ
を付加したことにより従来に比べて入力ポートでの帯域
内の負荷変動が小さくなっていることがわかる。

【００３２】図６ないし図８は、請求項４の発明の一実
施形態による集中定数型アイソレータを説明するための
図であり、図６はアイソレータの分解斜視図、図７
（ａ）はスペーサに形成されたインダクタ，及びコンデ
ンサを示す平面図、図４（ｂ）はスペーサの裏面に形成
されたコンデンサを示す透視平面図、図８はその等価回
路図である。図中、図１〜図３と同一符号は同一又は相
当部分を示す。

【００３３】本実施形態の集中定数型アイソレータ１
は、ケース２に端子ブロック３を配置するとともに磁性
組立体４を配置し、上記ケース２に永久磁石６が貼着さ
れたキャップ５を装着し、該永久磁石６により上記磁性
組立体４に直流磁界を印加するように構成されており、
基本的構造は上記実施形態と同様である。

【００３４】そして本実施形態は、誘電体スペーサ１８
の上面に帯域通過フィルタを構成する回路素子としての
直列インダクタＬ１，及び直列コンデンサＣ１の第一電
極３０，第２電極３１の両方をパターン形成して構成さ
れている。

【００３５】上記インダクタＬ１の一端はスルーホール
電極２１，接続用ランド電極２２を介して整合用コンデ
ンサ１２ａに接続されている。また上記インダクタＬ１
の他端は第１電極３０に接続され、該第１電極３０とス
ペーサ１８を挟んで対向する第２電極３１は入力用ラン
ド電極２４を介して入力ポートＰ１に接続されている。

【００３６】これにより上記入力ポートＰ１には帯域通
過フィルタの構成要素である直列インダクタＬ１及び直
列コンデンサＣ１が内蔵されている（図８の等価回路図
参照）。

【００３７】本実施形態においても、スペーサ１８に形
成されたインダクタＬ１，コンデンサＣ１とで帯域通過
フィルタを形成したので、周波数帯域での減衰量を大き
くすることができ、高調波歪と不要輻射を低減でき、こ
れにより高価な増幅器や別途フィルタを不要にして小型
化，低価格化に貢献でき、上記実施形態と同様の効果が
得られる。

【００３８】また上記アイソレータ１の入力ポートＰ１
に帯域通過フィルタを内蔵したので、帯域内の負荷変動
を小さくでき、増幅器の消費電流を低減できるととも
に、増幅器の動作を安定でき、この点からも上記実施形
態と同様の効果が得られる。

【００３９】本実施形態では、スペーサ１８の空きスペ
ースを有効利用して直列インダクタＬ１，直列コンデン
サＣ１の両方を形成したので、コンデンサＣ１を外付け
する場合に比べて部品点数を削減してコストを低減で
き、さらには実装面積を縮小でき、通信機器の小型化に
貢献できる。

【００４０】図９は、請求項５の発明の一実施形態によ
るアイソレータを説明するための分解斜視図であり、図
中、図７と同一符号は同一又は相当部分を示す。

【００４１】本実施形態は、第１，第２，第３誘電体ス
ペーサ３５，３６，３７の上面にそれぞれインダクタＬ
１，コンデンサの第１電極３０，第２電極３１をパター
ン形成し、該各スペーサ３５〜３７を積層するととも
に、スルーホール電極２１を介して相互に接続して構成
されている。

【００４２】本実施形態においても、上記実施形態と同
様に周波数帯域での減衰量を大きくできるとともに、帯
域内の負荷変動を小さくできる効果が得られる。また第
１〜第３スペーサ３５〜３７の上面にそれぞれインダク
タＬ１，直列コンデンサ第１，第２電極３０，３１をパ
ターン形成し、これを積層して一体化したので、１つの
基板の両面に電極パターンを形成する場合に比べて製造
が容易であり、コストを低減でき、安価なアイソレータ
を提供できる。

【００４３】なお、上記直列インダクタＬ１，直列コン
デンサの電極３０，３１の両方を形成したが、本発明と
何れか一方のみを形成し、他方を外付けにしてもよい。

【００４４】また上記各実施形態では、集中定数型のア
イソレータを例に説明したが、本発明はサーキュレータ
にも勿論適用できる。

【００４５】

【発明の効果】以上のように請求項１の発明に係る非可
逆回路素子によれば、入力ポートに帯域通過フィルタを
構成する回路素子を内蔵したので、周波数帯域外におけ
る高調波歪及び不要輻射を低減でき、これにより簡単な
構造でかつ安価に帯域通過フィルタを形成でき、高価な
増幅器や別途フィルタを不要にして小型化，低価格化に
貢献できる効果がある。

【００４６】また入力ポートに帯域通過フィルタを付加
したので、帯域内における負荷変動を小さくでき、増幅
器の消費電流を低減できるとともに動作を安定でき、通
信機器の高性能化に貢献できる効果がある。

【００４７】請求項２の発明では、誘電体基板に帯域通
過フィルタを構成する回路素子を形成したので、非可逆
回路素子の構成部品である既存の部品を有効利用でき、
コストを低減できるとともに、小型化に貢献できる効果
がある。

【００４８】請求項３の発明では、回路素子の直列イン
ダクタ又は直列コンデンサの何方か一方を誘電体基板に
形成し、他方を非可逆回路素子の外部に形成したので、
請求項１，２と同様の効果が得られる。

【００４９】請求項４の発明では、直列インダクタ及び
直列コンデンサの両方を誘電体基板に形成したので、外
付けする場合に比べて部品点数を削減できるとともに、
小型化できる効果がある。

【００５０】請求項５の発明では、誘電体基板を積層基
板により構成したので、１つの基板の両面に電極を形成
する場合に比べて製造を容易にでき、コストを低減でき
る効果がある。

【図面の簡単な説明】

【図１】請求項１〜３の発明の一実施形態による集中定
数型アイソレータを説明するための分解斜視図である。

【図２】上記アイソレータの誘電体スペーサのインダク
タを示す図である。

【図３】上記アイソレータの等価回路図である。

【図４】上記実施形態の効果を示す特性図である。

【図５】上記実施形態の効果を示す特性図である。

【図６】請求項４の発明の一実施形態によるアイソレー
タの分解斜視図である。

【図７】上記アイソレータのインダクタ，コンデンサを
示す図である。

【図８】上記アイソレータの等価回路図である。

【図９】請求項５の発明の一実施形態による積層基板を
示す分解斜視図である。

【図１０】従来の一般的なアイソレータの分解斜視図で
ある。

【図１１】従来のアイソレータの等価回路図である。

【符号の説明】

１ 集中定数型アイソレータ（非可逆回路
素子） ４ 磁性組立体 ６ 永久磁石 ７ フェライト ８〜１０ 中心導体 １８ 誘電体スペーサ ２０ 回路素子 Ｌ１ 直列インダクタ Ｃ１ 直列コンデンサ Ｐ１ 入力ポート

フロントページの続き (72)発明者 長谷川 隆 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 フェライトに複数の中心導体を交差させ
   て配置してなる磁性組立体に磁石により直流磁界を印加
   するようにした非可逆回路素子において、上記中心導体
   の入力ポートに帯域通過フィルタを構成する回路素子の
   少なくとも一部を内蔵したことを特徴とする非可逆回路
   素子。
2. 【請求項２】 フェライトに複数の中心導体を交差させ
   て配置してなる磁性組立体に誘電体基板を介在させて磁
   石を配置し、該磁石により上記磁性組立体に直流磁界を
   印加するようにした非可逆回路素子において、上記中心
   導体の入力ポートに帯域通過フィルタを構成する回路素
   子の少なくとも一部を内蔵するとともに、該回路素子を
   上記誘電体基板に形成したことを特徴とする非可逆回路
   素子。
3. 【請求項３】 請求項２において、上記帯域通過フィル
   タを構成する回路素子の直列インダクタ又は直列コンデ
   ンサの何方か一方が上記誘電体基板に形成され、他方が
   非可逆回路素子の外部に形成されていることを特徴とす
   る非可逆回路素子。
4. 【請求項４】 請求項２において、上記帯域通過フィル
   タを構成する回路素子の直列インダクタ及び直列コンデ
   ンサの両方が上記誘電体基板に形成されていることを特
   徴とする非可逆回路素子。
5. 【請求項５】 請求項２ないし４の何れかにおいて、上
   記誘電体基板が積層基板により構成されていることを特
   徴とする非可逆回路素子。