JP2003258570A - オフセット低減回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、差動回路のオフセットを低減する
ことができ、回路構成が簡単なオフセット低減回路を提
供することを目的とする。 【解決手段】 差動回路（Ｑ１〜Ｑ４，Ｒ１，Ｒ２，Ｑ
９）のオフセットを低減するオフセット低減回路であっ
て、電源電圧をクランプするクランプ回路（Ｑ３０〜Ｑ
３３，Ｒ２０，Ｒ２１，２２）を有し、クランプ回路
（Ｑ３０〜Ｑ３３，Ｒ２０，Ｒ２１，２２）でクランプ
された電源を前記差動回路（Ｑ１〜Ｑ４，Ｒ１，Ｒ２，
Ｑ９）に供給することにより、電源電圧が変動した場合
に差動回路を構成するトランジスタ（Ｑ１，Ｑ２）のコ
レクタ・エミッタ間電圧の変動を低減することができ、
差動回路のオフセットを低減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はオフセット低減回路
に関し、電源電圧の変動により発生するオフセットを低
減するオフセット低減回路に関する。

【０００２】

【従来の技術】図２は、従来のモータドライバ回路の一
例の回路図を示す。同図中、端子１０には基準電位Ｖｒ
ｅｆが印加され、端子１２に入力電圧Ｖｉｎが供給され
る。端子１０はｎｐｎトランジスタＱ１のベースに接続
され、端子１２は抵抗Ｒ３を介してｎｐｎトランジスタ
Ｑ２のベースに接続されている。

【０００３】トランジスタＱ１，Ｑ２のエミッタは定電
流源のｎｐｎトランジスタＱ９のコレクタに共通に接続
され、トランジスタＱ９のエミッタは接地されている。
トランジスタＱ１のコレクタはｐｎｐトランジスタＱ３
のベース及びコレクタに接続され、トランジスタＱ２の
コレクタはｐｎｐトランジスタＱ４のコレクタに接続さ
れており、トランジスタＱ３，Ｑ４のエミッタはそれぞ
れ抵抗Ｒ１，Ｒ２を介して電源Ｖｃｃに接続され、トラ
ンジスタＱ３，Ｑ４はカレントミラー回路を構成してい
る。また、トランジスタＱ２のベースにはｐｎｐトラン
ジスタＱ５のコレクタ及びトランジスタＱ１２、Ｑ１３
のエミッタが接続されている。上記のトランジスタＱ１
〜Ｑ４，Ｑ９と抵抗Ｒ１，Ｒ２は電圧電流変換アンプを
構成している。

【０００４】トランジスタＱ５のベースはｐｎｐトラン
ジスタＱ６のベース及びコレクタに接続され、トランジ
スタＱ５，Ｑ６のエミッタは電源Ｖｃｃに接続されて、
トランジスタＱ５，Ｑ６はカレントミラー回路を構成し
ている。トランジスタＱ６のコレクタはｎｐｎトランジ
スタＱ７のベースに接続されており、トランジスタＱ７
のコレクタは電源Ｖｃｃに接続され、エミッタは定電流
源のｎｐｎトランジスタＱ１０のコレクタに接続され、
トランジスタＱ１０のエミッタは接地されている。

【０００５】電圧電流変換アンプの出力信号は、トラン
ジスタＱ２のコレクタからエミッタフォロア回路を構成
するｎｐｎトランジスタＱ８のベースに供給される。ト
ランジスタＱ８のコレクタは電源Ｖｃｃに接続され、ト
ランジスタＱ８のエミッタはｎｐｎトランジスタＱ１
２，Ｑ１３のベース及び定電流源のｎｐｎトランジスタ
Ｑ１１のコレクタに接続されている。トランジスタＱ１
１のエミッタは接地されている。また、電流源のトラン
ジスタＱ９，Ｑ１０，Ｑ１１それぞれのベースには端子
１１から所定の制御電圧が印加されている。

【０００６】トランジスタＱ１２のコレクタはｐｎｐト
ランジスタＱ１４のベース及びコレクタとｐｎｐトラン
ジスタＱ１５とｐｎｐトランジスタＱ２０のベースに接
続され、トランジスタＱ１５，Ｑ１６，Ｑ２０のエミッ
タは抵抗Ｒ４，Ｒ５，Ｒ８それぞれを介して電源Ｖｃｃ
に接続されて、トランジスタＱ１４，Ｑ１５，Ｑ２０は
カレントミラー回路を構成している。トランジスタＱ１
２のエミッタはトランジスタＱ１３のエミッタに接続さ
れると共に、トランジスタＱ２のベースに接続されて帰
還ループを構成しており、トランジスタＱ１２，Ｑ１３
のエミッタを端子１０とバーチャルショートさせること
により、トランジスタＱ１２，Ｑ１３のエミッタ電位を
安定化させている。

【０００７】トランジスタＱ１３のコレクタはｎｐｎト
ランジスタＱ１６のベース及びコレクタとｎｐｎトラン
ジスタＱ１７とｎｐｎトランジスタＱ２１のベースに接
続され、トランジスタＱ１６，Ｑ１７，Ｑ２１のエミッ
タは抵抗Ｒ６，Ｒ７，Ｒ９それぞれを介して接地され
て、トランジスタＱ１６，Ｑ１７，Ｒ２１はカレントミ
ラー回路を構成している。

【０００８】トランジスタＱ１５のコレクタはｎｐｎト
ランジスタＱ１８のコレクタ及びベースに接続され、ト
ランジスタＱ１８のエミッタはｎｐｎトランジスタＱ１
９のコレクタ及びベースに接続され、トランジスタＱ１
８のエミッタはトランジスタＱ１７のコレクタに接続さ
れている。上記のトランジスタＱ１８、Ｑ１９は、トラ
ンジスタＱ１５，Ｑ１７のアーリー電圧の影響を低減す
るために設けられている。

【０００９】トランジスタＱ２０のコレクタはｎｐｎト
ランジスタＱ２４のコレクタ及びｎｐｎトランジスタＱ
２７のベースに接続されている。トランジスタＱ２４の
ベースはｎｐｎトランジスタＱ２５のベース及びコレク
タに接続され、トランジスタＱ２４，Ｑ２５のエミッタ
は抵抗Ｒ１２，Ｒ１３それぞれを介して接地されて、ト
ランジスタＱ２４，Ｑ２５はカレントミラー回路を構成
している。トランジスタＱ２５のコレクタはトランジス
タＱ２７のエミッタに接続されている。

【００１０】トランジスタＱ２１のコレクタはｐｎｐト
ランジスタＱ２２のコレクタ及びｐｎｐトランジスタＱ
２６のベースに接続されている。トランジスタＱ２２の
ベースはｐｎｐトランジスタＱ２３のベース及びコレク
タに接続され、トランジスタＱ２２，Ｑ２３のエミッタ
は抵抗Ｒ１０，Ｒ１１それぞれを介して電源Ｖｃｃに接
続されて、トランジスタＱ２２，Ｑ２３はカレントミラ
ー回路を構成している。トランジスタＱ２３のコレクタ
はトランジスタＱ２６のエミッタに接続されている。

【００１１】トランジスタＱ２６，Ｑ２７のコレクタは
接続され、トランジスタＱ２６，Ｑ２７のコレクタは抵
抗Ｒ１４を介して基準電位Ｖｒｅｆが印加された端子１
３に接続されると共に、出力段アンプ１６内の非反転増
幅器１７の非反転入力端子に接続されている。

【００１２】トランジスタＱ１８のエミッタは抵抗Ｒ１
５を介して基準電位Ｖｒｅｆが印加された端子１４に接
続されると共に、出力段アンプ１６内の非反転増幅器１
８の非反転入力端子に接続されている。出力段アンプ１
６内の非反転増幅器１７，１８それぞれの出力端子１
９，２０にはモータが接続される。

【００１３】ここで、トランジスタＱ９のコレクタ電流
Ｉ１に対してトランジスタＱ１０のコレクタ電流はＩ１
／２とされており、トランジスタＱ７のベース電流はト
ランジスタＱ１，Ｑ２のエミッタ電流が共にＩ１／２で
あるときのトランジスタＱ１，Ｑ２のベース電流と同一
の値となる。このトランジスタＱ７のベース電流をトラ
ンジスタＱ５，Ｑ６のカレントミラー回路でトランジス
タＱ２のベースに供給することにより、トランジスタＱ
２のベース電流を補償している。これは、トランジスタ
Ｑ８のベース電流に起因するオフセットを防止するため
である。ここで、オフセットとは端子１０，１２間に電
位差がない場合にトランジスタＱ８のエミッタ電位が０
Ｖから変動することを言う。

【００１４】

【発明が解決しようとする課題】従来のモータドライバ
回路では、電源電圧Ｖｃｃが変動するとトランジスタＱ
１，Ｑ２のコレクタ・エミッタ間電圧が変動することに
よって生じるアーリー電圧の影響を受けて、オフセット
が発生する。

【００１５】端子１２に基準電位Ｖｒｅｆが印加されて
いるとき、トランジスタＱ３，Ｑ４のコレクタ電流は同
じであり、トランジスタＱ１のコレクタ電位は抵抗Ｒ２
の電圧降下Ｖｒ２とトランジスタＱ４のベース・エミッ
タ間電圧Ｖｆｑ２の和で決定される。また、出力段アン
プの演算増幅器４０のイマジナルショートによって端子
４０の電位が基準電位Ｖｒｅｆとなり、トランジスタＱ
２のコレクタ電位はＶｒｅｆとトランジスタＱ８のベー
ス・エミッタ間電圧Ｖｆｑ８の和で決定される。

【００１６】このため、電源電圧Ｖｃｃの変動によるア
ーリー電圧の影響でトランジスタＱ１のコレクタ電位が
変動すると、トランジスタＱ１のコレクタ電位とトラン
ジスタＱ２のコレクタ電位が異なりオフセットが発生す
る。そして、電源電圧Ｖｃｃの変化が大きいほどがオフ
セットは大きくなり、このモータドライバ回路の出力を
供給されるモータが誤って駆動されるという問題があっ
た。

【００１７】本発明は、上記の点に鑑みなされたもの
で、差動回路のオフセットを低減することができ、回路
構成が簡単なオフセット低減回路を提供することを目的
とする。

【００１８】

【課題を解決するための手段】請求項１に記載の発明
は、差動回路（Ｑ１〜Ｑ４，Ｒ１，Ｒ２，Ｑ９）のオフ
セットを低減するオフセット低減回路であって、電源電
圧をクランプするクランプ回路（Ｑ３０〜Ｑ３３，Ｒ２
０，Ｒ２１，２２）を有し、前記クランプ回路（Ｑ３０
〜Ｑ３３，Ｒ２０，Ｒ２１，２２）でクランプされた電
源を前記差動回路（Ｑ１〜Ｑ４，Ｒ１，Ｒ２，Ｑ９）に
供給することにより、電源電圧が変動した場合に差動回
路を構成するトランジスタ（Ｑ１，Ｑ２）のコレクタ・
エミッタ間電圧の変動を低減することができ、差動回路
のオフセットを低減することができる。

【００１９】請求項２に記載の発明は、請求項１記載の
オフセット低減回路において、前記クランプ回路は、電
源に接続された定電流源（２２）と、前記定電流源（２
２）にコレクタを接続されておりベースとコレクタ及び
エミッタとの間を抵抗（Ｒ２０，Ｒ２１）で接続したト
ランジスタ（Ｑ３０）と、前記トランジスタ（Ｑ３０）
のエミッタと基準電位との間に接続された一又は複数の
ダイオード素子（Ｑ３２，Ｑ３３）とよりなることによ
り、簡単な回路構成で電源電圧をクランプすることがで
きる。

【００２０】なお、上記括弧内の参照符号は、理解を容
易にするために付したものであり、一例にすぎず、図示
の態様に限定されるものではない。

【００２１】

【発明の実施の形態】図１は、本発明回路を適用したモ
ータドライバ回路の一実施例の回路図を示す。同図中、
図２と同一部分には同一符号を付す。

【００２２】図１において、定電流源２２は一端を電源
Ｖｃｃに接続され、他端にはｎｐｎトランジスタＱ３０
のベース、ｎｐｎトランジスタＱ３１のコレクタ及び抵
抗Ｒ２０の一端が接続されている。トランジスタＱ３１
のベースには抵抗Ｒ２０の他端及び抵抗Ｒ２１の一端が
接続され、抵抗Ｒ２１の他端はトランジスタＱ３１のエ
ミッタに接続されている。トランジスタＱ３０のコレク
タは電源Ｖｃｃに接続されている。

【００２３】トランジスタＱ３１のエミッタにはｎｐｎ
トランジスタＱ３２のコレクタが接続されている。トラ
ンジスタＱ３２はダイオード接続（コレクタとベースの
接続）されてダイオード素子を構成しており、トランジ
スタＱ３２のエミッタにはダイオード接続によりダイオ
ード素子を構成するｎｐｎトランジスタＱ３３のコレク
タが接続されている。トランジスタＱ３３のエミッタは
基準電位Ｖｒｅｆを印加された端子２４に接続されてい
る。

【００２４】また、端子１０には基準電位Ｖｒｅｆが印
加され、端子１２に入力電圧Ｖｉｎが供給される。端子
１０はｎｐｎトランジスタＱ１のベースに接続され、端
子１２は抵抗Ｒ３を介してｎｐｎトランジスタＱ２のベ
ースに接続されている。

【００２５】トランジスタＱ１，Ｑ２のエミッタは定電
流源のｎｐｎトランジスタＱ９のコレクタに共通に接続
され、トランジスタＱ９のエミッタは接地されている。
トランジスタＱ１のコレクタはｐｎｐトランジスタＱ３
のベース及びコレクタに接続され、トランジスタＱ２の
コレクタはｐｎｐトランジスタＱ４のコレクタに接続さ
れており、トランジスタＱ３，Ｑ４のエミッタはそれぞ
れ抵抗Ｒ１，Ｒ２を介してトランジスタＱ３０のエミッ
タに接続され、トランジスタＱ３，Ｑ４はカレントミラ
ー回路を構成している。また、トランジスタＱ２のベー
スにはｐｎｐトランジスタＱ５のコレクタ及びトランジ
スタＱ１２、Ｑ１３のエミッタが接続されている。上記
のトランジスタＱ１〜Ｑ４，Ｑ９と抵抗Ｒ１，Ｒ２は電
圧電流変換アンプを構成している。

【００２６】トランジスタＱ５のベースはｐｎｐトラン
ジスタＱ６のベース及びコレクタに接続され、トランジ
スタＱ５，Ｑ６のエミッタはトランジスタＱ３０のエミ
ッタに接続されて、トランジスタＱ５，Ｑ６はカレント
ミラー回路を構成している。トランジスタＱ６のコレク
タはｎｐｎトランジスタＱ７のベースに接続されてお
り、トランジスタＱ７のコレクタはトランジスタＱ３０
のエミッタに接続され、エミッタは定電流源のｎｐｎト
ランジスタＱ１０のコレクタに接続され、トランジスタ
Ｑ１０のエミッタは接地されている。

【００２７】電圧電流変換アンプの出力信号は、トラン
ジスタＱ２のコレクタからエミッタフォロア回路を構成
するｎｐｎトランジスタＱ８のベースに供給される。ト
ランジスタＱ８のコレクタはトランジスタＱ３０のコレ
クタに接続され、トランジスタＱ８のエミッタはｎｐｎ
トランジスタＱ１２，Ｑ１３のベース及び定電流源のｎ
ｐｎトランジスタＱ１１のコレクタに接続されている。
トランジスタＱ１１のエミッタは接地されている。ま
た、電流源のトランジスタＱ９，Ｑ１０，Ｑ１１それぞ
れのベースには端子１１から所定の制御電圧が印加され
ている。

【００２８】トランジスタＱ１２のコレクタはｐｎｐト
ランジスタＱ１４のベース及びコレクタとｐｎｐトラン
ジスタＱ１５とｐｎｐトランジスタＱ２０のベースに接
続され、トランジスタＱ１４，Ｑ１５，Ｑ２０のエミッ
タは抵抗Ｒ４，Ｒ５，Ｒ８それぞれを介してトランジス
タＱ３０のコレクタに接続されて、トランジスタＱ１
４，Ｑ１５，Ｑ２０はカレントミラー回路を構成してい
る。トランジスタＱ１２のエミッタはトランジスタＱ１
３のエミッタに接続されると共に、トランジスタＱ２の
ベースに接続されて帰還ループを構成しており、トラン
ジスタＱ１２，Ｑ１３のエミッタを端子１０とバーチャ
ルショートさせることにより、トランジスタＱ１２，Ｑ
１３のエミッタ電位を安定化させている。

【００２９】トランジスタＱ１３のコレクタはｎｐｎト
ランジスタＱ１６のベース及びコレクタとｎｐｎトラン
ジスタＱ１７とｎｐｎトランジスタＱ２１のベースに接
続され、トランジスタＱ１６，Ｑ１７，Ｑ２１のエミッ
タは抵抗Ｒ６，Ｒ７，Ｒ９それぞれを介して接地され
て、トランジスタＱ１６，Ｑ１７，Ｒ２１はカレントミ
ラー回路を構成している。

【００３０】トランジスタＱ１５のコレクタはｎｐｎト
ランジスタＱ１８のコレクタ及びベースに接続され、ト
ランジスタＱ１８のエミッタはｎｐｎトランジスタＱ１
９のコレクタ及びベースに接続され、トランジスタＱ１
９のエミッタはトランジスタＱ１７のコレクタに接続さ
れている。上記のトランジスタＱ１８、Ｑ１９は、トラ
ンジスタＱ１５，Ｑ１７のアーリー電圧の影響を低減す
るために設けられている。

【００３１】トランジスタＱ２０のコレクタはｎｐｎト
ランジスタＱ２４のコレクタ及びｎｐｎトランジスタＱ
２７のベースに接続されている。トランジスタＱ２４の
ベースはｎｐｎトランジスタＱ２５のベース及びコレク
タに接続され、トランジスタＱ２４，Ｑ２５のエミッタ
は抵抗Ｒ１２，Ｒ１３それぞれを介して接地されて、ト
ランジスタＱ２４，Ｑ２５はカレントミラー回路を構成
している。トランジスタＱ２５のコレクタはトランジス
タＱ２７のエミッタに接続されている。

【００３２】トランジスタＱ２１のコレクタはｐｎｐト
ランジスタＱ２２のコレクタ及びｐｎｐトランジスタＱ
２６のベースに接続されている。トランジスタＱ２２の
ベースはｐｎｐトランジスタＱ２３のベース及びコレク
タに接続され、トランジスタＱ２２，Ｑ２３のエミッタ
は抵抗Ｒ１０，Ｒ１１それぞれを介してトランジスタＱ
３０のコレクタに接続されて、トランジスタＱ２２，Ｑ
２３はカレントミラー回路を構成している。トランジス
タＱ２３のコレクタはトランジスタＱ２６のエミッタに
接続されている。

【００３３】トランジスタＱ２６，Ｑ２７のコレクタは
接続され、トランジスタＱ２６，Ｑ２７のコレクタは抵
抗Ｒ１４を介して基準電位Ｖｒｅｆが印加された端子１
３に接続されると共に、出力段アンプ１６内の非反転増
幅器１７の非反転入力端子に接続されている。

【００３４】トランジスタＱ１８のエミッタは抵抗Ｒ１
５を介して基準電位Ｖｒｅｆが印加された端子１４に接
続されると共に、出力段アンプ１６内の非反転増幅器１
８の非反転入力端子に接続されている。出力段アンプ１
６内の非反転増幅器１７，１８それぞれの出力端子１
９，２０にはモータが接続される。

【００３５】上記回路の動作について説明する。端子１
２の入力電圧Ｖｉｎに正弦波を入力した場合、外部から
端子１０に流し込む方向に電流が流れると、その電流は
トランジスタＱ１３に流れ（トランジスタＱ１２はオ
フ）、トランジスタＱ１６，Ｑ１７，Ｑ１９，Ｑ２１が
オンして、端子１４から抵抗Ｒ１５に抵抗Ｒ２と等しい
電流が流れ込み、この電流に応じた電圧Ｖｏｕｔ２が端
子２０から出力される。これと共に、トランジスタＱ２
２，Ｑ２３，Ｑ２６がオンして抵抗Ｒ１４から端子１３
に抵抗Ｒ２と等しい電流が流れ出し、この電流に応じた
電圧Ｖｏｕｔ１（＝−Ｖｏｕｔ２）が端子１９から出力
される。

【００３６】逆に、端子１０から外部に流れ出す方向に
電流が流れると、その電流はトランジスタＱ１２に流れ
（トランジスタＱ１３はオフ）、トランジスタＱ１４，
Ｑ１５，Ｑ１８，Ｑ２０がオンして、抵抗Ｒ１５から端
子１４に抵抗Ｒ２と等しい電流が流れ出し、この電流に
応じた電圧Ｖｏｕｔ２が端子２０から出力される。これ
と共に、トランジスタＱ２４，Ｑ２５，Ｑ２７がオンし
て端子１３から抵抗Ｒ１４に抵抗Ｒ２と等しい電流が流
れ込み、この電流に応じた電圧Ｖｏｕｔ１（＝−Ｖｏｕ
ｔ２）が端子１９から出力される。

【００３７】ここで、オンしたトランジスタＱ３０、Ｑ
３１，Ｑ３２，Ｑ３３のベース・エミッタ間電圧Ｖｂｅ
３０，Ｖｂｅ３１，Ｖｂｅ３２，Ｖｂｅ３３それぞれは
略０．７Ｖであり、抵抗Ｒ２０，Ｒ２１には電流Ｉ３
（＝Ｖｂｅ／Ｒ２１）が流れるため、トランジスタＱ３
０のエミッタの電位Ｖｑ３０は以下のように表される。

【００３８】Ｖｑ３０＝Ｖｒｅｆ１＋Ｖｂｅ３１＋Ｖｂ
ｅ３２＋Ｖｂｅ３３＋Ｉ３・Ｒ２０−Ｖｂｅ３０ つまり、トランジスタＱ３０〜Ｑ３３と抵抗Ｒ２０，Ｒ
２１と定電流源２２は電源電圧Ｖｃｃを電圧Ｖｑ３０に
クランプしてトランジスタＱ３０のエミッタから出力す
るクランプ回路を構成している。なお、トランジスタＱ
３０は定電流源２２に比べて大電流をトランジスタＱ３
〜Ｑ７に供給するために設けられている。また、図１に
おいては、トランジスタＱ３０から単一のモータドライ
バ回路にクランプした電源を供給しているが、実際には
複数のモータドライバ回路に供給するものである。

【００３９】また、トランジスタＱ９のコレクタ電流Ｉ
１に対してトランジスタＱ１０のコレクタ電流はＩ１／
２とされており、トランジスタＱ７のベース電流はトラ
ンジスタＱ１，Ｑ２のエミッタ電流が共にＩ１／２であ
るときのトランジスタＱ１，Ｑ２のベース電流と同一の
値となる。このトランジスタＱ７のベース電流をトラン
ジスタＱ５，Ｑ６のカレントミラー回路でトランジスタ
Ｑ２のベースに供給しトランジスタＱ２のベース電流を
補償することにより、トランジスタＱ８のベース電流に
起因するオフセットを防止している。このオフセットは
端子１０，１２間の電位差がない場合にトランジスタＱ
８のエミッタ電位が０Ｖから変動ことを言う。

【００４０】この実施例では、クランプ回路によってク
ランプされた電源がモータドライバ回路に供給されてい
るため、電源電圧Ｖｃｃが変動した場合にもトランジス
タＱ３０のエミッタ電位はＶｑ３０で略一定に保たれ、
トランジスタＱ３，Ｑ４のコレクタ・エミッタ間電圧の
変動が低減され、オフセットを低減することができる。

【００４１】

【発明の効果】上述の如く、請求項１に記載の発明によ
れば、電源電圧が変動した場合に差動回路を構成するト
ランジスタのコレクタ・エミッタ間電圧の変動を低減す
ることができ、差動回路のオフセットを低減することが
できる。

【００４２】請求項２に記載の発明によれば、簡単な回
路構成で電源電圧をクランプすることができる。

【図面の簡単な説明】

【図１】本発明回路を適用したモータドライバ回路の一
実施例の回路図である。

【図２】従来のモータドライバ回路の一例の回路図であ
る。

【符号の説明】

１０〜１４，２４ 端子 １６ 出力段アンプ ２２ 定電流源 Ｑ１〜Ｑ３３ トランジスタ Ｒ２０〜Ｒ２１ 抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山里 啓介 神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内 Ｆターム(参考） 5J066 AA01 AA12 CA13 CA92 FA00 FA20 HA08 HA19 HA25 KA05 KA09 KA21 MA01 MA11 MA21 ND01 ND12 ND22 PD01 5J500 AA01 AA12 AC13 AC92 AF00 AF20 AH08 AH19 AH25 AK05 AK09 AK21 AM01 AM11 AM21 DN01 DN12 DN22 DP01

Claims (2)

【特許請求の範囲】
1. 【請求項１】 差動回路のオフセットを低減するオフセ
   ット低減回路であって、 電源電圧をクランプするクランプ回路を有し、 前記クランプ回路でクランプされた電源を前記差動回路
   に供給することを特徴とするオフセット低減回路。
2. 【請求項２】 請求項１記載のオフセット低減回路にお
   いて、 前記クランプ回路は、電源に接続された定電流源と、前
   記定電流源にコレクタを接続されておりベースとコレク
   タ及びエミッタとの間を抵抗で接続したトランジスタ
   と、前記トランジスタのエミッタと基準電位との間に接
   続された一又は複数のダイオード素子とよりなることを
   特徴とするオフセット低減回路。