JP2621994B2 - 電圧制御可変利得増幅器 - Google Patents
電圧制御可変利得増幅器Info
- Publication number
- JP2621994B2 JP2621994B2 JP23577289A JP23577289A JP2621994B2 JP 2621994 B2 JP2621994 B2 JP 2621994B2 JP 23577289 A JP23577289 A JP 23577289A JP 23577289 A JP23577289 A JP 23577289A JP 2621994 B2 JP2621994 B2 JP 2621994B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- operational amplifier
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体集積回路に組込まれる電圧制御可
変利得増幅器に関する。
変利得増幅器に関する。
（従来の技術） 第４図は半導体集積回路に組込まれている従来の電圧
制御可変利得増幅器である。信号源11からの入力信号は
抵抗R1を介して演算増幅器12の反転入力端子とトランジ
スタQ1のコレクタ及びトランジスタQ3のコレクタに印加
される。演算増幅器12の非反転入力端子は接地されてい
る。トランジスタQ3のベースは接地され、トランジスタ
Q1のベースは制御電圧源13に接続されている。またトラ
ンジスタQ1のエミッタは、トランジスタQ2のエミッタに
接続されている。このトランジスタQ2のベースは接地さ
れ、コレクタはトランジスタQ4のコレクタに接続されて
いる。トランジスタQ4のエミッタはトランジスタQ3のエ
ミッタと共通接続され、抵抗R3を介して演算増幅器12の
出力端子に接続されている。さらにトランジスタQ3、Q4
の共通エミッタとトランジスタQ1、Q2の共通エミッタ間
には抵抗R4、R5、トランジスタQ5による電流源回路が接
続され、電源Vccから抵抗R2を介して電源電圧が供給さ
れている。
制御可変利得増幅器である。信号源11からの入力信号は
抵抗R1を介して演算増幅器12の反転入力端子とトランジ
スタQ1のコレクタ及びトランジスタQ3のコレクタに印加
される。演算増幅器12の非反転入力端子は接地されてい
る。トランジスタQ3のベースは接地され、トランジスタ
Q1のベースは制御電圧源13に接続されている。またトラ
ンジスタQ1のエミッタは、トランジスタQ2のエミッタに
接続されている。このトランジスタQ2のベースは接地さ
れ、コレクタはトランジスタQ4のコレクタに接続されて
いる。トランジスタQ4のエミッタはトランジスタQ3のエ
ミッタと共通接続され、抵抗R3を介して演算増幅器12の
出力端子に接続されている。さらにトランジスタQ3、Q4
の共通エミッタとトランジスタQ1、Q2の共通エミッタ間
には抵抗R4、R5、トランジスタQ5による電流源回路が接
続され、電源Vccから抵抗R2を介して電源電圧が供給さ
れている。
トランジスタQ2とQ4の共通コレクタからの出力は、非
反転入力端子が接地された演算増幅器14の反転入力端子
に供給されるとともに抵抗R6を介して出力端子15に導出
される。
反転入力端子が接地された演算増幅器14の反転入力端子
に供給されるとともに抵抗R6を介して出力端子15に導出
される。
今、抵抗R1に供給される入力信号が正の半サイクルで
あるものとすると、トランジスタQ3、Q4が動作する。演
算増幅器12は、その反転入力端子を接地電位と等価する
ように働き抵抗R3に電流を流す。抵抗R1に（Vin/R1）と
言う電流が流れているとすると、トランジスタQ3にもこ
れと等しい電流が流れる。仮に、制御電圧VCが零である
とすると、トランジスタQ3に流れる電流とトランジスタ
Q4に流れる電流は等しい。トランジスタQ4に流れる電流
は、抵抗R6にも流れる。
あるものとすると、トランジスタQ3、Q4が動作する。演
算増幅器12は、その反転入力端子を接地電位と等価する
ように働き抵抗R3に電流を流す。抵抗R1に（Vin/R1）と
言う電流が流れているとすると、トランジスタQ3にもこ
れと等しい電流が流れる。仮に、制御電圧VCが零である
とすると、トランジスタQ3に流れる電流とトランジスタ
Q4に流れる電流は等しい。トランジスタQ4に流れる電流
は、抵抗R6にも流れる。
ここで、制御電圧VCを可変すると、トランジスタQ4に
流れる電流量も可変され、結果として出力Voutも変化す
る。トランジスタQ4の電流は、制御電圧VCに応じて次式
に従って変えることができる。
流れる電流量も可変され、結果として出力Voutも変化す
る。トランジスタQ4の電流は、制御電圧VCに応じて次式
に従って変えることができる。
ＩQ4＝IQ3×exp（VC/VT） …（１） VT＝KT/q KT…ボルツマン定数、ｑ…電荷量、ＩQ4とIQ3はそれぞ
れトランジスタQ3とQ4の電流。
れトランジスタQ3とQ4の電流。
一方、入力信号の負の半サイクルではトランジスタQ1
とQ2が動作し、その電流は次式のように表せる。
とQ2が動作し、その電流は次式のように表せる。
ＩQ2＝IQ1×exp（VC/VT） …（２） 即ち、抵抗R6に流れる電流を制御電圧VCで変化させる
ことができる。
ことができる。
（発明が解決しようとする課題） 上記した従来の電圧制御可変利得増幅器は、入力信号
の半サイクル毎のPNPトランジスタ（Q1、Q2）、NPNトラ
ンジスタ（Q3、Q4）とが交互に動作する構成である。こ
のためにPNPトランジスタとNPNトランジスタの特性は厳
密に合っていることを要求されるが、一般にバイポーラ
集積回路においてPNPトランジスタとしてはラテラル
（横方向）トランジスタを使用せざるを得ない。ラテラ
ルPNPトランジスタの場合は、ベースエミッタ間電圧ＶB
Eとコレクタ電流の関係が完全な指数関数特性、つまり
ｌog特性になっていない。上述した（１）及び（２）式
は、コレクタ電流とＶBEとが完全なｌog特性であること
を前提としている。
の半サイクル毎のPNPトランジスタ（Q1、Q2）、NPNトラ
ンジスタ（Q3、Q4）とが交互に動作する構成である。こ
のためにPNPトランジスタとNPNトランジスタの特性は厳
密に合っていることを要求されるが、一般にバイポーラ
集積回路においてPNPトランジスタとしてはラテラル
（横方向）トランジスタを使用せざるを得ない。ラテラ
ルPNPトランジスタの場合は、ベースエミッタ間電圧ＶB
Eとコレクタ電流の関係が完全な指数関数特性、つまり
ｌog特性になっていない。上述した（１）及び（２）式
は、コレクタ電流とＶBEとが完全なｌog特性であること
を前提としている。
この結果、従来の増幅器は、制御電圧VCを零ボルト以
外の値にしたとき、出力歪みが潜在的に存在することに
なる。
外の値にしたとき、出力歪みが潜在的に存在することに
なる。
そこでこの発明は、ラレラルPNPトランジスタを使用
しても出力歪みを改善することができる電圧制御可変利
得増幅器を提供することを目的とする。
しても出力歪みを改善することができる電圧制御可変利
得増幅器を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明は、入力信号が反転入力端子に供給される演
算増幅器と、前記入力信号が共通コレクタに供給される
逆極性の第１、第２のトランジスタと、出力信号が共通
コレクタから導出される逆極性の第３、第４のトランジ
スタと、前記第１と第４のトランジスタのベースに制御
電圧を供給する制御電圧供給手段と、前記第１と第３の
トランジスタと逆極性でありこれらトランジスタのエミ
ッタにそれぞれエミッタが接続され、ベースがバイアス
回路を介して前記演算増幅器の出力端子に接続された第
５、第６のトランジスタと、前記第２と第４のトランジ
スタと逆極性でありこれらトランジスタのエミッタにそ
れぞれエミッタが接続され、ベースが前記演算増幅器の
出力端子に接続された第７、第８のトランジスタとを有
するものである。
算増幅器と、前記入力信号が共通コレクタに供給される
逆極性の第１、第２のトランジスタと、出力信号が共通
コレクタから導出される逆極性の第３、第４のトランジ
スタと、前記第１と第４のトランジスタのベースに制御
電圧を供給する制御電圧供給手段と、前記第１と第３の
トランジスタと逆極性でありこれらトランジスタのエミ
ッタにそれぞれエミッタが接続され、ベースがバイアス
回路を介して前記演算増幅器の出力端子に接続された第
５、第６のトランジスタと、前記第２と第４のトランジ
スタと逆極性でありこれらトランジスタのエミッタにそ
れぞれエミッタが接続され、ベースが前記演算増幅器の
出力端子に接続された第７、第８のトランジスタとを有
するものである。
（作 用） 上記の手段により、入力信号の正の半サイクルでは、
第２、第７、第８、第４のトランジスタの組みが動作
し、負の半サイクルでは、第1,第５、第６、第３のトラ
ンジスタの組みが動作する。各組は、PNPとNPNのトラン
ジスタを同数含み、各組においてはPNPとNPNトランジス
タのＶBEが直列になっているので、正と負の半サイクル
で特性の対称な動作を得ることができ、出力信号の歪み
が低減される。
第２、第７、第８、第４のトランジスタの組みが動作
し、負の半サイクルでは、第1,第５、第６、第３のトラ
ンジスタの組みが動作する。各組は、PNPとNPNのトラン
ジスタを同数含み、各組においてはPNPとNPNトランジス
タのＶBEが直列になっているので、正と負の半サイクル
で特性の対称な動作を得ることができ、出力信号の歪み
が低減される。
（実施例） 以下、この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例である。入力信号源21か
らの信号は抵抗R11に供給される。この抵抗R11から導出
される入力信号は、演算増幅器22の反転入力端子に供給
されるとともに、逆極性の第１、第２のトランジスタQ1
1、Q12の共通コレクタに供給される。
らの信号は抵抗R11に供給される。この抵抗R11から導出
される入力信号は、演算増幅器22の反転入力端子に供給
されるとともに、逆極性の第１、第２のトランジスタQ1
1、Q12の共通コレクタに供給される。
第１、第２のトランジスタQ11とQ12の組みは、第３と
第４のトランジスタQ13、Q14の組みと対になり、並列関
係にある。第３、第４のトランジスタQ13、Q14の共通コ
レクタからは出力信号が導出されるもので、この共通コ
レクタは、演算増幅器24の反転入力端子と抵抗R12の一
端に供給されている。演算増幅器24の出力端子と抵抗R1
2の他端は出力端子25に接続される。
第４のトランジスタQ13、Q14の組みと対になり、並列関
係にある。第３、第４のトランジスタQ13、Q14の共通コ
レクタからは出力信号が導出されるもので、この共通コ
レクタは、演算増幅器24の反転入力端子と抵抗R12の一
端に供給されている。演算増幅器24の出力端子と抵抗R1
2の他端は出力端子25に接続される。
第１のトランジスタQ11のエミッタには、第５のトラ
ンジスタQ15のエミッタが接続され、このトランジスタQ
15のコレクタは正電源Vccに接続され、ベースは定電流
源I11の出力部に接続されている。同様に第３のトラン
ジスタQ13のエミッタにも、第６のトランジスタQ16のエ
ミッタが接続され、このトランジスタQ16のコレクタは
正電源Vccに接続され、ベースは定電流源I11の出力部に
接続されている。定電流源I11の入力側は、正電源Vccに
接続されている。
ンジスタQ15のエミッタが接続され、このトランジスタQ
15のコレクタは正電源Vccに接続され、ベースは定電流
源I11の出力部に接続されている。同様に第３のトラン
ジスタQ13のエミッタにも、第６のトランジスタQ16のエ
ミッタが接続され、このトランジスタQ16のコレクタは
正電源Vccに接続され、ベースは定電流源I11の出力部に
接続されている。定電流源I11の入力側は、正電源Vccに
接続されている。
また、第２のトランジスタQ12のエミッタは、第７の
トランジスタQ17のエミッタに接続され、このトランジ
スタQ17のコレクタは、負電源ＶEEに接続されている。
同様の第４のトランジスタQ14のエミッタは、第８のト
ランジスタQ18のエミッタに接続され、このトランジス
タQ18のコレクタは、負電源ＶEEに接続されている。
トランジスタQ17のエミッタに接続され、このトランジ
スタQ17のコレクタは、負電源ＶEEに接続されている。
同様の第４のトランジスタQ14のエミッタは、第８のト
ランジスタQ18のエミッタに接続され、このトランジス
タQ18のコレクタは、負電源ＶEEに接続されている。
次に、正電源Vccと演算増幅器22の出力部との間には
停電流源I11と抵抗R13及びR14、トランジスタQ19による
電流バイアス回路が接続されている。なお演算増幅器22
及び24の非反転入力端子は接地されている。さらに、ト
ランジスタQ12とQ13のベースは接地され、トランジスタ
Q11とQ14のベースには制御電圧VCが与えられている。
停電流源I11と抵抗R13及びR14、トランジスタQ19による
電流バイアス回路が接続されている。なお演算増幅器22
及び24の非反転入力端子は接地されている。さらに、ト
ランジスタQ12とQ13のベースは接地され、トランジスタ
Q11とQ14のベースには制御電圧VCが与えられている。
上記の回路において、入力信号が正の半サイクルであ
るとき、トランジスタQ12とQ17、Q14、Q18が動作する。
ここで、演算増幅器22はその反転入力端子（トランジス
タQ11及びQ12の共通コレクタ）を接地電位と同じ電位に
維持しようた働く。これはトランジスタQ17のベース電
流が演算増幅器22側に供給されることにより供給される
ことにより得られる。
るとき、トランジスタQ12とQ17、Q14、Q18が動作する。
ここで、演算増幅器22はその反転入力端子（トランジス
タQ11及びQ12の共通コレクタ）を接地電位と同じ電位に
維持しようた働く。これはトランジスタQ17のベース電
流が演算増幅器22側に供給されることにより供給される
ことにより得られる。
逆に入力信号が負の半サイクルであるときは、トラン
ジスタQ11、Q15、Q16、Q13が動作する。このときも演算
増幅器22はその反転入力端子を接地電位と同じ電位に維
持しようと働く。これはトランジスタQ15のベース電流
が演算増幅器22の出力側の電流に影響を与えることによ
り得られる。
ジスタQ11、Q15、Q16、Q13が動作する。このときも演算
増幅器22はその反転入力端子を接地電位と同じ電位に維
持しようと働く。これはトランジスタQ15のベース電流
が演算増幅器22の出力側の電流に影響を与えることによ
り得られる。
入力信号の正の半サイクルのとき、抵抗R11には ＩR1＝Vin/R11 なる電流が流れる。そしてこの電流ＩR1と等しい電流
が、トランジスタQ12とQ17に流れる。
が、トランジスタQ12とQ17に流れる。
ここで、トランジスタQ14のベースに与えられている
制御電圧VCが、零（接地電位）であるとすると、トラン
ジスタQ17とQ18には同じ電流が流れる。従って、各トラ
ンジスタQ12、Q14、Q17、Q18の電流とベースエミッタ間
電位ＶBEとの関係を求めると、次のように表せる。
制御電圧VCが、零（接地電位）であるとすると、トラン
ジスタQ17とQ18には同じ電流が流れる。従って、各トラ
ンジスタQ12、Q14、Q17、Q18の電流とベースエミッタ間
電位ＶBEとの関係を求めると、次のように表せる。
ＶBEQ12＝VT×ln（ＩQ12/Isn） ＶBEQ17＝VT×ln（ＩQ17/Isp） ＶBEQ14＝VT×ln（ＩQ14/Isn） ＶBEQ18＝VT×ln（ＩQ17/Isp） 但し IsnはNPNトランジスタの逆方向飽和電流 IspはPNPトランジスタの逆方向飽和電流 ＩQ12＝ＩQ17、ＩQ14＝ＩQ18 である。
また、トランジスタQ17、Q18のベースは共通接続され
ているので次式が成立する。
ているので次式が成立する。
ＶBEQ12＋ＶBEQ17＝ＶBEQ14＋ＶBEQ18−VC 以上の式から、次の式をまとめることができる。
VT×In（ＩQ12/Isn） ＋VT×In（ＩQ12/Isp） ＝VT×In（ＩQ14/Isn） ＋VT×In（ＩQ14/Isp）−VC これを整理すると、 In｛（IQ12×ＩQ12×Isn×Isp）／（ＩQ14×ＩQ14×Isn
×Isp）｝＝（−VC/VT）となる。さらに整理すると （ＩQ12/IQ14）＝exp（−VC/2VT） ＩQ14＝ＩQ12×exp（VC/2VT） となる。トランジスタQ14のコレクタ電流は、抵抗R12を
流れるから、結局、出力端子にはR12×ＩQ14という電圧
が発生する。これらをまとめると ＶOUT＝Vin×exp（VC/2VT） を得ることができる。つまり出力電圧を制御電圧VCで制
御することができる。
×Isp）｝＝（−VC/VT）となる。さらに整理すると （ＩQ12/IQ14）＝exp（−VC/2VT） ＩQ14＝ＩQ12×exp（VC/2VT） となる。トランジスタQ14のコレクタ電流は、抵抗R12を
流れるから、結局、出力端子にはR12×ＩQ14という電圧
が発生する。これらをまとめると ＶOUT＝Vin×exp（VC/2VT） を得ることができる。つまり出力電圧を制御電圧VCで制
御することができる。
上記の説明は、正の半サイクルの場合を説明したが、
負の半サイクルの場合も同様にして数式を示すと以下の
ようになる。
負の半サイクルの場合も同様にして数式を示すと以下の
ようになる。
ＶBEQ15＝VT×ln（ＩQ15/Isn） ＶBEQ16＝VT×ln（ＩQ16/Isn） ＶBEQ11＝VT×ln（ＩQ11/Isp） ＶBEQ13＝VT×ln（ＩQ13/Isp） ＶBEQ15＋ＶBEQ11＋VC＝ＶBEQ16＋ＶBEQ13 抵抗R11にはＩR1＝Vin/R11の電流がながれこれと同じ
電流がトランジスタQ11にも流れる。また出力電流は、
トランジスタQ13のコレクタに現れる。よって出力電圧V
outは、 Vout＝R12×ＩQ13 ＶOUT＝Vin×exp（VC/2VT）となる。
電流がトランジスタQ11にも流れる。また出力電流は、
トランジスタQ13のコレクタに現れる。よって出力電圧V
outは、 Vout＝R12×ＩQ13 ＶOUT＝Vin×exp（VC/2VT）となる。
上記したように、この実施例によれば、入力信号の正
の半サイクルではトランジスタQ12（NPN）、Q17（PN
P）、Q14（NPN）、Q18（PNP）が働き、負の半サイクル
ではQ15（NPN）、Q11（PNP）、Q16（NPN）、Q13（PNP）
が働く。つまり入力信号の両サイクルともにPNPとNPNト
ランジスタが関与しているので、正、負ともに対称な動
作を得ることができ出力も歪みなく得ることができる。
の半サイクルではトランジスタQ12（NPN）、Q17（PN
P）、Q14（NPN）、Q18（PNP）が働き、負の半サイクル
ではQ15（NPN）、Q11（PNP）、Q16（NPN）、Q13（PNP）
が働く。つまり入力信号の両サイクルともにPNPとNPNト
ランジスタが関与しているので、正、負ともに対称な動
作を得ることができ出力も歪みなく得ることができる。
第２図は第１図の回路の演算増幅器22及びバイアス回
路を詳しく示した回路である。
路を詳しく示した回路である。
従って第１図と同一部分には同じ符号を付している。
演算増幅器22の部分は差動対のトランジスタQ21、Q22に
より構成され、このトランジスタQ21、Q22の共通エミッ
タは定電流源I22を介して負電源に接続されている。ト
ランジスタQ21のコレクタはカレントミラー回路を構成
するトランジスタQ23のコレクタ及びベース、トランジ
スタQ24のベースに接続される。トランジスタQ24のコレ
クタはトランジスタQ22のベースに接続される。トラン
ジスタQ23、Q24のコレクタは正電源Vccに接続されてい
る。トランジスタQ22のコレクタは、トランジスタQ25の
ベースに接続されている。このトランジスタQ25はバイ
アス回路を構成しており、コレクタは正電源Vccに接続
され、エミッタはダイオード接続のトランジスタQ26を
介してトランジスタQ19のエミッタに接続されている。
トランジスタQ19のコレクタは、定電流源I23を介して負
電源ＶEEに接続されている。
演算増幅器22の部分は差動対のトランジスタQ21、Q22に
より構成され、このトランジスタQ21、Q22の共通エミッ
タは定電流源I22を介して負電源に接続されている。ト
ランジスタQ21のコレクタはカレントミラー回路を構成
するトランジスタQ23のコレクタ及びベース、トランジ
スタQ24のベースに接続される。トランジスタQ24のコレ
クタはトランジスタQ22のベースに接続される。トラン
ジスタQ23、Q24のコレクタは正電源Vccに接続されてい
る。トランジスタQ22のコレクタは、トランジスタQ25の
ベースに接続されている。このトランジスタQ25はバイ
アス回路を構成しており、コレクタは正電源Vccに接続
され、エミッタはダイオード接続のトランジスタQ26を
介してトランジスタQ19のエミッタに接続されている。
トランジスタQ19のコレクタは、定電流源I23を介して負
電源ＶEEに接続されている。
第３図は、この発明の他の実施例であり、トランジス
タQ17及びトランジスタQ18のコレクタを定電流源I23に
ベースとともに接続した例である。また制御電圧VCを供
給するトランジスタをQ12とQ13に変えている。このよう
に構成しても先の実施例と同じ動作を得る。他の部分は
先の実施例と同じであるから、同じ符号を付している。
タQ17及びトランジスタQ18のコレクタを定電流源I23に
ベースとともに接続した例である。また制御電圧VCを供
給するトランジスタをQ12とQ13に変えている。このよう
に構成しても先の実施例と同じ動作を得る。他の部分は
先の実施例と同じであるから、同じ符号を付している。
［発明の効果］ 以上説明したようにこの発明によれば、ラテラルPNP
トランジスタを使用しても出力に歪みを生じない電圧制
御可変利得増幅器を得ることができる。
トランジスタを使用しても出力に歪みを生じない電圧制
御可変利得増幅器を得ることができる。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の一部をさらに具体的に示す回路図、第３図
はこの発明の他の実施例を示す回路図、第４図は従来の
電圧制御可変利得増幅器を示す回路図である。 R11〜R14……抵抗、Q11〜Q19、Q21〜Q25……トランジス
タ、22、24……演算増幅器。
１図の回路の一部をさらに具体的に示す回路図、第３図
はこの発明の他の実施例を示す回路図、第４図は従来の
電圧制御可変利得増幅器を示す回路図である。 R11〜R14……抵抗、Q11〜Q19、Q21〜Q25……トランジス
タ、22、24……演算増幅器。
Claims (1)
- 【請求項１】入力信号が反転入力端子に供給される演算
増幅器と、 前記入力信号が共通コレクタに供給される逆極性の第
１、第２のトランジスタと、 出力信号が共通コレクタから導出される逆極性の第３、
第４のトランジスタと、 前記第１と第４のトランジスタのベースに制御電圧を供
給する制御電圧供給手段と、 前記第１と第３のトランジスタと逆極性でありこれらト
ランジスタのエミッタにそれぞれエミッタが接続され、
ベースがバイアス回路を介して前記演算増幅器の出力端
子に接続された第５、第６のトランジスタと、 前記第２と第４のトランジスタと逆極性でありこれらト
ランジスタのエミッタにそれぞれエミッタが接続され、
ベースが前記演算増幅器の出力端子に接続された第７、
第８のトランジスタとを具備したことを特徴とする電圧
制御可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23577289A JP2621994B2 (ja) | 1989-09-13 | 1989-09-13 | 電圧制御可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23577289A JP2621994B2 (ja) | 1989-09-13 | 1989-09-13 | 電圧制御可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0399505A JPH0399505A (ja) | 1991-04-24 |
| JP2621994B2 true JP2621994B2 (ja) | 1997-06-18 |
Family
ID=16991012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23577289A Expired - Lifetime JP2621994B2 (ja) | 1989-09-13 | 1989-09-13 | 電圧制御可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621994B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623228A (en) * | 1993-05-17 | 1997-04-22 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
| US5410271A (en) * | 1993-05-17 | 1995-04-25 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
| CN102364875B (zh) * | 2011-11-15 | 2016-01-13 | 南京美辰微电子有限公司 | 一种双环反馈高线性度可变增益放大器 |
-
1989
- 1989-09-13 JP JP23577289A patent/JP2621994B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0399505A (ja) | 1991-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| JPH098569A (ja) | 差動増幅回路 | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JP2607729B2 (ja) | ヒステリシスコンパレータ | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5467045A (en) | Integrator including an offset eliminating circuit and capable of operating with low voltage | |
| JPS58144920A (ja) | 定電流回路 | |
| JPS6357808B2 (ja) | ||
| JP3016317B2 (ja) | 可変利得増幅器 | |
| JPH0425210A (ja) | 出力電圧制御回路 | |
| JPH0474009A (ja) | 差動増幅器 | |
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPS6217956B2 (ja) | ||
| JPH0429027B2 (ja) | ||
| JPS6216015Y2 (ja) | ||
| JPS6011549B2 (ja) | 小型直流モ−タの速度制御装置 | |
| JPH0151207B2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPH0646097Y2 (ja) | トランジスタ出力回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH0546096Y2 (ja) | ||
| JP2910003B2 (ja) | 低電圧動作温度安定特性電流源回路 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100404 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100404 |