JP2003264242A

JP2003264242A - 集積回路のモデル化方法および集積回路

Info

Publication number: JP2003264242A
Application number: JP2003000977A
Authority: JP
Inventors: Raul Andres Bianchi; ビアンチ・ラウル・アンドレ
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2002-01-09
Filing date: 2003-01-07
Publication date: 2003-09-19
Anticipated expiration: 2023-01-07
Also published as: FR2834575A1; JP4145147B2; EP1327944A1; US7480604B2; US20090055152A1; JP5148354B2; US20030173588A1; EP2363818A3; FR2834575B1; JP2008252105A; US7996202B2; EP2363818A2

Abstract

(57)【要約】【課題】トランジスタのモデリングを提供し、最終的に
つくられるトランジスタの真の性能をシミュレーション
モデルを用いてシミュレートされた性能に近づけるこ
と。【解決手段】少なくとも１つの絶縁ゲート電界効果トラ
ンジスタを含む集積回路をモデル化するシステムにおい
て本システムは、トランジスタの動作領域に加えられる
機械的応力を表すパラメータを定義する生成手段（ML
B）と、応力パラメータを考慮してトランジスタの少な
くともいくつかの電気パラメータ（P）を決定する処理
手段（MT）とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は集積回路に関し、特
に集積回路のモデル化に関し、さらに絶縁ゲート電界効
果トランジスタ（MOSFET）に関する。

【０００２】

【従来の技術】多くのMOSFETシミュレーションが現在利
用可能である。例えばカリフォルニアのバークレイ大学
電子技術及びコンピュータ科学学部で利用できるBSIM3v
3.2モデルがあり、特にWeidong Liu及び他による1997-1
998発行のユーザマニュアルがある。

【０００３】この種のモデルは、集積回路設計者により
用いられ、キャリア移動度、スレッシュホールド電圧、
及びドレイン電流などの必要な電子特性についてMOSFET
を定義しシミュレートする。

【０００４】

【発明が解決しようとする課題】これらのシミュレーシ
ョンモデルを用いてシミュレートされた性能が、最終的
につくられたMOSFETに期待された真の性能に合わないと
いう場合がある。

【０００５】本発明はこの問題に対する解決策を提供す
る。

【０００６】本発明の目的は、トランジスタのモデリン
グを提供し、最終的につくられるトランジスタの真の性
能をシミュレーションモデルを用いてシミュレートされ
た性能に近づけることである。

【０００７】本発明の他の目的は、MOSFETを含む集積回
路をつくることであり、その電子的特性は、特に移動度
に関して、対象とする用途の機能において調整され改良
することができる。

【０００８】本発明は、トランジスタの電子特性、例え
ば移動度、スレッシュホールド（しきい）電圧、または
ドレインソース抵抗などが、トランジスタのチャネルに
加えられる機械的応力の関数として変化することにより
得られるものである。機械的応力は、製造プロセスの結
果としてのものであり、特に例えば浅い溝分離法（ST
I）領域などのトランジスタの動作領域を広げる電気的
に絶縁の領域を形成する結果としてのものである。

【０００９】

【課題を解決するための手段】本発明は、少なくとも１
つの絶縁ゲート電界効果トランジスタを含む集積回路の
モデル化方法であって、前記トランジスタの動作領域に
加えられる機械的応力を表すパラメータa_eqが、前記ト
ランジスタの電気的パラメータ、例えばキャリア移動
度、スレッシュホールド電圧、ドレイン／ソースアクセ
ス抵抗を決定するにあたり、定義され考慮に入れられる
方法を提供する。

【００１０】ある単純な状況においては、本発明の方法
により、応力パラメータを考慮して、電気的パラメータ
を直接計算することができる。

【００１１】しかしながら一般的なルールとして、本発
明は既存の標準的または非標準的なシミュレーションモ
デルを補う。例えばそれは、トランジスタのより精錬さ
れた電気的パラメータを決定するために、既存のモデル
で用いられる既存のモデルの入力パラメータを修正する
ことにより行われる。

【００１２】例えば、室温でのキャリアの低電界移動度
μ０は、機械的応力を直接表すために本発明の方法が修
正するパラメータの１つである。一度修正されると、こ
のパラメータμ０は、既存のモデル、例えば上述のBSIM
3v3.2モデルに組み込まれ、トランジスタの電気的ふる
まいにおける２次的効果を特に考慮に入れたより精錬さ
れたパラメータである、有効キャリア移動度μeffを決
定するのに用いられる。

【００１３】このようにして分析していくと最終的に、
電気的パラメータμ_effが決定され、トランジスタの動
作領域における機械的応力の効果を表す。

【００１４】同様に、チャネルRdswの単位幅当たりの散
在するドレイン／ソース抵抗は、本発明に従った方法を
用いて機械的応力を規定し、容易に決定することができ
るパラメータであり、ドレイン／ソース抵抗Rdsを決定
するために連続して既存のモデルに組み込まれる。

【００１５】同じことが後述のパラメータにも当てはま
る。例えば、 Vth0：ゲート／ソース電圧が０で、チャネル幅が大きい
場合のスレッシュホールド電圧 K1：第１順序体効果係数 K2：第２順序体効果係数 K3：狭チャネル幅係数 K3b：K3基盤効果係数 Dvt0：スレッシュホールド電圧の短チャネル効果の第１
係数 Dvt0W：スレッシュホールド電圧で短チャネル長の、短
チャネル効果の第１係数 Eta0：しきい値より下の領域の係数を少なくするドレイ
ン起因障壁 Etab：しきい値より下のDIBL効果の体バイアス係数これらは、一度本発明に従った方法により決定され、機
械的応力を規定すると、BSIM3v3.2モデルに組み込ま
れ、スレッシュホールド電圧を決定する。

【００１６】本発明の実施形態によると、「有用な」動
作領域は、前記動作領域の全部または一部として定義さ
れる。この有用動作領域は、矩形内にある動作領域の一
部とすることができ、チャネルの幅方向の矩形の横寸法
は、チャネルの幅に等しく、チャネルの幅方向にあるチ
ャネルの各端は、ゲートの対応する側面から所定の境界
距離のところにある。その距離は、動作領域の接触端子
が必要とする最小距離の約１０倍程度とすることができ
る。

【００１７】応力パラメータは、好ましくはトランジス
タのゲートと有用動作領域の端との間の前記トランジス
タのチャネルの長さ方向における距離を表す幾何学的パ
ラメータa_eqである。

【００１８】従って本発明は、かなり単純な一次元の幾
何学的パラメータ、この例では距離が、３次元機械的応
力のトランジスタの電気的パラメータに対する効果を表
している。

【００１９】トランジスタの有用動作領域は矩形であ
り、前記ゲートは、幾何学的に同一となるソースおよび
ドレイン領域を定義するよう有用動作領域の中央に位置
する場合、応力パラメータa_eqは、ゲートの側面とソー
スまたはドレイン領域の対応する端との間のチャネルの
長さ方向の距離aとして定義される。

【００２０】しかしながら、トランジスタは常には矩形
の有用動作領域および動作領域の中央に位置するゲート
を持たない。また、トランジスタの有用動作領域が幾何
学的に異なるソースおよびドレイン領域を含む場合、ゲ
ートとソース領域の端との間のチャネルの長さ方向の第
１距離を表す第１幾何学的パラメータa_sが定義される。
ゲートとドレイン領域との間のチャネルの長さ方向の距
離を表す第２幾何学的パラメータa_dが定義される。

【００２１】応力パラメータa_eqが、前記第１幾何学的
パラメータと前記第２幾何学的パラメータとを用いる式
により定義される。

【００２２】例えば、応力パラメータは、1/(1/2a_s＋1/
2a_d)に等しく定義される。

【００２３】トランジスタの有用動作領域は少なくとも
１つのソースまたはドレイン領域を含み、それぞれの側
面には鈍角がない場合、そしてソースまたはドレイン領
域はｎの個々の矩形領域に分けることができてｎが１以
上である場合、それぞれの領域は、幅W_iとゲートからチ
ャネルの長さ方向で距離a_iにある個々の端により定義さ
れる。

【００２４】対応する幾何学的パラメータa_sまたはa_dが
W／｛ΣW_i／a_i｝に等しく、Wは前記トランジスタのチャ
ネル幅であるとすることができる。

【００２５】一方で、トランジスタの有用動作領域は少
なくとも１つのソースまたはドレイン領域を含み、その
少なくとも１つの側面は少なくとも１つの鈍角を有する
場合、対応するパラメータa_sまたはa_dは無限大として扱
われる。

【００２６】同様に簡単にするため、有用動作領域の個
々の領域の個々の距離が、有用動作領域の矩形を広げる
境界距離に等しい場合、個々の距離a_iは、無限大に等し
いとして扱われる。

【００２７】本発明の一形態では、・動作領域が必要とする最小距離などの参照距離に対し
て決定された電気的パラメータの値・トランジスタの応力パラメータの値・必要とされる最小距離などの前記参照距離の値・電気パラメータに関連し前記トランジスタのチャネル
の幅および長さに依存した係数を含む式により前記トランジスタの電気パラメータPが
定義される。

【００２８】応力パラメータが幾何学的パラメータa_eq
である場合、関連する電気パラメータPは例えば次の式
で定義される。

【００２９】P＝Pa_min（１+CP_L,W（１−a_min／a_eq）） Pa_minは、前記動作領域が必要とする最小距離a_minにつ
いて決定された電気パラメータPの値であり、CP_L,Wはパ
ラメータPに関連する係数である。

【００３０】この場合、前記係数CP_L,Wの決定は例えば
次のステップを含む。

【００３１】・複数の参照トランジスタが生成され、チ
ャネルの幅および長さについての異なる参照値Wref、Lr
ef、および前記応力パラメータについての異なる値をも
つ。

【００３２】・前記電気パラメータPの値は、生成され
た各参照トランジスタについて測定される。

【００３３】・値Wref、Lrefの各組について、参照係数
CP_Lref,Wrefが式Y＝１＋CP_Lef,WrefXの直線の傾きとし
て定義され、ここでY＝P/P_minかつX＝１−a_min/a_eqであ
る。

【００３４】・係数CP_L,Wが、前記参照係数から、可能
であれば補間を用いて前記トランジスタのチャネルの幅
Wおよび長さLを考慮に入れて決定される。

【００３５】本発明はさらに、少なくとも１つの絶縁ゲ
ート電界効果トランジスタを含む集積回路をモデル化す
るシステムを提供する。

【００３６】本発明の一形態によると、システムは、前
記トランジスタの動作領域に加えられる機械的応力を表
すパラメータを定義する生成手段と、前記応力パラメー
タを考慮して前記トランジスタの電気パラメータを決定
する処理手段とを含む。

【００３７】本発明の一形態では、生成手段は、有用動
作領域を前記動作領域の一部または全部として範囲を定
め、前記応力パラメータは、前記トランジスタのゲート
と前記有用動作領域の端との間のトランジスタのゲート
の長さ方向の距離を表す幾何学的パラメータa_eqであ
る。

【００３８】本発明の一形態では、トランジスタの有用
動作領域は矩形であり、ゲートは、幾何学的に同一なソ
ースおよびドレイン領域の範囲を定めるための有用動作
領域の中心にあり、生成手段は、応力パラメータa
_eqを、ゲートの側面と前記ソースまたはドレイン領域の
対応する端との間のチャネルの長さ方向の距離として範
囲を定める。

【００３９】本発明の他の形態では、トランジスタの有
用動作領域は、幾何学的に異なるドレインおよびソース
領域を含み、前記生成手段は、前記ゲートと前記ソース
領域の端との間のチャネルの長さ方向の第１距離を表す
第１幾何学的パラメータa_sと、前記ゲートと前記ドレイ
ン領域の端との間のチャネルの長さ方向の距離を表す第
２幾何学的パラメータa_dとを定義し、生成手段は、前記
第１幾何学的パラメータと第２幾何学的パラメータとを
つなげる式により前記応力パラメータを定義する。

【００４０】本発明の一形態では、処理手段は、次の値
を含む式によりトランジスタの電気パラメータを定義す
る。

【００４１】・動作領域が必要とする最小距離などの参
照距離に対して決定された電気的パラメータの値・トランジスタの応力パラメータの値・必要とされる最小距離などの前記参照距離の値・電気パラメータに関連し前記トランジスタのチャネル
の幅および長さに依存した係数関連する電気パラメータPは、式P＝Pa_min（１+CP
_L,W（１−a_min／a_eq））で定義することができ、Pa_min
は、前記動作領域が必要とする最小距離a_minについて決
定された電気パラメータPの値であり、CP_L,Wは前記パラ
メータPに関連する係数である。

【００４２】モデル化装置は、複数の参照トランジスタ
が生成されて、チャネルの幅および長さについての異な
る参照値Wref、Lref、および前記応力パラメータについ
ての異なる値をもつ。

【００４３】さらに処理装置は、・電気パラメータPの値は、生成された各参照トランジ
スタについて測定する測定手段。

【００４４】・値Wref、Lrefの各組について、を式Y＝
１＋CP_Lef,WrefXの直線の傾きとして定義される参照係
数CP_Lref,Wrefを計算する第１計算手段。ここでY＝P/P
_minかつX＝１−a_min/a_eqである。

【００４５】・係数CP_L,Wを、前記参照係数CP_Lref,Wref
から、可能であれば補間を用いて前記トランジスタのチ
ャネルの幅Wおよび長さLを考慮に入れて計算する第２計
算手段。

【００４６】トランジスタをつくるため、本発明はま
た、例えば室温の低電界キャリア移動度、スレッシュホ
ールド電圧などの関数としてトランジスタの動作領域の
形を調整する。

【００４７】いいかえると、本発明に従ったモデル化方
法を用いて動作領域の所定の幾何学的パラメータについ
て関連する電気的パラメータを決定することが可能であ
る。その結果、逆に集積回路をつくるために、関連する
電気的パラメータについての要求値をつくるトランジス
タの動作領域の幾何学的パラメータを決定することが可
能である。

【００４８】いいかえると、本発明はまた、少なくとも
１つの絶縁ゲート電界効果トランジスタを含む集積回路
の製作方法であって、前記トランジスタの動作領域に加
えられる機械的応力を表すパラメータを用いて、前記ト
ランジスタの動作領域の形が定義され、上述の方法に従
ったモデル化方法により決定されたトランジスタの少な
くとも１つの電気的パラメータの要求値を規定し、前記
応力パラメータを規定する方法を提供する。

【００４９】従って、トランジスタの有用領域の外形
は、移動度の観点で、トランジスタの最適化するよう調
節することができ、例えばドレイン／ソース抵抗をさら
に減らすことになり、MOSFETの場合に特に有益である。

【００５０】一形態では、有用動作領域が、前記動作領
域の全部または一部として定義され、前記応力パラメー
タが、前記トランジスタのゲートと前記有用動作領域の
端との間の前記トランジスタのチャネルの長さ方向の距
離を表す幾何学的パラメータa_eqである。

【００５１】従って、トランジスタがNMOSトランジスタ
であり、幾何学的パラメータa_eqが動作領域の接触端子
に必要な最小距離a_minの２倍以上である場合、動作領域
の長さが前記必要とされる最小距離に等しいトランジス
タに比べてキャリア移動度の改善が特に得られる。

【００５２】同様に、トランジスタが、幾何学的パラメ
ータが最小距離の２倍以上である８０％以上についての
NMOSトランジスタを複数含む少なくとも１つのブロック
を含む場合、集積回路のブロック全体が移動領域に関し
て利点を持つと考えられる。

【００５３】これらの利点は、トランジスタがPMOSトラ
ンジスタの場合に、特に移動度に関しても得られる。こ
の場合、幾何学的パラメータa_eqは、必要とされる最小
距離の２倍より小さいことが好ましい。

【００５４】同様に、移動領域に関してこの利点は、幾
何学的パラメータが最小距離の２倍以上である８０％以
上についてのPMOSトランジスタを複数含む少なくとも１
つのブロックを含む集積回路に当てはまる。

【００５５】本発明は少なくとも１つの絶縁ゲート電界
効果トランジスタを含む集積回路を提供する。

【００５６】本発明の一形態によると、トランジスタの
動作領域は動作領域の一部または全体として定義される
有用動作領域を含み、トランジスタのゲートと有用動作
領域の端との間のトランジスタのチャネルの長さ方向の
距離a_eqは、動作領域の接触端子が必要とする最小距離
とは異なる集積回路。

【００５７】一形態では、トランジスタはNMOSトランジ
スタであり、距離a_eqは最小距離a_mi _nの２倍より大き
い。

【００５８】一形態では、トランジスタが、複数のNMOS
トランジスタを含む少なくとも１つのブロックを含み、
NMOSトランジスタの８０％以上が、最小距離の２倍以上
の幾何学的パラメータをもつ。

【００５９】一形態では、トランジスタがPMOSトランジ
スタであり、距離a_eqが最小距離a_mi _nの２倍より小さ
い。

【００６０】本発明の一形態では、集積回路は、前記ト
ランジスタが、複数のPMOSトランジスタを含む少なくと
も１つのブロックを含み、PMOSトランジスタの８０％以
上が、最小距離の２倍以下の幾何学的パラメータをも
つ。

【００６１】上述のいずれかの形態において、有用動作
領域は、矩形内に含まれる動作領域の一部であり、チャ
ネルの幅方向への矩形の横寸法は、チャネルの幅に等し
く、チャネルの幅方向にあるチャネルの各端は、前記ゲ
ートの対応する側面からの所定の境界距離にあり、例え
ば境界距離は、必要とされる最小距離a_minの約１０倍程
度である。

【００６２】

【発明の実施の形態】図１は、トランジスタのレイアウ
ト概略図から、トランジスタの動作領域に加えられる機
械的応力を表す応力パラメータをつくる生成手段MLBを
示している。材料の用語では、生成手段は、トランジス
タレイアウト概略図から、トランジスタの寸法パラメー
タ、例えばチャネルの長さ及び幅を、接続における情報
と同様に引くものであると業界の者に知られる減算器と
することができる。

【００６３】一度この応力パラメータが決定されると、
詳細に後述するように、マイクロプロセッサでソフトウ
ェアとして実現される処理手段MTは、例えば応力パラメ
ータを規定するトランジスタの電気パラメータPのうち
すくなくともいくつかを決定する。

【００６４】電気パラメータPは、室温での低電界キャ
リア移動度μ０とすることができ、例えばゲート／ソー
ス電圧が０で長いチャネルにおけるスレッシュホールド
電圧Vth0、又はチャネルの単位幅あたりの散在するソー
ス／ドレイン抵抗とすることができる。

【００６５】これらの電気パラメータPは、トランジス
タの動作領域に加えられる応力を説明するものである
が、先に述べたバークレー大学のBSIM3v3.2などの標準B
SIMシミュレーションモデルに入れることができる。こ
のモデルは、有効移動度μ_eff、ドレイン／ソース抵抗R
ds、及びスレッシュホールド電圧Vthなどの、別のより
高度なパラメータを計算するのに用いられる。その一方
で、BSIMモデルから得られたパラメータも、トランジス
タの動作領域に加えられる応力を規定する。

【００６６】動作領域に加えられる全ての３次元応力
は、実際は１次元パラメータである応力パラメータを用
いて説明可能であることが分かっている。１次元パラメ
ータは、より正確にはトランジスタのゲートと動作領域
の端との間のトランジスタのチャネルの長さ方向の距離
を表す幾何学的パラメータa_eqである。

【００６７】図２に示すように、PMOSトランジスタの動
作領域は矩形である。ゲートGRは、動作領域の中央に配
置され、幾何学的には同等であるソース及びドレイン領
域S及びDを定義する。応力パラメータa_eqは、ゲートの
側面FLCとソース又はドレイン領域、ここではソース領
域の端BRDとの間のチャネルの長さL方向の距離aとして
定義される。

【００６８】補足するとこの距離aは、ソース又はドレ
イン領域の接触端子CTを構成するのに必要な最小距離a
_minとは別のものとすることができる。

【００６９】図３は、値aに対する移動度μ０と値a_min
に対する移動度μ０との間の距離aの比率の関数の変形
例を示している。補足すると移動度μ０は、NMOSトラン
ジスタのaについて増加し（カーブC1NMOS）、PMOSトラ
ンジスタのaについて減少する（カーブC1PMOS）。その
一方で、PMOSトランジスタについては、aがa_minより小
さい場合、移動度が増加する。

【００７０】トランジスタの動作領域が、幾何学的に異
なるソース及びドレイン領域を含む場合、第１幾何学的
パラメータa_sは、ゲートとソース領域の端との間のチャ
ネルの長さ方向の第１距離を表すよう定義される。

【００７１】第２幾何学的パラメータa_dは、ゲートとド
レイン領域の端との間のチャネルの長さ方向の距離を表
すよう定義される。この応力パラメータa_eqは、次の式
で定義される。

【００７２】 a_eq＝１／（１／２a_s＋１／２a_d）式（１）

【００７３】ソース及びドレイン領域が幾何学的に異な
るようにできるだけでなく、図４（a）、または図５
（a）及び図６の場合のように不規則ともすることがで
きる。

【００７４】幾何学的に不規則なソース及びドレイン領
域は、図４（a）及び図５（a）の右側に示されるように
鋭角ANGFを有しており、図５（a）の右側及び図６に示
されるように鈍角ANGOを有するものとは区別される。

【００７５】ここで図４（a）を参照すると、ソース領
域S及びドレイン領域Dを示している。このそれぞれの側
面には鈍角がなく、関連領域の直角の端で鋭角を、ここ
では９０°に等しい角として定義する。

【００７６】ソース領域Sは、ｎの個々の領域RG_i（ここ
でｎ＝４）に分割される。それぞれの領域RG_iは、それ
ぞれの幅W_iと、ゲートGRからチャネルの長さLの方向に
それぞれの距離a_iだけ離れたところにあるそれぞれの端
BEL_iとを有している。

【００７７】幾何学的パラメータa_sは、後述の式で定義
される。

【００７８】

【数１】式（２）

【００７９】ここで、Wはチャネルの全体幅である。

【００８０】同様にドレイン領域Dは、４つの各領域に
分けられる。各領域は、それぞれの幅W_iを有し、一番端
がゲートGRの対応する側面からそれぞれ距離b_iだけ離れ
たところにある。

【００８１】幾何学的パラメータa_dは、後述の式により
定義される。

【００８２】

【数２】式（３）

【００８３】モデル化という観点からは、図４（a）のT
MOSトランジスタは、図４（b）のTMOSトランジスタと同
等である。

【００８４】さらに応力パラメータa_eqは、上述の式
（１）により定義される。モデル化という観点からは、
図４（a）のTMOSトランジスタは、規則的で矩形の動作
領域を中心ゲートとともに有する図４（c）のTMOSトラ
ンジスタと同等である。

【００８５】まず指摘しなければならないことは、この
ときパラメータa_eqは、パラメータa _minと比べて大幅に
大きいものまたは大幅に小さいものとすることができる
ことである。

【００８６】鈍角ANGOを有する不規則なソースまたはド
レイン表面については、さらに図５（a）から図７を参
照して説明する。図５（a）および図６で示されるよう
に、鈍角ANGO（ここでは角度270°）が、関連する領域
の側面の端の位置にあるということは、関連領域の側面
がチャネルの外部に伸びることを意味している。

【００８７】この種のソース及びドレイン領域について
は、対応する幾何学的パラメータa_sまたはa_dが無限大で
ある。

【００８８】モデル化の観点から図５（a）のTMOSトラ
ンジスタに等価なTMOSトランジスタは、図５（b）に示
され、無限大であるパラメータa_sと式（３）で定義され
るパラメータa_dをもつ。

【００８９】最終的にはモデル化という観点から図５
（a）のトランジスタに等しいTMOSトランジスタは、図
７のTMOSトランジスタであり、ここでa_eqは依然として
上述の式で定義されるが、a_sが無限大なので、この例で
は２a_dになる。

【００９０】図６においてソース及びドレイン領域は、
両方とも鈍角ANGOがある。結果的に、２つのパラメータ
a_s及びa_dは無限大であり、等価なTMOSトランジスタ（図
７）のパラメータa_eqは、理論上依然として式（１）に
より定義され、a_s及びa_dが両方とも無限大であるので、
実際は無限大になる。

【００９１】TMOSトランジスタの動作領域ZAが、例えば
図８のように特に複雑である場合、「有用」動作領域ZA
Uをトランジスタの動作領域内で範囲を定めるのが好ま
しい。有用動作領域は矩形領域内に含まれ、その端BLZ
のそれぞれは、チャネルの幅Wの方向に対応するゲート
の側面、ここでその距離は１０a_min、から予め定められ
た境界距離の位置にある。

【００９２】さらに、この矩形領域の横寸法は、チャネ
ルの幅方向、すなわち実際は端BLZの長さ（側面の端BLY
間の距離）方向であるが、チャネルの幅Wに等しい。

【００９３】ここで値１０a_minは、例えば期待しうる移
動度の改善とモデル化の簡易性との妥協点である。この
値１０a_minを超えると、移動度の改善が、図３のカーブ
C1NMOSで示すようにかなり小さくなる。

【００９４】有用動作領域ZAUを定義したので、手順は
先に説明したようになり、ソース及びドレイン領域をｎ
の個々の領域に分けるが、ここで３つの個々の領域は、
３つの個々のトランジスタT₁、T₂、T₃の範囲を決める。

【００９５】さらに、個々の距離a_iまたはb_iは、境界距
離１０a_minに等しい場合、無限大に等しいものとして考
えられる。

【００９６】有用動作領域に制限されるTMOSトランジス
タのパラメータa_s及びa_dは、上述のように決定される。

【００９７】従って上述の式（２）で定義されるパラメ
ータa_sは、実際には後述の式により実質的に定義され
る。

【００９８】 a_s＝W/（W₁/a₁）式（４）

【００９９】距離a₂およびa₃が無限大だからである。

【０１００】同様に、パラメータa_dは単純に次の式で定
義される。

【０１０１】 a_d＝W/（W₃/b₃）式（５）

【０１０２】距離b₁およびb₂が無限大だからである。

【０１０３】等価なパラメータa_eqはやはり上述の式
（１）で定義される。

【０１０４】一度幾何学的パラメータa_eqが得られる
と、処理手段はトランジスタPの関連電気パラメータを
決定する。

【０１０５】この実施形態において、電気パラメータP
は次の式で定義される。

【０１０６】 P＝Pa_min（１＋CP_L,W（１−a_min/a_eq））式（６）

【０１０７】ここでPa_minは、動作領域が必要とする最
小距離a_minについて決定される電気パラメータPの値で
あり、CP_L,Wは、電気パラメータPに関連しトランジスタ
のチャネルの幅W及び長さLに依存した係数である。

【０１０８】この式は、図９の特定の場合の移動度μ０
で示されている。カーブC2NMOSは、実際は直線であり、
NMOSトランジスタについてこの式を説明している。直線
C2PMOSは、PMOSトランジスタについてこの式を説明して
いる。

【０１０９】図１０で示された手順は、パラメータPに
関連する係数CP_L,Wを決定するのに用いられるのが望ま
しい。

【０１１０】複数のテストまたは参照トランジスタが作
成される（ステップ１００）。そこには、チャネルの幅
及び長さについての異なる参照値W_ref、L_refと、応力パ
ラメータa_eqについて異なる値がある。

【０１１１】業界で知られる種類の、従来の測定システ
ムMMSは、作成された各参照トランジスタについての、
関連する電気パラメータPの値を測定するのに用いられ
る（ステップ１０１）。例えば、移動度またはスレッシ
ュホールド電圧は、業界のものに知られたハンマーの方
法で、参照トランジスタについて測定することができ
る。

【０１１２】第１計算手段MC1は、値W_refおよびL_refの
各組について、この式の直線の傾きである、参照係数CP
_Lref,Wrefを決定する。

【０１１３】ここでY＝１＋CP_Lref,WrefXであり、Y＝P/
Pa_min、X＝１−a_min/a_eqである。

【０１１４】最後に、第２計算手段MC2は、参照係数CP
_Lref,_Wrefから係数CP_L,Wを決定し（ステップ１０３）、
可能であれば補間を用いてトランジスタのチャネルの幅
Wおよび長さLを規定する。

【０１１５】本発明は、MOSトランジスタを含む集積回
路を作成するのに用いられる。トランジスタの動作領域
の周辺が、トランジスタの電気パラメータの必要な値、
例えば移動度の関数として調整される（図１１）。

【０１１６】この場合、図１１で示されるように、必要
な移動度に対して（ステップ１１０）そしてトランジス
タの選択されたチャネル幅および長さに対して、上述の
発明に従ったシミュレーションモデルを適用すること
で、応力パラメータa_eqの値を得る。トランジスタの動
作領域の周辺を定義することができる。

【０１１７】図１２は、概略的な形で２つの入力（NAND
2ゲート）をもつ基本NANDゲートセルCL1のレイアウト図
を示している。

【０１１８】セルは、従来的に２つのPMOSトランジスタ
PMOS1およびPMOS2と、２つのNMOSトランジスタNMOS1お
よびNMOS2を含む。セルCL1の第１入力IN1は、２つのト
ランジスタPMOS1とNMOS1によるゲートにとりこまれ、セ
ルの第２入力IN2は、２つのトランジスタPMOS2とNMOS2
によるゲートGR2にとりこまれる。セルCL1の出力OUT
は、トランジスタPMOS1とPMOS2の共通ソース領域から取
り入れられる。

【０１１９】図１２は、トランジスタのソースおよびド
レイン領域のチャネルの長さ方向にある各長さが、最小
距離a_minに等しくされていることを示している。同様
に、ゲート間の間隔は、最小値minに等しくされる。

【０１２０】その結果、この種のセルがつくられて高濃
度基準を適用する。

【０１２１】一方PMOSトランジスタに関して、応力パラ
メータa_eqはパラメータa_minより大きく、パラメータの
２倍よりも小さい。

【０１２２】同じことがNMOSトランジスタにも当てはま
る。その結果、この種のセルCL1は、特に同じタイプの
セルCL2と比べても図１３に示されるように移動度の点
では最適化されない。

【０１２３】図１３は、トランジスタPMOS1とPMOS2のソ
ース領域が距離minにより分けられることが示されてい
る。また、これらのソースおよびドレイン領域は、a_min
に等しくされている。その結果、これらの２つのPMOSト
ランジスタについての応力パラメータa_eqは、a_minに等
しい。

【０１２４】同様に、NMOSトランジスタのソース領域の
幅は２a_minに増えている。その結果、２つのNMOSトラン
ジスタについての応力パラメータa_eqは、必要とされる
最小距離a_minの２倍以上である。

【０１２５】従ってセルCL2は、セルCL1よりも高い移動
度を有する。

【０１２６】セルCL3もNAND2セルであり、かなり高い移
動度を持つ。トランジスタPMOS1およびPMOS2の動作領域
は、接触端子間のくびれがあり、この制限の幅は距離a
_minより小さいからである。

【０１２７】その結果、２つのPMOSトランジスタについ
ての応力パラメータa_eqは、必要とされる最小距離a_min
より小さい。

【０１２８】また、NMOSトランジスタの動作領域は鈍角
を有し、そのことがパラメータa_eqを無限大にしてい
る。

【０１２９】本発明は、説明した実施形態に限定される
ものではなく、発明の変形例を全て含むものである。

【０１３０】より詳細には、パラメータPの決定は、参
照値a_minについてのパラメータの値である、参照値Pa
_minを用いて記述される。発明の一般的な原理および利
点を変更することなく、異なる参照値を用いることがで
きるが、例えばそれはa_min以外の参照距離についてのパ
ラメータの値である。

【０１３１】また、電気パラメータPは上述の式（６）
に限定されない。

【０１３２】参照距離についてのパラメータPの値と、
チャネルの幅および長さに依存した係数とを含む他の式
は、スレッシュホールド電圧などのパラメータについて
も考えることができる。

【０１３３】従って、スレッシュホールド電圧を計算す
るために、P=Pa_min＋CP2_L,W（１−a _min/a_eq）の式を用
いることができ、例えばここでCP2_L,Wは、２つの定数Pa
_minとCP_L,Wとの積から得られる。

【０１３４】この場合、BSIM3v3.2モデルのスレッシュ
ホールド電圧の修正には、例えばパラメータVth0（ゲー
ト／ソース電圧がゼロでチャネル幅が大きいときのスレ
ッシュホールド電圧）のみの修正を課す。ここで、式
（６）で定義される乗算器の修正は、パラメータVth0、
K1、K2、K3、K3b、Dvt0、Dvt0w、Eta0、Etabについての
先の修正を必要とする。

【図面の簡単な説明】

【図１】本発明に従ったモデリング方法の使用を可能に
するモデリングシステムの概略図。

【図２】本発明の幾何学的パラメータに焦点を当てたMO
Sトランジスタの概略図。

【図３】トランジスタキャリア移動度に関しての、本発
明の利点を説明する２つのカーブを概略的に示した図。

【図４】第１タイプのMOSトランジスタの動作領域に加
えられる応力を表す幾何学的パラメータの導出を概略的
に示す図。

【図５】２つの他のタイプのMOSトランジスタの動作領
域に加えられる応力を表す、２つの他の幾何学的パラメ
ータの導出を概略的に示す図。

【図６】２つの他のタイプのMOSトランジスタの動作領
域に加えられる応力を表す、２つの他の幾何学的パラメ
ータの導出を概略的に示す図。

【図７】２つの他のタイプのMOSトランジスタの動作領
域に加えられる応力を表す、２つの他の幾何学的パラメ
ータの導出を概略的に示す図。

【図８】有用動作領域をMOSトランジスタの動作領域内
で範囲を定めることを示す図。

【図９】キャリア移動度と応力を表す幾何学的パラメー
タとの間の関係を説明する２つの他のカーブを概略的に
示す図。

【図１０】モデリングシステムが図９に示すカーブの傾
きを決定する方法を概略的に示す図。

【図１１】本発明に関してのMOSトランジスタをつくる
方法の一適用例の概略的なフローチャートを示す図。

【図１２】集積回路の基本セルの３つの異なる幾何学的
配置で、異なる移動度を与えるものを概略的に示す図。

【図１３】集積回路の基本セルの３つの異なる幾何学的
配置で、異なる移動度を与えるものを概略的に示す図。

【図１４】集積回路の基本セルの３つの異なる幾何学的
配置で、異なる移動度を与えるものを概略的に示す図。

【符号の説明】

MLB 応力パラメータ生成手段 MT 処理手段 GR ゲート S ソース D ドレイン ZAU 有用動作領域 ZA 動作領域 FLC 側面 BRD エッジ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F048 AB03 AC01 AC03 BB01 BB03 BB04 BB14 BC01 BD02 BF11 BF15 BF16 5F140 AA37 AB03 AC33 DB01 DB04 DB06 DB07

Claims

【特許請求の範囲】

【請求項１】少なくとも１つの絶縁ゲート電界効果トラ
ンジスタを含む集積回路のモデル化方法であって、前記
トランジスタの動作領域に加えられる機械的応力を表す
パラメータa_eqを定義し考慮に入れて、前記トランジス
タの少なくともいくつかの電気的パラメータを決定する
集積回路のモデル化方法。
【請求項２】有用動作領域が、前記動作領域の全部また
は一部として定義され、前記応力パラメータが、前記ト
ランジスタのゲートと前記有用動作領域の端との間の前
記トランジスタのチャネルの長さ方向の距離を表す幾何
学的パラメータである請求項１に記載の方法。
【請求項３】前記トランジスタの有用動作領域は矩形で
あり、前記ゲートは、幾何学的に同一となるソースおよ
びドレイン領域を定義するよう前記有用動作領域の中央
に位置し、前記応力パラメータa_eqは、前記ゲートの側
面と前記ソースまたはドレイン領域の対応する端との間
のチャネルの長さ方向の距離aとして定義される、請求
項２に記載の方法。
【請求項４】前記トランジスタの有用動作領域は、幾何
学的に異なるソースおよびドレイン領域を含み、ゲート
とソース領域の端との間のチャネルの長さ方向の第１距
離を表す第１幾何学的パラメータa_sと、ゲートとドレイ
ン領域との間のチャネルの長さ方向の距離を表す第２幾
何学的パラメータa_dとが定義され、前記応力パラメータ
a_eqは、前記第１幾何学的パラメータと前記第２幾何学
的パラメータとを用いる式により定義される、請求項２
に記載の方法。
【請求項５】前記応力パラメータは、1/(1/2a_s＋1/2a_d)
に等しく定義される、請求項４に記載の方法。
【請求項６】前記トランジスタの有用動作領域は少なく
とも１つのソースまたはドレイン領域を含み、それぞれ
の側面には鈍角がなく、前記ソースまたはドレイン領域
はｎの個々の矩形領域に分けることができ、ｎは１以上
であり、それぞれの領域は、幅W_iとゲートからチャネル
の長さ方向で距離a_iにある個々の端とを含み、対応する
幾何学的パラメータa_sまたはa_dがW／｛ΣW_i／a_i｝に等
しく、Wは前記トランジスタのチャネル幅である、請求
項４または５に記載の方法。
【請求項７】前記トランジスタの有用動作領域は少なく
とも１つのソースまたはドレイン領域を含み、その少な
くとも１つの側面は少なくとも１つの鈍角を有し、対応
するパラメータa_sまたはa_dは無限大として扱われる、請
求項４または５に記載の方法。
【請求項８】前記有用動作領域は矩形内に含まれる動作
領域の一部として定義され、チャネルの幅方向への矩形
の横寸法は、チャネルの幅に等しく、チャネルの幅方向
にあるチャネルの各端は、前記ゲートの対応する側面か
ら所定の境界距離10a_minにある、請求項２から７のいず
れか１つに記載の方法。
【請求項９】個々の距離a_iが前記境界距離に等しい場
合、無限大に等しいとして扱われる請求項８に記載の方
法。
【請求項１０】前記境界距離は、前記有用動作領域の接
触端子に必要とされる最小距離の約１０倍である、請求
項８または９に記載の方法。
【請求項１１】前記動作領域に必要とされる最小距離な
どの参照距離に対して決定された電気的パラメータの値
と、前記トランジスタの応力パラメータの値と、前記必要とされる最小距離などの前記参照距離の値と、前記電気パラメータに関連し前記トランジスタのチャネ
ルの幅および長さに依存した係数と、を含む式により前記トランジスタの電気パラメータが定
義される、請求項１から１０のいずれか１つに記載の方
法。
【請求項１２】前記参照距離は、前記動作領域に必要と
される最小距離a_minであり、前記電気パラメータPは、式P＝Pa_min（１+CP_L,W（１−a
_min／a_eq））で定義され、Pa_minは、前記動作領域に必
要とされる最小距離a_minについて決定された電気パラメ
ータの値であり、CP_L,Wは前記パラメータPに関連する前
記係数であり、前記係数CP_L,Wの決定は、複数の参照トランジスタが生成されて、チャネルの幅お
よび長さについての異なる参照値Wref、Lref、および前
記応力パラメータについての異なる値をもち、前記電気パラメータPの値は、生成された各参照トラン
ジスタについて測定され、値Wref、Lrefの各組について、参照係数CP_Lref,Wrefが
式Y＝１＋CP_Lef,WrefXの直線の傾きとして定義され、こ
こでY＝P/P_minかつX＝１−a_min/a_eqであり、前記係数が、前記参照係数から、可能であれば補間を用
いて前記トランジスタのチャネルの幅Wおよび長さLを考
慮に入れて決定される、ことによりなされる、請求項１１に記載の方法。
【請求項１３】前記電気的パラメータは、室温の低電界
キャリア移動度、スレッシュホールド電圧、およびドレ
イン／ソース抵抗を含む請求項１から１２のいずれか１
つに記載の方法。
【請求項１４】前記応力パラメータを考慮して決定され
た電気パラメータが標準トランジスタモデル（BSIM）に
取り込まれる、請求項１から１３のいずれか１つに記載
の方法。
【請求項１５】少なくとも１つの絶縁ゲート電界効果ト
ランジスタを含む集積回路をモデル化するシステムであ
って、前記トランジスタの動作領域に加えられる機械的応力を
表すパラメータを定義する生成手段と、前記応力パラメータを考慮して前記トランジスタの少な
くともいくつかの電気パラメータを決定する処理手段
と、を含むシステム。
【請求項１６】前記生成手段は、有用動作領域を前記動
作領域の一部または全部として範囲を定め、前記応力パ
ラメータは、前記トランジスタのゲートと前記有用動作
領域の端との間のトランジスタのゲートの長さ方向の距
離を表す幾何学的パラメータa_eqである、請求項１５に
記載の方法。
【請求項１７】前記トランジスタの有用動作領域は矩形
であり、前記ゲートは、幾何学的に同一なソースおよび
ドレイン領域の範囲を定めるための有用動作領域の中心
にあり、前記生成手段は、前記応力パラメータa_eqを、
前記ゲートの側面と前記ソースまたはドレイン領域の対
応する端との間のチャネルの長さ方向の距離として範囲
を定める請求項１６に記載のシステム。
【請求項１８】前記トランジスタの有用動作領域は、幾
何学的に異なるドレインおよびソース領域を含み、前記
生成手段は、前記ゲートと前記ソース領域の端との間の
チャネルの長さ方向の第１距離を表す第１幾何学的パラ
メータa_sと、前記ゲートと前記ドレイン領域の端との間
のチャネルの長さ方向の距離を表す第２幾何学的パラメ
ータa_dとを定義し、生成手段は、前記第１幾何学的パラ
メータと第２幾何学的パラメータとをつなげる式により
前記応力パラメータを定義する、請求項１６に記載のシ
ステム。
【請求項１９】前記応力パラメータは、1/(1/2a_s＋1/2a
_d)に等しく定義される、請求項１８に記載のシステム。
【請求項２０】前記トランジスタの有用動作領域は少な
くとも１つのソースまたはドレイン領域を含み、それぞ
れの側面には鈍角がなく、前記ソースまたはドレイン領
域はｎの個々の矩形領域に分けることができ、ｎは１以
上であり、個々の各領域は、幅Wiとゲートからチャネル
の長さ方向で距離aiにある個々の端とを含み、対応する
幾何学的パラメータa_sまたはa_dがW／｛ΣW_i／a_i｝に等
しく、Wは前記トランジスタのチャネル幅である、請求
項１８または１９に記載のシステム。
【請求項２１】前記トランジスタの有用動作領域は少な
くとも１つのソースまたはドレイン領域を含み、その少
なくとも１つの側面は少なくとも１つの鈍角を有し、対
応するパラメータa_sまたはa_dは無限大として扱われる、
請求項１８または１９に記載のシステム。
【請求項２２】前記有用動作領域は矩形内に含まれる動
作領域の一部として定義され、チャネルの幅方向への矩
形の横寸法は、チャネルの幅に等しく、チャネルの幅方
向にあるチャネルの各端は、前記ゲートの対応する側面
から所定の境界距離にある、請求項１６から２１のいず
れか１つに記載のシステム。
【請求項２３】個々の距離a_iが前記境界距離に等しい場
合、無限大に等しいとして扱われる請求項２２に記載の
システム。
【請求項２４】前記境界距離は、前記有用動作領域の接
触端子に必要とされる最小距離の約１０倍である、請求
項２２または２３に記載のシステム。
【請求項２５】前記動作領域に必要とされる最小距離な
どの参照距離に対して決定された電気的パラメータの値
と、前記トランジスタの応力パラメータの値と、前記必要とされる最小距離などの前記参照距離の値と、前記電気パラメータに関連し前記トランジスタのチャネ
ルの幅および長さに依存した係数と、を含む式により前記トランジスタの電気パラメータが定
義される、請求項１５から２４のいずれか１つに記載の
システム。
【請求項２６】前記参照距離は、前記動作領域に必要と
される最小距離a_minであり、前記電気パラメータPは、式P＝Pa_min（１+CP_L,W（１−a
_min／a_eq））で定義され、Pa_minは、前記動作領域に必
要とされる最小距離a_minについて決定された電気パラメ
ータの値であり、CP_L,Wは前記パラメータPに関連する前
記係数であり、前記係数CP_L,Wの決定は、複数の参照トランジスタが生成されて、チャネルの幅お
よび長さについての異なる参照値Wref、Lref、および前
記応力パラメータについての異なる値をもち、前記電気パラメータPの値は、生成された各参照トラン
ジスタについて測定され、値Wref、Lrefの各組について、参照係数CP_Lref,Wrefが
式Y＝１＋CP_Lef,WrefXの直線の傾きとして定義され、こ
こでY＝P/P_minかつX＝１−a_min/a_eqであり、前記係数が、前記参照係数から、可能であれば補間を用
いて前記トランジスタのチャネルの幅Wおよび長さLを考
慮に入れて決定される、ことによりなされる、請求項２５に記載のシステム。
【請求項２７】前記電気的パラメータは、室温の低電界
キャリア移動度、スレッシュホールド電圧、およびドレ
イン／ソース抵抗を含む請求項１５から２６のいずれか
１つに記載のシステム。
【請求項２８】前記応力パラメータを考慮して決定され
た電気パラメータが標準トランジスタモデル（BSIM）に
取り込まれる、請求項１５から２７のいずれか１つに記
載の方法。
【請求項２９】少なくとも１つの絶縁ゲート電界効果ト
ランジスタを含む集積回路の製作方法であって、前記ト
ランジスタの動作領域に加えられる機械的応力を表すパ
ラメータを用いて、前記トランジスタの動作領域の形が
定義され、請求項１から１４のいずれか１つに記載の方
法に従ったモデル化方法により決定されたトランジスタ
の少なくとも１つの電気的パラメータの要求値を規定
し、前記応力パラメータを規定する方法。
【請求項３０】有用動作領域が、前記動作領域の全部ま
たは一部として定義され、前記応力パラメータが、前記
トランジスタのゲートと前記有用動作領域の端との間の
前記トランジスタのチャネルの長さ方向の距離を表す幾
何学的パラメータである請求項２９に記載の方法。
【請求項３１】前記電気的パラメータは、室温の低電界
キャリア移動度、スレッシュホールド電圧、およびドレ
イン／ソース抵抗を含む請求項２９または３０に記載の
方法。
【請求項３２】トランジスタがNMOSトランジスタであ
り、幾何学的パラメータa_eqが動作領域の接触端子に必
要とされる最小距離a_minの２倍以上である請求項３０ま
たは３１に記載の方法。
【請求項３３】トランジスタが、幾何学的パラメータが
最小距離の２倍以上である８０％以上についてのNMOSト
ランジスタを複数含む少なくとも１つのブロックを含む
請求項３２に記載の方法。
【請求項３４】トランジスタがPMOSトランジスタであ
り、幾何学的パラメータa_eqが、動作領域の接触端子に
必要とされる最小距離の２倍より小さい請求項３０また
は３１に記載の方法。
【請求項３５】前記集積回路は、幾何学的パラメータが
最小距離の２倍以上である８０％以上についてのPMOSト
ランジスタを複数含む少なくとも１つのブロックを含む
請求項３４に記載の方法。
【請求項３６】少なくとも１つの絶縁ゲート電界効果ト
ランジスタを含む集積回路であって、前記トランジスタの動作領域は動作領域の一部または全
体として定義される有用動作領域を含み、トランジスタ
のゲートと有用動作領域の端との間のトランジスタのチ
ャネルの長さ方向の距離a_eqは、動作領域の接触端子に
必要とされる最小距離とは異なる集積回路。
【請求項３７】前記トランジスタがNMOSトランジスタで
あり、距離a_eqが最小距離a_minの２倍より大きい請求項
３６に記載の集積回路。
【請求項３８】前記トランジスタが、複数のNMOSトラン
ジスタを含む少なくとも１つのブロックを含み、NMOSト
ランジスタの８０％以上が、最小距離の２倍以上の幾何
学的パラメータをもつ請求項３７に記載の集積回路。
【請求項３９】前記トランジスタがPMOSトランジスタで
あり、距離a_eqが最小距離a_minの２倍より小さい請求項
３６に記載の集積回路。
【請求項４０】前記トランジスタが、複数のPMOSトラン
ジスタを含む少なくとも１つのブロックを含み、PMOSト
ランジスタの８０％以上が、最小距離の２倍以下の幾何
学的パラメータをもつ請求項３９に記載の集積回路。
【請求項４１】前記有用動作領域は矩形内に含まれる動
作領域の一部であり、チャネルの幅方向への矩形の横寸
法は、チャネルの幅に等しく、チャネルの幅方向にある
チャネルの各端は、前記ゲートの対応する側面から所定
の境界距離にある、請求項３６から４０のいずれか１つ
に記載の集積回路。
【請求項４２】前記境界距離は必要とされる最小距離a
_minの約１０倍程度である、請求項４１に記載の集積回
路。