JP2003273484A - 接続構造 - Google Patents

接続構造

Info

Publication number
JP2003273484A
JP2003273484A JP2002069287A JP2002069287A JP2003273484A JP 2003273484 A JP2003273484 A JP 2003273484A JP 2002069287 A JP2002069287 A JP 2002069287A JP 2002069287 A JP2002069287 A JP 2002069287A JP 2003273484 A JP2003273484 A JP 2003273484A
Authority
JP
Japan
Prior art keywords
metal layer
layer
base material
insulating base
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002069287A
Other languages
English (en)
Inventor
Hiroshi Harada
博 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2002069287A priority Critical patent/JP2003273484A/ja
Publication of JP2003273484A publication Critical patent/JP2003273484A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H10W70/6525—Cross-sectional shapes for securing the interconnections to the substrate, e.g. to prevent peeling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H10W70/687—Shapes or dispositions thereof comprising multiple insulating layers characterized by the outer layers being for protection, e.g. solder masks, or for protection against chemical or mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 半田の付着強度が強く、半田剥がれの無い接
続構造を提供する。 【解決手段】 本発明の接続構造は、平板状の絶縁基材
１と、この絶縁基材１上に形成された複数の金属層２に
よって構成された半田付け用ランド部Ｒ１とを備え、金
属層２は、絶縁基材１上に形成された下地金属層と、こ
の下地金属層上に形成された表面金属層５で構成され、
下地金属層の表面を粗面となした上に、表面金属層５を
形成して、表面金属層５の表面を粗面となしたため、こ
の表面金属層５への半田８の付着強度が強くなって、振
動や衝撃等によって半田の剥がれ等の無いものが得られ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子機器に使用され
る回路基板等に適用して好適な接続構造に関する。
【０００２】
【従来の技術】従来の接続構造について説明すると、図
２は従来の接続構造を示す要部の拡大断面図で、ガラス
入り基板等の回路基板からなる絶縁基材５１は、平板状
をなし、この表面には、複数の金属層５２からなる半田
付け用のランド部Ｒ２が設けられている。
【０００３】そして、この金属層５２は、絶縁基材５１
上に形成され、表面が平滑なＣｕ層の第１下地金属層５
３、及びこの第１下地金属層５３上に形成され、表面が
平滑なＮｉ層の第２下地金属層５４と、この第２下地金
属層５４上に形成され、表面が平滑なＡｕ層からなる表
面金属層５５とで構成されている。
【０００４】また、表面金属層５５の上面には、絶縁材
からなるレジスト層５６が形成されて、このレジスト層
５６によって、ランド部Ｒ２の領域が形成されている。
そして、Ｃｕ層からなる第１下地金属層５３は、ここで
は図示しないが、配線パターンとして絶縁基体５１上に
形成されたものとなっている。
【０００５】ＩＣ部品やチップ抵抗等の電気部品、或い
は回路基板等からなる被接続部材５７が絶縁基材５１上
に載置され、半田５８によってランド部Ｒ２に接続され
て、接続構造が構成されている。
【０００６】次に、このような構成を有する絶縁基材５
１の製造方法を説明すると、先ず、Ｃｕ層からなる第１
下地金属層５３によって所望の配線パターンが施された
絶縁基材５１を用意する。
【０００７】次に、半田付け用のランド部Ｒ２となる部
分の第１下地金属層５３上に、メッキによってＮｉ層か
らなる第２下地金属層５４を形成する。この時、平滑な
表面を有する第１下地金属層５３上に形成された第２下
地金属層５４の表面は、平滑な状態で形成される。
【０００８】次に、第２下地金属層５４上に、メッキに
よってＡｕ層からなる表面金属層５５を形成する。この
時、平滑な表面を有する第２下地金属層５４上に形成さ
れた表面金属層５５の表面は、平滑な状態で形成され
る。このようにして絶縁基材５１の製造が行われる。
【０００９】
【発明が解決しようとする課題】従来の接続構造は、平
滑な表面を有する表面金属層５５上に半田５８付けを行
うものであるため、表面金属層５５への半田５８の付着
強度が弱く、振動や衝撃等によって半田５８の剥がれ等
が生じるという問題がある。
【００１０】そこで、本発明は半田の付着強度が強く、
半田剥がれの無い接続構造を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】上記課題を解決するため
の第１の解決手段として、平板状の絶縁基材と、この絶
縁基材上に形成された複数の金属層によって構成された
半田付け用ランド部とを備え、前記金属層は、前記絶縁
基材上に形成された下地金属層と、この下地金属層上に
形成された表面金属層で構成され、前記下地金属層の表
面を粗面となした上に、前記表面金属層を形成して、前
記表面金属層の表面を粗面となした構成とした。
【００１２】また、第２の解決手段として、前記下地金
属層は、前記絶縁基材上に形成されたＣｕ層からなる第
１下地金属層と、この第１下地金属層上に形成されたＮ
ｉ層からなる第２下地金属層とで構成されると共に、前
記表面金属層がＡｕ層で構成され、前記第１下地金属層
の表面を粗面となした上に、前記第２下地金属層と前記
表面金属層を順次形成して、前記表面金属層の表面を粗
面となした構成とした。
【００１３】また、第３の解決手段として、前記絶縁基
材上に形成された前記下地金属層の表面がケミカルエッ
チングによって粗面に形成された。また、第４の解決手
段として、前記絶縁基材が回路基板で構成された。
【００１４】
【発明の実施の形態】本発明の接続構造について説明す
ると、図１は本発明の接続構造を示す要部の拡大断面図
で、ガラス入り基板等の回路基板からなる絶縁基材１
は、平板状をなし、この表面には、複数の金属層２から
なる半田付け用のランド部Ｒ１が設けられている。
【００１５】そして、この金属層２は、絶縁基材１上に
形成され、表面が粗面となったＣｕ層の第１下地金属層
３、及びこの第１下地金属層３上に形成され、表面が粗
面となったＮｉ層の第２下地金属層４と、この第２下地
金属層４上に形成され、表面が粗面となったＡｕ層から
なる表面金属層５とで構成されている。
【００１６】また、表面金属層５の表面粗さは、２ミク
ロン以上のもので形成されている。なお、ここでは二層
の下地金属層のもので説明したが、一層の下地金属層で
も良く、また、下地金属層はＣｕやＮｉ以外のもの、更
に、表面金属層はＡｕ以外のものを使用しても良い。
【００１７】また、表面金属層５の上面には、絶縁材か
らなるレジスト層６が形成されて、このレジスト層６に
よって、ランド部Ｒ１の領域が形成されている。そし
て、Ｃｕ層からなる第１下地金属層３は、ここでは図示
しないが、配線パターンとして絶縁基体１上に形成され
たものとなっている。
【００１８】ＩＣ部品やチップ抵抗等の電気部品、或い
は回路基板等からなる被接続部材７が絶縁基材１上に載
置され、半田８によってランド部Ｒ１に接続されて、接
続構造が構成されている。
【００１９】次に、このような構成を有する絶縁基材１
の製造方法を説明すると、先ず、Ｃｕ層からなる第１下
地金属層３によって所望の配線パターンが施された絶縁
基材１を用意する。
【００２０】次に、半田付け用のランド部Ｒ１となる部
分の第１下地金属層３上に、ケミカルエッチングを行っ
て、ランド部Ｒ１となる部分の第１下地金属層３の表面
を粗面状態にする。
【００２１】次に、半田付け用のランド部Ｒ１となる部
分の第１下地金属層３の粗面となった表面上に、メッキ
によってＮｉ層からなる第２下地金属層４を形成する。
すると、第１下地金属層３の粗面となった表面上に形成
された第２下地金属層４の表面は、粗面となった状態で
形成される。
【００２２】次に、第２下地金属層４の粗面となった表
面上に、メッキによってＡｕ層からなる表面金属層５を
形成する。すると、第２下地金属層４の粗面となった表
面上に形成された表面金属層５の表面は、粗面となった
状態で形成される。このようにして絶縁基材５１の製造
が行われる。
【００２３】なお、この実施例では、第１下地金属層３
の表面をケミカルエッチングによって粗面としたもので
説明したが、第２下地金属層４の表面をケミカルエッチ
ングによって粗面とし、この第２下地金属層４上に表面
金属層５をメッキにより形成して、表面金属層５の表面
を粗面としても良い。
【００２４】なお、この実施例では、絶縁基材が回路基
板で形成されたもので説明したが、ＩＣ部品やチップ抵
抗等の電気部品に適用しても良い。
【００２５】
【発明の効果】本発明の接続構造は、平板状の絶縁基材
と、この絶縁基材上に形成された複数の金属層によって
構成された半田付け用ランド部とを備え、金属層は、絶
縁基材上に形成された下地金属層と、この下地金属層上
に形成された表面金属層で構成され、下地金属層の表面
を粗面となした上に、表面金属層を形成して、表面金属
層の表面を粗面となしたため、この表面金属層への半田
の付着強度が強くなって、振動や衝撃等によって半田の
剥がれ等の無いものが得られる。また、下地金属層と表
面金属層間は、粗面同士で付着した状態となって、両者
間の付着強度の強いものが得られる。
【００２６】また、下地金属層は、絶縁基材上に形成さ
れたＣｕ層からなる第１下地金属層と、この第１下地金
属層上に形成されたＮｉ層からなる第２下地金属層とで
構成されると共に、表面金属層がＡｕ層で構成され、第
１下地金属層の表面を粗面となした上に、第２下地金属
層と表面金属層を順次形成して、表面金属層の表面を粗
面となしたため、Ｃｕ層に対して、半田付けの良いＡｕ
層の形成が良好となるばかりが、Ｃｕ層、Ｎｉ層、及び
Ａｕ層間の３層の付着強度の強いものが得られる。
【００２７】また、絶縁基材上に形成された下地金属層
の表面がケミカルエッチングによって粗面に形成された
ため、その作業が簡単で、生産性が良く、安価なものが
得られる。
【００２８】また、絶縁基材が回路基板で構成されたた
め、特に、電子回路ユニット等の多数の電気部品を使用
するものに適用すると、電気部品の半田付け不良の無い
ものが得られて好適となる。
【図面の簡単な説明】
【図１】本発明の接続構造を示す要部の拡大断面図。
【図２】従来の接続構造を示す要部の拡大断面図。
【符号の説明】
１ 絶縁基材 ２ 金属層 ３ 第１下地金属層 ４ 第２下地金属層 ５ 表面金属層 ６ レジスト層 ７ 被接続部材 ８ 半田 Ｒ１ ランド部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 平板状の絶縁基材と、この絶縁基材上に
    形成された複数の金属層によって構成された半田付け用
    ランド部とを備え、前記金属層は、前記絶縁基材上に形
    成された下地金属層と、この下地金属層上に形成された
    表面金属層で構成され、前記下地金属層の表面を粗面と
    なした上に、前記表面金属層を形成して、前記表面金属
    層の表面を粗面となしたことを特徴とする接続構造。
  2. 【請求項２】 前記下地金属層は、前記絶縁基材上に形
    成されたＣｕ層からなる第１下地金属層と、この第１下
    地金属層上に形成されたＮｉ層からなる第２下地金属層
    とで構成されると共に、前記表面金属層がＡｕ層で構成
    され、前記第１下地金属層の表面を粗面となした上に、
    前記第２下地金属層と前記表面金属層を順次形成して、
    前記表面金属層の表面を粗面となしたことを特徴とする
    請求項１記載の接続構造。
  3. 【請求項３】 前記絶縁基材上に形成された前記下地金
    属層の表面がケミカルエッチングによって粗面に形成さ
    れたことを特徴とする請求項１、又は２記載の接続構
    造。
  4. 【請求項４】 前記絶縁基材が回路基板で構成されたこ
    とを特徴とする請求項１から３の何れかに記載の接続構
    造。
JP2002069287A 2002-03-13 2002-03-13 接続構造 Withdrawn JP2003273484A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002069287A JP2003273484A (ja) 2002-03-13 2002-03-13 接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002069287A JP2003273484A (ja) 2002-03-13 2002-03-13 接続構造

Publications (1)

Publication Number Publication Date
JP2003273484A true JP2003273484A (ja) 2003-09-26

Family

ID=29200188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002069287A Withdrawn JP2003273484A (ja) 2002-03-13 2002-03-13 接続構造

Country Status (1)

Country Link
JP (1) JP2003273484A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078655A1 (ja) * 2006-12-25 2008-07-03 Rohm Co., Ltd. 半導体装置
WO2011052211A1 (ja) * 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
US8272126B2 (en) 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
CN106028638A (zh) * 2010-09-27 2016-10-12 吉坤日矿日石金属株式会社 印刷电路板用铜箔、其制造方法、印刷电路板用树脂基板以及印刷电路板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446008B2 (en) 2006-12-25 2013-05-21 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads
CN101542704B (zh) * 2006-12-25 2011-04-20 罗姆股份有限公司 半导体装置
US9018762B2 (en) 2006-12-25 2015-04-28 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads
WO2008078655A1 (ja) * 2006-12-25 2008-07-03 Rohm Co., Ltd. 半導体装置
JP5570727B2 (ja) * 2006-12-25 2014-08-13 ローム株式会社 半導体装置
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
US8272126B2 (en) 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
US9332650B2 (en) 2008-04-30 2016-05-03 Panasonic Corporation Method of producing multilayer circuit board
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US8929092B2 (en) 2009-10-30 2015-01-06 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
WO2011052211A1 (ja) * 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US9351402B2 (en) 2009-10-30 2016-05-24 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
CN106028638A (zh) * 2010-09-27 2016-10-12 吉坤日矿日石金属株式会社 印刷电路板用铜箔、其制造方法、印刷电路板用树脂基板以及印刷电路板

Similar Documents

Publication Publication Date Title
JP2003273484A (ja) 接続構造
US6248247B1 (en) Method of fortifying an air bridge circuit
JPH11274734A (ja) 電子回路装置およびその製造方法
EP1118120A1 (en) Package for providing improved electrical contact and methods for forming the same
JP2003243813A (ja) 端子構造
US6395994B1 (en) Etched tri-metal with integrated wire traces for wire bonding
JPH1079568A (ja) プリント配線板の製造方法
JPH02237142A (ja) 半導体搭載用基板の製造方法
JP2003168851A (ja) 配線基板およびその製造方法
JP2002344102A (ja) フレキシブル回路基板およびフレキシブル回路基板の製造方法
JPH02265294A (ja) プリント配線板におけるバンプの形成方法
TW202315477A (zh) 用於在基材上形成電路圖案的方法及電子電路
JPH10126026A (ja) 電子部品搭載用基板及びその製造方法
JPH05183007A (ja) 半導体基板等のパッド構造
JP4427728B2 (ja) プリント配線基板およびその回路形成方法
JP2006210515A (ja) プリント基板
JPS6355236B2 (ja)
JP2005136339A (ja) 基板接合方法およびその接合構造
KR20060008498A (ko) 양면 연성회로기판 제조방법
JP2006134927A (ja) 段差回路形成方法とその配線基板
JPH01119034A (ja) 電子部品搭載用フイルムキャリア
JPH11150364A (ja) 両面プリント配線板の製造方法
JPH03255691A (ja) プリント配線板
JPH0710969U (ja) プリント基板
JP2001308092A (ja) 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070205