JP2003282490A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003282490A JP2003282490A JP2002088810A JP2002088810A JP2003282490A JP 2003282490 A JP2003282490 A JP 2003282490A JP 2002088810 A JP2002088810 A JP 2002088810A JP 2002088810 A JP2002088810 A JP 2002088810A JP 2003282490 A JP2003282490 A JP 2003282490A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- semiconductor device
- semiconductor
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 チップサイズの増加を回避しつつ異物の発生
を防止する。 【解決手段】 半導体基板主面上に層間絶縁膜を介して
配置された金属配線層が保護絶縁膜によって被覆されて
いる半導体装置において、半導体装置のチップの端部に
て層間絶縁膜の側面を保護絶縁膜によって覆う。また、
半導体基板主面上に層間絶縁膜を介して金属配線が配置
された半導体チップ領域が複数形成された半導体ウェハ
を個々の半導体チップ領域に切断分離するダイシングを
行なう半導体装置の製造方法において、最上層の金属配
線層を形成した後に半導体チップ領域周囲のスクライブ
領域の層間絶縁膜を除去し、層間絶縁膜の除去されたス
クライブ領域にてダイシングを行なう。本発明の構成に
よれば、金属膜の形成が完了した後にスクライブ領域の
層間絶縁膜を除去するのでエッチ残りによる異物の発生
を防止することができる。
を防止する。 【解決手段】 半導体基板主面上に層間絶縁膜を介して
配置された金属配線層が保護絶縁膜によって被覆されて
いる半導体装置において、半導体装置のチップの端部に
て層間絶縁膜の側面を保護絶縁膜によって覆う。また、
半導体基板主面上に層間絶縁膜を介して金属配線が配置
された半導体チップ領域が複数形成された半導体ウェハ
を個々の半導体チップ領域に切断分離するダイシングを
行なう半導体装置の製造方法において、最上層の金属配
線層を形成した後に半導体チップ領域周囲のスクライブ
領域の層間絶縁膜を除去し、層間絶縁膜の除去されたス
クライブ領域にてダイシングを行なう。本発明の構成に
よれば、金属膜の形成が完了した後にスクライブ領域の
層間絶縁膜を除去するのでエッチ残りによる異物の発生
を防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、半導体チップのダイシングに
適用して有効な技術に関するものである。
の製造方法に関し、特に、半導体チップのダイシングに
適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置では、単結晶シリコン等を用
いたウェハの複数の半導体チップ領域にパターンを一括
して形成し、夫々の半導体チップ領域毎に切断して、個
々の半導体チップに分離するダイシングを行ない、こう
して分離された個々の半導体チップに、例えばリードフ
レームに固定するダイボンディング及びワイヤボンディ
ングが行なわれ、更に樹脂封止等が行なわれて半導体装
置として完成する。
いたウェハの複数の半導体チップ領域にパターンを一括
して形成し、夫々の半導体チップ領域毎に切断して、個
々の半導体チップに分離するダイシングを行ない、こう
して分離された個々の半導体チップに、例えばリードフ
レームに固定するダイボンディング及びワイヤボンディ
ングが行なわれ、更に樹脂封止等が行なわれて半導体装
置として完成する。
【０００３】図１はダイシングの状態を示す平面図であ
り、ダイシングでは、ウェハ１の裏面を粘着性のダイシ
ングテープ２に貼り付け、ダイシングテープ２の周縁を
リング状のフレーム３に固定した状態で、ダイシングテ
ープ２をカッティングテーブルに真空吸着させて固定
し、例えばＮｉ，Ｃｕ等のメタル粉末を結合材としてダ
イヤモンド砥粒を焼結させたダイシングブレードを高速
回転させてウェハ１を縦横に切断している。
り、ダイシングでは、ウェハ１の裏面を粘着性のダイシ
ングテープ２に貼り付け、ダイシングテープ２の周縁を
リング状のフレーム３に固定した状態で、ダイシングテ
ープ２をカッティングテーブルに真空吸着させて固定
し、例えばＮｉ，Ｃｕ等のメタル粉末を結合材としてダ
イヤモンド砥粒を焼結させたダイシングブレードを高速
回転させてウェハ１を縦横に切断している。
【０００４】図２は図１中のａ部を示す部分拡大平面図
であり、ウェハ１の個々の半導体チップ領域１０には形
成した各種素子を配線層によって接続した集積回路１０
ａ及びこの集積回路の外部端子となるパッド１０ｂが形
成されており、個々の半導体チップ領域１０はスクライ
ブ領域１１によって周囲を囲まれている。
であり、ウェハ１の個々の半導体チップ領域１０には形
成した各種素子を配線層によって接続した集積回路１０
ａ及びこの集積回路の外部端子となるパッド１０ｂが形
成されており、個々の半導体チップ領域１０はスクライ
ブ領域１１によって周囲を囲まれている。
【０００５】図３は図２中のｂ部を示す部分拡大平面図
であり、図４は図３中のｃ−ｃ線に沿った縦断面図であ
る。ダイシングではブレードによってスクライブ領域１
１の破線図示部分を切断除去して個々の半導体チップ領
域１０を分離している。
であり、図４は図３中のｃ−ｃ線に沿った縦断面図であ
る。ダイシングではブレードによってスクライブ領域１
１の破線図示部分を切断除去して個々の半導体チップ領
域１０を分離している。
【０００６】半導体チップ領域１０の端部には矩形環状
のシールド領域１２が設けられており、シールド領域１
２では、フィールド絶縁膜１３によって分離された半導
体基板１４内のｐ型領域１５にコンタクト層１６を介し
て金属膜の配線層１７，１８が接続されてシールド機能
を発揮する構成となっている。配線層１７，１８は、半
導体基板１４上に１層目の層間絶縁膜１９を介して１層
目の配線層１７が形成され、１層目の配線層１７上に２
層目の層間絶縁膜２０を介して２層目の配線層１８が形
成され、２層目の配線層が保護絶縁膜２１によって被覆
されている。
のシールド領域１２が設けられており、シールド領域１
２では、フィールド絶縁膜１３によって分離された半導
体基板１４内のｐ型領域１５にコンタクト層１６を介し
て金属膜の配線層１７，１８が接続されてシールド機能
を発揮する構成となっている。配線層１７，１８は、半
導体基板１４上に１層目の層間絶縁膜１９を介して１層
目の配線層１７が形成され、１層目の配線層１７上に２
層目の層間絶縁膜２０を介して２層目の配線層１８が形
成され、２層目の配線層が保護絶縁膜２１によって被覆
されている。
【０００７】
【発明が解決しようとする課題】こうした半導体装置で
は、搭載される電子装置の小型化・軽量化のために、小
型化・軽量化が求められており、微細化技術の進展によ
りチップサイズを縮小して対応している。こうしたチッ
プサイズの縮小によって１枚のウェハに形成される同時
取得チップ数が増加し、ウェハ１枚当たりのダイシング
量が増加する。
は、搭載される電子装置の小型化・軽量化のために、小
型化・軽量化が求められており、微細化技術の進展によ
りチップサイズを縮小して対応している。こうしたチッ
プサイズの縮小によって１枚のウェハに形成される同時
取得チップ数が増加し、ウェハ１枚当たりのダイシング
量が増加する。
【０００８】こうしたダイシング量の増加によってダイ
シングブレードの劣化・目詰まりが発生しやすくなり、
ダイシングブレードの切削機能の低下によるチッピング
或いはマイクロクラックの発生を招くことがある。ま
た、ダイシング量の増加によってダイシングブレードの
磨耗が早まり、ダイシングブレードの交換頻度が増加す
ることによって生産効率が低下する。
シングブレードの劣化・目詰まりが発生しやすくなり、
ダイシングブレードの切削機能の低下によるチッピング
或いはマイクロクラックの発生を招くことがある。ま
た、ダイシング量の増加によってダイシングブレードの
磨耗が早まり、ダイシングブレードの交換頻度が増加す
ることによって生産効率が低下する。
【０００９】このため、図５に示すように、配線構造を
構成する層間絶縁膜のパターニングの際に、スクライブ
領域１１の層間絶縁膜１９，２０を併せて除去して、ダ
イシングブレードの負担を軽減することが考えられた。
しかしながら、層間絶縁膜１９，２０を除去することに
よって層間絶縁膜１９，２０の端部に段差が生じ、配線
層１７，１８を構成する金属膜をエッチングする際に、
この段差部分に金属膜の小片２２が残留する所謂エッチ
残りが生じ、この金属膜の小片２２が以降の工程で剥離
して異物となり、この異物が露光不良、エッチング不良
或いは配線間の短絡の原因となることがある。
構成する層間絶縁膜のパターニングの際に、スクライブ
領域１１の層間絶縁膜１９，２０を併せて除去して、ダ
イシングブレードの負担を軽減することが考えられた。
しかしながら、層間絶縁膜１９，２０を除去することに
よって層間絶縁膜１９，２０の端部に段差が生じ、配線
層１７，１８を構成する金属膜をエッチングする際に、
この段差部分に金属膜の小片２２が残留する所謂エッチ
残りが生じ、この金属膜の小片２２が以降の工程で剥離
して異物となり、この異物が露光不良、エッチング不良
或いは配線間の短絡の原因となることがある。
【００１０】このため、図６に示すように層間絶縁膜１
９，２０の壁面を配線層１７，１８の金属膜で覆うこと
によって、異物となる金属膜の小片の発生を防止するこ
とが考えられた。しかし、この層間絶縁膜壁面１９，２
０を覆う金属膜を配置するためにシールド領域１２を形
成するために必要なスペースｘが増加し、チップサイズ
を拡大させてしまい、同時取得チップ数が減少する、或
いは更なるチップの小型化が困難になるという問題があ
る。この問題はチップが小型になるにつれて相対的に金
属膜の配置に必要な面積の比率が大きくなるので、微細
化の進展によってチップサイズが縮小されるにつれて深
刻な問題になる。
９，２０の壁面を配線層１７，１８の金属膜で覆うこと
によって、異物となる金属膜の小片の発生を防止するこ
とが考えられた。しかし、この層間絶縁膜壁面１９，２
０を覆う金属膜を配置するためにシールド領域１２を形
成するために必要なスペースｘが増加し、チップサイズ
を拡大させてしまい、同時取得チップ数が減少する、或
いは更なるチップの小型化が困難になるという問題があ
る。この問題はチップが小型になるにつれて相対的に金
属膜の配置に必要な面積の比率が大きくなるので、微細
化の進展によってチップサイズが縮小されるにつれて深
刻な問題になる。
【００１１】本発明の課題は、このような問題を解決
し、チップサイズの増加を回避しつつ異物の発生を防止
することが可能な技術を提供することにある。本発明の
前記ならびにその他の課題と新規な特徴は、本明細書の
記述及び添付図面によって明らかになるであろう。
し、チップサイズの増加を回避しつつ異物の発生を防止
することが可能な技術を提供することにある。本発明の
前記ならびにその他の課題と新規な特徴は、本明細書の
記述及び添付図面によって明らかになるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。半導体基板主面上に層間絶縁膜を
介して配置された金属配線層が保護絶縁膜によって被覆
されている半導体装置において、半導体装置のチップの
端部にて層間絶縁膜の側面が保護絶縁膜によって覆われ
ている。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。半導体基板主面上に層間絶縁膜を
介して配置された金属配線層が保護絶縁膜によって被覆
されている半導体装置において、半導体装置のチップの
端部にて層間絶縁膜の側面が保護絶縁膜によって覆われ
ている。
【００１３】また、半導体基板主面上に層間絶縁膜を介
して金属配線が配置された半導体チップ領域が複数形成
された半導体ウェハを個々の半導体チップ領域に切断分
離するダイシングを行なう半導体装置の製造方法におい
て、最上層の金属配線層を形成した後に半導体チップ領
域周囲のスクライブ領域の層間絶縁膜を除去し、層間絶
縁膜の除去されたスクライブ領域にてダイシングを行な
う。
して金属配線が配置された半導体チップ領域が複数形成
された半導体ウェハを個々の半導体チップ領域に切断分
離するダイシングを行なう半導体装置の製造方法におい
て、最上層の金属配線層を形成した後に半導体チップ領
域周囲のスクライブ領域の層間絶縁膜を除去し、層間絶
縁膜の除去されたスクライブ領域にてダイシングを行な
う。
【００１４】本発明の構成によれば、金属膜の形成が完
了した後にスクライブ領域の層間絶縁膜を除去するので
エッチ残りによる異物の発生を防止することができる。
以下、本発明の実施の形態を説明する。なお、実施の形
態を説明するための全図において、同一機能を有するも
のは同一符号を付け、その繰り返しの説明は省略する。
了した後にスクライブ領域の層間絶縁膜を除去するので
エッチ残りによる異物の発生を防止することができる。
以下、本発明の実施の形態を説明する。なお、実施の形
態を説明するための全図において、同一機能を有するも
のは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
【発明の実施の形態】図７は、本発明の一実施の形態で
ある半導体装置の製造方法を示すフロー図であり、図８
は従来の半導体装置の製造方法を示すフロー図である。
また、図９乃至図１１は、図３中ｃ−ｃ線に沿った位置
に相当する本発明の一実施の形態である半導体装置を製
造工程毎に示す縦断面図である。
ある半導体装置の製造方法を示すフロー図であり、図８
は従来の半導体装置の製造方法を示すフロー図である。
また、図９乃至図１１は、図３中ｃ−ｃ線に沿った位置
に相当する本発明の一実施の形態である半導体装置を製
造工程毎に示す縦断面図である。
【００１６】本実施の形態の半導体装置は、個々の半導
体チップ領域１０がスクライブ領域１１によって周囲を
囲まれており、半導体チップ領域１０では素子の形成さ
れた半導体基板１４主面上に２層の配線構造が形成され
ており、半導体チップ領域１０の端部には矩形環状のシ
ールド領域１２が設けられており、シールド領域１２で
は、フィールド絶縁膜１３によって分離された半導体基
板１４内のｐ型領域１５にコンタクト層１６が形成され
ている。
体チップ領域１０がスクライブ領域１１によって周囲を
囲まれており、半導体チップ領域１０では素子の形成さ
れた半導体基板１４主面上に２層の配線構造が形成され
ており、半導体チップ領域１０の端部には矩形環状のシ
ールド領域１２が設けられており、シールド領域１２で
は、フィールド絶縁膜１３によって分離された半導体基
板１４内のｐ型領域１５にコンタクト層１６が形成され
ている。
【００１７】この半導体基板１４主面の全面に絶縁膜を
堆積させて、コンタクト層１６等の接続に必要な開口を
設けるためのエッチングを行なって層間絶縁膜１９を形
成する。続いて、半導体基板１４主面の全面に金属膜を
スパッタにより堆積させ、ホトリソグラフィより所定の
配線パターンにレジストマスクを形成し、このレジスト
マスクを用いたエッチングによるパターニングを行なっ
て配線層１７を形成する。
堆積させて、コンタクト層１６等の接続に必要な開口を
設けるためのエッチングを行なって層間絶縁膜１９を形
成する。続いて、半導体基板１４主面の全面に金属膜を
スパッタにより堆積させ、ホトリソグラフィより所定の
配線パターンにレジストマスクを形成し、このレジスト
マスクを用いたエッチングによるパターニングを行なっ
て配線層１７を形成する。
【００１８】次に、この配線層１７及び層間絶縁膜１９
上の全面に絶縁膜を堆積させて、下層の配線層１７等と
の接続に必要な開口を設けるためのエッチングを行なっ
て層間絶縁膜２０を形成する。続いて、層間絶縁膜２０
上の全面に金属膜をスパッタにより堆積させ、ホトリソ
グラフィより所定の配線パターンにレジストマスクを形
成し、このレジストマスクを用いたエッチングによるパ
ターニングを行なって配線層１８を形成する。この状態
を図９に示す。
上の全面に絶縁膜を堆積させて、下層の配線層１７等と
の接続に必要な開口を設けるためのエッチングを行なっ
て層間絶縁膜２０を形成する。続いて、層間絶縁膜２０
上の全面に金属膜をスパッタにより堆積させ、ホトリソ
グラフィより所定の配線パターンにレジストマスクを形
成し、このレジストマスクを用いたエッチングによるパ
ターニングを行なって配線層１８を形成する。この状態
を図９に示す。
【００１９】ここまでの工程は、従来の製造方法と変り
がないが、本実施の形態である半導体装置の製造方法で
は、続いて、図１０に示すように、スクライブ領域１１
を露出させて半導体チップ領域１０を覆うレジストマス
ク２３を形成し、このレジストマスク２３を用いたエッ
チングによってスクライブ領域１１の層間絶縁膜１９，
２０を除去する。
がないが、本実施の形態である半導体装置の製造方法で
は、続いて、図１０に示すように、スクライブ領域１１
を露出させて半導体チップ領域１０を覆うレジストマス
ク２３を形成し、このレジストマスク２３を用いたエッ
チングによってスクライブ領域１１の層間絶縁膜１９，
２０を除去する。
【００２０】次に、レジストマスク２３を除去した後
に、全面に絶縁膜を堆積させて、前記パッドを露出させ
るために必要な開口を設けるためのエッチングを行なっ
て保護絶縁膜２１を形成、このエッチングによって併せ
てスクライブ領域１１の保護絶縁膜２１を除去して、図
１１に示す状態となる。
に、全面に絶縁膜を堆積させて、前記パッドを露出させ
るために必要な開口を設けるためのエッチングを行なっ
て保護絶縁膜２１を形成、このエッチングによって併せ
てスクライブ領域１１の保護絶縁膜２１を除去して、図
１１に示す状態となる。
【００２１】本実施の形態の半導体装置の製造では、金
属膜の形成が完了した後にスクライブ領域の層間絶縁膜
を除去するので、前記層間絶縁膜の除去による段差に起
因するエッチ残りが生じないので異物の発生を防止する
ことができる。加えて、シールド領域１２を形成するた
めに必要なスペースｙを減少させることができる。
属膜の形成が完了した後にスクライブ領域の層間絶縁膜
を除去するので、前記層間絶縁膜の除去による段差に起
因するエッチ残りが生じないので異物の発生を防止する
ことができる。加えて、シールド領域１２を形成するた
めに必要なスペースｙを減少させることができる。
【００２２】また、本実施の形態では保護絶縁膜２１形
成前にスクライブ領域１１の層間絶縁膜１９，２０の除
去を行なうが、図１２に示すように保護絶縁膜２１形成
後にスクライブ領域１１の層間絶縁膜１９，２０の除去
を行なうことも可能である。
成前にスクライブ領域１１の層間絶縁膜１９，２０の除
去を行なうが、図１２に示すように保護絶縁膜２１形成
後にスクライブ領域１１の層間絶縁膜１９，２０の除去
を行なうことも可能である。
【００２３】保護絶縁膜２１形成前にスクライブ領域１
１の層間絶縁膜１９，２０の除去を行なう場合には層間
絶縁膜１９，２０の端部側面が保護絶縁膜２１によって
被覆されるために耐湿性が向上し、保護絶縁膜２１形成
後にスクライブ領域１１の層間絶縁膜１９，２０の除去
を行なう場合には、保護絶縁膜２１を堆積させる際に層
間絶縁膜１９，２０端部による段差が生じていないの
で、保護絶縁膜２１のカバレッジが向上する。
１の層間絶縁膜１９，２０の除去を行なう場合には層間
絶縁膜１９，２０の端部側面が保護絶縁膜２１によって
被覆されるために耐湿性が向上し、保護絶縁膜２１形成
後にスクライブ領域１１の層間絶縁膜１９，２０の除去
を行なう場合には、保護絶縁膜２１を堆積させる際に層
間絶縁膜１９，２０端部による段差が生じていないの
で、保護絶縁膜２１のカバレッジが向上する。
【００２４】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００２５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、金属膜の形成が完了した後にス
クライブ領域の層間絶縁膜を除去するので、前記層間絶
縁膜の除去による段差に起因するエッチ残りが生じない
という効果がある。 （２）本発明によれば、前記効果（１）により、異物の
発生を防止することができるという効果がある。 （３）本発明によれば、前記効果（１）により、シール
ド領域１２を形成するために必要なスペースを増加させ
ることがないという効果がある。 （４）本発明によれば、スクライブ領域の層間絶縁膜を
除去することにより、ダイシングブレードの消耗を低減
させ、切削に要する時間を短縮することができるという
効果がある。 （５）本発明によれば、前記効果（４）により、ブレー
ドの磨耗・目詰まりによるブレードの交換が減少するた
め作業工数が減少するという効果がある。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、金属膜の形成が完了した後にス
クライブ領域の層間絶縁膜を除去するので、前記層間絶
縁膜の除去による段差に起因するエッチ残りが生じない
という効果がある。 （２）本発明によれば、前記効果（１）により、異物の
発生を防止することができるという効果がある。 （３）本発明によれば、前記効果（１）により、シール
ド領域１２を形成するために必要なスペースを増加させ
ることがないという効果がある。 （４）本発明によれば、スクライブ領域の層間絶縁膜を
除去することにより、ダイシングブレードの消耗を低減
させ、切削に要する時間を短縮することができるという
効果がある。 （５）本発明によれば、前記効果（４）により、ブレー
ドの磨耗・目詰まりによるブレードの交換が減少するた
め作業工数が減少するという効果がある。
【図１】ダイシングの状態を示す平面図である。
【図２】図１中のａ部を示す部分拡大平面図である。
【図３】図２中のｂ部を示す部分拡大平面図である。
【図４】図３中のｃ−ｃ線に沿った縦断面図である。
【図５】従来のダイシングの状態を示す縦断面図であ
る。
る。
【図６】従来のダイシングの状態を示す縦断面図であ
る。
る。
【図７】本発明の一実施の形態である半導体装置の製造
方法を示すフロー図である。
方法を示すフロー図である。
【図８】従来の半導体装置の製造方法を示すフロー図で
ある。
ある。
【図９】本発明の一実施の形態である半導体装置を製造
工程毎に示す縦断面図である。
工程毎に示す縦断面図である。
【図１０】本発明の一実施の形態である半導体装置を製
造工程毎に示す縦断面図である。
造工程毎に示す縦断面図である。
【図１１】本発明の一実施の形態である半導体装置を製
造工程毎に示す縦断面図である。
造工程毎に示す縦断面図である。
【図１２】本発明の一実施の形態である半導体装置の変
形例を示す縦断面図である。
形例を示す縦断面図である。
１…ウェハ、２…ダイシングテープ、３…フレーム、１
０…半導体チップ領域、１０ａ…集積回路、１０ｂ…パ
ッド、１１…スクライブ領域、１２…シールド領域、１
３…フィールド絶縁膜、１４…半導体基板、１５…ｐ型
領域、１６…コンタクト層、１７，１８…配線層、１
９，２０…層間絶縁膜、２１…保護絶縁膜、２２…小
片、２３…レジストマスク。
０…半導体チップ領域、１０ａ…集積回路、１０ｂ…パ
ッド、１１…スクライブ領域、１２…シールド領域、１
３…フィールド絶縁膜、１４…半導体基板、１５…ｐ型
領域、１６…コンタクト層、１７，１８…配線層、１
９，２０…層間絶縁膜、２１…保護絶縁膜、２２…小
片、２３…レジストマスク。
Claims (4)
- 【請求項１】 半導体基板主面上に層間絶縁膜を介して
配置された金属配線層が保護絶縁膜によって被覆されて
いる半導体装置において、 半導体装置のチップの端部にて層間絶縁膜の側面が保護
絶縁膜によって覆われていることを特徴とする半導体装
置。 - 【請求項２】 半導体基板主面上に層間絶縁膜を介して
金属配線が配置された半導体チップ領域が複数形成され
た半導体ウェハを個々の半導体チップ領域に切断分離す
るダイシングを行なう半導体装置の製造方法において、 最上層の金属配線層を形成した後に半導体チップ領域周
囲のスクライブ領域の層間絶縁膜を除去し、層間絶縁膜
の除去されたスクライブ領域にてダイシングを行なうこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 前記スクライブ領域の層間絶縁膜の除去
を最上層の金属配線層を覆う保護絶縁膜形成前に行なう
ことを特徴とする請求項２に記載の半導体装置の製造方
法。 - 【請求項４】 前記スクライブ領域の層間絶縁膜の除去
を最上層の金属配線層を覆う保護絶縁膜形成後に行なう
ことを特徴とする請求項２に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002088810A JP2003282490A (ja) | 2002-03-27 | 2002-03-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002088810A JP2003282490A (ja) | 2002-03-27 | 2002-03-27 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282490A true JP2003282490A (ja) | 2003-10-03 |
Family
ID=29234569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002088810A Pending JP2003282490A (ja) | 2002-03-27 | 2002-03-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003282490A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012157287A1 (ja) * | 2011-05-19 | 2012-11-22 | パナソニック株式会社 | 半導体チップの製造方法 |
| WO2013187510A1 (ja) * | 2012-06-15 | 2013-12-19 | 株式会社東京精密 | ダイシング装置及びダイシング方法 |
| US9701043B2 (en) | 2012-04-24 | 2017-07-11 | Tokyo Seimitsu Co., Ltd. | Dicing blade |
-
2002
- 2002-03-27 JP JP2002088810A patent/JP2003282490A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012157287A1 (ja) * | 2011-05-19 | 2012-11-22 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP2012243945A (ja) * | 2011-05-19 | 2012-12-10 | Panasonic Corp | 半導体チップの製造方法 |
| CN103563053A (zh) * | 2011-05-19 | 2014-02-05 | 松下电器产业株式会社 | 半导体芯片的制造方法 |
| US9076859B2 (en) | 2011-05-19 | 2015-07-07 | Panasonic Intellectual Property Management Co., Ltd. | Method of manufacturing semiconductor chips |
| CN103563053B (zh) * | 2011-05-19 | 2016-03-09 | 松下知识产权经营株式会社 | 半导体芯片的制造方法 |
| US9701043B2 (en) | 2012-04-24 | 2017-07-11 | Tokyo Seimitsu Co., Ltd. | Dicing blade |
| WO2013187510A1 (ja) * | 2012-06-15 | 2013-12-19 | 株式会社東京精密 | ダイシング装置及びダイシング方法 |
| CN104364884A (zh) * | 2012-06-15 | 2015-02-18 | 株式会社东京精密 | 切割装置以及切割方法 |
| EP2879164A4 (en) * | 2012-06-15 | 2015-11-25 | Tokyo Seimitsu Co Ltd | DEVICE AND METHOD FOR CUTTING |
| CN104364884B (zh) * | 2012-06-15 | 2017-06-23 | 株式会社东京精密 | 切割装置以及切割方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339279B2 (en) | Chip-size package structure and method of the same | |
| EP1416529B1 (en) | Manufacturing method of semiconductor device | |
| US7045385B2 (en) | Method for fabricating surface acoustic wave filter packages and package sheet used therein | |
| KR100344833B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| CN100367451C (zh) | 半导体装置及其制造方法 | |
| KR100575591B1 (ko) | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법 | |
| JPH0330357A (ja) | 半導体チップの製造方法 | |
| JPH03204954A (ja) | 半導体装置の製造方法 | |
| JP2004146487A (ja) | 半導体装置の製造方法 | |
| JP2004534375A (ja) | パケージ集積回路およびその製造方法 | |
| TW201725677A (zh) | 半導體裝置及其製造方法 | |
| JP2009302231A (ja) | 半導体装置の製造方法 | |
| US20090284895A1 (en) | Radio frequency tunable capacitors and method of manufacturing using a sacrificial carrier substrate | |
| WO2008079691A2 (en) | Semiconductor die with separation trench etch and passivation | |
| CN104112659B (zh) | 晶片封装体、晶圆级晶片阵列及其制造方法 | |
| CN101853819B (zh) | 芯片制作工艺 | |
| JP2003282490A (ja) | 半導体装置及びその製造方法 | |
| JP2007116141A (ja) | Ｗｌｐのパッケージ分離方法 | |
| JP2009016420A (ja) | 半導体装置の製造方法 | |
| JPH097975A (ja) | 半導体装置およびその製造方法 | |
| US6261939B1 (en) | Pad metallization over active circuitry | |
| CN102097428A (zh) | 集成电路晶圆以及集成电路晶圆切割方法 | |
| CN110660757A (zh) | 切割道结构及其制造方法、半导体器件及其制造方法 | |
| KR101071059B1 (ko) | 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법 | |
| JP2002231659A (ja) | 半導体装置の製造方法 |