JP2003307750A - 薄膜半導体装置及び電気光学装置、それらの製造方法並びにレチクル - Google Patents

Abstract

(57)【要約】 【課題】 薄膜のパターニングにおいて、該パターン上
交差部を有するとしても、該薄膜の下部にアンダーカッ
トを生じさせない薄膜半導体装置及びその製造方法を提
供する。 【解決手段】 半導体膜（１）は、曲折形状又は突出形
状を含むパターンを有している。そして、前記曲折形状
又は前記突出形状の交差部を規定するとともに互いに隣
接する一の線分（１ＡＲ）及び他の線分（１ＢＵ）につ
いては、該一の線分の端部及び該他の線分の端部間に別
の線分（１Ｘ）が存在し、当該別の線分及び前記一の線
分のなす角度並びに当該別の線分及び前記他の線分のな
す角度が９０°より大きく１８０°より小さい滑交差部
（１Ｋ）が形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜半導体装置及
びその製造方法の技術分野に属し、特に、所定パターン
に成形された薄膜を有する薄膜半導体装置及びその製造
方法の技術分野に属する。また、本発明は、このような
薄膜半導体装置を備えてなる電気光学装置及びその製造
方法の技術分野に属する。また、本発明は、薄膜半導体
装置及び電気光学装置の製造方法に用いられて好適なレ
チクルの技術分野にも属する。

【０００２】

【背景技術】従来、薄膜半導体装置を形成するにあた
り、フォトリソグラフィ技術が広く利用されている。フ
ォトリソグラフィ技術とは、基板面上に、所望のパター
ンを有する配線や回路素子等を成形する技術である。よ
り具体的には、まず、基板全面に対して、例えばシリコ
ン等からなる薄膜及びレジスト膜を順次形成した後（成
膜工程）、該レジスト膜に対して所定パターンを有する
露光を実施する（露光工程）。ここで、所定パターンを
有する露光とは、よく知られているように、光源から発
せられた光を、当該所定パターンが形成されたレチクル
を介してレジスト膜上に投影する方法によればよい。こ
れにより、レジスト膜上には、当該所定パターンに応じ
た感光領域と非感光領域とが生じる。

【０００３】次に、該レジスト膜を現像して、感光領域
におけるレジスト膜を取り除く（現像工程）。そして、
残存するレジスト膜に対するベーキング処理等を施した
後、レジスト膜が取り除かれた部分で外部に曝されるこ
ととなった前記薄膜に対するエッチングを実施すること
によって（エッチング工程）、該薄膜に対して所定パタ
ーンを付与すること、すなわち該薄膜を所定パターンを
有する配線や回路素子として成形することが可能となる
（以下、この成形された薄膜を「パターニング膜」と呼
ぶことにする。）。

【０００４】なお、前記所定パターンを有するパターニ
ング膜上に、さらに絶縁膜等の薄膜を積層する場合に
は、当該パターニング膜の表面を清浄化するために、希
フッ酸液を用いたライトエッチ処理等の洗浄工程を行う
場合もある。

【０００５】このようなフォトリソグラフィ技術によれ
ば、種々の微細なパターンを有する配線や回路素子の形
成が容易かつ確実に可能となるため、今般の半導体産業
においては、必須の製造技術の一つとなっている。な
お、このようなフォトリソグラフィ技術を応用して液晶
表示装置を形成する技術は、例えば特許文献１等に開示
されている。

【０００６】

【特許文献１】特開平６−２５８６６７号公報

【０００７】

【発明が解決しようとする課題】しかしながら、従来に
おけるフォトリソグラフィ技術においては、次のような
問題があった。すなわち、前記所定パターンのうち、あ
る線分と他の線分とが交差することで形成される交差部
を有するパターンがある場合において、上述したような
フォトリソグラフィ技術を実施すると、該フォトリソグ
ラフィ技術の一工程たる前記エッチング工程或いは前記
ライトエッチ処理等で、前記交差部にアンダーカットを
生じさせる可能性があった点である。これは、前記交差
部が、直角である場合等に顕著に現れる。

【０００８】ここでアンダーカットが生じるというの
は、前記パターニング膜の有する交差部において、当該
パターニング膜下の下地に至るまでエッチングが進行し
てしまうことを意味する。言い換えると、エッチング工
程が完了した時点で、当該交差部におけるパターニング
膜下は、該パターニング膜の表面地がいわば剥き出しの
状態となり、外部に曝された状態となるのである。

【０００９】これのみでも薄膜半導体装置の安定性とい
う観点からは問題視されうるが、このような場合におい
ては更に、例えば当該パターニング膜が導電性材料から
なり、かつ、該パターニング膜上に絶縁膜を介して何ら
かの導電性材料からなる膜を更に成膜するような場合を
考えると、前記アンダーカットが生じた領域において、
前記絶縁膜が段差を完全に覆うことが出来なくなり、前
記パターニング膜がむき出しになる部分が形成されるこ
とになる。そのために、パターニング膜と当該導電性材
料からなる膜との間で、短絡を生じさせてしまうことが
考えられる。すなわち、前記交差部におけるパターニン
グ膜下に、前記導電性材料からなる膜が回り込むことに
よって、該パターニング膜が剥き出しにされた部分と該
導電性材料からなる膜とが接触してしまうことが考えら
れるのである。この状態では、例えば、パターニング膜
のみに通電したつもりでも、導電性材料からなる膜に対
する通電も同時に生じてしまうため、もはや薄膜半導体
装置の正確な動作を期することができなくなってしま
う。

【００１０】このような不具合は、例えば液晶装置等の
電気光学装置の主要部品である薄膜トランジスタ（以
下、適宜「ＴＦＴ；Thin Film Transistor」という。）
等を備えたＴＦＴアレイ基板等が上述までの薄膜半導体
装置に該当すると考えると、より具体化された問題とし
て認識することができる。例えば、前記パターニング膜
として、ＴＦＴを構成するチャネル領域等を含む半導体
膜を想定すると、該半導体膜上にはゲート絶縁膜及びゲ
ート電極が順次形成されるから、上述したようなアンダ
ーカットが生じると、半導体膜及びゲート電極間で短絡
を生じさせる可能性がある。

【００１１】また、前記パターニング膜として、ＴＦＴ
に接続される蓄積容量を構成する一方の電極を想定する
と、該電極上には誘電体膜及び他方の電極が順次形成さ
れるから、一方の電極及び他方の電極間で短絡を生じさ
せる可能性があるのである。特に、この例では、蓄積容
量の増大化を図る目的の下、前記誘電体膜の厚さは可能
な限り小さくされるのが一般的であるため、短絡の危険
性はより大きいといえる。

【００１２】ちなみに、上記特許文献１では、パターン
角度を「２４０度以下」とすることにより、液晶表示装
置を構成する薄膜トランジスタの電極間で短絡が生じる
ことを防止可能である旨の開示がなされているが、上述
したようなアンダーカットに関する記載はなされていな
い。

【００１３】本発明は、上記問題点に鑑みてなされたも
のであり、薄膜のパターニングにおいて、該パターン上
交差部があるとしても、該薄膜の下部にアンダーカット
が生じていない薄膜半導体装置及びその製造方法を提供
することを課題とする。また、本発明は、そのような薄
膜半導体装置を含む電気光学装置及びその製造方法を提
供することも課題とする。さらに、本発明は、前述の薄
膜半導体装置及び電気光学装置の製造方法に用いられて
好適なレチクルを提供することをも課題とする。

【００１４】

【課題を解決するための手段】本発明の第１の薄膜半導
体装置は、上記課題を解決するために、少なくとも２個
以上の角部を含むパターンを有し導電性材料からなる薄
膜を備えた薄膜半導体装置であって、前記角部は、その
内角が１８０°より大きく、かつ、２７０°より小さな
第１の角部と、該第１の角部に隣接するとともに、その
内角が９０°より大きく、かつ、１８０°より小さな第
２の角部とを含む。

【００１５】本発明の第１の薄膜半導体装置によれば、
少なくとも２個以上の角部を有するパターンにおいて、
隣接する第１の角部及び第２の角部が存在している。こ
のうち前者は、その内角が１８０°より大きく且つ２７
０°より小さい。他方、後者はその内角が９０°より大
きく且つ１８０°より小さい。したがって、第１の角部
を構成するための二本の線分はいわば滑らかに接続され
ることになり、第２の角部を構成する二本の線分もま
た、いわば滑らかに接続されることになる。なお、第１
及び第２の角部が相隣接する場合には、第１の角部を構
成する二本の線分のうちの一と、第２の角部を構成する
二本の線分の一とは共通である。

【００１６】これにより、前述した各線分間について
は、背景技術の項で述べたような直角に交差する部分が
存在しないことから、パターニング膜下にアンダーカッ
トを生じさせるおそれを顕著に減少することができる。
加えて、このようにアンダーカットを生じさせるおそれ
なく導電性材料からなるパターニング膜を形成可能であ
ることから、本発明によれば、この上に絶縁膜を介して
導電性材からなる別の膜を更に成膜する場合としても、
パターニング膜及びその上の導電性材料からなる薄膜間
で短絡等を生じさせる可能性を低減することができる。
よって、薄膜半導体装置の信頼性を高めることができ
る。

【００１７】本発明の第２の薄膜半導体装置は、上記課
題を解決するために、少なくとも２個以上の角部を含む
パターンを有し導電性材料からなる薄膜を備えた薄膜半
導体装置であって、前記角部は、互いに隣接するととも
に、そのそれぞれの内角が１８０°より大きく、かつ、
２７０°より小さな第３の角部及び第４の角部を含む。

【００１８】本発明の第２の薄膜半導体装置によれば、
少なくとも２個以上の角部を有するパターンにおいて、
隣接する第３の角部及び第４の角部が存在している。そ
して、これら第３及び第４の角部はいずれも、その内角
が１８０°より大きく且つ２７０°より小さい。したが
って、第３の角部を構成するための二本の線分はいわば
滑らかに接続されることになり、第４の角部を構成する
二本の線分もまた、いわば滑らかに接続されることにな
る。なお、第３及び第４の角部が相隣接する場合には、
第３の角部を構成する二本の線分のうちの一と、第４の
角部を構成する二本の線分の一とは共通である。

【００１９】これにより、前述した各線分間について
は、背景技術の項で述べたような直角に交差する部分が
存在しないことから、パターニング膜下にアンダーカッ
トを生じさせるおそれを顕著に減少することができる。
加えて、このようにアンダーカットを生じさせるおそれ
なく導電性材料からなるパターニング膜を形成可能であ
ることから、本発明によれば、この上に絶縁膜を介して
導電性材からなる別の膜を更に成膜する場合としても、
パターニング膜及びその上の導電性材料からなる薄膜間
で短絡等を生じさせる可能性を低減することができる。
よって、薄膜半導体装置の信頼性を高めることができ
る。

【００２０】本発明の第３の薄膜半導体装置は、上記課
題を解決するために、少なくとも２個以上の角部を含む
パターンを有し導電性材料からなる薄膜を備えた薄膜半
導体装置であって、前記角部は、その内角が１８０°よ
り大きく、かつ２７０°より小さな第５の角部と、該第
１の角部に隣接するとともに、その内角が９０°以上の
第６の角部とを含む。

【００２１】本発明の第３の薄膜半導体装置によれば、
少なくとも２個以上の角部を有するパターンにおいて、
隣接する第５の角部及び第６の角部が存在している。こ
のうち前者は、その内角が１８０°より大きく且つ２７
０°より小さい。他方、後者はその内角が９０°以上で
ある。したがって、第１の角部を構成するための二本の
線分はいわば滑らかに接続されることになり、第２の角
部を構成する二本の線分もまた、いわば滑らかに接続さ
れることになる。なお、第５及び第６の角部が相隣接す
る場合には、第５の角部を構成する二本の線分のうちの
一と、第６の角部を構成する二本の線分の一とは共通で
ある。

【００２２】これにより、前述した各線分間について
は、背景技術の項で述べたような直角に交差する部分が
存在しないことから、パターニング膜下にアンダーカッ
トを生じさせるおそれを顕著に減少することができる。
加えて、このようにアンダーカットを生じさせるおそれ
なく導電性材料からなるパターニング膜を形成可能であ
ることから、本発明によれば、この上に絶縁膜を介して
導電性材からなる別の膜を更に成膜する場合としても、
パターニング膜及びその上の導電性材料からなる薄膜間
で短絡等を生じさせる可能性を低減することができる。
よって、薄膜半導体装置の信頼性を高めることができ
る。

【００２３】本発明の第４の薄膜半導体装置は、上記課
題を解決するため、曲折形状又は突出形状を含むパター
ンを有し導電性材料からなる薄膜を備えた薄膜半導体装
置であって、前記曲折形状又は前記突出形状の交差部を
規定するとともに互いに隣接する一の線分及び他の線分
の少なくとも一組については、該一の線分の端部及び該
他の線分の端部間に別の線分が存在し、当該別の線分及
び前記一の線分のなす角度並びに当該別の線分及び前記
他の線分のなす角度が９０°より大きく１８０°より小
さい滑交差部を形成する。

【００２４】本発明の第４の薄膜半導体装置によれば、
まず、薄膜が曲折形状又は突出形状を含むパターンを有
する。ここで、「曲折形状」というのは、例えば、ある
一の長方形状のパターンが、平面的にみて上下方向に延
在する場合に、該長方形状のパターンの上端から、該上
下方向とは異なる方向に一致する長手方向を有する他の
長方形状のパターンが接続されているようなものをい
う。いま、説明を簡略化するため、上述の「上下方向と
は異なる方向」というのを単純に右方向（又は左方向）
と考え、かつ、前記一の長方形状のパターンの長手方向
と、他の長方形状のパターンのそれとは直交すると考え
る。

【００２５】すると、一の長方形状のパターンと他の長
方形状のパターンとを併せると、その形状は、いわば
「鉤型」の形状を有することとなる。これが、典型的な
「曲折形状」の例である。

【００２６】また、「突出形状」とは、例えば、ある一
の長方形状が、平面的にみて左右方向に延在する場合
に、該長方形状のパターンの長手方向の中央部あたりか
ら、該左右方向とは異なる方向に一致する長手方向を有
する他の長方形状のパターンが接続されているようなも
のをいう。これも、説明を簡略化するため、上述の「左
右方向とは異なる方向」というのを、単純に上方向（又
は下方向）と考え、かつ、それぞれの長方形状のパター
ンは直交すると考える。

【００２７】すると、一の長方形状のパターンと他の長
方形状のパターンとを併せると、その形状は、いわば
「凸型」の形状を有することとなる。これが、典型的な
「突出形状」の例である。

【００２８】ここで特に、本発明においては、前記曲折
形状又は前記突出形状の交差部を規定するとともに互い
に隣接する一の線分及び他の線分の少なくとも一組を想
定する。

【００２９】例えば、上述の曲折形状の典型的な一例と
して述べた「鉤型」の形状の場合において、「一の線
分」は、上下方向に延在する一の長方形状のパターンの
右辺の一部がそれに該当するものと考え、「他の線分」
は、右方向（又は左方向）に延びる他の長方形状のパタ
ーンの下辺の一部がそれに該当するものと考えることが
できる。

【００３０】そして、本発明では更に、前記した一の線
分及び他の線分の少なくとも一組については、該一の線
分の端部及び該他の線分の端部間に別の線分が存在し、
当該別の線分及び前記一の線分のなす角度並びに当該別
の線分及び前記他の線分のなす角度が９０°より大きく
１８０°より小さい滑交差部を形成するのである。

【００３１】上述の例に続けて言うと、本発明によれ
ば、一の線分、すなわち前記右辺の一部の端部、及び、
他の線分、すなわち前記下辺の一部の端部間に、「別の
線分」が存在し、該別の線分及び前記右辺のなす角度が
９０°より大きく１８０°より小さく、また、該別の線
分及び前記下辺のなす角度がやはり９０°より大きく１
８０°より小さくされて、「滑交差部（「かつこうさ
ぶ」と読むこととする。）」を形成しているのである。

【００３２】つまり、上述の例においては、「別の線
分」が存在しないとすると直角に交わるべき前記右辺と
前記下辺との間に、「別の線分」を存在させることによ
って、両者をいわば「なめらか」に接続することが可能
となるのである。

【００３３】そして、このことは次の作用効果を導く。
すなわち、いま述べた、「直角に交わるべき前記右辺と
前記下辺」によって形成される直角部分は、背景技術の
項で述べたように、当該直角部分において、パターニン
グ膜下にアンダーカットを生じさせるおそれがあったと
ころ、本発明によれば、一の線分と他の線分との間に、別
の線分が挿入され、かつ、上述のように該一の線分及び
該他の線分間をいわば「なめらか」に接続することが可
能となるため、アンダーカットが生じにくくなるのであ
る。

【００３４】加えて、このように成膜されたパターニン
グ膜は、本発明において導電性材料からなるから、この
上に絶縁膜を介して導電性材からなる別の膜を更に成膜
する場合としても、本発明によれば、パターニング膜及
びその上の導電性材料からなる薄膜間で短絡等を生じさ
せる可能性を低減することができるのである。よって、
薄膜半導体装置の信頼性を高めることができる。

【００３５】なお、上述においては、鉤型の形状を有す
るパターンにおける、前記右辺及び前記下辺に関する
「滑交差部」について説明したが、本発明は、その他様
々な「滑交差部」を含みうることは言うまでもない。例
えば、「凸部」の形状のパターンにおいて、左右方向に
延在する一の長方形状パターン中における上辺及び左辺
もまた、上述までにおいて想定されていた交差部とはち
ょうど反転したような関係となるものの、直角に交わる
べき関係にあることに変わりはないことがわかる。本発
明は、場合により、このような上辺及び左辺間について
も、「別の線分」を挿入し、「滑交差部」を形成するよ
うな形態としてもよい。

【００３６】なお、いま述べた「反転したような関係」
ないし「滑交差部」に関連して、本発明にいう「角度」
について若干の説明を加えておく。

【００３７】一般に、一の線分及び他の線分が交差する
という場合には、両線分間に定義される角度は、相互に
補角の関係にある二種類の角度α〔°〕及び（３６０−
α）〔°〕が存在する。そしてまず、本発明にいう「角
度」は、基本的に、その二種類の角度のうちのどちらか
一方であればよく、当該一方が「９０°より大きく１８
０°より小さい」という条件を満たしておればよい。こ
の場合、他方の角度（補角）は必ず「１８０°より大き
く２７０°より小さい」ことになる。

【００３８】次に、いま述べたような事情を鑑みるに、
鉤型形状のパターン中の「上辺及び下辺」の一組を例に
して上述した「滑交差部」と、直前に述べた凸型形状の
パターン中の「上辺及び左辺」の一組を例にして説明し
た「滑交差部」とでは、着目する「角度」が異なる点に
注意しなければならない。すなわち、前者で着目される
「角度」とは、当該滑交差部からみて、パターンの外方
側に形成される「角部」についての角度であり、後者で
はその逆に、当該滑交差部からみて、パターンの内方側
に形成される「隅部」についての角度であるということ
になる。いずれにしても、実質的には、一の線分及び他
の線分が「なめらかに」接続される場合であることに変
わりはなく、本発明は、そのような形態をすべて包含す
るものであるが、本発明にいう「角度」は、上述の「角
部」及び「隅部」の違いに応じて、前記二種類の角度の
うちの一方のみを意味している、と解釈されなければな
らない。

【００３９】なお、本明細書においては、「角部」及び
「隅部」なる用語は、上述したような意味を有するもの
として使用されている。また、本発明においては、
「『隅部』の角度」を意味する用語として、「内角」を
用いる場合もある。

【００４０】さて、他方、上述した、典型的な「鉤型」
の形状及び「凸型」の形状のパターンは、あくまで例示
として言及したにとどまる。すなわち、これ以外にも例
えば、本発明にいう「突出形状」として、左右方向に延
在する一の長方形状のパターンに対して、直角にではな
く、例えば４５°の角度をもって延びる他の長方形状の
パターンが接続されているようなもの等も想定すること
が可能であるが、そのような場合でも、本発明の適用は
可能である。その他、もろもろの形状を考えることがで
きることは言うまでもない。

【００４１】加えて、各種の電子機器に装備されるなど
した実際の薄膜半導体装置において、上述したような典
型的な「曲折形状」及び「突出形状」を有するパターン
が、そのままの形で存在するという場合はむしろ稀であ
るといえるが、だからといって、本発明が、そのような
場合をその範囲内に収めないわけではない。例えば複雑
な形状を有する何らかのパターンを有する配線において
も、該配線中には、上述した「曲折形状」及び「突出形
状」を基本的な要素として「含んでいる」と考えること
は可能であり、そのような「曲折形状」及び「突出形
状」について、該形状を構成する一の線分及び他の線分
の少なくとも一組が、本発明にいう「滑交差部」を構成
するのであれば、それは当然に本発明の範囲内にあるの
である。

【００４２】本発明の第１、第２、第３又は第４の薄膜
半導体装置の一態様では、前記薄膜上には、その厚さが
１０〜１５０ｎｍ（ナノメートル）の絶縁膜が形成され
るとともに、該絶縁膜上には導電性材料からなる他の薄
膜が形成される。

【００４３】この態様によれば、本発明の作用効果を、
より効果的に享受することが可能となる。すなわち、本
態様では、薄膜上に、１０〜１５０ｎｍという比較的薄
い厚さを有する絶縁膜を介して、導電性材料からなる他
の薄膜が形成されることにより、前記薄膜及び前記他の
薄膜間では、上述したアンダーカットに起因する短絡が
生じやすいところ、本態様においては、「滑交差部」が
形成されることで当該アンダーカットの発生する可能性
は低減されているから、前記短絡の生じる可能性も小さ
いのである。

【００４４】したがって、本態様によれば、薄膜半導体
装置の正確な動作を実現することができる。

【００４５】本発明の第４の薄膜半導体装置の他の態様
では、前記別の線分及び前記一の線分のなす角度並びに
前記別の線分及び前記他の線分のなす角度は、１３５°
及びその近傍である。

【００４６】この態様によれば、例えば、「別の線分」
が存在しなければ直角に交わるべき一の線分及び他の線
分間に、これらの端部間をちょうど斜めに架橋するよう
な別の線分が存在する場合が想定される。このような態
様は、一の線分及び他の線分の「なめらか」な接続を、
徒にパターンを複雑にすることなく、最もバランスよく
実現する態様の一つということがいえよう。

【００４７】本発明の第４の薄膜半導体装置の他の態様
では、前記薄膜上には、その厚さが５０ｎｍ以下の絶縁
膜が形成されるとともに、該絶縁膜上には導電性材料か
らなる他の薄膜が形成され、前記別の線分及び前記一の
線分のなす角度並びに前記別の線分及び前記他の線分の
なす角度は、１３５°よりも大きい。

【００４８】この態様によれば、薄膜上に、５０ｎｍ以
下という極めて薄い厚さを有する絶縁膜を介して、導電
性材料からなる他の薄膜が形成されることにより、前記
薄膜及び前記他の薄膜間では、上述したアンダーカット
に起因する短絡が非常に生じやすい。

【００４９】しかるに、本態様では、「角度」が１３５
°よりも大きくされていることにより、一の線分及び他
の線分は、より「なめらか」に接続されることになり、
上述のようなアンダーカットは、ますます生じにくい。
したがって、本態様によれば、極めて薄い絶縁膜を備え
るような場合にあっても、「薄膜」及び「他の薄膜」間
における短絡発生の可能性を極めて低く抑えることが可
能となる。

【００５０】本発明の第４の薄膜半導体装置の他の態様
では、前記一組について前記別の線分は複数存在し、か
つ、これら複数の別の線分のうち隣接する別の線分間の
なす角度は９０°より大きく１８０°より小さい滑交差
部を形成する。

【００５１】この態様によれば、別の線分が複数存在す
ること、かつ、別の線分間に形成される角度は９０°よ
り大きく１８０°より小さい滑交差部を形成することか
ら、前記一の線分及び前記他の線分間を、上述にも増し
て、より滑らかに接続することが可能となる。

【００５２】例えば、直角に交わる二つの直線を考え、
該二つの直線それぞれの一部を、「一の線分」及び「他
の線分」と考えれば、まず、一の線分及び第１の別の線
分間、該第１の別の線分及び第２の別の線分間、並びに
該第２の別の線分及び他の線分間のそれぞれのなす角度
が、１５０°であるような場合を想定することが可能で
ある。

【００５３】本発明の第４の薄膜半導体装置の他の態様
では、前記一の線分の端部及び前記他の線分の端部間に
は、前記別の線分に代えて又は加えて、所定の曲率をも
った曲線の一部分が存在する。

【００５４】この態様によれば、上述にも更に増して、
一の線分及び他の線分間がなめらかに接続されることと
なる。特に、別の線分に代わる曲線、より具体的には円
周の一部分として、四分の一円弧或いはそれ以下の円弧
を採用すれば、典型的には直角をなす一の線分及び他の
線分間を、直線からなる別の線分の場合と比較して、よ
り滑らかに接続することが可能となる。

【００５５】なお、上述の別の線分が複数存在する態様
において、該別の線分の数が極めて多数に上る場合に
は、もはや別の線分間で形成される「角度」を想定する
ことが無意味となり、一の線分及び他の線分は、本態様
のように、「所定の曲率をもった曲線の一部分」で接続
されている、とみることもできる。本発明は、そのよう
な態様をも含むものである。

【００５６】本発明の第４の薄膜半導体装置の他の態様
では、前記角度は、前記滑交差部からみて、前記パター
ンの外方側に形成される角部についての角度である。

【００５７】この態様は、本発明にいう「角度」を、こ
こに述べたような、あるいは既に述べたような「角部」
に関する角度であるとするものである。この場合、当該
角部に関する角度が、「９０°より大きく１８０°より
小さい」ということになるから、別の線分が存在しない
とした場合における、一の線分及び他の線分間のなすべ
き「隅部」の角度は、１８０°より大きく３６０°より
小さい場合が、暗黙の前提とされていることになる。そ
して、このような「隅部」、とりわけ該隅部の角度が２
７０°以上であって３６０°より小さい場合、上述した
ようなアンダーカットがより生じやすい状況にある。

【００５８】しかるに、本態様によれば、前記角度は、
前記滑交差部からみて、前記パターンの外方側に形成さ
れる角部についての角度であるから、そのようなアンダ
ーカットを殆ど生じさせることなく、したがって、「薄
膜」及び「他の薄膜」間に短絡を生じさせる可能を、よ
り効果的に低減することが可能となるのである。

【００５９】本発明の電気光学装置は、上記課題を解決
するために、画素電極と、該画素電極に接続された薄膜
トランジスタと、該薄膜トランジスタに接続された配線
と、前記薄膜トランジスタに接続された蓄積容量とを備
えてなり、前記蓄積容量を構成する少なくとも一方の電
極は、曲折形状又は突出形状を含むパターンを有し導電
性材料からなる薄膜を含み、前記曲折形状又は前記突出
形状の交差部を規定するとともに互いに隣接する一の線
分及び他の線分の少なくとも一組については、該一の線
分の端部及び該他の線分の端部間に別の線分が存在し、
当該別の線分及び前記一の線分のなす角度並びに当該別
の線分及び前記他の線分のなす角度が９０°より大きく
１８０°より小さい滑交差部を形成する。

【００６０】本発明の電気光学装置によれば、蓄積容量
を構成する少なくとも一方の電極は、上述した「曲折形
状」又は「突出形状」を含むパターンで成形されてお
り、かつ、該曲折形状又は該突出形状を規定するととも
に互いに隣接する一の線分及び他の線分間には、上記各
条件を満たす別の線分が少なくとも一本存在することに
なる。

【００６１】すなわち、本発明によれば、蓄積容量を構
成する少なくとも一方の電極を形成するためのフォトリ
ソグラフィ工程等において、該電極下にアンダーカット
を生じさせることがなく、したがって、該電極の上層に
形成される、他の導電性材料からなる薄膜と短絡が生じ
る可能性が低減される。これにより、本発明の電気光学
装置は、正確な動作を実現することができる。

【００６２】本発明の電気光学装置の一態様では、前記
薄膜上には、その厚さが１０〜１５０ｎｍの絶縁膜が形
成されるとともに、該絶縁膜上には導電性材料からなる
他の薄膜が形成され、また、本発明の電気光学装置の他
の態様では、前記別の線分及び前記一の線分のなす角度
並びに前記別の線分及び前記他の線分のなす角度は、１
３５°及びその近傍である。

【００６３】これらの態様によれば、上述の本発明の薄
膜半導体装置の一態様及び他の態様として説明したのと
略同様な作用効果を、電気光学装置について享受するこ
とが可能となる。

【００６４】本発明の電気光学装置の他の態様では、前
記蓄積容量を構成する少なくとも一方の電極は、前記薄
膜トランジスタを構成する半導体膜と同一膜として形成
される。

【００６５】この態様によれば、蓄積容量を構成する少
なくとも一方の電極と、薄膜トランジスタの半導体膜と
が同一膜として、すなわち同時に形成されることによ
り、それらを別々に製造する場合と比べて、相応分の製
造コストを低減することが可能となる。

【００６６】本発明の薄膜半導体装置の製造方法は、上
記課題を解決するために、曲折形状又は突出形状を含む
パターンを有し導電性材料からなる薄膜を備えた薄膜半
導体装置を製造する薄膜半導体装置の製造方法であっ
て、基板上に前記薄膜の原膜を形成する工程と、前記原
膜上にレジスト膜を形成する工程と、前記レジスト膜を
前記パターン又は前記パターンのネガ形状が形成された
レチクルを用いて露光する工程と、前記レジスト膜を現
像する工程と、前記現像されたレジスト膜及び前記原膜
をエッチングする工程とを含み、前記パターンは、前記
曲折形状及び前記突出形状の交差部を規定するとともに
互いに隣接する一の線分及び他の線分の少なくとも一組
を含み、該一の線分の端部及び該他の線分の端部間に別
の線分が存在し、当該別の線分及び前記一の線分並びに
当該別の線分及び前記他の線分のなす角度が９０°より
大きく１８０°より小さい滑交差部を有し、前記原膜
は、前記パターンを有するように成形される。

【００６７】本発明の薄膜半導体装置の製造方法によれ
ば、上述の本発明の薄膜半導体装置を好適に製造するこ
とが可能である。

【００６８】本発明の薄膜半導体装置の製造方法の一態
様では、前記原膜をエッチングする工程を実施する結果
得られるパターニング膜及び前記基板を、ウェットエッ
チングする工程を更に含む。

【００６９】この態様によれば、パターニング膜及び前
記基板をウェットエッチングする工程を更に含むことか
ら、上述のアンダーカットを生じさせる可能性は更に高
くなるといえる。というのも、ウェットエッチングは、
一般に、等方的に侵食を進行させる性質があるからであ
る。しかるに、本発明において、前記原膜は、「滑交差
部」を含むパターンを有するように成形されるのである
から、アンダーカットが発生する可能性はやはり低いま
まなのである。

【００７０】なお、本態様にいう「ウェットエッチン
グ」とは、例えば、上述したようなライトエッチ処理、
すなわちパターニング膜の表面を清浄化することを目的
として、例えば希フッ酸液を用いて行うエッチング等を
含む。

【００７１】本発明の電気光学装置の製造方法は、画素
電極、該画素電極に接続された薄膜トランジスタ、該薄
膜トランジスタに接続された配線、及び、前記薄膜トラ
ンジスタに接続された蓄積容量を備えた電気光学装置を
製造する電気光学装置の製造方法であって、上述の本発
明の薄膜半導体装置の製造方法又はその一態様に則っ
て、前記蓄積容量を構成する少なくとも一方の電極を形
成する工程を含む。

【００７２】本発明の電気光学装置の製造方法によれ
ば、上述した本発明に係る電気光学装置を好適に形成す
ることが可能となる。

【００７３】本発明のレチクルは、上記課題を解決する
ために、パターン又は該パターンのネガ形状が形成され
たレチクルであって、前記パターンは、曲折形状及び突
出形状の交差部を規定するとともに互いに隣接する一の
線分及び他の線分の少なくとも一組を含み、該一の線分
及び該他の線分の端部間に別の線分が存在し、当該別の
線分及び前記一の線分並びに当該別の線分及び前記他の
線分のなす角度が９０°より大きく１８０°より小さい
滑交差部を有する。

【００７４】本発明のレチクルによれば、前述した薄膜
半導体装置の製造方法、あるいは電気光学装置の製造方
法を好適に実施することができる。

【００７５】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。

【００７６】

【発明の実施の形態】以下では、本発明の実施の形態に
ついて図を参照しつつ説明する。

【００７７】（第１実施形態）まず、本発明の趣旨をよ
りよく理解できるように、以下では、液晶表示装置等の
電気光学装置を構成するＴＦＴアレイ基板の元になるガ
ラス基板上に、ＴＦＴ及び蓄積容量を形成する過程にお
いて実施されるパターニングに照準を合わせた説明を、
第１実施形態として行うこととする。なお、電気光学装
置ないしその構成要素たるＴＦＴアレイ基板等や、ＴＦ
Ｔ及び蓄積容量並びにこれらを構成する各要素の当該電
気光学装置内部における位置付け等に関しては、後に詳
述することとする。

【００７８】まず、第１実施形態では、ガラス基板１０
´上に、図１に示すようなＴＦＴ３０及び蓄積容量６０
が、最終的に構成されることになる。図１において、Ｔ
ＦＴ３０及び蓄積容量６０のそれぞれは、ガラス基板１
０´上にマトリクス状に複数配列されて形成されてい
る。

【００７９】ＴＦＴ３０の一つ一つは、図１において黒
塗りで表されている所定パターンに成形された半導体膜
１、該半導体膜１上に形成されるゲート絶縁膜（図１に
おいては不図示）、該ゲート絶縁膜上に形成されるゲー
ト電極からなっている。このうち、ゲート電極は、図１
中横方向に延在する走査線３ａの一部を構成し、ある行
に位置する走査線３ａに対する通電・非通電を行うこと
で、当該行と同一行に存在するＴＦＴ３０のすべてにつ
いて、同時にＯＮ・ＯＦＦすることが可能となってい
る。

【００８０】また、前記半導体膜１中には、ゲート電極
下に、ゲート絶縁膜を介して位置するチャネル領域１ａ
´、該チャネル領域１ａ´の両隣に隣接するソース領域
１ｄ及びドレイン領域１ｅが形成されている。第１実施
形態では、図示するように、チャネル領域１ａ´が二つ
存在し、いわゆるデュアルゲート構造を有している。ま
た、ソース領域１ｄ及びドレイン領域１ｅ（後述におい
ては、それぞれ、「高濃度ソース領域１ｄ´」及び「高
濃度ドレイン領域１ｅ´」がそれらに該当する。）上に
は、図１においては省略されているが、ソース電極及び
ドレイン電極が形成されることになる。このうちソース
電極としては、後述する液晶表示装置においてデータ線
６ａの一部がそれに該当することとなる。また、ドレイ
ン電極には、ソース線６ｂ等を介して、透明電極８及び
反射電極９が電気的に接続され、該透明電極及び該反射
電極は更に、液晶５０に対向するようにされる。

【００８１】一方、蓄積容量６０は、図１に示すよう
に、上部電極６１及び下部電極６２、並びにこれら両電
極に挟持された誘電体膜（図１において不図示）からな
っている。このうち、上部電極６１は、容量線３ｂの一
部を構成しており、前記走査線３ａと同一膜として、す
なわち、製造工程時、該走査線３ａが形成されるのと同
時に形成されている。また、下部電極６２は、上述のＴ
ＦＴ３０を構成する半導体膜１と同一膜として形成さ
れ、かつ、該半導体膜１から延設された延設部分１ｆが
それを兼ねている。さらに、誘電体膜は、上述のＴＦＴ
３０を構成するゲート絶縁膜と同一膜として形成される
ものである。

【００８２】このような蓄積容量６０は、後にも説明す
るが、当該画素の液晶に印加された電界を一定時間保持
するために利用される。

【００８３】ここで特に、第１実施形態では、半導体膜
１のパターン、とりわけ蓄積容量６０を構成する一部分
たる、符号１Ｋで示した滑交差部に特徴がある。図２に
おいては、該半導体膜１のパターンのみを抜き出して、
これを示している。第１実施形態では、半導体膜１中の
滑交差部１Ｋは、図１及び図２に示すように、いわば
「鉤型の形状」の一部を構成している。

【００８４】ここで、第１実施形態における「鉤型の形
状」とは、より詳細には、ＴＦＴ３０を構成するチャネ
ル領域１ａ´等が存在する部分から、図１及び図２中上
方向に延設された一の長方形状のパターン（以下、「第
１パターン」という。）１Ａと、該第１パターン１Ａの
上端から、図１及び図２中、上下方向と直交する右方向
にその長手方向を一致させる他の長方形状のパターン
（以下、「第２パターン」という。）１Ｂとが接続され
たような形状となっている。なお、ここにいう「第２パ
ターン１Ｂ」とは、上述した下部電極６２ないし延設部
分１ｆにほぼ一致する部位であるに他ならない。

【００８５】そして、第１パターン１Ａの右辺１ＡＲ及
び第２パターン１Ｂの下辺１ＢＵとの間には、別の線分
１Ｘが存在し、かつ、前記右辺１ＡＲ及び前記別の線分
１Ｘのなす角度、並びに、前記下辺１ＢＵ及び前記別の
線分１Ｘのなす角度は、それぞれ１３５°とされてい
る。ここで、この１３５°という具体値を有する「角
度」とは、図１及び図２に示すように、滑交差部１Ｋか
らみて、延設部分１ｆの外方側に形成される「角部」に
関する角度である。

【００８６】すなわち、第１実施形態においては、右辺
１ＡＲ及び下辺ＩＢＵは、滑交差部１Ｋによって、いわ
ば「なめらかに」接続されているのである。この点、従
来の半導体膜１０００のパターンでは、図３に示すよう
に、上述した右辺１ＡＲ及び下辺１ＢＵによって、直角
に交わる交差部１０００Ｋが形成されていたこととは異
なる。

【００８７】なお、前記の図２に示すようなパターンに
おいて、図２中、２箇所において示される角度１３５°
の補角（すなわち、「隅部の角度」、或いは「内角」）
は、それぞれ２２５°であり、いずれも１８０°より大
きく、かつ、２７０°より小さい。すなわち、これらの
角部は、本発明にいう「第３角部」及び「第４角部」に
それぞれ該当する。また、当該補角２２５°の一方は、
１８０°より大きく、且つ、２７０°より小さく、当該
補角２２５°の他方は、９０°以上とみることもできる
から、これらの角部は、前記一方が「第５の角部」、前記
他方が「第６の角部」とみることもできる。

【００８８】このような形態となる半導体膜１ないしそ
の延設部分１ｆ、そして該延設部分１ｆ上に形成され
る、前述した誘電体膜及び上部電極６１によれば、半導
体膜１及び上部電極６１間で短絡を生じさせる可能性を
低減させるという、本発明に特有の効果が得られること
になる。

【００８９】以下では、この点について、上述の要素の
形成過程の説明を行いながら、かつ、図４乃至図６を参
照しつつ説明する。なお、図４及び図５は、図２に示す
Ｘ−Ｘ´線で断面視した場合における、前記半導体膜
１、誘電体膜２及び上部電極６１の形成過程を順に示し
たものであり、図６は、図３に示すＹ−Ｙ´線で断面視
した場合におけるそれを示したものである。ただし、図
６は、図５における工程（Ｄ）乃至（Ｇ）に対応する工
程のみが、工程（Ｄ´）乃至（Ｇ´）として示されてい
る。

【００９０】図４において、まず工程（Ａ）では、適当
な洗浄工程を経た後のガラス基板１０´上に、例えばシ
リコン等からなる半導体膜１の原薄膜Ｐ１を成膜すると
ともに、該原薄膜Ｐ１上にレジスト膜５５１を成膜す
る。なお、ここでは詳細を省略するが、原薄膜Ｐ１は、
成膜当初、非晶質であるため、レーザアニール等によっ
てこれを多結晶構造とする工程が行われることが一般的
である（図１７のステップＳ１２及びその説明参照）。

【００９１】次に、工程（Ｂ）では、光源から発せられ
た光を、レチクル９０１を介してレジスト膜５５１に対
して照射する（露光工程）。ここでレチクル９０１に
は、ガラス基板１０´の全面に対応する図１に示すよう
なパターンをちょうど反転したパターンで透過部９０１
ａが形成されており、残る部分は非透過部９０１ｂとし
て形成されている。なお、これら透過部９０１ａ及び非
透過部９０１ｂが形作るパターンは、上述した「なめら
か」な滑交差部１Ｋの形状をも反映していることは言う
までもない。これにより、レジスト膜５５１には図１に
示すパターンに応じた感光領域と非感光領域とが形成さ
れることになる。

【００９２】次に、工程（Ｃ）では、このように一部露
光されたレジスト膜５５１を現像して、感光領域におけ
るレジスト膜５５１を取り除く（現像工程）。そして、
残存するレジスト膜５５１に対するベーキング処理等を
施した後、レジスト膜５５１が取り除かれた部分で外部
に曝されることとなった前記原薄膜Ｐ１に対するエッチ
ングを実施することによって（エッチング工程）、該原
薄膜Ｐ１に対して所定パターンを付与すること、すなわ
ち該原薄膜Ｐ１を半導体膜１として成形することが可能
となる。

【００９３】なお、以下では、蓄積容量６０の形成過程
を追うこととし、今まで「半導体膜１」を呼んでいたと
ころを、「延設部分１ｆ」と呼ぶこととする。

【００９４】続いて、図５における工程（Ｄ）では、レ
ジスト膜５５１を剥離する。次に、工程（Ｅ）では、半
導体膜１の表面を清浄化するために、絶縁膜をデポする
前に、希フッ酸液を用いたライトエッチ処理を行う。こ
の処理により、半導体膜１が積層されていない領域のガ
ラス基板１０´の表面が、わずかにエッチングされる。

【００９５】ここで、図５における工程（Ｅ）と図６に
おける工程（Ｅ´）とを比較参照するとわかるように、
後者においては、図３に示す直角部分に対応する半導体
膜１下に至るまでエッチングが進行してしまっており、
アンダーカットＵが生じていることがわかる。言い換え
ると、図６の工程（Ｅ´）においては、延設部分１ｆの
下面における表面地が、いわば剥き出しの状態となり、
外部に曝された状態となってしまうのである。この点、
図５の工程（Ｅ）においては、アンダーカットＵが生じ
ていない。これは、図２に示したように、延設部分１ｆ
を構成する滑交差部１Ｋは、図３に示す交差部１０００
Ｋとは異なり、「なめらか」であることによる。

【００９６】次に、図５の工程（Ｆ）では、延設部分１
ｆ上に誘電体膜２を形成する。そして、図５の工程
（Ｇ）では、この誘電体膜２上に、上部電極６１を成膜
すると、蓄積容量６０の完成をみる。なお、実際の蓄積
容量６０の形成工程においては、前記下部電極６２に適
当な導電性をもたせるため、該下部電極６２に対する不
純物イオンの打ち込み工程が実施される（図１７のステ
ップＳ１５参照）。また、延設部分１ｆを除く半導体膜
１中、将来ＴＦＴ３０となるべき部分には、前記誘電体
膜２の形成と同時に、ゲート絶縁膜が形成されることに
なる。すなわち、これら誘電体膜２とゲート絶縁膜との
間に本質的な相違があるわけではない。ただし、当該Ｔ
ＦＴ３０となるべき部分の半導体膜１に対しては、後述
するように所定の不純物イオンの打ち込み等が行われ
る。

【００９７】ここで、この図５の工程（Ｆ）及び（Ｇ）
と、図６の工程（Ｆ´）及び（Ｇ´）とを比較参照する
と、その相違が瞭然である。すなわち、図６の工程（Ｆ
´）では、図６の工程（Ｅ´）に示したアンダーカット
Ｕの存在により、まず、誘電体膜２の成膜が成功裡に完
了していない。より詳しくは、誘電体膜２は、アンダー
カットＵを避けるように、当該部位を除く延設部分１ｆ
及びガラス基板１０´上のみに成膜されてしまってい
る。これは、成膜工程がスパッタリング等によって行わ
れ場合、影となる部分に十分な粒子が供給されないこと
による。例えば、雪が降り積もる情景を想定するとわか
りやすい。したがって、図６の工程（Ｇ´）に示すよう
に、この後に上部電極６１を成膜すると、誘電体膜２に
よって十分に成膜されていない部分、すなわちアンダー
カットＵの部分に、上部電極６１が回り込んでしまうの
である。これにより結局、図６の工程（Ｇ´）において
矢印で示すように、延設部分１ｆと上部電極６１とが接
触してしまう状態が現出され、両者間で短絡が生じてし
まうのである。

【００９８】この点、第１実施形態では、既に図５の工
程（Ｇ）でみたように、上述のような不具合が生じな
い。つまり、延設部分１ｆ及び上部電極６１間で短絡が
生じる可能性を低減することができるのである。そし
て、このようなことは、延設部分１ｆ中、その滑交差部
１Ｋが、なめらかに接続されていることにより享受され
る効果であるに他ならない。

【００９９】ちなみに、上述における誘電体膜２が、例
えば１０〜１５０ｎｍ程度の比較的薄い厚さに形成され
る場合において、上述の作用効果は、より効果的に発揮
されることになる。なぜなら、誘電体膜２が薄ければ薄
いほど、図６の工程（Ｇ´）に示すところからも明らか
な通り、延設部分１ｆと上部電極６１との間で短絡が生
じやすくなるからである。この点、第１実施形態によれ
ば、誘電体膜２が薄くても、図６の工程（Ｅ´）に示す
ようなアンダーカットＵが生じない以上、短絡を生じさ
せるおそれが殆どないのである。しかも、第１実施形態
では、最終的に蓄積容量６０が形成されるのであるか
ら、誘電体膜２の厚さは小さければ小さい程よい。つま
り、第１実施形態によれば、労せずして、比較的大容量
となる蓄積容量６０を構成することも可能なのである。

【０１００】加えて、誘電体膜２の厚さを上述のように
規定するならば、第１実施形態における半導体膜１のパ
ターンのより具体的な大きさは、図２に示すＬ１乃至Ｌ
５に示す各長さが、例えば、Ｌ１＝４０μｍ、Ｌ２＝Ｌ
３＝１５μｍ、Ｌ４＝Ｌ５＝３μｍなどとするとよい。
このうち特に、上述の誘電体膜２の厚さに対して、Ｌ４
及びＬ５の長さ、換言すれば滑交差部１Ｋの具体的な大
きさを、上述のように設定することで、アンダーカット
Ｕを生じさせる可能性を極めて小さくすることができ
る。

【０１０１】なお、上述の第１実施形態においては、半
導体膜１上に誘電体膜２をデポする前のライトエッチ処
理によりアンダーカットが形成される場合を想定して説
明したが、半導体膜１をパターンニングする時のエッチ
ング工程（図４の工程（Ｃ））等、その他、図６におけ
る工程（Ｅ´）に示したようなアンダーカットＵが形成
される可能性のある、あらゆる工程において、上述と同
様な「滑交差部」を有するパターニングを行う形態を適
用ないし応用することは可能であり、そのようにすれ
ば、上記した作用効果は略同様に発揮されることにな
る。

【０１０２】また、上述においては、図１及び図２に示
すような滑交差部１Ｋにおいてのみ、これをなめらかに
接続する形態について述べたが、本発明は、このような
形態に限定されるものではない。図１及び図２に示す半
導体膜１及び延設部分１ｆのパターンに類似するパター
ンを形成するのであれば、例えば、図７乃至図９に示す
ような各種の変形形態を考えることができる。

【０１０３】まず、図７では、滑交差部１Ｋのほかに、
図２に示したパターン上で直角を形成していた交差部に
ついても、滑交差部１Ｌ、１Ｍとして、これをなめらか
に接続する形態となっている。このような部分において
も、なめらかな接続を実現することにより、当該滑交差
部１Ｌ及び１Ｍにおいても上述したような不具合を回避
することができるから、より有益であることが明白であ
る。なお、この場合においては、「隅部」に関する角度
が１３５°とされている。また、より一般的に、図７に
見える他の直角部分、例えば将来ＴＦＴ３０となるべき
半導体膜１の部分に見える直角部分についても、同様な
措置を施してよいことは言うまでもない。

【０１０４】また、図８では、滑交差部１Ｋを構成する
線分が、図２に示すように、前記右辺１ＡＲ、前記下辺
１ＢＵ、及び別の線分１Ｘの三本だけではなく、前記右
辺１ＡＲ及び前記下辺１ＢＵに加えて、別の線分１Ｘ´
及び別の線分１Ｘ´´の四本とされていることが異な
る。このようにすれば、図から明らかな通り、より滑ら
かな接続が可能となる。

【０１０５】なお、図８においては、下辺１ＢＵ及び別
の線分１Ｘ´´のなす角度、右辺１ＡＲ及び別の線分１
Ｘ´のなす角度、並びに別の線分１Ｘ´及び１Ｘ´´の
なす角度のいずれにしても、およそ１５０°とされてい
ることがわかる。そして、このように「角度」が１３５
°よりも大きくされている場合においては、上述の誘電
体膜２の厚さが５０ｎｍ以下であったとしても、蓄積容
量６０を構成する両電極間において、短絡を生じさせる
可能性を低減することが可能となる。

【０１０６】さらに、図９では、滑交差部１Ｋは、曲線
の一例たる円周の一部分１Ｙを含んでいることがわか
る。これは、「なめらか」に接続するという場合におけ
る究極の形態であるといえよう。

【０１０７】いずれにせよ、これらのような変形形態に
あっても、上述したようなアンダーカットＵを生じさせ
る可能性を低減し、もって延設部分１ｆと上部電極６１
との間に短絡を生じさせる可能性を低減することができ
る、という本発明に係る特有の作用効果は略同様に、あ
るいはそれ以上に発揮されることはいうまでもない。

【０１０８】また、本発明は、上記の他、図１及び図２
に示したような半導体膜１のパターンに拘泥されるもの
ではなく、他に想定されうる様々なパターンにおいて
も、同様に適用することが可能である。図１０において
はその一例を示すが、これは上述した「凸型の形状」を
有するパターンの典型例であって、左右方向に延在する
一の長方形状のパターン１Ｃの上辺１ＣＡと、前記一の
長方形状のパターン１Ｃに直角となる、上下方向に延在
する他の長方形状のパターン１Ｄの左辺１ＤＬ及び右辺
１ＤＲのそれぞれとの間において、別の線分１Ｚ及び１
Ｚ´が存在しているものである。これにより、滑交差部
１Ｎ及び１Ｎ´が形成されており、かつ、これらの滑交
差部１Ｎ及び１Ｎ´は、なめらかに接続されたものとな
っている。

【０１０９】ちなみに、このような形状は、図１におい
て、走査線３ａについてみることができる。すなわち、
図１中横方向に延在する走査線３ａと該走査線３ａから
ゲート電極となるべく突出した部分とに着目すれば、そ
れは図１０のようなパターンを、その基本要素として含
んでいるということがいえる。

【０１１０】さらには、本発明は、次のような形態も含
む。すなわち、少なくとも２個以上の角部を含むパター
ンであって、前記角部は、その内角が１８０°より大き
く、かつ、２７０°より小さな第１の角部と、該第１の
角部に隣接するとともに、その内角が９０°より大き
く、かつ、１８０°より小さな第２の角部とを含むもの
である。その具体例としては、例えば図１１に示すよう
なものが該当する。この図１１においては、符号Ａ１で
示された角部における隅部の角度（或いは、内角）は、
１８０°より大きく、かつ、２７０°より小さい。ま
た、符号Ａ２で示された角部における隅部の角度（或い
は、内角）は、９０°より大きく、かつ、１８０°より
小さい。そして、これら角部Ａ１及び角部Ａ２は、互い
に隣接する。このような場合であっても、上述したアン
ダーカットＵを生じさせる可能性を低減し、もって延設
部分と上部電極との間に短絡を生じさせる可能性を低減
することができる。

【０１１１】（第２実施形態）次に、上記第１実施形態
で説明したＴＦＴ３０及び蓄積容量６０が、電気光学装
置の構成要素として組み込まれた、より具体的な実施の
形態を、第２実施形態として説明することとする。以下
では、電気光学装置が、液晶表示装置に適用された形態
を説明することとする。

【０１１２】（電気光学装置の基本的な構成）まず、図
１２乃至図１４を参照しつつ、第２実施形態の液晶表示
装置の基本的な構成について説明する。図１２は、ＴＦ
Ｔアレイ基板をその上に形成された各構成要素ととも
に、対向基板の側から臨んだ平面図であり、図１３は、
図１２はＨ−Ｈ´断面図である。また、図１４は、電気
光学装置の画像表示領域を構成するマトリクス状に形成
された複数の画素における各種素子、配線等の等価回路
である。

【０１１３】図１２及び図１３において、第２実施形態
に係る電気光学装置では、ＴＦＴアレイ基板１０と対向
基板２０とが対向配置されている。

【０１１４】ＴＦＴアレイ基板１０と対向基板２０との
間には、液晶層５０が封入されており、ＴＦＴアレイ基
板１０と対向基板２０とは、画像表示領域１０ａの周囲
に位置するシール領域に設けられたシール材５２により
相互に接着されている。

【０１１５】シール材５２は、両基板を貼り合わせるた
めに、例えば熱硬化性樹脂、熱及び光硬化樹脂、光硬化
樹脂、紫外線硬化樹脂等からなり、製造プロセスにおい
てＴＦＴアレイ基板１０上に塗布された後、加熱、加熱
及び光照射、光照射、紫外線照射等により硬化させられ
たものである。

【０１１６】このようなシール材５２中には、両基板間
の間隔を所定値とするためのグラスファイバあるいはガ
ラスビーズ等のギャップ材が混合されている。すなわ
ち、第２実施形態の電気光学装置は、プロジェクタのラ
イトバルブ用として小型で拡大表示を行うのに適してい
る。ただし、当該電気光学装置が液晶ディスプレイや液
晶テレビのように大型で等倍表示を行う液晶装置であれ
ば、このようなギャップ材は、液晶層５０中に含まれて
いてもよい。

【０１１７】シール材５２の外側の領域には、データ線
６ａに画像信号を所定のタイミングで供給することによ
り該データ線６ａを駆動するデータ線駆動回路２０１及
び外部回路接続端子２０２がＴＦＴアレイ基板１０の一
辺に沿って設けられており、走査線３ａ´に走査信号を
所定のタイミングで供給することにより、走査線３ａ´
を駆動する走査線駆動回路２０４が、この一辺に隣接す
る二辺に沿って設けられている。

【０１１８】なお、走査線３ａ´に供給される走査信号
遅延が問題にならないのならば、走査線駆動回路２０４
は片側だけでもよいことは言うまでもない。また、デー
タ線駆動回路２０１を画像表示領域１０ａの辺に沿って
両側に配列してもよい。

【０１１９】ＴＦＴアレイ基板１０の残る一辺には、画
像表示領域１０ａの両側に設けられた走査線駆動回路２
０４間をつなぐための複数の配線２０５が設けられてい
る。また、対向基板２０のコーナ部の少なくとも一箇所
においては、ＴＦＴアレイ基板１０と対向基板２０との
間で電気的に導通をとるための導通材２０６が設けられ
ている。そして、図１３に示すように、図１２に示した
シール材５２とほぼ同じ輪郭を持つ対向基板２０が当該
シール材５２によりＴＦＴアレイ基板１０に固着されて
いる。

【０１２０】また、図１３において、ＴＦＴアレイ基板
１０上には、画素スイッチング用のＴＦＴ３０´や走査
線、データ線等の配線が形成された後の画素電極上に、
配向膜が形成されている。他方、対向基板２０上には、
対向電極２１のほか、最上層部分に配向膜が形成されて
いる。また、液晶層５０は、例えば一種又は数種類のネ
マテッィク液晶を混合した液晶からなり、これら一対の
配向膜間で、所定の配向状態をとる。

【０１２１】このような構造を有する電気光学装置１０
０の画像表示領域１０ａにおいては、図１４に示すよう
に、複数の画素１００ａがマトリクス状に構成されてい
る。

【０１２２】図１４において、複数の画素１００ａに
は、それぞれ、透明電極８及び反射電極９（以下、併せ
て呼称する場合には、単に「画素電極８及び９」とい
う。）と当該画素電極８及び９をスイッチング制御する
ためのＴＦＴ３０´とが形成されており、画像信号が供
給されるデータ線６ａが当該ＴＦＴ３０´のソースに電
気的に接続されている。データ線６ａに書き込む画像信
号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給して
も構わないし、相隣接する複数のデータ線６ａ同士に対
して、グループ毎に供給するようにしてもよい。

【０１２３】また、ＴＦＴ３０´のゲートに走査線３ａ
´が電気的に接続されており、所定のタイミングで、走
査線３ａ´にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍ
を、この順に線順次で印加するように構成されている。
画素電極８及び９は、ＴＦＴ３０´のドレインに電気的
に接続されており、スイッチング素子であるＴＦＴ３０
´を一定期間だけそのスイッチを閉じることにより、デ
ータ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓ
ｎを所定のタイミングで書き込む。

【０１２４】画素電極８及び９を介して電気光学物質の
一例としての液晶に書き込まれた所定レベルの画像信号
Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電
極との間で一定期間保持される。液晶は、印加される電
圧レベルにより分子集合の配向や秩序が変化することに
より、光を変調し、階調表示を可能とする。ノーマリー
ホワイトモードであれば、各画素の単位で印加された電
圧に応じて入射光に対する透過率が減少し、ノーマリー
ブラックモードであれば、各画素の単位で印加された電
圧に応じて入射光に対する透過率が増加され、全体とし
て電気光学装置からは画像信号に応じたコントラストを
もつ光が出射する。

【０１２５】ここで保持された画像信号がリークするの
を防ぐために、画素電極８及び９と対向電極との間に形
成される液晶容量と並列に蓄積容量６０´を付加する。
この蓄積容量６０´は、走査線３ａ´に並んで設けら
れ、固定電位側容量電極を含むとともに定電位に固定さ
れた容量線３ｂ´を含んでいる。この蓄積容量６０´
が、上述した第１実施形態における蓄積容量６０に該当
することとなるのは言うまでもない。また、容量線３ｂ
´についても、同様である。

【０１２６】（ＴＦＴアレイ基板の構成）図１５は、第
２実施形態に用いたＴＦＴアレイ基板の相互に隣接する
複数の画素群の平面図である。図１６は、図１５のＡ−
Ａ´線における画素の断面図である。なお、図１５にお
いては、一画素のみが示されている。

【０１２７】図１５において、ＴＦＴアレイ基板上に
は、アルミニウムや銀、若しくはこれらの合金、又はチ
タン、窒化チタン、モリブデン、タンタル等との積層膜
から構成された反射電極９がマトリクス状に形成されて
おり、これら各反射電極９に対して、画素スイッチング
用のＴＦＴ３０´がそれぞれ透明電極８を介して電気的
に接続されている。また、反射電極９を形成する領域の
縦横の境界に沿って、データ線６ａ、走査線３ａ´及び
容量線３ｂ´が形成され、ＴＦＴ３０´は、データ線６
ａ及び容量線３ｂ´に対して接続されている。すなわ
ち、データ線６ａは、コンタクトホールを介してＴＦＴ
３０´の高濃度ソース領域１ｄ´に電気的に接続され、
透明電極８は、コンタクトホール１５及びソース線６ｂ
を介してＴＦＴ３０´の高濃度ドレイン領域１ｅ´に電
気的に接続されている。また、ＴＦＴ３０´のチャネル
領域１ａ´´に対向するように走査線３ａ´が延在して
いる。

【０１２８】なお、蓄積容量６０´は、画素スイッチン
グ用のＴＦＴ３０´を形成するための半導体膜１の延設
部分１ｆ´を導電化したものを下部電極とし、この下部
電極に、走査線３ａ´と同層の容量線３ｂ´が上部電極
として重なった構造になっている。そして、これら上部
電極及び下部電極は、上記第１実施形態における上部電
極６１及び下部電極６２に該当する。すなわち、下部電
極は、上述のＴＦＴ３０´を構成する半導体膜１と同時
に形成されているものであり、上部電極は、該下部電極
上に誘電体膜（後述する「ゲート絶縁膜」と同一膜であ
る。よって、後述では、「誘電体膜」及び「ゲート絶縁
膜」に対して同一の符号「２´」を用いる。）を介して
形成されているものである。

【０１２９】そして、特に、図１５に示すように、延設
部分１ｆ´ないし下部電極のパターンを構成する滑交差
部１ＫＫは、既に図２で示したように、なめらかに接続
されたものとなっている。また、図１５においては更
に、図７で示したように、滑交差部１ＬＬ及び１ＭＭに
ついても、なめらかな接続を実現したパターンとなって
いるとともに、新たに滑交差部１Ｏについてもまた、な
めらかな接続を実現したパターンを採用している。

【０１３０】このように構成した各画素１００ａにおい
ては、図１５に示すように、透過窓１４を有する反射電
極９が形成され、その表面には、図１５には示されない
凹凸層７が全面に形成されている。透過窓１４に対応す
る領域は、透明電極８によって覆われ、透過モードで画
像表示を行う透過領域であり、その他の領域は、後述す
る凹凸形成層、凹凸層及び反射電極９を備えた反射領域
であり、ここでは反射モードで画像表示を行う。

【０１３１】図１６に示すように、この反射領域Ａ−Ａ
´線で切断したときの断面は、ＴＦＴアレイ基板１０の
基体としての透明なＴＦＴアレイ基板用のガラス基板１
０´の表面に、厚さが１００〜５００ｎｍのシリコン酸
化膜（絶縁膜）からなる下地保護膜１１が形成され、こ
の下地保護膜１１の表面には、厚さが３０〜１００ｎｍ
の島状の半導体膜１´が形成されている。半導体膜１´
の表面には、厚さが約５０〜１５０ｎｍのシリコン酸化
膜からなるゲート絶縁膜２´が形成され、このゲート絶
縁膜２´の表面に、厚さが３００〜８００ｎｍの走査線
３ａ´がゲート電極として延在している。

【０１３２】半導体膜１´のうち、走査線３ａ´に対し
てゲート絶縁膜２´を介して対抗する領域がチャネル領
域１ａ´´になっている。このチャネル領域１ａ´´に
対して一方側には、低濃度領域１ｂ及び高濃度ソース領
域１ｄ´を備えるソース領域が形成され、他方側には低
濃度領域１ｂ及び高濃度ドレイン領域１ｅ´を備えるド
レイン領域が形成され、その中間には、ソース及びドレ
インのどちらの領域にも属さない高濃度領域１ｃが形成
されている。

【０１３３】画素スイッチング用のＴＦＴ３０´の表面
側には、厚さが３００〜８００ｎｍのシリコン酸化膜か
らなる第１層間絶縁膜４、及び厚さが１００〜８００ｎ
ｍのシリコン窒化膜からなる第２層間絶縁膜５（表面保
護膜）が形成されている。ただし、場合により、この第
２層間絶縁膜５は、形成してなくてもよい。第１層間絶
縁膜４の表面には、厚さが３００〜８００ｎｍのデータ
線６ａが形成され、このデータ線６ａは、第１層間絶縁
膜４に形成されたコンタクトホールを介して高濃度ソー
ス領域１ｄ´に電気的に接続されている。

【０１３４】第２層間絶縁膜５の上層には、有機系樹脂
等の感光性樹脂からなる凹凸形成層１３及び凹凸層７が
この順に形成され、凹凸層７の表面には、ＩＴＯ膜等か
らなる透明電極８が形成され、透明電極８の上層には、
アルミニウムや銀、若しくはこれらの合金、又はチタ
ン、窒化チタン、モリブデン、タンタル等との積層膜か
らなる反射電極９が順次形成されている。反射電極９の
表面には、凹凸層７の表面凹凸形状に対応した凹凸パタ
ーン９ｇが形成されている。

【０１３５】反射電極９及び透明電極８は、コンタクト
ホール１５を介してソース線６ｂと電気的に接続されて
いる。反射電極９の表面には、背面光源からの光を透過
するための透過窓１４が形成されている。

【０１３６】反射電極９の表面側と、透過窓１４の形成
によって最上層となった透明電極８の表面側には、ポリ
イミド膜からなる配向膜１２が形成されている。この配
向膜１２の表面側には、ラビング処理が施されている。

【０１３７】また、高濃度ドレイン領域１ｅ´からの延
設部分１ｆ´ないし下部電極に対しては、ゲート絶縁膜
２´と同時形成された絶縁膜（すなわち、誘電体膜２´
を含む。図４参照）を介して、走査線３ａ´と同層の容
量線３ｂ´が上部電極として対向することにより、蓄積
容量６０´が構成されている。

【０１３８】なお、ＴＦＴ３０´は、好ましくは上述の
ようにＬＤＤ（Lightly Doped Drain）構造をもつが、
低濃度領域１ｂに相当する領域に不純物イオンの打ち込
みを行わないオフセット構造を有してもよい。また、Ｔ
ＦＴ３０´は、走査線３ａ´の一部たるゲート電極をマ
スクとして高濃度で不純物イオンを打ち込み、自己整合
的に高濃度のソース及びドレイン領域を形成したセルフ
アライン型のＴＦＴであってもよい。

【０１３９】また、第２実施形態では、ＴＦＴ３０´の
ゲート電極をソース−ドレイン領域の間に２個配置した
デュアルゲート構造としたが、１個配置したシングルゲ
ート構造であってもよく、また、これらの間に３個以上
のゲート電極を配置したトリプルゲート以上の構造であ
ってもよい。複数個配置した場合、各々のゲート電極に
は同一の信号が印加されるようにする。このようにデュ
アルゲート又はトリプルゲート以上でＴＦＴ３０´を構
成すれば、チャネルとソース−ドレイン領域の接合部で
のリーク電流を防止でき、オフ時の電流を低減すること
ができる。これらのゲート電極の少なくとも１個をＬＤ
Ｄ構造又はオフセット構造にすれば、更にオフ電流を低
減でき、安定したスイッチング素子を得ることができ
る。

【０１４０】図１５及び図１６において、ＴＦＴアレイ
基板１０では、各画素１００ａの反射領域には、反射電
極９の表面のうち、ＴＦＴ３０´の形成領域及びコンタ
クトホール１５から外れた領域（凹凸層形成領域）に
は、前述のように凹凸パターン９ｇが形成されている。

【０１４１】このような凹凸パターン９ｇを構成するに
あたって、第２実施形態のＴＦＴアレイ基板１０では、
前述の凹凸形成領域には、アクリル樹脂等の有機系の透
光性の感光性樹脂からなる凹凸形成層１３が第２層間絶
縁膜５の表面に１〜３μｍの厚さで、例えばスピンコー
トによって形成され、この凹凸形成層１３の上層には、
アクリル樹脂等の有機系の透光性の感光性樹脂等のよう
な流動性材料から形成された絶縁膜かななる凹凸層７が
１〜２μｍの厚さで、例えばスピンコートによって積層
されている。

【０１４２】凹凸形成層１３には、多数の凹凸が形成さ
れている。このため、図１６に示すように、反射電極９
の表面には、凹凸層７の表面凹凸形状に対応する凹凸パ
ターン９ｇが形成され、この凹凸パターン９ｇでは、凹
凸層７によって、凹凸形成層１３のエッジ等が現れない
ようになっている。なお、凹凸層７を形成せずに、凹凸
形成層１３を形成した後に、ベーク工程を行うことによ
り、凹凸形成層１３の凹凸の縁をなめらかにしてもよ
い。

【０１４３】（電気光学装置の作用）このように構成し
た第２実施形態に係る電気光学装置１００では、反射電
極９が形成されているため、対向基板２０側から入射し
た光を、ＴＦＴアレイ基板１０側で反射し、対向基板２
０側から出射することができるので、この間に液晶５０
によって各画素１００ａ毎で光変調を行えば、外光を利
用して所望の画像を表示することができる（反射モー
ド）。

【０１４４】また、電気光学装置１００では、図１５及
び図１６において、反射電極９に設けられた透過窓１４
を覆うように透明電極８が形成されているため、透過型
の液晶表示装置としても機能する。すなわち、ＴＦＴア
レイ基板１０の側に配置されたバックライト装置（不図
示）から出射した光は、ＴＦＴアレイ基板１０の側に入
射した後、各画素１００ａにおいて反射電極９が形成さ
れている領域のうち、反射電極９が形成されていない透
過領域、すなわち透明電極８によって覆われた透過窓１
４を経由して対向基板２０側に透過する。このため、液
晶５０によって各画素１００ａ毎で光変調を行えば、バ
ックライト装置（不図示）から出社された光を利用して
所望の画像を表示することができる（透過モード）。

【０１４５】そして、第２実施形態に係る電気光学装置
１００では特に、蓄積容量６０´を構成する下部電極
が、上述の第１実施形態のように、なめらかな滑交差部
１ＫＫ等を有するパターンに成形されていることから、
当該下部電極をフォトリソグラフィ法によって成形する
際、その下方に、第１実施形態で説明したようなアンダ
ーカットＵを生じさせることがない。したがって、該下
部電極の表面が外部に露出されるようなことがなく、上
部電極を成膜しても、両者の間に短絡を生じさせるよう
な可能性が低減されている。

【０１４６】これにより、第２実施形態においては、蓄
積容量６０´は、本来予定した通りの機能をいかんなく
発揮することが可能となり、ひいては電気光学装置の正
確な動作を実現することができる。

【０１４７】（製造方法）ＴＦＴアレイ基板１０を製造
する方法を、図１７のフローチャートを参照しつつ説明
する。

【０１４８】まず、超音波洗浄等により清浄化したＴＦ
Ｔアレイ基板用のガラス基板１０´を準備した後、基板
温度が１５０〜４５０℃の温度条件下で、このガラス基
板１０´の全面に、シリコン酸化膜からなる下地保護膜
１１を、プラズマＣＶＤ法により、１００〜５００ｎｍ
の厚さに形成する。このときの原料ガスとしては、例え
ば、モノシランと笑気ガス（一酸化二窒素）との混合ガ
スや、ＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ_２
Ｈ_５）_４）と酸素、又はシジランとアンモニアを用いる
ことができる（ステップＳ１１）。

【０１４９】次に、基板温度が１５０〜４５０℃の温度
条件下で、ＴＦＴアレイ基板用のガラス基板１０´の全
面に、非晶質シリコン膜からなる半導体膜１´の原薄膜
を、プラズマＣＶＤ法により３０〜１００ｎｍの厚さに
形成する。このときの原料ガスとしては、例えば、ジシ
ランやモノシランを用いることができる。次に、この原
薄膜に対してレーザ光を照射してレーザアニールを施
す。その結果、アモルファスの原薄膜は、一度溶融し、
冷却固化過程を経て結晶化して、多結晶ポリシリコン膜
を含むものとなる（ステップＳ１２）。この際には、各
領域へのレーザ光の照射時間が非常に短時間であり、か
つ、照射領域も基板全体に対して局所的であるため、基
板全体が同時に高温に熱せられることがない。それゆ
え、ＴＦＴアレイ基板用の基板としてガラス基板等を用
いても熱による変形や割れ等が生じない。

【０１５０】次に、原薄膜の表面にフォトリソグラフィ
技術を利用して、レジスト膜を介して該原薄膜をエッチ
ングすることにより、島状に分離されたパターンを有す
る半導体膜１´（能動層）を形成する（ステップＳ１
３）。この工程は、既に図４において工程（Ａ）乃至工
程（Ｃ）として説明したと同様に実施すればよい。すな
わち、レチクルの透過部及び非透過部が、第２実施形態
に係る滑交差部１ＫＫ、１ＬＬ、１ＭＭ及び１Ｏを有す
るようなパターンを含むものとして形成されたレチクル
を使用して、前記レジスト膜に対する露光工程を実施す
ることにより、原薄膜は、前記滑交差部１ＫＫ等を有す
るパターンとして成形されて、半導体膜１´となるので
ある。

【０１５１】次に、上述のレジスト膜を剥離した後、前
記半導体膜１´の表面を清浄化するために、希フッ酸液
を用いたライトエッチ処理を行う（ステップＳ１４）。
この処理により、半導体膜１´が積層されていない領域
のガラス基板１０´の表面が、わずかにエッチングされ
る。そして、この際、第２実施形態においては、第１実
施形態で参照した図５における工程（Ｅ）に示したよう
なライトエッチが行われることとなり、半導体膜１´下
において、図６における工程（Ｅ´）に示したようなア
ンダーカットＵが生じることがない。これは、上述した
ように、半導体膜１´が、滑交差部１ＫＫ等を含むよう
にパターニングされていたことによる。

【０１５２】続いて、３５０℃以下の温度条件下で、ガ
ラス基板１０´の全面、かつ、ＣＶＤ法等により半導体
膜１´の表面に、シリコン酸化膜等からなるゲート絶縁
膜２´を１０〜１５０ｎｍの厚さに形成する。このとき
の原料ガスは、例えば、ＴＥＯＳと酸素ガスとの混合ガ
スを用いることができる。ここで形成するゲート絶縁膜
２´は、シリコン酸化膜に代えてシリコン窒化膜であっ
てもよい（ステップＳ１５）。なお、このゲート絶縁膜
２´の形成と同時に、誘電体膜２もまた、形成されるこ
とになる。

【０１５３】次に、所定のレジストマスクを介して半導
体膜１´の延設部分１´に不純物イオンを打ち込んで、
容量線３ｂ´との間に蓄積容量６０´を構成するための
下地電極を形成する（ステップＳ１６）。

【０１５４】次に、スパッタリング法等により、ＴＦＴ
アレイ基板用のガラス基板１０´の全面に、走査線３ａ
´等を形成するためのアルミニウム、タンタル、モリブ
デン等からなる金属膜、又はこれらの金属のいずれかを
主成分とする合金膜からなる誘電膜を３００〜８００ｎ
ｍの厚さに形成した後、フォトリソグラフィ技術を用い
てレジストマスクを形成する。そして、レジストマスク
を介して、前記誘電膜をドライエッチングし、走査線３
ａ´（ゲート電極）、容量線３ｂ´等を形成する（ステ
ップＳ１７）。この際、蓄積容量６０´の上部電極は、
容量線３ｂ´の一部として同時に形成されていることは
言うまでもない。そして、第２実施形態では、この上部
電極を含む容量線３ｂ´の形成後、該容量線３ｂ´と前
記した半導体膜１´とが短絡するような事態は未然に防
止されることになるのである。なぜなら、上述したよう
に、第２実施形態においては、半導体膜１´下にアンダ
ーカットが生じないからである。

【０１５５】次に、ＴＦＴ３０´を形成する（ステップ
Ｓ１８）。その詳細は以下の通りである。

【０１５６】まず、画素ＴＦＴ部及び駆動回路のＮチャ
ネルＴＦＴ部（図示せず）の側には、走査線３ａ´やゲ
ート電極をマスクとして、約０．１×１０^１３〜１０×
１０ ^１３／ｃｍ^２のドーズ量で低濃度の不純物イオン
（リンイオン）を打ち込んで、走査線３ａ´に対して、
自己整合的に低濃度領域１ｂを形成する。ここで、走査
線３ａ´の真下に位置しているため、不純物イオンが導
入されなかった部分は、半導体膜１´のままのチャネル
領域１ａ´´となる。

【０１５７】次に、画素ＴＦＴ部では、走査線３ａ´
（ゲート電極）より幅の広いレジストマスクを形成して
高濃度の不純物イオン（リンイオン）を約０．１×１０
^１５〜１０×１０^１５／ｃｍ^２のドーズ量で打ち込み、
高濃度ソース領域１ｄ´、高濃度領域１ｃ及び高濃度ド
レイン領域１ｅ´を形成する。

【０１５８】これらの不純物導入工程に代えて、低濃度
の不純物の打ち込みを行わずにゲート電極よりも幅広の
レジストマスクを形成した状態で、高濃度の不純物（リ
ンイオン）を打ち込み、オフセット構造のソース領域及
びドレイン領域を形成してもよい。また、走査線３ａ´
をマスクにして高濃度の不純物を打ち込んで、セルフア
ライン構造のソース領域及びドレイン領域を形成しても
よい。

【０１５９】以上により、ＴＦＴ３０´の完成をみる。

【０１６０】後は、図１５及び図１６に示した、第１層
間絶縁膜４、各種のコンタクトホール、データ線６ａ及
びソース線６ｂ、第２層間絶縁膜５、凹凸形成層１３、
凹凸層７、透明電極８、反射電極９、透過窓１４並びに
配向膜１２等を、順次、公知の技術に則って形成すれば
（ステップＳ１９）、ＴＦＴアレイ基板１０が完成す
る。

【０１６１】上記のいずれの形態も、画素スイッチング
素子としてＴＦＴを用いたアクティブマトリクス駆動方
式の液晶表示装置を例に説明したが、画素スイッチング
素子としてＴＦＤを用いたアクティブマトリクス駆動方
式の液晶表示装置、又はパッシブマトリクス駆動方式の
液晶表示装置、更には、液晶表示装置以外の電気光学物
質（例えば、ＥＬエレクトロルミネセンス発光素子や発
光ダイオード素子等）を用いた電気光学装置、あるいは
プラズマディスプレイ装置等に、本発明を適用してもよ
い。

【０１６２】（電子機器）このように構成した反射半透
過型の電気光学装置１００は、各種の電子機器の表示部
として用いることができるが、その一例を、図１８〜図
２０を参照しつつ具体的に説明する。

【０１６３】図１８は、本発明に係る電気光学装置を表
示装置として用いた電子機器の回路構成を示すブロック
図である。

【０１６４】図１８において、電子機器は、表示情報出
力原７０、表示情報処理回路７１、電源回路７２、タイ
ミングジェネレータ７３及び液晶表示装置７４を有す
る。また、液晶表示装置７４は、液晶表示パネル７５及
び駆動回路７６を有する。液晶装置７４としては、前述
した電気光学装置１００を用いることができる。

【０１６５】表示情報出力原７０は、ＲＯＭ（Read Onl
y Memory）、ＲＡＭ（Random Access Memory）等のよう
なメモリ、各種ディスク等のストレージユニット、デジ
タル画像信号を同調出力する同調回路等を備え、タイミ
ングジェネレータ７３によって生成された各種のクロッ
ク信号に基づいて、所定フォーマットの画像信号等のよ
うな表示情報を、表示情報処理回路７１に供給する。

【０１６６】表示情報処理回路７１は、シリアル−パラ
レル変換回路や、増幅・反転回路、ローテーション回
路、ガンマ補正回路、クランプ回路等のような周知の各
種回路を備え、入力した表示情報の処理を実行して、そ
の画像信号をクロック信号ＣＬＫとともに駆動回路７６
へ供給する。電源回路７２は、各構成要素に所定の電圧
を供給する。

【０１６７】図１９は、本発明に係る電子機器の一実施
形態であるモバイル型のパーソナルコンピュータを示し
ている。ここに示すパーソナルコンピュータ８０は、キ
ーボード８１を備えた本体部８２と、液晶表示ユニット
８３とを有する。液晶表示ユニット８３は、前述した電
気光学装置１００を含んで構成される。

【０１６８】図２０は、他の電子機器である携帯電話機
を示している。ここに示す携帯電話機９０は、複数の操
作ボタン９１と、前述した電気光学装置１００からなる
表示部とを有している。

【０１６９】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨、あるいは思想に反しない範囲で適宜変更可
能であり、そのような変更を伴う薄膜半導体装置及び電
気光学装置、それらの製造方法並びにレチクルもまた、
本発明の技術的範囲に含まれるものである。

【図面の簡単な説明】

【図１】 本発明の第１実施形態に係り、なめらかに接
続された滑交差部を有する半導体膜のパターンを示した
平面図である。

【図２】 図１に示す半導体膜のパターンのみを抜き出
して示す平面図である。

【図３】 比較例たる半導体膜のパターンのみを抜き出
して示す平面図である。

【図４】 図１及び図２に示す半導体膜のパターン及び
蓄積容量の形成工程を順を追って示す断面工程図（その
１）である。

【図５】 図１及び図２に示す半導体膜のパターン及び
蓄積容量の形成工程を、図４に続き順を追って示す断面
工程図（その２）である。

【図６】 図３に示す半導体膜のパターン及び蓄積容量
の形成工程を、順を追って示す断面工程図であって、図
５における工程（Ｄ）乃至（Ｇ）に対応する工程を、工
程（Ｄ´）乃至（Ｇ´）として示すものである。

【図７】 半導体膜のパターンの別形態を示す平面図で
あって、図２に示す滑交差部に加えて、他の交差部につ
いてもなめらかな接続を実現したパターンを示す平面図
である。

【図８】 半導体膜のパターンの別形態を示す平面図で
あって、図２に示す滑交差部につき、複数の線分によっ
てなめらかな接続を実現したパターンを示す平面図であ
る。

【図９】 半導体膜のパターンの別形態を示す平面図で
あって、図２に示す滑交差部につき、円周の一部分によ
ってなめらかな接続を実現したパターンを示す平面図で
ある。

【図１０】 図２及び図７乃至図９とは異なる、凸型の
形状のパターンであって、その交差部につき、なめらか
な接続を実現したパターンを示す平面図である。

【図１１】 図２及び図７乃至図１０とは異なる、凸型
の形状のパターンであって、その交差部につき、なめら
かな接続を実現したパターンを示す平面図である。

【図１２】 本発明の第２実施形態の電気光学装置にお
けるＴＦＴアレイ基板を、その上に形成された各構成要
素とともに対向基板の側から見た平面図である。

【図１３】 図１２のＨ−Ｈ´断面図である。

【図１４】 本発明の第２実施形態の電気光学装置にお
ける画像表示領域を構成するマトリクス状の複数の画素
に設けられた各種素子、配線等の等価回路を示す回路図
である。

【図１５】 本発明の実施形態の電気光学装置における
データ線、走査線、画素電極等が形成されたＴＦＴアレ
イ基板の相隣接する複数の画素群の平面図である。

【図１６】 図１５のＡ−Ａ´断面図である。

【図１７】 第２実施形態に係る電気光学装置の製造方
法を示すフローチャートである。

【図１８】 本発明に係る電気光学装置を表示装置とし
て用いた電子機器の回路構成を示すブロック図である。

【図１９】 本発明の電気光学装置をもちいた電子機器
の一例としてのモバイル方パーソナルコンピュータを示
す説明図である。

【図２０】 本発明の電気光学装置を用いた電子機器の
他の例としての携帯電話機の説明図である。

【符号の説明】

１…半導体膜 Ｐ１…原薄膜 １ａ´、１ａ´´…チャネル領域 １ｆ、１ｆ´…延設部分 １Ａ…第１パターン １ＡＲ…右辺 １Ｂ…第２パターン １ＢＵ…下辺 １Ｘ、１Ｘ´、１Ｘ´´、１Ｚ、１Ｚ´…別の線分 １Ｙ…曲線の一部分 １Ｋ、１ＫＫ、１Ｌ、１ＬＬ、１Ｍ、１ＭＭ、１Ｎ、１
Ｎ´、１Ｏ…滑交差部 Ｕ…アンダーカット ２、２´…誘電体膜（絶縁膜）、ゲート絶縁膜 ３ａ、３ａ´…走査線 ６ａ…データ線 ８…反射電極 ９…透明電極 １０…ＴＦＴアレイ基板 １０´…ガラス基板 ３０、３０´…ＴＦＴ ５０…液晶 ６０、６０´…蓄積容量 ６１…上部電極 ６２…下部電極 ５５１…レジスト膜 ９０１…レチクル ９０１ａ…透過部 ９０１ｂ…非透過部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｆターム(参考） 2H092 GA11 JA24 JA34 JA37 JA41 JB22 JB31 MA02 MA08 MA12 MA13 MA15 MA16 MA17 NA16 NA25 PA01 PA06 PA12 PA13 2H095 BA01 BB02 5F033 HH07 VV15 WW00 WW02 XX02 5F110 AA26 BB02 CC02 DD02 DD13 DD25 EE03 EE04 EE06 EE28 EE44 FF02 FF03 FF28 FF29 FF35 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ13 HM14 HM15 NN03 NN04 NN05 NN23 NN24 NN27 NN36 NN71 NN72 NN73 PP03 QQ01 QQ11

Claims (18)

【特許請求の範囲】
1. 【請求項１】 少なくとも２個以上の角部を含むパター
   ンを有し導電性材料からなる薄膜を備えた薄膜半導体装
   置であって、 前記角部は、 その内角が１８０°より大きく、かつ、２７０°より小
   さな第１の角部と、 該第１の角部に隣接するとともに、その内角が９０°よ
   り大きく、かつ、１８０°より小さな第２の角部とを含
   むことを特徴とする薄膜半導体装置。
2. 【請求項２】 少なくとも２個以上の角部を含むパター
   ンを有し導電性材料からなる薄膜を備えた薄膜半導体装
   置であって、 前記角部は、 互いに隣接するとともに、そのそれぞれの内角が１８０
   °より大きく、かつ、２７０°より小さな第３の角部及
   び第４の角部を含むことを特徴とする薄膜半導体装置。
3. 【請求項３】 少なくとも２個以上の角部を含むパター
   ンを有し導電性材料からなる薄膜を備えた薄膜半導体装
   置であって、 前記角部は、 その内角が１８０°より大きく、かつ、２７０°より小
   さな第５の角部と、 該第１の角部に隣接するとともに、その内角が９０°以
   上の第６の角部とを含むことを特徴とする薄膜半導体装
   置。
4. 【請求項４】 曲折形状又は突出形状を含むパターンを
   有し導電性材料からなる薄膜を備えた薄膜半導体装置で
   あって、 前記曲折形状又は前記突出形状の交差部を規定するとと
   もに互いに隣接する一の線分及び他の線分の少なくとも
   一組については、該一の線分の端部及び該他の線分の端
   部間に別の線分が存在し、当該別の線分及び前記一の線
   分のなす角度並びに当該別の線分及び前記他の線分のな
   す角度が９０°より大きく１８０°より小さい滑交差部
   を形成することを特徴とする薄膜半導体装置。
5. 【請求項５】 前記薄膜上には、その厚さが１０〜１５
   ０ｎｍ（ナノメートル）の絶縁膜が形成されるととも
   に、該絶縁膜上には導電性材料からなる他の薄膜が形成
   されることを特徴とする請求項１乃至４のいずれか一項
   に記載の薄膜半導体装置。
6. 【請求項６】 前記別の線分及び前記一の線分のなす角
   度並びに前記別の線分及び前記他の線分のなす角度は、
   １３５°及びその近傍であることを特徴とする請求項４
   又は５に記載の薄膜半導体装置。
7. 【請求項７】 前記薄膜上には、その厚さが５０ｎｍ以
   下の絶縁膜が形成されるとともに、該絶縁膜上には導電
   性材料からなる他の薄膜が形成され、 前記別の線分及び前記一の線分のなす角度並びに前記別
   の線分及び前記他の線分のなす角度は、１３５°よりも
   大きいことを特徴とする請求項４に記載の薄膜半導体装
   置。
8. 【請求項８】 前記一組について前記別の線分は複数存
   在し、かつ、これら複数の別の線分のうち隣接する別の
   線分間のなす角度は９０°より大きく１８０°より小さ
   い滑交差部を形成することを特徴とする請求項１乃至４
   のいずれか一項に記載の薄膜半導体装置。
9. 【請求項９】 前記一の線分の端部及び前記他の線分の
   端部間には、前記別の線分に代えて又は加えて、所定の
   曲率をもった曲線の一部分が存在することを特徴とする
   請求項１乃至５のいずれか一項に記載の薄膜半導体装
   置。
10. 【請求項１０】 前記角度は、前記滑交差部からみて、
    前記パターンの外方側に形成される角部についての角度
    であることを特徴とする請求項１乃至６のいずれか一項
    に記載の薄膜半導体装置。
11. 【請求項１１】 画素電極と、 該画素電極に接続された薄膜トランジスタと、 該薄膜トランジスタに接続された配線と、 前記薄膜トランジスタに接続された蓄積容量とを備えて
    なり、 前記蓄積容量を構成する少なくとも一方の電極は、曲折
    形状又は突出形状を含むパターンを有し導電性材料から
    なる薄膜を含み、 前記曲折形状又は前記突出形状の交差部を規定するとと
    もに互いに隣接する一の線分及び他の線分の少なくとも
    一組については、該一の線分の端部及び該他の線分の端
    部間に別の線分が存在し、当該別の線分及び前記一の線
    分のなす角度並びに当該別の線分及び前記他の線分のな
    す角度が９０°より大きく１８０°より小さい滑交差部
    を形成することを特徴とする電気光学装置。
12. 【請求項１２】 前記薄膜上には、その厚さが１０〜１
    ５０ｎｍの絶縁膜が形成されるとともに、該絶縁膜上に
    は導電性材料からなる他の薄膜が形成されることを特徴
    とする請求項１１に記載の電気光学装置。
13. 【請求項１３】 前記別の線分及び前記一の線分のなす
    角度並びに前記別の線分及び前記他の線分のなす角度
    は、１３５°及びその近傍であることを特徴とする請求
    項１１又は１２に記載の電気光学装置。
14. 【請求項１４】 前記蓄積容量を構成する少なくとも一
    方の電極は、前記薄膜トランジスタを構成する半導体膜
    と同一膜として形成されることを特徴とする請求項１１
    乃至１３のいずれか一項に記載の電気光学装置。
15. 【請求項１５】 曲折形状又は突出形状を含むパターン
    を有し導電性材料からなる薄膜を備えた薄膜半導体装置
    を製造する薄膜半導体装置の製造方法であって、 基板上に前記薄膜の原膜を形成する工程と、 前記原膜上にレジスト膜を形成する工程と、 前記レジスト膜を前記パターン又は前記パターンのネガ
    形状が形成されたレチクルを用いて露光する工程と、 前記レジスト膜を現像する工程と、 前記現像されたレジスト膜及び前記原膜をエッチングす
    る工程とを含み、 前記パターンは、 前記曲折形状及び前記突出形状の交差部を規定するとと
    もに互いに隣接する一の線分及び他の線分の少なくとも
    一組を含み、該一の線分の端部及び該他の線分の端部間
    に別の線分が存在し、当該別の線分及び前記一の線分並
    びに当該別の線分及び前記他の線分のなす角度が９０°
    より大きく１８０°より小さい滑交差部を有し、 前記原膜は、前記エッチング工程において前記パターン
    を有するように成形されることを特徴とする薄膜半導体
    装置の製造方法。
16. 【請求項１６】 前記原膜をエッチングする工程を実施
    する結果得られるパターニング膜及び前記基板を、ウェ
    ットエッチングする工程を更に含むことを特徴とする請
    求項１２に記載の薄膜半導体装置の製造方法。
17. 【請求項１７】 画素電極、該画素電極に接続された薄
    膜トランジスタ、該薄膜トランジスタに接続された配
    線、及び、前記薄膜トランジスタに接続された蓄積容量
    を備えた電気光学装置を製造する電気光学装置の製造方
    法であって、 請求項１５又は１６に記載の薄膜半導体装置の製造方法
    に則って、前記蓄積容量を構成する少なくとも一方の電
    極を形成する工程を含むことを特徴とする電気光学装置
    の製造方法。
18. 【請求項１８】 パターン又は該パターンのネガ形状が
    形成されたレチクルであって、 前記パターンは、曲折形状及び突出形状の交差部を規定
    するとともに互いに隣接する一の線分及び他の線分の少
    なくとも一組を含み、該一の線分及び該他の線分の端部
    間に別の線分が存在し、当該別の線分及び前記一の線分
    並びに当該別の線分及び前記他の線分のなす角度が９０
    °より大きく１８０°より小さい滑交差部を有すること
    を特徴とするレチクル。