JP2004014568A

JP2004014568A - 半導体装置

Info

Publication number: JP2004014568A
Application number: JP2002161813A
Authority: JP
Inventors: Mitsuru Oida; 大井田　充; Jiro Nakano; 中野　二郎; Makoto Kikuchi; 菊地　誠
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-06-03
Filing date: 2002-06-03
Publication date: 2004-01-15

Abstract

【課題】ボンディングワイヤを使用したパッケージ構造であっても、周波数特性を向上させることができる半導体装置を提供する。
【解決手段】配線基板１０の表面側に配線パターン１１が形成されるとともにボンディングパッド１４群が形成され、裏面側との間にビア接続部１５が形成され、表面側に接着剤１７を用いてＩＣチップ２０がフェースアップ状態で接着固定され、裏面側にマトリクス状の配置で外部電極３２群が設けられている。ボンディングパッド群とチップ上面に形成されたパッド２１群とはボンディングワイヤ３０により接続され、チップとボンディングワイヤと配線基板上を覆うように樹脂パッケージ３１で封止されている。そして、ボンディングパッド群のうち高周波信号の経路に含まれる少なくとも一つ１４ａは他のボンディングパッドよりもＩＣチップ寄りに配置されている。
【選択図】　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に半導体チップを配線基板上にマウントしたパッケージ構造を有する半導体装置における配線基板の配線配置に関するもので、高周波用の半導体装置に使用されるものである。
【０００２】
【従来の技術】
高周波信号処理用のＩＣ（集積回路）チップを配線基板上にマウントして樹脂で封止したパッケージ構造を有する高周波用（例えば２．５ＧＨｚ以上）の半導体装置のパッケージにおいて、パッケージ内のインダクタンスが高い場合（例えば自己インダクタンスが１ｎＨ以上）には、半導体装置の電気的特性が満足できなくなる。
【０００３】
そこで、パッケージ内のインダクタンスを低減するには、チップ・基板間の接続長を短くすることが可能なフリップチップ接続を用いたパッケージ構造が有効である。
【０００４】
しかし、フリップチップ接続を用いたパッケージ構造は、未だ市場では大規模に流通していない材料を使用しているので、コストが高くなるという問題がある。
【０００５】
一方、ボンディングワイヤを使用したファインピッチ・ボールグリッドアレイ（Ｆｉｎｅ−ｐｉｔｃｈ　Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ；ＦＢＧＡ）を有するパッケージ構造が知られている。
【０００６】
図６は、ボンディングワイヤを使用したパッケージ構造を有する従来の半導体装置の一部を示す断面図である。
【０００７】
図６において、パッケージ基板である配線基板６０は、表面側に配線パターン（例えばＣｕ）６１が形成されるとともにボンディングパッド６２群が形成され、裏面側に外部接続用の配線パターン（例えばＣｕ）６９が形成され、表面側と裏面側との間にビア（Ｖｉａ）接続部６３が形成されている。
【０００８】
半導体チップ６４は、配線基板６０の表面側に接着剤６５を用いてフェースアップ状態で接着固定され、上面にパッド６６群が形成されている。この半導体チップ６４上のパッド６６群と配線基板６０上のボンディングパッド６２群とはボンディングワイヤ（例えばＡｕ）６７により接続されている。これらの半導体チップ６４、ボンディングワイヤ６７および配線基板６０上を覆うように樹脂パッケージ６８で封止されている。そして、配線基板６０の裏面側の外部接続用の配線パターン６９上には、マトリクス状の配置で外部電極７０群（例えば半田ボール群）が設けられている。
【０００９】
なお、図６中、７１は配線基板のコア材、７２は配線基板両面で配線パターン上にコーティングされたソルダーレジストである。
【００１０】
しかし、図６に示した従来の半導体装置は、ボンディングワイヤ長が長く、パッケージの内部配線（半導体チップ６４上のパッド６６から外部接続用の配線パターン６９までの経路）のインダクタンスが大きい（最低でも２ｎＨ程度）ので、高周波の用途に対する市場の要求を必ずしも満足することができない。
【００１１】
【発明が解決しようとする課題】
上記したようにボンディングワイヤを使用したパッケージ構造を有する従来の半導体装置は、パッケージ内のインダクタンスが大きく、高周波の用途に対する市場の要求を必ずしも満足することができないという問題があった。
【００１２】
本発明は上記の問題点を解決すべくなされたもので、ボンディングワイヤを使用したパッケージ構造であっても、周波数特性を向上させ、高周波の用途に対する市場の要求を満足し得る半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体装置は、第１の主面に配線パターンが形成されるとともにボンディングパッド群が形成され、前記第１の主面とその反対面側の第２の主面との間にビア接続部が形成された配線基板と、前記配線基板の第１の主面上に接着剤を用いてフェースアップ状態で接着固定され、上面にパッド群が形成された半導体チップと、前記半導体チップ上のパッド群と前記配線基板上のボンディングパッド群とを接続するボンディングワイヤ群と、前記半導体チップ、ボンディングワイヤ群および前記配線基板上を覆うように封止した樹脂と、前記配線基板の第２の主面にマトリクス状に配置された外部電極群とを具備し、前記配線基板上のボンディングパッド群のうちで高周波信号の経路に含まれるの少なくとも一つの特定のボンディングパッドは、他のボンディングパッドよりも前記半導体チップ寄りに配置されていることを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１５】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置の一部の断面構造を概略的に示している。図１において、１０はパッケージ基板となる配線基板であり、２０は配線基板上にマウントされた高周波（例えば周波数２．５ＧＨｚ以上）用のＩＣチップ、３０はＩＣチップ２０上のパッド２１群と配線基板１０上のボンディングパッド１２群とを電気的に接続するボンディングワイヤである。３１はＩＣチップ２０上とボンディングワイヤ３０と配線基板１０上を覆う樹脂であり、樹脂パッケージを形成している。３２は配線基板１０の裏面側に設けられる外部電極であり、本例ではファインピッチ・ボールグリッドアレイ（ＦＢＧＡ）として形成されている。
【００１６】
図２は、図１中の配線基板１０上の配線パターン１１の一部およびボンディングパッド１４群の一部と、ＩＣチップ２０上のパッド２１群の一部と、ボンディングワイヤ３０群の一部との相対的な配置関係の一例を概略的に示す平面図である。
【００１７】
図３は、図２の一部を取り出して拡大して示す平面図である。ここでは、ＩＣチップ２０を透視してその下部に位置する配線１１やビア（Ｖｉａ）接続部１５も表示しており、配線基板１０を透視してその下面の配線パターン１２、外部接続端子部１２ａ、外部電極３２も表示している。
【００１８】
図１〜図３において、配線基板１０は、表面側の第１の主面に配線パターン１１が形成され、裏面側の第２の主面にはＦＢＧＡを接続するために必要な外部接続端子部１２ａを有する配線パターン１２が形成された両面配線基板である。この配線基板１０は、表面側の配線パターン１１と裏面側の配線パターン１２とを接続するビア接続部１５が形成されている。
【００１９】
ここで、配線基板１０の製造方法を説明しておく。コア材（例えばＢＴレジンやガラスエポキシ材を使用し、厚さ０．１ｍｍ）１３の両面に銅箔（例えば厚さ０．０１２ｍｍ）が貼り付けられた基板材料（両面基板）に対して、フォトリソグラフィ工程（露光、現像、エッチング工程）を経て銅のパターニングを施すことにより、配線パターン１１、１２を形成する。
【００２０】
この際、本実施形態では、フォトリソグラフィ工程時に、第１の主面に配線パターン１１に連なるボンディングパッド１４群の位置を定義する。このボンディングパッド１４群は、従来は一ライン上に並んで形成されるが、本実施形態では、高周波用のＩＣチップ２０をマウントするので、高周波信号の経路に含まれる少なくとも一つの特定のボンディングパッド１４ａのみＩＣチップ寄りに（ＩＣチップに接近させて）配置する。
【００２１】
次に、配線基板１０にビア（Ｖｉａ）接続部１５群を形成する。この際、配線基板１０に対してドリル法またはレーザー法によりスルーホール（ビアホール）を形成し（例えばφ０．１〜φ０．２ｍｍ）、スルーホールの側面部に例えば銅メッキ法によりメタル層（例えば０．０１５ｍｍ厚）を形成し、配線パターン１１、１２の接続を可能にする。
【００２２】
本実施形態では、特定のボンディングパッド１４ａの中心位置から０．５ｍｍ程度の距離にビア接続部１５群の一部（特定のビア接続部１５）を配置し、特定のビア接続部１５に連なる裏面の特定の配線パターン１２の外部接続端子部１２ａの中心位置までの距離も０．５ｍｍ程度に設計している。これにより、特定のボンディングパッド１４ａに連なる配線基板１０上の総配線長（ボンディングパッド１４ａの中心位置〜ビア接続部１５〜裏面の配線パターン１２の外部接続端子部１２ａの中心位置までの配線長距離の和）が１．０ｍｍ以下になるように形成している。
【００２３】
その後、配線基板１０の露出した配線パターン１１、１２の絶縁性を高めるために、表面側のボンディングパッド１４および裏面側の外部接続端子部１２ａ以外の部所に印刷法またはフォトリソグラフィ法によりソルダーレジスト１６のコーティングを例えば厚さ０．０２０〜０．０４０ｍｍ程度に実施する。
【００２４】
なお、本例では、ソルダーレジスト１６のコーティングと同時に、ビア接続部１５のスルーホールの中心部もソルダーレジスト１６を充填し、ビア接続部１５の絶縁性を高めている。
【００２５】
その後、ボンディングパッド１４、１４ａおよび外部接続端子部１２ａに対して、Ｎｉメッキ（０．００５〜０．０１２５ｍｍ程度）、Ａｕメッキ（０．０００４ｍｍ〜０．００７ｍｍ程度）を形成する。
【００２６】
このように形成された配線基板１０に、高周波用のＩＣチップ２０を接着剤（例えばＡｇペーストやエポキシ樹脂）１７を使用してダイボンディングし、接着剤１７を硬化させる（例えば１５０℃程度の硬化温度）。
【００２７】
この後、ＩＣチップ２０のパッド２１と配線基板１０のボンディングパッド１４をワイヤ３０によりボンディング接続する。
【００２８】
その後、ＩＣチップ２０上、ボンディングワイヤ３０および配線基板１０上を覆うように樹脂（例えばエポキシ樹脂）３１によりトランスファーモールドを行って封止し、樹脂パッケージを形成する。そして、基板裏面にマトリクス状に配置された外部接続端子部上に外部電極３２として半田ボールを搭載し、溶融による電気的接続、洗浄を行うことにより、アセンブリを完了する。
【００２９】
なお、図３中の配線パターン１８は、前記したスルーホールの銅メッキに際して、スルーホール部をメッキ電極に電気的に接続するために予め形成された銅配線であり、アセンブリ完了状態で例えば一連となっている配線基板群から個々の配線基板に分離する時に切断されて先端がオープン状態になっている。
【００３０】
ところで、本実施形態においては、パッケージ内部の配線（ＩＣチップ２０上の特定のパッド２１からボンディングワイヤ３０、配線基板１０上の特定のボンディングパッド１４ａ、配線基板のビア接続部１５を経由した裏面側の外部接続端子部１２ａまでの配線）の自己インダクタンスをほぼ１ｎＨ以下に抑えるように、ボンディングワイヤの長さおよび基板上の配線パターンが規定されている。
【００３１】
即ち、後述するシミュレーションの結果に基づいて、前記配線基板上の特定のボンディングパッドとそれに対応して接続される前記半導体チップ上の特定のパッドとの間のボンディングワイヤの長さがほぼ１．１ｍｍ以下に規定されている。
【００３２】
本例では、ボンディングワイヤ３０のループ高さが例えば０．１６ｍｍ以下に規定されており、配線基板１０上の特定のボンディングパッド１４ａを平面に投影した場合に上記パッド１４ａとチップ側パッド２１の各中心点間の直線距離が１．０ｍｍ以下になるように規定されている。
【００３３】
図４（ａ）および（ｂ）は、図１の半導体装置において、パッケージ内部の配線長さのうちで配線基板上の特定のボンディングパッドとそれに対応して接続される半導体チップ上の特定のパッドとの間のボンディングワイヤの長さを変えた場合に自己インダクタンスおよび抵抗が変化する様子をシミュレーションした結果を示している。
【００３４】
この結果から、ボンディングワイヤの長さを１．１ｍｍ以下にすれば、自己インダクタンスを１ｎＨ以下に抑えることが可能であり、抵抗値も抑えることが可能であることが分かる。
【００３５】
上記したように製造された第１の実施形態の半導体装置は、配線基板１０上のボンディングパッド１４群のうち、ボンディングワイヤ３０を介してＩＣチップ２０上のパッド２１との間で高周波信号の経路に含まれる少なくとも一つの特定のボンディングパッド１４ａは、他のボンディングパッドよりもＩＣチップ２０寄りに配置されている。この場合、パッケージの内部配線（ＩＣチップ２０の特定のパッド２１からボンディングワイヤ３０、特定のボンディングパッド１４ａ、配線基板のビア接続部１５を経由した裏面側の外部接続端子部１２ａまでの配線）の自己インダクタンスを１ｎＨ以下に抑えるように工夫されている。
【００３６】
具体的には、配線基板１０上のボンディングパッド１４群のうちの少なくとも一つの特定のボンディングパッド１４ａとそれに対応して接続されるＩＣチップ２０の特定のパッド２１との間のボンディングワイヤの長さがほぼ１．１ｍｍ以下に規定されている。また、配線基板１０上の特定のボンディングパッド１４ａを平面に投影した場合に上記パッド１４ａとチップ側パッド２１の各中心点間の直線距離が１．０ｍｍ以下になるように規定されている。また、配線基板１０上の特定のボンディングパッド１４ａの中心からビア接続部１５を経由して外部接続端子部１２ａの中心までの総配線長が１．０ｍｍ以下であるように設計されている。
【００３７】
即ち、上記したような構造によれば、配線基板上のボンディングパッド群の内の所望の特定のボンディングパッドのみ、パッケージの内部配線の自己インダクタンスを１ｎＨ以下に抑えることが可能になる。したがって、２．５ＧＨｚ以上の高周波信号を取り扱う高周波用の半導体装置を実現することが可能になる。
【００３８】
なお、上記実施例では、外部電極３２群として、配線基板の裏面側でビア接続部１５に連なるように形成された配線パターン１２上に接続された半田ボールのアレイ（ボールグリッドアレイ）を用いた場合を示した。これに限らず、外部電極群として、配線基板の裏面側でビア接続部１５に連なるように形成されたランドパターンのアレイ（ランドグリッドアレイ、Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ；ＬＧＡ）を用いることも可能である。
【００３９】
＜第２の実施形態＞
図５は、本発明の第２の実施形態に係る半導体装置を示している。
【００４０】
第１の実施形態では、配線基板のビア接続部１５を外部電極３２群とは対向しない（投影法により観察された時に重ならない）位置に形成し、Ｃｕのパターニングにより接続を行った。
【００４１】
これに対して、第２の実施形態では、配線基板４０として、外部電極３２の直上にビア接続部４１が形成され、このビア接続部４１の一端側にビアランド４２が形成された構造を使用している。なお、ビア接続部４１のビアホールの内部は、スルーホールメッキ時に導体で充填することが望ましい。
【００４２】
そして、上記ビアランド４２の一部をボンディングパッドとして使用することが可能であり、外部電極３２群として、半田グリッドアレイあるいはランドグリッドアレイを使用することが可能である。
【００４３】
第２の実施形態においても、高周波信号の入力または出力が行われるパッケージの内部配線（ＩＣチップの特定のパッドからボンディングワイヤ、特定のボンディングパッド、ビア接続部を経由した裏面側の外部接続端子までの配線）の自己インダクタンスを１ｎＨ以下に抑える基板設計および構造が採用されている。
【００４４】
したがって、第２の実施形態においても、第１の実施形態と同様の効果が得られる。
【００４５】
【発明の効果】
上述したように本発明の半導体装置によれば、ボンディングワイヤを使用したパッケージ構造であっても、周波数特性を向上させることができ、高周波の用途に対する市場の要求を満足することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の一部を概略的に示す断面図。
【図２】図１中の配線基板上の配線パターンの一部およびボンディングパッド群の一部と、ＩＣチップ上のパッド群の一部と、ボンディングワイヤ群の一部との相対的な配置関係の一例を示す平面図。
【図３】図２の一部を取り出して拡大して示す平面図。
【図４】図１の半導体装置においてパッケージ内部の配線長さのうちで配線基板上の特定のボンディングパッドとそれに対応して接続される半導体チップ上の特定のパッドとの間のボンディングワイヤの長さを変えた場合に自己インダクタンスおよび抵抗が変化する様子をシミュレーションした結果を示す特性図。
【図５】本発明の第２の実施形態に係る半導体装置の一部を概略的に示す断面図。
【図６】ボンディングワイヤを使用したパッケージ構造を有する従来の半導体装置の一部を示す断面図。
【符号の説明】
１０…配線基板（パッケージ基板）、
１１…表面側の配線パターン、
１２…裏面側の配線パターン、
１２ａ…外部接続端子部、
１３…コア材、
１４…ボンディングパッド群、
１４ａ…特定のボンディングパッド、
１５…ビア（Ｖｉａ）接続部、
１６…ソルダーレジスト、
１７…接着剤、
２０…高周波用のＩＣチップ、
２１…ＩＣチップ上のパッド、
３０…ボンディングワイヤ、
３１…樹脂（樹脂パッケージ）、
３２…外部電極（半田ボール）。

Claims

第１の主面に配線パターンが形成されるとともにボンディングパッド群が形成され、前記第１の主面とその反対面側の第２の主面との間にビア接続部が形成された配線基板と、
前記配線基板の第１の主面上に接着剤を用いてフェースアップ状態で接着固定され、上面にパッド群が形成された半導体チップと、
前記半導体チップ上のパッド群と前記配線基板上のボンディングパッド群とを接続するボンディングワイヤと、
前記半導体チップ、ボンディングワイヤおよび前記配線基板上を覆うように封止した樹脂パッケージと、
前記配線基板の第２の主面にマトリクス状に配置された外部電極群
とを具備し、
前記配線基板上のボンディングパッド群のうちで高周波信号の経路に含まれる少なくとも一つの特定のボンディングパッドは、他のボンディングパッドよりも前記半導体チップ寄りに配置されていることを特徴とする半導体装置。
前記半導体チップ上の特定のパッドからボンディングワイヤ、前記配線基板上の特定のボンディングパッド、配線基板のビア接続部を経由した外部接続端子までの配線の自己インダクタンスは１ｎＨ以下であることを特徴とする請求項１記載の半導体装置。
前記配線基板上の特定のボンディングパッドとそれに対応して接続される前記半導体チップ上の特定のパッドとの間のボンディングワイヤの長さが１．１ｍｍ以下であることを特徴とする請求項１または２記載の半導体装置。
前記配線基板上の特定のボンディングパッドを平面に投影した場合に当該パッドと前記半導体チップ上の特定のパッドの各中心点間の直線距離が１．０ｍｍ以下であり、かつ、前記配線基板上の特定のボンディングパッドの中心から前記ビア接続部を経由して前記外部接続端子の中心までの総配線長が１．０ｍｍ以下であることを特徴とする１乃至３のいずれか１項に記載の半導体装置。
前記配線基板上の特定のボンディングパッドの位置は、前記配線基板の外部電極群のうちの少なくとも一つの外部電極の位置に対して対向していることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
前記配線基板のビア接続部の一端側のビアランドの一部が前記特定のボンディングパッドとして使用されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
前記外部電極群は、前記配線基板の第２の主面で前記ビア接続部に連なるように形成された外部接続用の配線パターン上に接続された半田ボールであることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
前記外部電極群は、前記配線基板の第２の主面で前記ビア接続部に連なるように形成されたランドパターンであることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
前記半導体チップは、前記前記配線基板上の特定のボンディングパッドとの間で２．５ＧＨｚ以上の高周波信号を入力または出力することを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。