JP2007012992A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007012992A JP2007012992A JP2005193854A JP2005193854A JP2007012992A JP 2007012992 A JP2007012992 A JP 2007012992A JP 2005193854 A JP2005193854 A JP 2005193854A JP 2005193854 A JP2005193854 A JP 2005193854A JP 2007012992 A JP2007012992 A JP 2007012992A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tape
- semiconductor device
- mother board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】四角形枠からなる補強枠20の下面にテープ22を貼り付け、上下面に配線3、4を有する製品形成部26を縦横に整列配置した配線母基板25を前記テープ22の上面に貼り付け、配線母基板25の上面の各製品形成部26に半導体チップ11を固定し、半導体チップ11の電極12と配線3をワイヤ13で接続し、半導体チップ11及びワイヤ13を覆うように補強枠20内に絶縁性樹脂からなる一定厚さの樹脂層30を形成し、前記テープ22を剥離し、配線母基板25の露出した面の配線4にバンプ電極を形成し、補強枠20及び樹脂層30の表面にテープを貼り付けてテープで樹脂層30を固定し、ダイシングブレードでテープの表面または中層に至る深さまで縦横に切断して配線母基板25及び樹脂層30を個片化し、その後テープを剥離することによって複数の半導体装置を製造する。
【選択図】図5
Description
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
(a)第1の面及びこの第1の面の反対面となる第2の面を有する四角形枠からなる補強枠を準備する工程、
(b)前記補強枠の第2の面に枠全体を塞ぐようにテープを貼り付ける工程、
(c)第1の面及びこの第1の面の反対面となる第2の面に複数の配線を有し、前記第1及び第2の面の前記配線は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列配置した配線母基板を、前記補強枠の第1の面側の前記テープ表面に第2の面を重ねて貼り付ける工程、
(d)前記配線母基板の各製品形成部の第1の面に半導体チップを固定し、かつ前記半導体チップの電極と前記第1の面の前記配線を接続手段で電気的に接続する工程、
(e)前記半導体チップ及び前記接続手段を覆うように前記第1の面側の前記補強枠内全域に絶縁性樹脂からなる一定厚さの樹脂層を形成する工程、
(f)前記テープを剥離する工程、
(g)前記配線母基板と前記配線母基板に重なる前記樹脂層を前記製品形成部の境界線で切断して前記製品形成部を個片化する工程によって製造される。
前記(1)の手段によれば、(a)配線母基板を補強枠に貼り付けたテープに貼り付けて半導体チップの固定及びワイヤの接続を行うことから、配線母基板が薄くともテープ及び補強枠に補強されるため、配線母基板の反りや損傷は発生し難い。
つぎに、図6(b)に示すように、補強枠20を裏返して第2の面20bを上面とした状態で配線母基板25の第2の面25bの配線4上にバンプ電極15を形成する(S08)。図6(b)の左側の平面図では、バンプ電極15を四角形枠状に一列配置した図としてある。バンプ電極15等の符号は省略する。右側の断面図に配線4に重ねて形成されたバンプ電極15を示す。
(1)配線母基板25を補強枠20に貼り付けたテープ22に貼り付けて半導体チップ11の固定及びワイヤ13の接続を行うことから、配線母基板25が薄くともテープ22及び補強枠20に補強されるため、配線母基板25の反りや損傷は発生し難い。
本実施例2においても薄型の半導体装置1を高歩留りで製造することができ、半導体装置1のコストの低減を図ることができる。
Claims (8)
- (a)第1の面及びこの第1の面の反対面となる第2の面を有する四角形枠からなる補強枠を準備する工程、
(b)前記補強枠の第2の面に枠全体を塞ぐようにテープを貼り付ける工程、
(c)第1の面及びこの第1の面の反対面となる第2の面に複数の配線を有し、前記第1及び第2の面の前記配線は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列配置した配線母基板を、前記補強枠の第1の面側の前記テープ表面に第2の面を重ねて貼り付ける工程、
(d)前記配線母基板の各製品形成部の第1の面に半導体チップを固定し、かつ前記半導体チップの電極と前記第1の面の前記配線を接続手段で電気的に接続する工程、
(e)前記半導体チップ及び前記接続手段を覆うように前記第1の面側の前記補強枠内全域に絶縁性樹脂からなる一定厚さの樹脂層を形成する工程、
(f)前記テープを剥離する工程、
(g)前記配線母基板と前記配線母基板に重なる前記樹脂層を前記製品形成部の境界線で切断して前記製品形成部を個片化する工程を有することを特徴とする半導体装置の製造方法。 - 前記工程(g)の個片化においては、前記補強枠の第1の面及び前記樹脂層にテープを貼り付けた後、ダイシングブレードで前記テープの表面または中層に至る深さまで縦横に切断して前記配線母基板及び前記樹脂層を切断し、その後前記テープを剥離することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記工程(f)の次に、
(h)前記配線母基板の第2の面の前記配線にバンプ電極を形成する工程を有し、
その後前記工程(g)の個片化を行うことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記工程(d)では、前記接続手段として導電性のワイヤを用いることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記工程(d)では、前記接続手段として導電性の接着剤を用い、前記半導体チップの前記電極を前記配線母基板の第1の面の前記配線に前記接着剤を介して重ねて接続することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記補強枠は厚さ0.25mm〜1.0mmのガラス・エポキシ樹脂で形成されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記樹脂層は厚さ0.2mm〜0.95mmに形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記配線母基板は厚さ0.2mm以下のBTレジン基板であることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005193854A JP4552777B2 (ja) | 2005-07-01 | 2005-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005193854A JP4552777B2 (ja) | 2005-07-01 | 2005-07-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007012992A true JP2007012992A (ja) | 2007-01-18 |
| JP4552777B2 JP4552777B2 (ja) | 2010-09-29 |
Family
ID=37751073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005193854A Expired - Fee Related JP4552777B2 (ja) | 2005-07-01 | 2005-07-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4552777B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013131532A (ja) * | 2011-12-20 | 2013-07-04 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163022A (ja) * | 1997-11-28 | 1999-06-18 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP2000260814A (ja) * | 1999-03-09 | 2000-09-22 | Nec Corp | 半導体装置の製造方法 |
| JP2001048282A (ja) * | 1999-08-05 | 2001-02-20 | Lintec Corp | ワーク保持具 |
| JP2003338587A (ja) * | 2002-05-21 | 2003-11-28 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2004014568A (ja) * | 2002-06-03 | 2004-01-15 | Toshiba Corp | 半導体装置 |
| JP2004056012A (ja) * | 2002-07-23 | 2004-02-19 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-07-01 JP JP2005193854A patent/JP4552777B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163022A (ja) * | 1997-11-28 | 1999-06-18 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP2000260814A (ja) * | 1999-03-09 | 2000-09-22 | Nec Corp | 半導体装置の製造方法 |
| JP2001048282A (ja) * | 1999-08-05 | 2001-02-20 | Lintec Corp | ワーク保持具 |
| JP2003338587A (ja) * | 2002-05-21 | 2003-11-28 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2004014568A (ja) * | 2002-06-03 | 2004-01-15 | Toshiba Corp | 半導体装置 |
| JP2004056012A (ja) * | 2002-07-23 | 2004-02-19 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013131532A (ja) * | 2011-12-20 | 2013-07-04 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4552777B2 (ja) | 2010-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5543086B2 (ja) | 半導体装置及びその製造方法 | |
| US20080199979A1 (en) | Semiconductor device and method for fabricating the same | |
| US20080111224A1 (en) | Multi stack package and method of fabricating the same | |
| US20070273019A1 (en) | Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier | |
| US20090224401A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US20020039811A1 (en) | A method of manufacturing a semiconductor device | |
| JP2008218469A (ja) | 半導体装置の製造方法 | |
| JP2012230981A (ja) | 半導体装置及びその製造方法 | |
| US20110241187A1 (en) | Lead frame with recessed die bond area | |
| US6489667B1 (en) | Semiconductor device and method of manufacturing such device | |
| JP4228457B2 (ja) | 電子モジュール及び電子機器 | |
| JP5557439B2 (ja) | 半導体装置及びその製造方法 | |
| TWI433282B (zh) | 半導體裝置及其製造方法 | |
| KR20150135412A (ko) | 반도체 장치 | |
| KR20140124725A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2011253900A (ja) | 半導体装置及びその製造方法 | |
| JP2010135501A (ja) | 半導体装置の製造方法 | |
| JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
| JP2009283835A (ja) | 半導体装置及びその製造方法 | |
| JP4552777B2 (ja) | 半導体装置の製造方法 | |
| JP3701949B2 (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
| JP2009182004A (ja) | 半導体装置 | |
| JP2005044989A (ja) | 半導体パッケージ及びその製造方法 | |
| JP4917979B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061219 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |