JP2007012992A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007012992A
JP2007012992A JP2005193854A JP2005193854A JP2007012992A JP 2007012992 A JP2007012992 A JP 2007012992A JP 2005193854 A JP2005193854 A JP 2005193854A JP 2005193854 A JP2005193854 A JP 2005193854A JP 2007012992 A JP2007012992 A JP 2007012992A
Authority
JP
Japan
Prior art keywords
wiring
tape
semiconductor device
mother board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005193854A
Other languages
English (en)
Other versions
JP4552777B2 (ja
Inventor
Tadaki Sakuraba
忠基 桜庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Akita Electronics Systems Co Ltd
Original Assignee
Akita Electronics Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Akita Electronics Systems Co Ltd filed Critical Akita Electronics Systems Co Ltd
Priority to JP2005193854A priority Critical patent/JP4552777B2/ja
Publication of JP2007012992A publication Critical patent/JP2007012992A/ja
Application granted granted Critical
Publication of JP4552777B2 publication Critical patent/JP4552777B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】薄型の配線母基板を反らすことなく半導体装置を製造する。
【解決手段】四角形枠からなる補強枠20の下面にテープ22を貼り付け、上下面に配線3、4を有する製品形成部26を縦横に整列配置した配線母基板25を前記テープ22の上面に貼り付け、配線母基板25の上面の各製品形成部26に半導体チップ11を固定し、半導体チップ11の電極12と配線3をワイヤ13で接続し、半導体チップ11及びワイヤ13を覆うように補強枠20内に絶縁性樹脂からなる一定厚さの樹脂層30を形成し、前記テープ22を剥離し、配線母基板25の露出した面の配線4にバンプ電極を形成し、補強枠20及び樹脂層30の表面にテープを貼り付けてテープで樹脂層30を固定し、ダイシングブレードでテープの表面または中層に至る深さまで縦横に切断して配線母基板25及び樹脂層30を個片化し、その後テープを剥離することによって複数の半導体装置を製造する。
【選択図】図5

Description

本発明は樹脂封止型半導体装置の製造方法に係わり、特に、配線母基板を使用して一括モールド方式を採用する半導体装置の製造方法に適用して有効な技術に関する。
樹脂封止型半導体装置の製造方法の一つとして、いわゆる一括モールド方式を採用する半導体装置の製造方法が知られている。この方法は、一つの半導体装置が形成される製品形成部を整列配置した配線母基板(配線基板)を使用する。半導体装置の製造においては、最初に、配線母基板の各製品形成部に、半導体チップを固定するとともに、半導体チップの電極と配線を導電性のワイヤで接続する。つぎに、配線母基板の一面に絶縁性樹脂からなる樹脂層を形成して各半導体チップ及びワイヤを覆う。つぎに、配線母基板の裏面に外部電極端子を形成し、その後、配線母基板を樹脂層共々縦横に切断して複数の半導体装置を製造する。
また、配線母基板を四角形状枠の枠体で接着支持させ、配線母基板の各製品形成部に半導体チップを固定した後各加工処理を行い、その後配線母基板を縦横に切断して1個の半導体チップを含む個片の半導体装置を製造する方法が知られている(例えば、特許文献1)。
特許文献1には、以下のような方法で半導体装置を製造する方法が記載されている。即ち、フレキシブルなテープ状基板を剛性が高いフレームの下面に接着固定し、フレームの開口部内に露出した基板の上面に複数個の半導体チップを搭載する。その後、フレーム上に補強された状態で、半導体チップを樹脂封止し、外部接続用BGAボールを搭載した後、基板を切断することにより1個の半導体チップを含む個片の半導体装置に分離する。
特開2000−260814号公報
半導体装置はより小型化、薄型化が要請されている。一括モールド方式を採用する半導体装置の製造方法において用いる配線母基板は、1個の半導体装置を形成する製品形成部が多くなればなるほど大型化する。生産性を高めるためにはより大型の配線母基板が使用される。
一方、半導体装置の薄型化のため、配線母基板もより一層薄型化の傾向にある。配線母基板が薄くなることによって、反り易くなり、このため生産性が低下したり、あるいは壊れ易い等の弊害が発生する。また、薄型の配線母基板の大型化は、さらにこれらの弊害を増大し、歩留り低下や品質低下を来しやすくなる。
本発明の目的は、配線母基板の薄型・大型化によっても生産性を低下させず、かつ品質の良好な半導体装置を製造する方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)半導体装置は、
(a)第1の面及びこの第1の面の反対面となる第2の面を有する四角形枠からなる補強枠を準備する工程、
(b)前記補強枠の第2の面に枠全体を塞ぐようにテープを貼り付ける工程、
(c)第1の面及びこの第1の面の反対面となる第2の面に複数の配線を有し、前記第1及び第2の面の前記配線は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列配置した配線母基板を、前記補強枠の第1の面側の前記テープ表面に第2の面を重ねて貼り付ける工程、
(d)前記配線母基板の各製品形成部の第1の面に半導体チップを固定し、かつ前記半導体チップの電極と前記第1の面の前記配線を接続手段で電気的に接続する工程、
(e)前記半導体チップ及び前記接続手段を覆うように前記第1の面側の前記補強枠内全域に絶縁性樹脂からなる一定厚さの樹脂層を形成する工程、
(f)前記テープを剥離する工程、
(g)前記配線母基板と前記配線母基板に重なる前記樹脂層を前記製品形成部の境界線で切断して前記製品形成部を個片化する工程によって製造される。
また、前記工程(g)の個片化においては、前記補強枠の第1の面及び前記樹脂層にテープを貼り付けた後、ダイシングブレードで前記テープの表面または中層に至る深さまで縦横に切断して前記配線母基板及び前記樹脂層を切断し、その後前記テープを剥離する。前記工程(f)の次に、(h)前記配線母基板の第2の面の前記配線にバンプ電極を形成する工程を有し、その後前記工程(g)の個片化を行う。前記工程(d)では前記接続手段として導電性のワイヤを用いる。前記補強枠は厚さ0.25mm〜1.0mmのガラス・エポキシ樹脂で形成されている。前記樹脂層は厚さ0.2mm〜0.95mmに形成する。前記配線母基板は厚さ0.2mm以下BTレジン基板である。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記(1)の手段によれば、(a)配線母基板を補強枠に貼り付けたテープに貼り付けて半導体チップの固定及びワイヤの接続を行うことから、配線母基板が薄くともテープ及び補強枠に補強されるため、配線母基板の反りや損傷は発生し難い。
(b)また、ワイヤ接続後に補強枠内に樹脂層が形成されることから、配線母基板はこの樹脂層に強固に保持されるため、その後のバンプ電極形成工程でも反りや損傷が発生し難くなる。
(c)さらに、配線母基板と樹脂層の切断時には、樹脂層及び補強枠に貼り付けられたテープで補強されることから、確実な切断(個片化)が行える。また、切断は、テープの表面から中層までの深さの切断であることから、切断によって個片化した部分が飛散しなくなり、個片である半導体装置の損傷も防止できる。
(d)上記(a)〜(c)により、各製造工程において、配線母基板の反りによる搬送不良が発生しなくなる。
(e)上記(a)〜(c)により、ハンドリング時の配線母基板の反りによる不良発生を低減することができる。
(f)上記(a)〜(e)により、配線母基板の反りが発生しないことから、配線母基板の薄型化が図れ、薄型の半導体装置を製造することができる。
(g)上記(a)〜(e)により、配線母基板の反りが発生しないことから、大型の配線母基板を使用した半導体装置の製造が可能になり、半導体装置の製造コストの低減が達成できる。
(h)前記樹脂層は補強枠内に一定厚さに形成されるため、配線母基板及び樹脂層を縦横に切断した後の樹脂層による封止体は半導体チップ及びワイヤを確実に封止し、耐湿性の高い半導体装置を製造することができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施例1ではBGA(Ball Grid Array )型の半導体装置の製造方法に本発明を適用した例について説明する。図1乃至図9は本発明の実施例1の半導体装置の製造方法に係わる図である。
本実施例1の半導体装置1は、外観及びその内部構造は図1及び図2に示すようになっている。図1は半導体装置の外観を示す斜視図であり、図2は図1のA−A線に沿う拡大断面図である。
半導体装置1は、四角形の配線基板2を有している。この配線基板2は、例えば、厚さ0.2mm以下のBTレジン配線基板からなり、図2に示すように、第1の面2a(図1及び図2では上面)及び第1の面2aの反対面となる第2の面2b(図1及び図2では下面)に所定パターンに複数の配線3,4を有している。これら配線3,4は、図2に示すように、配線基板2の上下面間を貫通する配線5で接続されている。また、配線基板2の上下面は配線3,4を除いて絶縁膜(ソルダーレジスト膜)6,7で覆われている。
配線基板2の第1の面2aの中央には、図2に示すように、接着剤10によって半導体チップ11が固定されている。そして、半導体チップ11の第1の面11aに設けられた電極12と配線3は、接続手段として導電性のワイヤ13によって電気的に接続されている。
また、配線基板2の第1の面2a全体には、絶縁性樹脂からなる封止体14が形成されている。この封止体14は、半導体チップ11及びワイヤ13を覆っている。封止体14は一定の厚さになっている。封止体14は、例えば、エポキシ樹脂で形成されている。
他方、配線基板2の第2の面2bの配線4にはバンプ電極15が重ねて形成されている。このバンプ電極15は、半導体装置1の外部電極端子となる。バンプ電極15は、例えば、半田ボールで形成されている。バンプ電極15は、例えば四角形枠状に三重に配列されている。
ここで、半導体装置1の一部の寸法の一例を挙げると、配線基板2の厚さは0.13mm、半導体チップ11の厚さは0.1mm、封止体14の厚さは0.3mmである。バンプ電極15は直径250μmのPbSn半田ボールから形成され、バンプ電極15の配列ピッチは0.5mmである。
つぎに、本実施例1の半導体装置1の製造方法について図3乃至図9を参照して説明する。半導体装置1は、図3のフローチャートで示すように、補強枠準備(S01)、テープ貼り付け(S02)、配線母基板(配線基板)固定(S03)、チップボンディング(半導体チップ固定:S04)、ワイヤボンディング(ワイヤ接続:S05)、樹脂層形成(S06)、テープ剥離(S07)、バンプ電極形成(S08)、個片化(S09)の各工程を経て製造される。
半導体装置1の製造においては、図4(a)に示すように、四角形枠からなる補強枠20を準備する(S01)。図4(a)〜(c)、図5(a)〜(c)及び図6(a)〜(c)は、本実施例1の半導体装置の製造方法における各製造工程での配線母基板等を示す模式図である。図(a)〜図(c)にはそれぞれ並列して二つの図が示されている。左側の図は補強枠または配線母基板を示す平面図であり、右側の図は断面図である。
図4(a)は補強枠20の第1の面20aを示す平面図と断面図を示すものである。補強枠20は、厚さ0.3mmのガラス・エポキシ樹脂で形成されている。図7は補強枠20を裏返して第1の面20aの反対面となる第2の面20bを表した斜視図である。図7に示すように、補強枠20の第2の面20bにおいて、枠を構成する各辺(長辺20c,短辺20d)には、後述する切断において、ダイシングブレードの位置(切断位置)の目安となる線状のダイシングターゲット21が設けられている。ダイシングターゲット21は、当然のことながら一対の長辺20c同士、及び一対の短辺20d同士では対面している。
また、補強枠20は、後述するテープと共に配線母基板を支持する枠体となり、強度及び熱に対する反りを少なくする為、母基板より厚い例えば、0.25mm〜1.0mmの厚さが選択される。また、コストUPを少なくするため、例えばガラス・エポキシ樹脂を選択される。
つぎに、図4(b)に示すように、補強枠20の第2の面20bにテープ22を貼り付ける(S02)。テープ22は一面が粘着面となるアクリル樹脂からなる粘着テープとなっていて、この粘着面が補強枠20の第2の面20bに緊張状態で貼り付けられる。テープ22は、配線母基板を支持するテープとなることから、例えば、厚さ200μmのテープが使用される。
つぎに、図4(c)に示すように、補強枠20の第1の面20a側のテープ22の表面に配線母基板25を固定する(S03)。配線母基板25はテープ22の粘着面に貼り付けられて固定される。配線母基板25は最終的に縦横にダイシングブレードによって切断される。この際、ダイシングブレードで補強枠20を切断しないようにするため、配線母基板25の4辺と補強枠20の対応する4辺との間に所定の空き寸法を設定する。
配線母基板25は、1個の半導体装置1を製造するための製品形成部26を縦横に配置した構造になっている。従って、一度に多数の半導体装置1を製造する場合には、その外形寸法は大きくなる。一例を挙げるならば、配線母基板25の寸法は、幅65mm、長さ150mmである。
図4(c)では、説明の便宜上、3列8行、合計24個の製品形成部26を配列した配線母基板25を示す。縦横に描いた点線によって囲まれる四角形部分が製品形成部26である。図8は製品形成部26を示す配線母基板25の一部の拡大断面図である。2本の二点鎖線間が製品形成部26を構成する。四角形の製品形成部26の周囲を切断することによって、図2に示す配線基板2となる。従って、製品形成部26の詳しい説明は省略する。配線母基板25において、配線母基板25の第1の面25aの製品形成部26に配線3を有し、第1の面25aの反対面となる第2の面25bに配線4を有する(図5(b)参照)。また、配線3と配線4は配線5によって電気的に接続されている。第2の面25bは、例えば、厚さ0.13mmのBTレジン基板からなっている。
つぎに、図示しないチップボンディング装置によって、配線母基板25の第1の面25aの各製品形成部26の中央に、図5(a)に示すように、半導体チップ11を固定(チップボンディング)する(S04)。図9は配線母基板25の第1の面25aの製品形成部26上に接着剤10によって半導体チップ11を固定した状態を示す。半導体チップ11は配線母基板25の絶縁膜(ソルダーレジスト膜)6上に接着剤10を介して固定される。半導体チップ11の電極12が設けられる第1の面11aは上面となり、露出している。
つぎに、図示しないワイヤボンディング装置によって、図5(b)に示すように、半導体チップ11の第1の面11aの電極12と、配線3を導電性のワイヤ13で電気的に接続する(ワイヤボンディング:S05)。図5(b)の左側の平面図では、半導体チップ11及びワイヤ13等の符号は不明瞭となることから省略する。右側の断面図は製品形成部26を示す拡大図として、ワイヤ13の接続状態を示す。また、これ以降の工程断面図では製品形成部26の部分を拡大して示すことにする。
つぎに、図5(c)に示すように、補強枠20の第1の面20a側のテープ22の表面、配線母基板25の第1の面25a、半導体チップ11の第1の面11a等を覆うように絶縁性の溶融した樹脂を所定量入れて樹脂層30を形成する(S06)。この樹脂層30の形成においては、補強枠20内に溶融した樹脂を入れ、溶融した樹脂が安定し、表面が平坦になった状態で樹脂をキュアーして硬化させ、一定の厚さの樹脂層30を形成する。樹脂層30は、例えば、エポキシ樹脂で形成し、厚さは0.3mmとなる。補強枠20の厚さを厚くしておけば、樹脂層30を厚く形成できる。樹脂層30を薄くする程半導体装置1の薄型化が図れる。樹脂層30と配線母基板25は一体化する。
つぎに、図6(a)に示すように、補強枠20及び製品形成部26からテープ22を剥離する(S07)。
つぎに、図6(b)に示すように、補強枠20を裏返して第2の面20bを上面とした状態で配線母基板25の第2の面25bの配線4上にバンプ電極15を形成する(S08)。図6(b)の左側の平面図では、バンプ電極15を四角形枠状に一列配置した図としてある。バンプ電極15等の符号は省略する。右側の断面図に配線4に重ねて形成されたバンプ電極15を示す。
つぎに、図6(c)に示すように、補強枠20の図示しない第1の面20a及び樹脂層30の表面に一枚のテープ35を貼り付け、配線母基板25の第2の面25b側から配線母基板25及び樹脂層30を縦横に図示しないダイシングブレードで切断して配線母基板25及び樹脂層30を個片化する(S09)。図6(c)の左側の平面図には、ダイシングブレードによって切断した切断線を点線で示してある。また、図6(c)の右側の断面図には、ダイシングブレードによって切断した切断溝36を示してある。切断溝36は配線母基板25及び樹脂層30を切断し、テープ35の途中深さまで設けられている。樹脂層30を完全に切断するため、ダイシングブレードの先端はテープ35の表面乃至途中深さまで到達させる必要がある。テープ35は一面が粘着面となるアクリル樹脂からなる粘着テープとなっていて、この粘着面が補強枠20の第1の面20a及び樹脂層30の表面に貼り付けられる。テープ35は、樹脂層30を支持するテープとなることから、例えば、厚さ200μmのテープが使用される。また、このダイシングにおいて、補強枠20を構成する各辺(長辺20c,短辺20d)に設けられたダイシングターゲット21をダイシングブレードの切断位置の目安として利用する。この切断による個片化によって、配線母基板25は配線基板2になり、樹脂層30は封止体14になる。個片となった各部は、そのままテープ35に保持されている。そこで、テープ35を各個片から相対的に剥離することによって、図1及び図2に示す半導体装置1を複数製造することができる。
なお、本実施例1においては、ダイシングターゲット21を補強枠20に設けたが、必ずしも補強枠20に設ける必要はなく、例えば、配線母基板25に設けても良い。
本実施例1の半導体装置の製造技術によれば、以下の効果を有する。
(1)配線母基板25を補強枠20に貼り付けたテープ22に貼り付けて半導体チップ11の固定及びワイヤ13の接続を行うことから、配線母基板25が薄くともテープ22及び補強枠20に補強されるため、配線母基板25の反りや損傷は発生し難い。
(2)また、ワイヤ接続後に補強枠20内に樹脂層30が形成されることから、配線母基板25はこの樹脂層30に強固に保持されるため、その後のバンプ電極形成工程でも反りや損傷が発生し難くなる。
(3)さらに、配線母基板25と樹脂層30の切断時には、樹脂層30及び補強枠20に貼り付けられたテープ35で補強されることから、確実な切断(個片化)が行える。また、切断は、テープ35の表面から中層までの深さの切断であることから、切断によって個片化した部分が飛散しなくなり、個片である半導体装置1の損傷も防止できる。
(4)上記(1)〜(3)により、各製造工程において、配線母基板25の反りによる搬送不良が発生しなくなる。
(5)上記(1)〜(3)により、ハンドリング時の配線母基板25の反りによる不良発生を低減することができる。
(6)上記(1)〜(5)により、配線母基板25の反りが発生しないことから、配線母基板25の薄型化が図れ、薄型の半導体装置1を製造することができる。
(7)上記(1)〜(5)により、配線母基板25の反りが発生しないことから、大型の配線母基板25を使用した半導体装置1の製造が可能になり、半導体装置1の製造コストの低減が達成できる。
(8)前記樹脂層30は補強枠20内に一定厚さに形成されるため、配線母基板25及び樹脂層30を縦横に切断した後の樹脂層による封止体14は半導体チップ11及びワイヤ13を確実に封止し、耐湿性の高い半導体装置1を製造することができる。
図10は本発明の実施例2である半導体装置の製造方法によって製造されたLGA型の半導体装置の断面図である。本実施例2の半導体装置の製造方法は、実施例1の半導体装置の製造方法において、テープ剥離工程(S07)の後、バンプ電極形成を行わずに個片化を行うことによって、平坦な外部電極端子を有するLGA(Land Grid Array)型の半導体装置を製造することができる。平坦な外部電極端子は配線4で形成される。
本実施例2においても薄型の半導体装置1を高歩留りで製造することができ、半導体装置1のコストの低減を図ることができる。
図11は本発明の実施例3である半導体装置の製造方法によって製造されたフリップ・チップ接続構造の半導体装置の断面図である。
実施例1では半導体チップの電極と配線との接続手段はワイヤである。これに対して、本実施例3の半導体装置の製造方法によって製造される半導体装置1は、図11に示すように、接続手段はフリップ・チップ接続である。即ち、配線基板2の第1の面2aの配線3に半導体チップ11の第1の面11aに形成されたバンプ電極12aを電気的に接続する構造になっている。このフリップ・チップ接続では、例えば、バンプ電極12aを図示しない電極12上にPbSn半田で形成しておくことによって、リフロー(一次的加熱)によってフリップ・チップ接続が可能になる。この場合、配線4と半導体チップ11の電極12を導電性接着剤であるバンプ電極12aで接続したことになる。また、導電性接着剤を配線4の表面に形成しておき、その後半導体チップ11の電極12を配線4に重ね、リフローによってフリップ・チップ接続するようにしてもよい。なお、本実施例3の半導体装置1は、半導体チップ11と配線基板2との隙間に絶縁性のアンダーフィル樹脂37を充填して隙間を埋め、耐湿性をさらに高める構造としてある。
本実施例3の例では、実施例1の場合と同様な効果を得ることができるが、半導体チップ11の電極12と配線4の接続として背(ループ)が高くなるワイヤを使用しなくなることから、封止体14を薄くでき、さらに半導体装置1の薄型化を図ることができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の実施例1である半導体装置の外観を示す斜視図である。 図1のA−A線に沿う拡大断面図である。 本実施例1の半導体装置の製造方法を示すフローチャートである。 本実施例1の半導体装置の製造方法において、補強枠準備工程から配線母基板固定工程までを示す模式図である。 本実施例1の半導体装置の製造方法において、チップボンディング工程から樹脂層形成工程までを示す模式図である。 本実施例1の半導体装置の製造方法において、テープ剥離工程から個片化工程までを示す模式図である。 本実施例1の半導体装置の製造方法において使用するテープを貼り付けた補強枠を示す斜視図である。 本実施例1の半導体装置の製造方法において使用する配線母基板の製品形成部を示す拡大断面図である。 本実施例1の半導体装置の製造方法において、半導体チップを固定した製品形成部の拡大断面図である。 本発明の実施例2である半導体装置の製造方法によって製造されたLGA型の半導体装置の断面図である。 本発明の実施例3である半導体装置の製造方法によって製造されたフリップ・チップ接続構造の半導体装置の断面図である。
符号の説明
1…半導体装置、2…配線基板、2a…第1の面、2b…第2の面、3,4…配線、5…配線、6,7…絶縁膜(ソルダーレジスト膜)、10…接着剤、11…半導体チップ、11a…第1の面、12…電極、12a…バンプ電極、13…ワイヤ、14…封止体、15…バンプ電極、20…補強枠、20a…第1の面、20b…第2の面、20c…長辺、20d…短辺、21…ダイシングターゲット、22…テープ、25…配線母基板、25a…第1の面、25b…第2の面、26…製品形成部、30…樹脂層、35…テープ、36…切断溝、37…アンダーフィル樹脂。

Claims (8)

  1. (a)第1の面及びこの第1の面の反対面となる第2の面を有する四角形枠からなる補強枠を準備する工程、
    (b)前記補強枠の第2の面に枠全体を塞ぐようにテープを貼り付ける工程、
    (c)第1の面及びこの第1の面の反対面となる第2の面に複数の配線を有し、前記第1及び第2の面の前記配線は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列配置した配線母基板を、前記補強枠の第1の面側の前記テープ表面に第2の面を重ねて貼り付ける工程、
    (d)前記配線母基板の各製品形成部の第1の面に半導体チップを固定し、かつ前記半導体チップの電極と前記第1の面の前記配線を接続手段で電気的に接続する工程、
    (e)前記半導体チップ及び前記接続手段を覆うように前記第1の面側の前記補強枠内全域に絶縁性樹脂からなる一定厚さの樹脂層を形成する工程、
    (f)前記テープを剥離する工程、
    (g)前記配線母基板と前記配線母基板に重なる前記樹脂層を前記製品形成部の境界線で切断して前記製品形成部を個片化する工程を有することを特徴とする半導体装置の製造方法。
  2. 前記工程(g)の個片化においては、前記補強枠の第1の面及び前記樹脂層にテープを貼り付けた後、ダイシングブレードで前記テープの表面または中層に至る深さまで縦横に切断して前記配線母基板及び前記樹脂層を切断し、その後前記テープを剥離することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記工程(f)の次に、
    (h)前記配線母基板の第2の面の前記配線にバンプ電極を形成する工程を有し、
    その後前記工程(g)の個片化を行うことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記工程(d)では、前記接続手段として導電性のワイヤを用いることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記工程(d)では、前記接続手段として導電性の接着剤を用い、前記半導体チップの前記電極を前記配線母基板の第1の面の前記配線に前記接着剤を介して重ねて接続することを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 前記補強枠は厚さ0.25mm〜1.0mmのガラス・エポキシ樹脂で形成されていることを特徴とする請求項1に記載の半導体装置の製造方法。
  7. 前記樹脂層は厚さ0.2mm〜0.95mmに形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  8. 前記配線母基板は厚さ0.2mm以下のBTレジン基板であることを特徴とする請求項1に記載の半導体装置の製造方法。
JP2005193854A 2005-07-01 2005-07-01 半導体装置の製造方法 Expired - Fee Related JP4552777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005193854A JP4552777B2 (ja) 2005-07-01 2005-07-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005193854A JP4552777B2 (ja) 2005-07-01 2005-07-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007012992A true JP2007012992A (ja) 2007-01-18
JP4552777B2 JP4552777B2 (ja) 2010-09-29

Family

ID=37751073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005193854A Expired - Fee Related JP4552777B2 (ja) 2005-07-01 2005-07-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4552777B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131532A (ja) * 2011-12-20 2013-07-04 Sumitomo Bakelite Co Ltd 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JP2000260814A (ja) * 1999-03-09 2000-09-22 Nec Corp 半導体装置の製造方法
JP2001048282A (ja) * 1999-08-05 2001-02-20 Lintec Corp ワーク保持具
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
JP2004014568A (ja) * 2002-06-03 2004-01-15 Toshiba Corp 半導体装置
JP2004056012A (ja) * 2002-07-23 2004-02-19 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JP2000260814A (ja) * 1999-03-09 2000-09-22 Nec Corp 半導体装置の製造方法
JP2001048282A (ja) * 1999-08-05 2001-02-20 Lintec Corp ワーク保持具
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
JP2004014568A (ja) * 2002-06-03 2004-01-15 Toshiba Corp 半導体装置
JP2004056012A (ja) * 2002-07-23 2004-02-19 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131532A (ja) * 2011-12-20 2013-07-04 Sumitomo Bakelite Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4552777B2 (ja) 2010-09-29

Similar Documents

Publication Publication Date Title
JP5543086B2 (ja) 半導体装置及びその製造方法
US20080199979A1 (en) Semiconductor device and method for fabricating the same
US20080111224A1 (en) Multi stack package and method of fabricating the same
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US20090224401A1 (en) Semiconductor device and manufacturing method thereof
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US20020039811A1 (en) A method of manufacturing a semiconductor device
JP2008218469A (ja) 半導体装置の製造方法
JP2012230981A (ja) 半導体装置及びその製造方法
US20110241187A1 (en) Lead frame with recessed die bond area
US6489667B1 (en) Semiconductor device and method of manufacturing such device
JP4228457B2 (ja) 電子モジュール及び電子機器
JP5557439B2 (ja) 半導体装置及びその製造方法
TWI433282B (zh) 半導體裝置及其製造方法
KR20150135412A (ko) 반도체 장치
KR20140124725A (ko) 반도체 장치 및 그 제조 방법
JP2011253900A (ja) 半導体装置及びその製造方法
JP2010135501A (ja) 半導体装置の製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2009283835A (ja) 半導体装置及びその製造方法
JP4552777B2 (ja) 半導体装置の製造方法
JP3701949B2 (ja) 半導体チップ搭載用配線基板及びその製造方法
JP2009182004A (ja) 半導体装置
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP4917979B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees