JP2004090102A - 絶縁基板上への半導体薄膜の形成方法 - Google Patents

絶縁基板上への半導体薄膜の形成方法 Download PDF

Info

Publication number
JP2004090102A
JP2004090102A JP2002250815A JP2002250815A JP2004090102A JP 2004090102 A JP2004090102 A JP 2004090102A JP 2002250815 A JP2002250815 A JP 2002250815A JP 2002250815 A JP2002250815 A JP 2002250815A JP 2004090102 A JP2004090102 A JP 2004090102A
Authority
JP
Japan
Prior art keywords
substrate
thin film
semiconductor
semiconductor thin
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002250815A
Other languages
English (en)
Inventor
Tsutomu Ogura
小倉 勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP2002250815A priority Critical patent/JP2004090102A/ja
Publication of JP2004090102A publication Critical patent/JP2004090102A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】均一な膜厚と良質な結晶性を有する半導体薄膜の絶縁基板上への形成方法を提供する。
【解決手段】半導体基板12、および、この半導体基板12の表面に位置し、少なくとも前記半導体基板12の表面とは反対側に半導体薄膜層18を含む転写層15を備える転写基板10を前記半導体薄膜層18側にて絶縁基板22に接合する工程と、前記絶縁基板22に接合された前記転写基板10の前記半導体基板12側を前記半導体薄膜層18まで除去する工程とを備えることを特徴とする絶縁基板上への半導体薄膜の形成方法。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は半導体薄膜の製造方法に関する。
【0002】
【従来の技術】
例えば、マイクロマシン(MEMS:Micro−Electro−Mechanical−System)は、基板上に酸化膜層を介して半導体その他の材料からなる構造体を有している。例えばアクチュエータとしては、酸化膜層上に形成されたシリコンからなる対向する櫛形状の電極を備え、電極間に電圧を印加することによって電極間の距離を変化させるタイプのものが知られている。そして、このような電極等の構造体は可動部であることから、直接には樹脂モールドされていない。
【0003】
【発明が解決しようとする課題】
この櫛形状の電極のように、半導体材料からなる微小な構造体若しくは回路がモールドされずに環境雰囲気に晒された場合、印加される電圧が比較的大きいことや、酸化膜層が薄くかつ基板自体が半導体材料からなることから、絶縁不良が起こりやすいという問題がある。
【0004】
また、構造体を外部と電気的に接続するための配線は、構造体が形成されている側の基板表面ではなく、基板に穿孔されたスルーホールを通して構造体とは反対側の基板表面から引き出される。しかしながら、半導体材料からなる基板の場合、スルーホール間での絶縁性が十分に確保されないという問題がある。
そこで絶縁性を確保するために、基板材料として、例えば、ガラスからなる絶縁基板を使用することが好適であるが、その場合には、絶縁基板の表面に良質な結晶性を有する薄膜をエピタキシャル成長させることができない。また成長させることができた場合でも、絶縁基板の反りやうねりに起因し、均一な膜厚を有する薄膜を基板上に形成することが困難であるという問題がある。
【0005】
本発明は、上記した問題を解決し、均一な膜厚と良質な結晶性を有する半導体薄膜の絶縁基板上への形成方法の提供を目的とする。
【0006】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、半導体基板、および、この半導体基板の表面に位置し、少なくとも前記半導体基板の表面とは反対側に半導体薄膜層を含む転写層を備える転写基板を前記半導体薄膜層側にて絶縁基板に接合する工程と、前記絶縁基板に接合された前記転写基板の前記半導体基板側を前記半導体薄膜層まで除去する工程とを備えることを特徴とする絶縁基板上への半導体薄膜の形成方法が提供される。
【0007】
【発明の実施の形態】
本発明の絶縁基板上への半導体薄膜の製造方法は、例えば、環境雰囲気に晒される構造体もしくは回路が絶縁基板上に形成される、アクチュエータ、モータ等のマイクロマシン、温度、圧力、加速度センサ等の半導体センサ、湿度、COセンサ等のガスセンサ等の製造工程において用いられる。
【0008】
以下、本発明に係る絶縁基板上への半導体薄膜の製造方法(以下、単に製造方法Aという)を図面に基づいて説明する。
製造方法Aにおいては、まず、図1(a)に示した転写基板10と、絶縁基板とを用意する。転写基板10は、半導体基板12を備え、この半導体基板12の一方の表面には、転写層14が形成されている。転写層14は、犠牲層16及び結晶性を有する単結晶若しくは多結晶の半導体薄膜層18を含んでいる。犠牲層16は転写層14の半導体基板12側に位置している。また、半導体薄膜層18は、転写層14の半導体基板12とは反対側に位置し、転写基板10の一方の側にて表出している。
【0009】
半導体基板12は、例えば厚みが100〜1000μm程度であって、その材料としては、シリコン、GaAs、GaN、およびInP等を挙げることができる。
犠牲層16は、後述するように、半導体薄膜層18に対しては不活性であるエッチング処理によって除去される材料からなる。このような材料は、半導体薄膜層18の材料に応じて適宜選択することができるが、例えば、酸化シリコンを挙げることができる。
【0010】
半導体薄膜層18は、エピタキシャル成長された単結晶若しくは多結晶膜であって、例えば、厚みが0.01〜20μm程度、面内方向での厚みの標準偏差が0.001〜0.01μm程度である。そして、半導体薄膜層18の材料としては、シリコン、GaAs、GaN、およびInP等を挙げることができ、これら半導体材料は真性半導体又はP型半導体若しくはN型等の不純物半導体のいずれであっても良い。
【0011】
なお、半導体薄膜層18は、それ自体が多層構造を有していても良い。例えば、半導体薄膜層18の絶縁基板に接合される表面には、絶縁基板の線膨張係数に近い線膨張係数を有する材料からなるバッファ層を設けても良い。これにより、絶縁基板とその上に形成された半導体薄膜との間の密着性を高めることができる。
【0012】
また、半導体基板12及び半導体薄膜層18の両者がシリコンからなり、半導体薄膜層18のみが高濃度の不純物を含む場合、転写層14は、犠牲層16を含まなくとも良い。なぜならば、高濃度に不純物を含むシリコンと含まないシリコンとでは、互いにエッチングレートが大きく異なり、半導体薄膜層18をほとんど除去することなく、半導体基板12のみを選択的に除去できるからである。
【0013】
絶縁基板は、例えば厚みが100〜1000μm程度であって、その材料としては、ガラス、石英、サファイア、窒化アルミ(AlN)、窒化ホウ素(BN)ジルコニア、およびサイアロン等を挙げることができる。
次に、用意した転写基板10と絶縁基板とを接合して中間製品20を作成する。具体的には、図1(b)に示したように、転写基板10の半導体薄膜層18側の表面を絶縁基板22の一方の表面に接合する。
【0014】
ここで、基板10,22同士の接合方法としては、これら基板間に電圧を印可する陽極酸化法、または、直接接合法等の公知の方法を用いることができる。
そして、得られた中間製品20から、転写基板10の半導体基板12側を半導体薄膜層18まで除去する。換言すれば、転写基板10の半導体薄膜層18以外の部分、すなわち半導体基板12及び犠牲層16を除去する。これによって、絶縁基板22上に半導体薄膜層18が転写され、絶縁基板22上に半導体薄膜が形成される(図1(c)、(d)参照)。
【0015】
これら半導体基板12及び犠牲層16を除去する方法としては、公知の方法を用いることができる。例えば、半導体基板12を除去するにあたっては、研磨及びエッチング処理等を用いることができ、犠牲層16を除去するにあたっては、エッチング処理を用いることができる。
この製造方法Aによれば、絶縁基板22上の半導体薄膜の結晶性、膜厚およびその標準偏差は、転写基板10における半導体薄膜層18のそれら物性に直接依存する一方、絶縁基板には無依存である。したがって、製造方法Aによれば、良質な結晶性を有し、均一な膜厚を有する半導体薄膜を絶縁基板上に容易に形成することができる。
【0016】
【実施例】
実施例1
転写基板10として、市販されている信越半導体(株)製のSOI(Silicon on Insulator)基板を、また絶縁基板22として旭ガラス(株)製のガラス基板を使用して、製造方法Aにより絶縁基板上に半導体薄膜を形成した。
【0017】
なお、SOI基板は、半導体基板12としてのSi基板上に犠牲層16として酸化シリコンからなるボックス層を有し、ボックス層のSi基板とは反対側に、単結晶の半導体薄膜層18としてSi層を有している。このSi層は、厚みが5μmであって、膜厚の誤差は±0.5μm以内に収められている。
用意したSOI基板とガラス基板との間の接合には、陽極酸化法を使用した。その際、基板間には、300Vの電圧を印加した。
【0018】
そして、SOI基板とガラス基板とが接合された中間製品のSOI基板側を研磨して、Si基板の厚みが100μm以下となるまで研磨した後、KOH水溶液にてエッチング処理してSi基板を全て除去した。その後、ボックス層をフッ酸を用いてエッチング処理して、ガラス基板上に単結晶Si薄膜を形成した。
実施例2
製造方法Aを使用して静電容量型の湿度センサを製造した。
【0019】
転写基板10として、市販されている信越半導体(株)製のSOI基板(図2(a)参照)を、また絶縁基板22として旭ガラス(株)製のガラス基板(図2(b)参照)を使用した。ここで、ガラス基板には、厚み方向に貫通して基板の両面にて開口するスルーホールが基板の面内方向にみて所定の間隔を置いて形成されている。
【0020】
用意したSOI基板とガラス基板との間の接合には、陽極酸化法を使用した。その際、基板間には、300Vの電圧を印加した(図2(c)参照)。
そして、SOI基板とガラス基板とが接合された中間製品のSOI基板側を研磨して、Si基板の厚みが100μm以下となるまで研磨した後、KOH水溶液にてエッチング処理してSi基板を全て除去した(図2(d)参照)。その後、ボックス層をフッ酸水溶液を用いてエッチング処理して、ガラス基板上に単結晶Si薄膜を形成した(図2(e)参照)。
【0021】
このSi薄膜上に、SiN膜をCVD法により成膜してからその上に所定パターンを有するレジスト膜を作成し、RIEによりレジスト膜を介してSiN膜を所定パターンにした。そして、レジスト膜を除去してからSi薄膜をKOH水溶液にてエッチング処理して所望パターンにした後、SiN膜を除去した(図2(f)参照)。
【0022】
その後に、このSi薄膜のパターンを架橋ポリイミドからなる感湿膜26で被い(図2(g)参照)、ガラス基板とともにダイシング処理して複数の素子に分離し、ガラス基板のスルーホール24に導電性接着剤を充填して配線28を形成した(図2(h)参照)。
このようにして製造された、一つのガラス基板から製造された同一ロットの30個の湿度センサを恒温恒湿度槽内に配置して、各湿度センサが示した静電容量の標準偏差を求めた。その結果、標準偏差は非常に小さく、ガラス基板上に形成されたSi薄膜が均一な膜厚を有することがわかった。また、各湿度センサのスルーホール間の抵抗値についても調べたところ、これら湿度センサは十分な絶縁性を有していることがわかった。
【0023】
なお、本発明は上記した実施例に限定されることはなく、種々変形が可能である。
【0024】
【発明の効果】
以上の説明で明らかなように、本発明の絶縁基板上への半導体薄膜の形成方法によれば、均一な膜厚及び良好な結晶性を有する半導体薄膜を絶縁基板上に形成することができる。
【図面の簡単な説明】
【図1】本発明に係る絶縁基板上への半導体薄膜の形成方法の概略工程図である。
【図2】図1の方法を適用した湿度センサの製造方法の概略工程図である。
【符号の説明】
10 転写基板
12 半導体基板
14 転写層
18 半導体薄膜層
22 絶縁基板

Claims (3)

  1. 半導体基板、および、この半導体基板の表面に位置し、少なくとも前記半導体基板の表面とは反対側に半導体薄膜層を含む転写層を備える転写基板を前記半導体薄膜層側にて絶縁基板に接合する工程と、
    前記絶縁基板に接合された前記転写基板の前記半導体基板側を前記半導体薄膜層まで除去する工程と
    を備えることを特徴とする絶縁基板上への半導体薄膜の形成方法。
  2. 前記転写基板はSOI基板であって、前記半導体基板及び前記半導体薄膜層はいずれもSiからなり、前記半導体基板と前記半導体薄膜層との間には酸化シリコン膜が位置している請求項1の絶縁基板上への半導体薄膜の形成方法。
  3. 前記絶縁基板は、ガラス、石英、サファイア、窒化アルミ、窒化ホウ素、窒化珪素、ジルコニアおよびサイアロンよりなる群から選択される請求項1または2の絶縁基板上への半導体薄膜の形成方法。
JP2002250815A 2002-08-29 2002-08-29 絶縁基板上への半導体薄膜の形成方法 Pending JP2004090102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002250815A JP2004090102A (ja) 2002-08-29 2002-08-29 絶縁基板上への半導体薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002250815A JP2004090102A (ja) 2002-08-29 2002-08-29 絶縁基板上への半導体薄膜の形成方法

Publications (1)

Publication Number Publication Date
JP2004090102A true JP2004090102A (ja) 2004-03-25

Family

ID=32057549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002250815A Pending JP2004090102A (ja) 2002-08-29 2002-08-29 絶縁基板上への半導体薄膜の形成方法

Country Status (1)

Country Link
JP (1) JP2004090102A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005300493A (ja) * 2004-04-16 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 半導体変位検出素子および検出器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005300493A (ja) * 2004-04-16 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 半導体変位検出素子および検出器

Similar Documents

Publication Publication Date Title
US6610582B1 (en) Field-assisted fusion bonding
CN1826285B (zh) 堆叠结构及其制造方法
JP2000210900A (ja) 電気絶縁性の高いマイクロ・エレクトロメカニカルデバイスの製造方法
JP2002500961A (ja) マイクロメカニックな構造エレメント
CN108217581A (zh) 一种mems压电传感器及其制作方法
US6689669B2 (en) High temperature sensors utilizing doping controlled, dielectrically isolated beta silicon carbide (SiC) sensing elements on a specifically selected high temperature force collecting membrane
JP2000065665A (ja) マイクロマシンセンサおよび該センサの製造方法
KR950000319B1 (ko) 반도체 압력센서 및 그 제조방법
EP0893827B1 (en) Electronic device and method for forming a membrane for an electronic device
KR100904994B1 (ko) 압력센서 제조방법 및 그 구조
JP2026065109A (ja) 変形可能層及び圧電層を含むmemsアプリケーション用の複合構造体、並びに関連付けられた製造方法
JP2004090102A (ja) 絶縁基板上への半導体薄膜の形成方法
JP2009139340A (ja) 圧力センサの製造方法、圧力センサ、半導体装置、電子機器
JPH1131825A (ja) 半導体力学量センサの製造方法
US20100193908A1 (en) Fusion bonding process and structure for fabricating silicon-on-insulation (soi) semiconductor devices
KR20090105910A (ko) 거친 계면을 생성하고 조절하는 방법
JPH11186566A (ja) 微小装置の製造方法
TWI289879B (en) Method of fabricating pressure sensor
JP3194822B2 (ja) 複合基板材料の製造方法
JP2004282514A (ja) 圧電共振子回路およびその製造方法
JPH08248061A (ja) 加速度センサ及びその製造方法
JPS6362252A (ja) 誘電体絶縁分離基板の製造方法
EP1846321B1 (en) Method of fabricating a silicon-on-insulator structure
JP2541184B2 (ja) 圧力・電気変換装置の製造方法
JP2019513904A (ja) 少なくとも1個の空洞を含む炭化ケイ素製のマイクロメカニカル構造を製作するための方法