JPS6362252A - 誘電体絶縁分離基板の製造方法 - Google Patents
誘電体絶縁分離基板の製造方法Info
- Publication number
- JPS6362252A JPS6362252A JP20592486A JP20592486A JPS6362252A JP S6362252 A JPS6362252 A JP S6362252A JP 20592486 A JP20592486 A JP 20592486A JP 20592486 A JP20592486 A JP 20592486A JP S6362252 A JPS6362252 A JP S6362252A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- crystal silicon
- polished
- approx
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は、誘電体絶縁分離基板の製造方法に関する。
（従来の技術）
従来ＩＣＪＰＬＳＩなどで各素子間の分離を絶縁体で行
なういわゆる誘電体分離法はｐ −ｎ接合分離に比べて
、（１）もれ電流を極めて小さくすることができる％（
２）耐圧を大きくすることができる、（３）電圧印加の
方向に気を配る必要がない、等の利点を有する。理想的
な誘電体分離は各素子を電極接続部を除いて絶縁体で完
全に包み込むことで達成される。このような素子は例え
ばサファイア上にシリコンをエピタキシャル成長させた
ＳＯ８基板を用いて形成することができる。しかしなが
らサファイアは高価でありまたシリコンとの結晶整合性
も完全ではなく良質の単結晶が得られない膜厚を充分厚
くすることができないなどの理由で作製できる素子の種
類に制限がある。サファイアのような絶縁体基板を用い
ない誘電体分離法もこれまで数多く提案されている。そ
の−例を第３図（ａ）〜（ｄ）で説明する。
なういわゆる誘電体分離法はｐ −ｎ接合分離に比べて
、（１）もれ電流を極めて小さくすることができる％（
２）耐圧を大きくすることができる、（３）電圧印加の
方向に気を配る必要がない、等の利点を有する。理想的
な誘電体分離は各素子を電極接続部を除いて絶縁体で完
全に包み込むことで達成される。このような素子は例え
ばサファイア上にシリコンをエピタキシャル成長させた
ＳＯ８基板を用いて形成することができる。しかしなが
らサファイアは高価でありまたシリコンとの結晶整合性
も完全ではなく良質の単結晶が得られない膜厚を充分厚
くすることができないなどの理由で作製できる素子の種
類に制限がある。サファイアのような絶縁体基板を用い
ない誘電体分離法もこれまで数多く提案されている。そ
の−例を第３図（ａ）〜（ｄ）で説明する。
まず第３図（ａ）は、シリコン単結晶基板３１で通常結
゛晶方位（１００）面を主面として結晶方位によってエ
ツチング速度の差を有するアルカリ系のエツチング液に
よる異方性エツチング技術により複数の分離７字溝３２
を形成し、第３図（ｂ）に示すように全面をＳｉｎ、膜
等の絶縁膜３３で覆う。この後第３図（Ｃ）に示すよう
に絶縁膜上に多結晶シリコン支持体層３４を堆積する。
゛晶方位（１００）面を主面として結晶方位によってエ
ツチング速度の差を有するアルカリ系のエツチング液に
よる異方性エツチング技術により複数の分離７字溝３２
を形成し、第３図（ｂ）に示すように全面をＳｉｎ、膜
等の絶縁膜３３で覆う。この後第３図（Ｃ）に示すよう
に絶縁膜上に多結晶シリコン支持体層３４を堆積する。
次に裏表を逆にしてシリコン基板３１を研磨エツチング
等により各単結晶が完全に分離されるまで削り落とす。
等により各単結晶が完全に分離されるまで削り落とす。
そして第３図（ｄ）に示すようにこの分離された単結晶
内３１ （ａ）（ｂ）に半導体層３ ｓ （ａ）（ｂ）
を形成して誘電体分離された素子を得る。
内３１ （ａ）（ｂ）に半導体層３ ｓ （ａ）（ｂ）
を形成して誘電体分離された素子を得る。
′ この様な従来の方法での最大の問題は、支持体層の
形成が必須である点にある。例えば良く使われる多結晶
シリコンの場合でも堆積速度が遅いために研磨等の工程
に耐え得る充分な厚さを得るために非常に長い時間を要
する。さらに充分な厚さの多結晶シリコンを形成した場
合、この多結晶シリコンと単結晶シリコンの熱膨張係数
の違いから生ずる反りが発生し、場合によっては数百ミ
クロンの反りによる変形が発生し、支持体層形成後のフ
ォトエツチング工程が困難になり製品の歩留りが非常に
悪い欠点があった。
形成が必須である点にある。例えば良く使われる多結晶
シリコンの場合でも堆積速度が遅いために研磨等の工程
に耐え得る充分な厚さを得るために非常に長い時間を要
する。さらに充分な厚さの多結晶シリコンを形成した場
合、この多結晶シリコンと単結晶シリコンの熱膨張係数
の違いから生ずる反りが発生し、場合によっては数百ミ
クロンの反りによる変形が発生し、支持体層形成後のフ
ォトエツチング工程が困難になり製品の歩留りが非常に
悪い欠点があった。
（発明が解決しようとする問題点）
本発明は、上述した従来技術の問題点を改良したもので
反りによる変形を防止した接合体を用いた誘電体絶縁分
離基板の製造方法を提供することを目的とする。
反りによる変形を防止した接合体を用いた誘電体絶縁分
離基板の製造方法を提供することを目的とする。
（問題点を解決するための手段）
本発明は二枚の半導体基板の表面が充分平滑に研磨され
ている時その研磨面同士を充分に清浄な雰囲気下で直接
密着させることにより強固な基板接合体が得られるとい
う知見に基き、この技術を誘電体分離に適用する。
ている時その研磨面同士を充分に清浄な雰囲気下で直接
密着させることにより強固な基板接合体が得られるとい
う知見に基き、この技術を誘電体分離に適用する。
（作用）
誘電体分離形半導体装置における素子間分離のＶ形溝の
深さは一般に数十ミクロンであり、これを充分ｌＣ埋込
む程度の多結晶シリコン層の形成では基板の反りは無視
できる。従って反りが発生する直前で多結晶シリコン層
の形成を終了し表面を充分平滑に研磨した後に前記手段
により強固な基板接合体を形成する事により反りが無く
、信頼性の高い誘電体絶縁分離基板を製造する事が可能
となる。
深さは一般に数十ミクロンであり、これを充分ｌＣ埋込
む程度の多結晶シリコン層の形成では基板の反りは無視
できる。従って反りが発生する直前で多結晶シリコン層
の形成を終了し表面を充分平滑に研磨した後に前記手段
により強固な基板接合体を形成する事により反りが無く
、信頼性の高い誘電体絶縁分離基板を製造する事が可能
となる。
（実施例）
以下本発明の実施例を図を参照して説明する。
第１図は本発明の断面構造を示した一実施例で、誘電体
膜２でとり囲まれた厚みの異替る単結晶の島１ａ及び１
ｂの中にそれぞれ不純物拡散層７ａ及び７ｂが導入され
誘電体分離された半導体装置が形成されている。埋込み
の為の多結晶シリコン３は充分平滑に研磨され接合すべ
き第２の単結晶シリコン基板５との間で誘電体膜６を介
在させて４の位置で接合体を形成させ、誘電体絶縁分離
基板を構成している。
膜２でとり囲まれた厚みの異替る単結晶の島１ａ及び１
ｂの中にそれぞれ不純物拡散層７ａ及び７ｂが導入され
誘電体分離された半導体装置が形成されている。埋込み
の為の多結晶シリコン３は充分平滑に研磨され接合すべ
き第２の単結晶シリコン基板５との間で誘電体膜６を介
在させて４の位置で接合体を形成させ、誘電体絶縁分離
基板を構成している。
′□ 第′２図（ａ）〜（ｅ）は実際に本発明を
用いて誘電体絶縁分離基板を製造する場合の一実施例を
示す図である。第２図ｔａ＞は面指数（１００）のＮ型
単結晶シリコン基板１を例えばＫＯＨを主成分とするア
ルカリ性エツチング液を用い分離用の７字溝を約５０ミ
クロンの深さで形成する。図中メサの段差が異なるのは
一般に知られているフォトエツチング工程を二度行なう
ことにより容易に所望の段差を形成することが可能であ
る。
用いて誘電体絶縁分離基板を製造する場合の一実施例を
示す図である。第２図ｔａ＞は面指数（１００）のＮ型
単結晶シリコン基板１を例えばＫＯＨを主成分とするア
ルカリ性エツチング液を用い分離用の７字溝を約５０ミ
クロンの深さで形成する。図中メサの段差が異なるのは
一般に知られているフォトエツチング工程を二度行なう
ことにより容易に所望の段差を形成することが可能であ
る。
第２図（ｂｌは、酸化雰囲気中で熱酸化膜２を約１ミク
ロン形成しこの上に第２図（Ｃ）に示すように多結晶ポ
リシリコン３を約８０ミクロン堆積させる。
ロン形成しこの上に第２図（Ｃ）に示すように多結晶ポ
リシリコン３を約８０ミクロン堆積させる。
次に第２図（ｄ）に示すように多結晶ポリシリコン側を
充分平滑になるように化学的又は機械的に研磨を行ない
熱酸化膜２が露出する手前で研磨が終了するように多結
晶ポリシリコンの研磨面４を形成する。さらに上記基板
の多結晶ポリシリコンと熱酸化膜６でおおわれたもう一
方の単結晶シリコン基板５との相対向する面の鏡面研磨
側どうしを向けて、第２図（ｅ）に示すように密着させ
、２００℃以上の温度で熱処理して接合させる。このよ
うに形成された基板接合体の一方の単結晶シリコン基板
１側から研磨、エツチング等により各単結晶が完全に分
離されるまで削り落とし第１図に示すような欅造の誘電
体絶縁分離基板を完成することができる。
充分平滑になるように化学的又は機械的に研磨を行ない
熱酸化膜２が露出する手前で研磨が終了するように多結
晶ポリシリコンの研磨面４を形成する。さらに上記基板
の多結晶ポリシリコンと熱酸化膜６でおおわれたもう一
方の単結晶シリコン基板５との相対向する面の鏡面研磨
側どうしを向けて、第２図（ｅ）に示すように密着させ
、２００℃以上の温度で熱処理して接合させる。このよ
うに形成された基板接合体の一方の単結晶シリコン基板
１側から研磨、エツチング等により各単結晶が完全に分
離されるまで削り落とし第１図に示すような欅造の誘電
体絶縁分離基板を完成することができる。
上記実施例では、接合すべき多結晶シリコン面に対し、
半導体単結晶シリコン基板を用いたが。
半導体単結晶シリコン基板を用いたが。
多結晶シリコン基板を用いたもの？ζおいても本発明を
適用することができる。
適用することができる。
本発明によれば誘電体分離された単結晶シリコンの島の
厚みが異なる半導体装置を容易に作製することが可能で
、基板の反りを無視することができ、従来技術と比較し
て短時間で製造ができ、信頼性が高く、かつ支持体層の
単結晶シリコン基板の厚さを任意に選択することができ
る為シリコンウニ゛ハの径が大口径になっても取り扱い
上なんら支障がおきず１歩留りの高い誘電体絶縁分離基
板を提供することができる。
厚みが異なる半導体装置を容易に作製することが可能で
、基板の反りを無視することができ、従来技術と比較し
て短時間で製造ができ、信頼性が高く、かつ支持体層の
単結晶シリコン基板の厚さを任意に選択することができ
る為シリコンウニ゛ハの径が大口径になっても取り扱い
上なんら支障がおきず１歩留りの高い誘電体絶縁分離基
板を提供することができる。
第１図は本発明の一実施例における断面図、第２図は本
発明の一実施例の製造方法を説明するための工程断面図
、第３図は従来の誘電体絶縁分離基板の製造方法を説明
するための工程順の断面図である。 １：結晶面（１００）を主面とする半導体単結晶シリコ
ン基板、２：絶縁膜、３：多結晶シリコン層。 ４：多結晶シリコン層の研磨面（接合面）、５：半導体
単結晶シリコン基板、６：絶縁膜。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第１図 第２図
発明の一実施例の製造方法を説明するための工程断面図
、第３図は従来の誘電体絶縁分離基板の製造方法を説明
するための工程順の断面図である。 １：結晶面（１００）を主面とする半導体単結晶シリコ
ン基板、２：絶縁膜、３：多結晶シリコン層。 ４：多結晶シリコン層の研磨面（接合面）、５：半導体
単結晶シリコン基板、６：絶縁膜。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第１図 第２図
Claims (2)
- （１）半導体単結晶シリコン基板の表面を所望の形状に
エッチングした後、この表面を誘電体膜で覆い、さらに
支持体層を形成した後誘電体膜で絶縁分離された単結晶
シリコンの多数の島領域を有する誘電体絶縁基板の製造
方法において、支持体層の形成を多結晶シリコン層と第
２の半導体単結晶シリコン基板との間に誘電体膜を介在
させて接合体を形成したことを特徴とする誘電体絶縁分
離基板の製造方法。 - （２）上記接合すべき支持体層の形成を上記多結晶シリ
コン層と半導体多結晶シリコン基板とで行なったことを
特徴とする特許請求の範囲第１項記載の誘電体絶縁分離
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20592486A JPS6362252A (ja) | 1986-09-03 | 1986-09-03 | 誘電体絶縁分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20592486A JPS6362252A (ja) | 1986-09-03 | 1986-09-03 | 誘電体絶縁分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6362252A true JPS6362252A (ja) | 1988-03-18 |
Family
ID=16514993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20592486A Pending JPS6362252A (ja) | 1986-09-03 | 1986-09-03 | 誘電体絶縁分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362252A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302739A (ja) * | 1988-05-30 | 1989-12-06 | Toshiba Corp | 誘電体分離半導体装置およびその製造方法 |
| JPH06151575A (ja) * | 1992-11-12 | 1994-05-31 | Nippondenso Co Ltd | 半導体基板の製造方法 |
| EP0531018A3 (en) * | 1991-08-31 | 1994-06-01 | Shinetsu Handotai Kk | Method for production of dielectric-separation substrate |
| EP2266675A2 (en) | 2009-06-25 | 2010-12-29 | Chisso Corporation | Chromatography medium, preparation method of the same, and method for producing virus vaccine using the chromatography medium |
| WO2025047826A1 (ja) | 2023-08-31 | 2025-03-06 | Jnc株式会社 | クロマトグラフィー担体および抗体の精製方法 |
-
1986
- 1986-09-03 JP JP20592486A patent/JPS6362252A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302739A (ja) * | 1988-05-30 | 1989-12-06 | Toshiba Corp | 誘電体分離半導体装置およびその製造方法 |
| EP0531018A3 (en) * | 1991-08-31 | 1994-06-01 | Shinetsu Handotai Kk | Method for production of dielectric-separation substrate |
| JPH06151575A (ja) * | 1992-11-12 | 1994-05-31 | Nippondenso Co Ltd | 半導体基板の製造方法 |
| EP2266675A2 (en) | 2009-06-25 | 2010-12-29 | Chisso Corporation | Chromatography medium, preparation method of the same, and method for producing virus vaccine using the chromatography medium |
| WO2025047826A1 (ja) | 2023-08-31 | 2025-03-06 | Jnc株式会社 | クロマトグラフィー担体および抗体の精製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP2717979B2 (ja) | 絶縁体上に薄い単結晶シリコン島状部を製造する方法 | |
| JPH0312775B2 (ja) | ||
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JPH0754826B2 (ja) | 半導体装置の製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH03180070A (ja) | 半導体装置及びその製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JP2770808B2 (ja) | 半導体基板及びその製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS62226640A (ja) | 半導体装置の製造方法 | |
| JPH02260442A (ja) | 誘電体分離型半導体基板 | |
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| KR940000984B1 (ko) | 실리콘 다결정을 이용한 기판제조방법 | |
| JPS61182240A (ja) | 半導体装置の製造方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS61182241A (ja) | 誘電体分離形半導体装置の製造方法 | |
| JPH02126650A (ja) | 誘電体分離半導体装置の製造方法 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 |