JP2004128471A - 不揮発メモリ装置 - Google Patents
不揮発メモリ装置 Download PDFInfo
- Publication number
- JP2004128471A JP2004128471A JP2003201732A JP2003201732A JP2004128471A JP 2004128471 A JP2004128471 A JP 2004128471A JP 2003201732 A JP2003201732 A JP 2003201732A JP 2003201732 A JP2003201732 A JP 2003201732A JP 2004128471 A JP2004128471 A JP 2004128471A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- nonvolatile memory
- storage element
- transistor
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/80—Interconnections, e.g. terminals
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Read Only Memory (AREA)
Abstract
【課題】ガラスや樹脂のような基板上に集積回路を形成し、所望のセルを選択することができるような不揮発メモリ装置を提供する。
【解決手段】マトリックス配線とスイッチング素子と、記憶素子を有し、記憶素子はインピーダンスが変化する記憶素子で、スイッチング素子及び記憶素子とも有機物半導体あるいは有機物電気伝導体の少なくとも何れか一方を有する不揮発メモリ装置を提供する。
【選択図】 図１
【解決手段】マトリックス配線とスイッチング素子と、記憶素子を有し、記憶素子はインピーダンスが変化する記憶素子で、スイッチング素子及び記憶素子とも有機物半導体あるいは有機物電気伝導体の少なくとも何れか一方を有する不揮発メモリ装置を提供する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はマトリックス配線とスイッチング素子と、記憶素子を有する不揮発メモリ装置に関する。
【０００２】
【従来の技術】
近年、有機物半導体材料を用いた、電子デバイスの開発が広く行なわれており、発行素子である有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、有機半導体レーザー等の開発が報告されている。中でも、有機トランジスタの一種である、有機ＴＦＴは、ローコストでガラスや樹脂のような安価な基板上に集積回路を形成する技術として有望視されている。
【０００３】
有機トランジスタの構造に関し、ソース、ドレイン電極とゲート絶縁膜、ゲート電極を有する素子が提案されている（特許文献１乃至３）。
【０００４】
一方、有機トランジスタとともに、ガラスや樹脂のような安価な基板上に不揮発メモリ素子を構成できることが望まれるが、現状では、シリコン基板上に作製されるようなＦｌａｓｈメモリ、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に匹敵する機能を有するメモリ構造は得られていない。特開２００１−１８９４３１号公報に、有機物のインピーダンスを電圧により変動させることにより、１個のセルに多値記憶できる構成を開示しているが、ガラスや樹脂基板上に集積回路を形成し、所望のセルを選択することが出来るような構成は示されていない。
【０００５】
【特許文献１】
特開平０８−２２８０３４号公報
【特許文献２】
特開平０９−２３２５８９号公報
【特許文献３】
特開平１０−２７０７１２号公報
【０００６】
【発明が解決しようとする課題】
本発明は、従来の技術による構成が、ガラスや樹脂のような安価な基板上に所望のセルを選択できるような不揮発メモリ装置を形成することが困難であるという課題を解決しようとするものである。したがって、本発明の目的は、有機物を用いた素子構成することにより、ガラスや樹脂のような安価な基板上に集積回路を形成でき、所望のセルを選択することができるような不揮発メモリ装置を提供することにある。
【０００７】
【課題を解決するための手段】
よって本発明は、マトリックス配線とスイッチング素子と、記憶素子を有する不揮発メモリ装置であって、
前記記憶素子はインピーダンスが変化する記憶素子であり、前記スイッチング素子及び前記記憶素子とも有機物半導体あるいは有機物電気伝導体の少なくとも何れか一方を有することを提供する。
【０００８】
【発明の実施の形態】
本発明の不揮発メモリ装置は、記憶素子はインピーダンスが変化する記憶素子であり、スイッチング素子及び記憶素子が有機物の半導体あるいは有機物の電気伝導体の少なくとも何れか一方を有する。ここでは、メモリ素子における有機物電気伝導体が、読み出し動作電圧より大きな書き込み電圧を印加されることにより、読み出し動作電圧における前記有機物導電体のインピーダンスが変化する動作が基本となる。
【０００９】
特に、メモリ素子における有機物電気伝導体が、読み出し動作電流より大きな書き込み電圧を印加されることにより、読み出し動作電流における前記有機物導電体のインピーダンスが不可逆的に増大することがより好ましい。このことにより、一旦書き込まれた情報は、書き換え不可能となり、セキュリティー上好都合となるばかりでなく、ＥＥＰＲＯＭなどに比べ簡単な駆動方法を選択することが出来る。
【００１０】
スイッチング素子が、有機物半導体または有機物電気伝導体を含むトランジスタであることがより好ましい。このことにより、所望のメモリセルを選択することが出来る。トランジスタには、電界効果型、薄膜型、接合型などがあるが、いずれでも使用可能である。有機半導体とは、その有機物が持つバンドギャップの間にフェルミレベルがあるような物質で、半導体特性を持つ。有機物電気伝導体とは、その有機物が持つ導電帯付近にフェルミレベルがあるような物質で、主に金属的な電気伝導特性を持つ。
【００１１】
スイッチング素子が、有機物半導体または有機物電気伝導体を含むダイオードであっても良い。この場合、比較的単純なマトリックス構造を持ったメモリ装置を構成することが出来る。
【００１２】
ビット線、ワード線のほかに、接地線を設け、トランジスタの１端子がビット線の１つに接続され、トランジスタのさらに別の１端子がワード線の１つに接続され、トランジスタのさらに別の１端子がメモリ素子を介して接地線の１つに接続されることがより好ましい。
【００１３】
メモリ素子が、基板面内方向に離れた２つの電極の隙間をまたぐ構造を持っても良い。このことにより、メモリ素子を印刷等の手段で形成させることが出来る。
【００１４】
不揮発メモリ装置が、樹脂基板上に形成されることがより好ましい。このことにより、前記不揮発メモリ装置は、ＩＣカードまたはＩＣタグに利用することが可能である。このようなＩＣカードまたはＩＣタグは、定期券、身分証あるいは荷物配送にかかわる不揮発メモリ装置として、用いてもよいし、あるいはレーザービームプリンタや複写機といった電子写真方式の画像形成装置におけるカートリッジ（すなわち感光体ドラムあるいはトナーなどを収容するための手段）に取り付けられていてもよく、あるいはピエゾ方式あるいはバブルジェット（Ｒ）方式といったインクジェットプリンタのインクを収容するカートリッジに取り付けられていてもよい。その場合、さまざまな情報、あるいは大量の情報を製品出荷前乃至製品使用時に記憶することができるので好ましい。
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。
【００１６】
図１に示す本実施形態の不揮発メモリ装置の構成について説明する。
【００１７】
ビット線ＢＬ１〜ＢＬ４とこれに交差するワード線ＷＬ１〜ＷＬ４と、マトリックス状に配置された、有機物半導体を含むスイッチング素子として有機ＴＦＴ（薄膜トランジスタ）Ｔ１１〜Ｔ４４、記憶素子であるメモリ素子Ｒ１１〜Ｒ４４各１個からなる単位セルＣ１１〜Ｃ４４からなる１６ビットメモリ装置の構成を示す。各有機ＴＦＴ Ｔ１１〜Ｔ４４のゲート電極はワード線に、ドレイン電極はビット線に、ソース電極はメモリ素子Ｒ１１〜Ｒ４４の一方の端子に接続され、メモリ素子Ｒ１１〜Ｒ４４の他方の端子は接地される。
【００１８】
メモリ素子として注目すべき構造は、有機物電気伝導体からなる材料が、ギャップがある電極間に配置された構造である。配置には一例として液状の材料を電極間に塗布し乾燥させることを行うことができる。一例として、メモリ素子の特性を図２に示す。電極間に印加する電圧を０Ｖから５Ｖまで挿引するが、１回目と２回目で特性が大きく異なる。１回目の挿引では、印加電圧４Ｖ付近で電流量が大きく減少し高抵抗状態になり、２回目の挿引でもこの高抵抗状態が維持する。この抵抗の変化は不可逆的であり、一旦高抵抗状態になると、低抵抗状態に戻ることはない。読み出し動作電圧を３Ｖ程度とすると、メモリ素子の抵抗値は、高抵抗状態と低抵抗状態とで２桁程度異なることになる。つまりインピーダンスが不可逆的に増大する。
【００１９】
前記有機物電気伝導体の具体例としては、ポリチオフェン誘導体、ポリピロール誘導体、ポリアニリン誘導体、ポリパラフェニレンビニレン誘導体などが挙げられる。
【００２０】
次に、本メモリ装置の駆動方法について一例をあげて説明する。
【００２１】
まず、読み出し動作について説明する。各ＴＦＴは、ｐチャネル動作するとする。参照電圧として（図１における「Ｒｅｆ．」）、−２Ｖ（電源電圧３Ｖの２／３に相当）をセンスアンプに印加する。次に、Ｃ２３のセルの情報を読み出す動作を行なう。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−３Ｖを限度に、数μＡの定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３が低抵抗状態のときは、電流がＢＬ２→Ｔ２３→接地と流れ、ＢＬ２の電位は、接地電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より大きくなり、センスアンプＳＡ２は、「１」を出力する。一方、Ｒ２３が高抵抗のときは、ＢＬ２→Ｔ２３→接地と流れる電流はほとんどなくなり、ＢＬ２は電源電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より小さくなり、センスアンプＳＡ２は、「０」を出力する。
【００２２】
次に書き込み動作について説明する。Ｒ２３は初期状態として、低抵抗状態にあるとする。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−６Ｖを限度に、１０μＡ程度の定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３に５Ｖ以上の電圧が印加され、１０μＡの電流が流れる。このとき、Ｒ２３は高抵抗状態に不可逆的に変移する。この動作によって、Ｃ２３に情報が書き込まれたことになる。
【００２３】
（第１の実施形態）
次に、本実施形態の一例として、メモリ装置の試作工程について説明する。
【００２４】
図３乃至６は本実施形態に係るメモリ素子の作成工程を説明するための模式図である。
【００２５】
符号１は基板、２はコンタクト、３はメモリ素子電極、４は接地線、５はゲート電極、６はゲート絶縁膜、７はドレイン電極、８はソース電極、９は有機半導体層、１０は保護膜、１１はメモリ素子、１２は保護膜である。
【００２６】
まず、図３に示すように、エポキシ樹脂からなる基板１の両面（表裏面）に銅箔をエッチング加工したメモリ素子電極３および接地線４およびゲート電極５を形成し、スルーホールを銅めっきにて埋め込んだコンタクト２を形成した、基板部分を用意する。ここで、ゲート電極５は、ワード線に接続される。基板１の一方の面にメモリ素子電極３と接地線４が、他方の面にゲート電極５が設けられている。
【００２７】
次に、図４に示すように、ゲート絶縁膜６として、スパッタリング法により酸化アルミニウム薄膜を形成する。ゲート絶縁膜は、金属のマスクを通して、ゲート電極５を覆うように選択的に形成される。さらに、ドレイン電極７とソース電極８として、真空蒸着法により金薄膜を形成する。ゲート絶縁膜６と同様に、金属マスクにより選択的に形成される。このとき、ドレイン電極７はビット線に接続される。また、ソース電極８は、コンタクトホールと接続されることになる。
【００２８】
次に、図５に示すように、有機半導体層９として、ペンタセンを真空蒸着した。ゲート絶縁膜６と同様に、有機半導体層９は金属マスクにより、ソース電極８、ドレイン電極７にはさまれた領域と各電極の一部を含めて、即ち電極間を覆うように、選択的に形成される。次に、保護膜として１０として、ノボラック樹脂を塗布、硬化させた。
【００２９】
次に、図６に示すように、メモリ素子電極３と接地線４の空隙をまたぐように、具体的にはメモリ素子電極３と接地線の間とそれぞれの一部とに、有機物電気伝導体ＰＥＤＯＴ／ＰＳＳ（ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸）を塗布乾燥し、メモリ素子１１を形成した。
【００３０】
また、図示していないが、前記ビット線は、センスアンプの１端子に接続され、他方の端子の参照電圧と比較し、前記ビット線電位が参照電圧より高い場合は、「１」（高電位：電源電圧に近い電圧）を出力し、前記ビット線電位が参照電圧より低い場合は、「０」（低電位：接地電圧に近い電圧）を出力する。
【００３１】
このようにして試作したメモリ装置について、読み出し動作−３Ｖ、書き込み動作−６Ｖを前提に駆動させる場合について説明する。
【００３２】
まず、読み出し動作について説明する。参照電圧として（図１における「Ｒｅｆ．」）、−２Ｖ（電源電圧２Ｖの２／３に相当）をセンスアンプに印加する。次に、Ｃ２３のセルの情報を読み出す動作を行なう。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−３Ｖを限度に、５μＡの定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３が低抵抗状態のときは、電流がＢＬ２→Ｔ２３→接地と流れ、ＢＬ２の電位は、接地電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より大きくなり、センスアンプＳＡ２は、「１」を出力する。一方、Ｒ２３が高抵抗のときは、ＢＬ２→Ｔ２３→接地と流れる電流はほとんどなくなり、ＢＬ２は電源電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より小さくなり、センスアンプＳＡ２は、「０」を出力する。
【００３３】
次に書き込み動作について説明する。Ｒ２３は初期状態として、低抵抗状態にあるとする。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−６Ｖを限度に、１０μＡの定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３に５Ｖ以上の電圧が印加され、１０μＡの電流が流れる。このとき、Ｒ２３は高抵抗状態に不可逆的に変移する。この動作によって、Ｃ２３に情報が書き込まれたことになる。
【００３４】
本実施形態に係る不揮発メモリ装置はスイッチング素子として、ダイオードを用いることができる。また本実施形態に係る不揮発メモリ装置はスイッチング素子として、接合型トランジスタを用いることができる。
【００３５】
（第２の実施の形態）
本実施形態に係る不揮発メモリ装置はスイッチング素子として、ダイオードを用いることができる形態である。図７に本実施形態に係る構成の一例を示す。
【００３６】
本実施形態では第１の実施の形態と同様に、１つのセルがスイッチング素子とメモリ素子とを有している。第１の実施の形態においてセルはスイッチング素子としてトランジスタ素子を有しているのに対して、第２の実施の形態ではダイオード素子を有している。
【００３７】
図７に示すように本実施形態に係る不揮発メモリ装置はそのようなセルを行方向および列方向に複数有している（Ｃ１１乃至Ｃ４４）。ひとつのセルを例にあげれば、セルＣ１１はダイオードＤ１１とメモリ素子Ｍ１１とを有している。それぞれのメモリ素子は一方がそれぞれのセルのダイオードに接続されており、他方が共通して１つのワードラインＷＬに接続されている。ワードラインＷＬは複数ありそれぞれが複数のメモリ素子と列単位で接続されている。またダイオードの一端で、メモリ素子と接続していない側の一端は、共通して１つのラインＢＬに接続されている。ラインＢＬは複数あり、それぞれが複数のダイオードの一端と行単位に接続されている。
【００３８】
読み出し動作について説明する。例えばセルＣ２２を選択するとき、ＢＬ２に定電圧Ｖｃｃを印加し、抵抗Ｒ２を経て接地されたＢＬ２に電流が流れるようにする。この際、他のワードラインＷＬには、Ｖｃｃ以上の電圧を印加し、選択した以外のセルには電流が流れないようにする。このときのＢＬ２の電位を、参照電圧Ｒｅｆ．と比較することで、情報を読み出すことができる。
【００３９】
書き込み動作について説明する。例えばセルＣ２２を選択するとき、ＢＬ２に定電圧２Ｖｃｃを印加し、Ｒ２を経てＢＬ２に電流が流れるようにする。この際、他のワードラインＷＬには、２Ｖｃｃ以上の電圧を印加し、選択した以外のセルには電流が流れないようにする。このようにすると、選択されたＣ２２の記憶素子Ｄ２２には大きな電圧が印加され、インピーダンスが変化することになる。
【００４０】
【発明の効果】
本発明によれば、ガラスや樹脂基板上に形成可能で、所望のセルを選択できる機構を持つ、不揮発メモリ装置を構築することができる。
【図面の簡単な説明】
【図１】回路構成を示す回路図である。
【図２】メモリ素子の電気特性を示すグラフである。
【図３】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図４】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図５】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図６】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図７】第２の実施の形態の回路構成を示す回路図である。
【符号の説明】
１ 基板
２ コンタクト
３ メモリ素子電極
４ 接地線
５ ゲート電極
６ ゲート絶縁膜
７ ドレイン電極
８ ソース電極
９ 有機半導体層
１０ 保護膜
１１ メモリ素子
１２ 保護膜
【発明の属する技術分野】
本発明はマトリックス配線とスイッチング素子と、記憶素子を有する不揮発メモリ装置に関する。
【０００２】
【従来の技術】
近年、有機物半導体材料を用いた、電子デバイスの開発が広く行なわれており、発行素子である有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、有機半導体レーザー等の開発が報告されている。中でも、有機トランジスタの一種である、有機ＴＦＴは、ローコストでガラスや樹脂のような安価な基板上に集積回路を形成する技術として有望視されている。
【０００３】
有機トランジスタの構造に関し、ソース、ドレイン電極とゲート絶縁膜、ゲート電極を有する素子が提案されている（特許文献１乃至３）。
【０００４】
一方、有機トランジスタとともに、ガラスや樹脂のような安価な基板上に不揮発メモリ素子を構成できることが望まれるが、現状では、シリコン基板上に作製されるようなＦｌａｓｈメモリ、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に匹敵する機能を有するメモリ構造は得られていない。特開２００１−１８９４３１号公報に、有機物のインピーダンスを電圧により変動させることにより、１個のセルに多値記憶できる構成を開示しているが、ガラスや樹脂基板上に集積回路を形成し、所望のセルを選択することが出来るような構成は示されていない。
【０００５】
【特許文献１】
特開平０８−２２８０３４号公報
【特許文献２】
特開平０９−２３２５８９号公報
【特許文献３】
特開平１０−２７０７１２号公報
【０００６】
【発明が解決しようとする課題】
本発明は、従来の技術による構成が、ガラスや樹脂のような安価な基板上に所望のセルを選択できるような不揮発メモリ装置を形成することが困難であるという課題を解決しようとするものである。したがって、本発明の目的は、有機物を用いた素子構成することにより、ガラスや樹脂のような安価な基板上に集積回路を形成でき、所望のセルを選択することができるような不揮発メモリ装置を提供することにある。
【０００７】
【課題を解決するための手段】
よって本発明は、マトリックス配線とスイッチング素子と、記憶素子を有する不揮発メモリ装置であって、
前記記憶素子はインピーダンスが変化する記憶素子であり、前記スイッチング素子及び前記記憶素子とも有機物半導体あるいは有機物電気伝導体の少なくとも何れか一方を有することを提供する。
【０００８】
【発明の実施の形態】
本発明の不揮発メモリ装置は、記憶素子はインピーダンスが変化する記憶素子であり、スイッチング素子及び記憶素子が有機物の半導体あるいは有機物の電気伝導体の少なくとも何れか一方を有する。ここでは、メモリ素子における有機物電気伝導体が、読み出し動作電圧より大きな書き込み電圧を印加されることにより、読み出し動作電圧における前記有機物導電体のインピーダンスが変化する動作が基本となる。
【０００９】
特に、メモリ素子における有機物電気伝導体が、読み出し動作電流より大きな書き込み電圧を印加されることにより、読み出し動作電流における前記有機物導電体のインピーダンスが不可逆的に増大することがより好ましい。このことにより、一旦書き込まれた情報は、書き換え不可能となり、セキュリティー上好都合となるばかりでなく、ＥＥＰＲＯＭなどに比べ簡単な駆動方法を選択することが出来る。
【００１０】
スイッチング素子が、有機物半導体または有機物電気伝導体を含むトランジスタであることがより好ましい。このことにより、所望のメモリセルを選択することが出来る。トランジスタには、電界効果型、薄膜型、接合型などがあるが、いずれでも使用可能である。有機半導体とは、その有機物が持つバンドギャップの間にフェルミレベルがあるような物質で、半導体特性を持つ。有機物電気伝導体とは、その有機物が持つ導電帯付近にフェルミレベルがあるような物質で、主に金属的な電気伝導特性を持つ。
【００１１】
スイッチング素子が、有機物半導体または有機物電気伝導体を含むダイオードであっても良い。この場合、比較的単純なマトリックス構造を持ったメモリ装置を構成することが出来る。
【００１２】
ビット線、ワード線のほかに、接地線を設け、トランジスタの１端子がビット線の１つに接続され、トランジスタのさらに別の１端子がワード線の１つに接続され、トランジスタのさらに別の１端子がメモリ素子を介して接地線の１つに接続されることがより好ましい。
【００１３】
メモリ素子が、基板面内方向に離れた２つの電極の隙間をまたぐ構造を持っても良い。このことにより、メモリ素子を印刷等の手段で形成させることが出来る。
【００１４】
不揮発メモリ装置が、樹脂基板上に形成されることがより好ましい。このことにより、前記不揮発メモリ装置は、ＩＣカードまたはＩＣタグに利用することが可能である。このようなＩＣカードまたはＩＣタグは、定期券、身分証あるいは荷物配送にかかわる不揮発メモリ装置として、用いてもよいし、あるいはレーザービームプリンタや複写機といった電子写真方式の画像形成装置におけるカートリッジ（すなわち感光体ドラムあるいはトナーなどを収容するための手段）に取り付けられていてもよく、あるいはピエゾ方式あるいはバブルジェット（Ｒ）方式といったインクジェットプリンタのインクを収容するカートリッジに取り付けられていてもよい。その場合、さまざまな情報、あるいは大量の情報を製品出荷前乃至製品使用時に記憶することができるので好ましい。
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。
【００１６】
図１に示す本実施形態の不揮発メモリ装置の構成について説明する。
【００１７】
ビット線ＢＬ１〜ＢＬ４とこれに交差するワード線ＷＬ１〜ＷＬ４と、マトリックス状に配置された、有機物半導体を含むスイッチング素子として有機ＴＦＴ（薄膜トランジスタ）Ｔ１１〜Ｔ４４、記憶素子であるメモリ素子Ｒ１１〜Ｒ４４各１個からなる単位セルＣ１１〜Ｃ４４からなる１６ビットメモリ装置の構成を示す。各有機ＴＦＴ Ｔ１１〜Ｔ４４のゲート電極はワード線に、ドレイン電極はビット線に、ソース電極はメモリ素子Ｒ１１〜Ｒ４４の一方の端子に接続され、メモリ素子Ｒ１１〜Ｒ４４の他方の端子は接地される。
【００１８】
メモリ素子として注目すべき構造は、有機物電気伝導体からなる材料が、ギャップがある電極間に配置された構造である。配置には一例として液状の材料を電極間に塗布し乾燥させることを行うことができる。一例として、メモリ素子の特性を図２に示す。電極間に印加する電圧を０Ｖから５Ｖまで挿引するが、１回目と２回目で特性が大きく異なる。１回目の挿引では、印加電圧４Ｖ付近で電流量が大きく減少し高抵抗状態になり、２回目の挿引でもこの高抵抗状態が維持する。この抵抗の変化は不可逆的であり、一旦高抵抗状態になると、低抵抗状態に戻ることはない。読み出し動作電圧を３Ｖ程度とすると、メモリ素子の抵抗値は、高抵抗状態と低抵抗状態とで２桁程度異なることになる。つまりインピーダンスが不可逆的に増大する。
【００１９】
前記有機物電気伝導体の具体例としては、ポリチオフェン誘導体、ポリピロール誘導体、ポリアニリン誘導体、ポリパラフェニレンビニレン誘導体などが挙げられる。
【００２０】
次に、本メモリ装置の駆動方法について一例をあげて説明する。
【００２１】
まず、読み出し動作について説明する。各ＴＦＴは、ｐチャネル動作するとする。参照電圧として（図１における「Ｒｅｆ．」）、−２Ｖ（電源電圧３Ｖの２／３に相当）をセンスアンプに印加する。次に、Ｃ２３のセルの情報を読み出す動作を行なう。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−３Ｖを限度に、数μＡの定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３が低抵抗状態のときは、電流がＢＬ２→Ｔ２３→接地と流れ、ＢＬ２の電位は、接地電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より大きくなり、センスアンプＳＡ２は、「１」を出力する。一方、Ｒ２３が高抵抗のときは、ＢＬ２→Ｔ２３→接地と流れる電流はほとんどなくなり、ＢＬ２は電源電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より小さくなり、センスアンプＳＡ２は、「０」を出力する。
【００２２】
次に書き込み動作について説明する。Ｒ２３は初期状態として、低抵抗状態にあるとする。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−６Ｖを限度に、１０μＡ程度の定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３に５Ｖ以上の電圧が印加され、１０μＡの電流が流れる。このとき、Ｒ２３は高抵抗状態に不可逆的に変移する。この動作によって、Ｃ２３に情報が書き込まれたことになる。
【００２３】
（第１の実施形態）
次に、本実施形態の一例として、メモリ装置の試作工程について説明する。
【００２４】
図３乃至６は本実施形態に係るメモリ素子の作成工程を説明するための模式図である。
【００２５】
符号１は基板、２はコンタクト、３はメモリ素子電極、４は接地線、５はゲート電極、６はゲート絶縁膜、７はドレイン電極、８はソース電極、９は有機半導体層、１０は保護膜、１１はメモリ素子、１２は保護膜である。
【００２６】
まず、図３に示すように、エポキシ樹脂からなる基板１の両面（表裏面）に銅箔をエッチング加工したメモリ素子電極３および接地線４およびゲート電極５を形成し、スルーホールを銅めっきにて埋め込んだコンタクト２を形成した、基板部分を用意する。ここで、ゲート電極５は、ワード線に接続される。基板１の一方の面にメモリ素子電極３と接地線４が、他方の面にゲート電極５が設けられている。
【００２７】
次に、図４に示すように、ゲート絶縁膜６として、スパッタリング法により酸化アルミニウム薄膜を形成する。ゲート絶縁膜は、金属のマスクを通して、ゲート電極５を覆うように選択的に形成される。さらに、ドレイン電極７とソース電極８として、真空蒸着法により金薄膜を形成する。ゲート絶縁膜６と同様に、金属マスクにより選択的に形成される。このとき、ドレイン電極７はビット線に接続される。また、ソース電極８は、コンタクトホールと接続されることになる。
【００２８】
次に、図５に示すように、有機半導体層９として、ペンタセンを真空蒸着した。ゲート絶縁膜６と同様に、有機半導体層９は金属マスクにより、ソース電極８、ドレイン電極７にはさまれた領域と各電極の一部を含めて、即ち電極間を覆うように、選択的に形成される。次に、保護膜として１０として、ノボラック樹脂を塗布、硬化させた。
【００２９】
次に、図６に示すように、メモリ素子電極３と接地線４の空隙をまたぐように、具体的にはメモリ素子電極３と接地線の間とそれぞれの一部とに、有機物電気伝導体ＰＥＤＯＴ／ＰＳＳ（ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸）を塗布乾燥し、メモリ素子１１を形成した。
【００３０】
また、図示していないが、前記ビット線は、センスアンプの１端子に接続され、他方の端子の参照電圧と比較し、前記ビット線電位が参照電圧より高い場合は、「１」（高電位：電源電圧に近い電圧）を出力し、前記ビット線電位が参照電圧より低い場合は、「０」（低電位：接地電圧に近い電圧）を出力する。
【００３１】
このようにして試作したメモリ装置について、読み出し動作−３Ｖ、書き込み動作−６Ｖを前提に駆動させる場合について説明する。
【００３２】
まず、読み出し動作について説明する。参照電圧として（図１における「Ｒｅｆ．」）、−２Ｖ（電源電圧２Ｖの２／３に相当）をセンスアンプに印加する。次に、Ｃ２３のセルの情報を読み出す動作を行なう。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−３Ｖを限度に、５μＡの定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３が低抵抗状態のときは、電流がＢＬ２→Ｔ２３→接地と流れ、ＢＬ２の電位は、接地電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より大きくなり、センスアンプＳＡ２は、「１」を出力する。一方、Ｒ２３が高抵抗のときは、ＢＬ２→Ｔ２３→接地と流れる電流はほとんどなくなり、ＢＬ２は電源電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より小さくなり、センスアンプＳＡ２は、「０」を出力する。
【００３３】
次に書き込み動作について説明する。Ｒ２３は初期状態として、低抵抗状態にあるとする。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−６Ｖを限度に、１０μＡの定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３に５Ｖ以上の電圧が印加され、１０μＡの電流が流れる。このとき、Ｒ２３は高抵抗状態に不可逆的に変移する。この動作によって、Ｃ２３に情報が書き込まれたことになる。
【００３４】
本実施形態に係る不揮発メモリ装置はスイッチング素子として、ダイオードを用いることができる。また本実施形態に係る不揮発メモリ装置はスイッチング素子として、接合型トランジスタを用いることができる。
【００３５】
（第２の実施の形態）
本実施形態に係る不揮発メモリ装置はスイッチング素子として、ダイオードを用いることができる形態である。図７に本実施形態に係る構成の一例を示す。
【００３６】
本実施形態では第１の実施の形態と同様に、１つのセルがスイッチング素子とメモリ素子とを有している。第１の実施の形態においてセルはスイッチング素子としてトランジスタ素子を有しているのに対して、第２の実施の形態ではダイオード素子を有している。
【００３７】
図７に示すように本実施形態に係る不揮発メモリ装置はそのようなセルを行方向および列方向に複数有している（Ｃ１１乃至Ｃ４４）。ひとつのセルを例にあげれば、セルＣ１１はダイオードＤ１１とメモリ素子Ｍ１１とを有している。それぞれのメモリ素子は一方がそれぞれのセルのダイオードに接続されており、他方が共通して１つのワードラインＷＬに接続されている。ワードラインＷＬは複数ありそれぞれが複数のメモリ素子と列単位で接続されている。またダイオードの一端で、メモリ素子と接続していない側の一端は、共通して１つのラインＢＬに接続されている。ラインＢＬは複数あり、それぞれが複数のダイオードの一端と行単位に接続されている。
【００３８】
読み出し動作について説明する。例えばセルＣ２２を選択するとき、ＢＬ２に定電圧Ｖｃｃを印加し、抵抗Ｒ２を経て接地されたＢＬ２に電流が流れるようにする。この際、他のワードラインＷＬには、Ｖｃｃ以上の電圧を印加し、選択した以外のセルには電流が流れないようにする。このときのＢＬ２の電位を、参照電圧Ｒｅｆ．と比較することで、情報を読み出すことができる。
【００３９】
書き込み動作について説明する。例えばセルＣ２２を選択するとき、ＢＬ２に定電圧２Ｖｃｃを印加し、Ｒ２を経てＢＬ２に電流が流れるようにする。この際、他のワードラインＷＬには、２Ｖｃｃ以上の電圧を印加し、選択した以外のセルには電流が流れないようにする。このようにすると、選択されたＣ２２の記憶素子Ｄ２２には大きな電圧が印加され、インピーダンスが変化することになる。
【００４０】
【発明の効果】
本発明によれば、ガラスや樹脂基板上に形成可能で、所望のセルを選択できる機構を持つ、不揮発メモリ装置を構築することができる。
【図面の簡単な説明】
【図１】回路構成を示す回路図である。
【図２】メモリ素子の電気特性を示すグラフである。
【図３】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図４】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図５】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図６】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図７】第２の実施の形態の回路構成を示す回路図である。
【符号の説明】
１ 基板
２ コンタクト
３ メモリ素子電極
４ 接地線
５ ゲート電極
６ ゲート絶縁膜
７ ドレイン電極
８ ソース電極
９ 有機半導体層
１０ 保護膜
１１ メモリ素子
１２ 保護膜
Claims (12)
- マトリックス配線とスイッチング素子と、記憶素子を有する不揮発メモリ装置であって、
前記記憶素子はインピーダンスが変化する記憶素子であり、前記スイッチング素子及び前記記憶素子とも有機物半導体あるいは有機物電気伝導体の少なくとも何れか一方を有することを特徴とする不揮発メモリ装置。 - 前記記憶素子が有する前記有機物電気伝導体のインピーダンスが、読み出し動作電圧より大きな書き込み電圧を印加されることにより変化することを特徴とする請求項１に記載の不揮発メモリ装置。
- 前記記憶素子が有する前記有機物電気伝導体のインピーダンスが、読み出し動作電流より大きな書き込み電圧を印加されることにより不可逆的に増大することを特徴とする請求項１に記載の不揮発メモリ装置。
- 前記スイッチング素子はトランジスタであることを特徴とする請求項１に記載の不揮発メモリ装置。
- 前記スイッチング素子はダイオードであることを特徴とする請求項１に記載の不揮発メモリ装置。
- 前記トランジスタの１端子がビット線の１つに接続され、前記トランジスタの別の１端子がワード線の１つに接続され、前記トランジスタのさらに別の１端子が前記記憶素子を介して接地線の１つに接続されることを特徴とする請求項４に記載の不揮発メモリ装置。
- 前記記憶素子が、基板面内方向に離れた２つの電極をつなぐ構造を持つことを特徴とする請求項１に記載の不揮発メモリ装置。
- 樹脂またはガラスからなる基板上に前記マトリックス配線と前記スイッチング素子と、前記記憶素子が形成されることを特徴とする請求項１に記載の不揮発メモリ装置。
- 請求項１に記載の前記不揮発メモリ装置有するＩＣカードまたはＩＣタグ。
- 請求項１に記載の前記不揮発メモリ装置有するＩＣタグ。
- 請求項９に記載のＩＣカードまたはＩＣタグのいずれかを有する電子写真方式の画像形成装置用のカートリッジ。
- 請求項９に記載のＩＣカードまたはＩＣタグのいずれかを有するインクジェットプリンタ用のカートリッジ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201732A JP2004128471A (ja) | 2002-08-07 | 2003-07-25 | 不揮発メモリ装置 |
| AU2003253428A AU2003253428A1 (en) | 2002-08-07 | 2003-08-06 | Nonvolatile memory device |
| PCT/JP2003/010017 WO2004015778A1 (en) | 2002-08-07 | 2003-08-06 | Nonvolatile memory device |
| TW092121497A TW200402873A (en) | 2002-08-07 | 2003-08-06 | Nonvolatile memory device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002229907 | 2002-08-07 | ||
| JP2003201732A JP2004128471A (ja) | 2002-08-07 | 2003-07-25 | 不揮発メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004128471A true JP2004128471A (ja) | 2004-04-22 |
Family
ID=31719842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201732A Withdrawn JP2004128471A (ja) | 2002-08-07 | 2003-07-25 | 不揮発メモリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2004128471A (ja) |
| AU (1) | AU2003253428A1 (ja) |
| TW (1) | TW200402873A (ja) |
| WO (1) | WO2004015778A1 (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005121908A1 (en) * | 2004-06-14 | 2005-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Copy machine with copy control function, scanner and facsimile, and piece of paper and film each installed with semiconductor device |
| JP2006033809A (ja) * | 2004-06-14 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 複写制御機能付き複写機、スキャナ及びファクシミリ、並びに半導体装置内蔵紙及び半導体装置内蔵フィルム |
| JP2006148080A (ja) * | 2004-10-18 | 2006-06-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
| JP2006154789A (ja) * | 2004-10-29 | 2006-06-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びそれを用いた電子機器 |
| JP2006179882A (ja) * | 2004-11-26 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2006186346A (ja) * | 2004-12-03 | 2006-07-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2006085633A1 (en) * | 2005-02-10 | 2006-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device |
| JP2006310799A (ja) * | 2005-03-28 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | メモリ装置およびその作製方法 |
| JP2007013126A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2007073950A (ja) * | 2005-08-12 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| WO2007046144A1 (ja) * | 2005-10-19 | 2007-04-26 | Fujitsu Limited | 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置 |
| WO2007055299A1 (en) * | 2005-11-09 | 2007-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2007173812A (ja) * | 2005-12-21 | 2007-07-05 | Palo Alto Research Center Inc | 薄膜トランジスタバックプレーン回路およびその製造方法 |
| JP2007318104A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 記憶装置および半導体装置 |
| US8030643B2 (en) | 2005-03-28 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and manufacturing method the same |
| JP2011211215A (ja) * | 2004-10-29 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8188461B2 (en) | 2005-05-31 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Organic memory device |
| JP2012165014A (ja) * | 2005-08-12 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8295104B2 (en) | 2004-11-26 | 2012-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101234598B1 (ko) * | 2011-02-28 | 2013-02-19 | 한국전자통신연구원 | 유기물 박막트랜지스터를 이용한 롬셀의 읽기/쓰기 장치 및 방법 |
| US8507902B2 (en) | 2004-12-03 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101361690B1 (ko) * | 2011-07-26 | 2014-02-12 | 광주과학기술원 | 스위칭 장치 및 이를 이용하는 가변 저항 메모리 장치 |
| US8835907B2 (en) | 2005-01-21 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| US9734901B2 (en) | 2004-10-29 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device with semiconductor memory cell |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7608855B2 (en) | 2004-04-02 | 2009-10-27 | Spansion Llc | Polymer dielectrics for memory element array interconnect |
| DE102004025676B4 (de) * | 2004-05-26 | 2008-09-04 | Qimonda Ag | Integrierter Halbleiterspeicher mit organischem Auswahltransistor |
| DE102004025675B4 (de) * | 2004-05-26 | 2008-02-14 | Qimonda Ag | Integrierter Halbleiterspeicher mit organischem Auswahltransistor |
| US8698262B2 (en) * | 2004-09-14 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and manufacturing method of the same |
| US7935958B2 (en) | 2004-10-22 | 2011-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN101044624A (zh) | 2004-10-22 | 2007-09-26 | 株式会社半导体能源研究所 | 半导体器件 |
| US7926726B2 (en) | 2005-03-28 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Survey method and survey system |
| US7358590B2 (en) | 2005-03-31 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US7700984B2 (en) | 2005-05-20 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device including memory cell |
| US7688272B2 (en) | 2005-05-30 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7868320B2 (en) | 2005-05-31 | 2011-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7660145B2 (en) | 2005-07-01 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Storage device and semiconductor device |
| EP1850378A3 (en) | 2006-04-28 | 2013-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semicondutor device |
| US7719001B2 (en) | 2006-06-28 | 2010-05-18 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device with metal oxides and an organic compound |
| KR101406770B1 (ko) | 2006-10-04 | 2014-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 이의 제작 방법 |
| US7782651B2 (en) | 2006-10-24 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including storage device and method for driving the same |
| KR101416876B1 (ko) | 2006-11-17 | 2014-07-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조방법 |
| US7988057B2 (en) | 2006-11-28 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| US7994607B2 (en) | 2007-02-02 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8283724B2 (en) | 2007-02-26 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device, and method for manufacturing the same |
| JP5525694B2 (ja) | 2007-03-14 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3170101B2 (ja) * | 1993-04-15 | 2001-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3559580B2 (ja) * | 1993-12-17 | 2004-09-02 | 財団法人国際科学振興財団 | 半導体装置 |
| US6385407B1 (en) * | 1998-12-28 | 2002-05-07 | Hitachi Maxell, Ltd. | Accommodating enclosure and management system |
| CN1181546C (zh) * | 2000-03-28 | 2004-12-22 | 皇家菲利浦电子有限公司 | 带可编程存储器单元的集成电路 |
-
2003
- 2003-07-25 JP JP2003201732A patent/JP2004128471A/ja not_active Withdrawn
- 2003-08-06 WO PCT/JP2003/010017 patent/WO2004015778A1/en not_active Ceased
- 2003-08-06 TW TW092121497A patent/TW200402873A/zh unknown
- 2003-08-06 AU AU2003253428A patent/AU2003253428A1/en not_active Abandoned
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005121908A1 (en) * | 2004-06-14 | 2005-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Copy machine with copy control function, scanner and facsimile, and piece of paper and film each installed with semiconductor device |
| JP2006033809A (ja) * | 2004-06-14 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 複写制御機能付き複写機、スキャナ及びファクシミリ、並びに半導体装置内蔵紙及び半導体装置内蔵フィルム |
| JP2006148080A (ja) * | 2004-10-18 | 2006-06-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
| US9734901B2 (en) | 2004-10-29 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device with semiconductor memory cell |
| JP2011211215A (ja) * | 2004-10-29 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2006154789A (ja) * | 2004-10-29 | 2006-06-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びそれを用いた電子機器 |
| JP2006179882A (ja) * | 2004-11-26 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US8295104B2 (en) | 2004-11-26 | 2012-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2006186346A (ja) * | 2004-12-03 | 2006-07-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8507902B2 (en) | 2004-12-03 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8835907B2 (en) | 2005-01-21 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| US8604547B2 (en) | 2005-02-10 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device |
| WO2006085633A1 (en) * | 2005-02-10 | 2006-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device |
| US8030643B2 (en) | 2005-03-28 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and manufacturing method the same |
| US8804404B2 (en) | 2005-03-28 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and manufacturing method the same |
| US9129866B2 (en) | 2005-03-28 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and manufacturing method the same |
| US9786669B2 (en) | 2005-03-28 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and manufacturing method the same |
| US8526216B2 (en) | 2005-03-28 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and manufacturing method the same |
| US8238152B2 (en) | 2005-03-28 | 2012-08-07 | Semiconductor Energy Laboratory Co. Ltd. | Memory device and manufacturing method the same |
| JP2006310799A (ja) * | 2005-03-28 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | メモリ装置およびその作製方法 |
| JP2007013126A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US8188461B2 (en) | 2005-05-31 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Organic memory device |
| US8536067B2 (en) | 2005-08-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2012165014A (ja) * | 2005-08-12 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2007073950A (ja) * | 2005-08-12 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101369864B1 (ko) * | 2005-08-12 | 2014-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그 제조방법 |
| JP5157448B2 (ja) * | 2005-10-19 | 2013-03-06 | 富士通株式会社 | 抵抗記憶素子及び不揮発性半導体記憶装置 |
| US7859886B2 (en) | 2005-10-19 | 2010-12-28 | Fujitsu Limited | Resistance memory element and method of manufacturing the same, and semiconductor memory device |
| WO2007046144A1 (ja) * | 2005-10-19 | 2007-04-26 | Fujitsu Limited | 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置 |
| WO2007055299A1 (en) * | 2005-11-09 | 2007-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8088654B2 (en) | 2005-11-09 | 2012-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7713800B2 (en) | 2005-11-09 | 2010-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2007173812A (ja) * | 2005-12-21 | 2007-07-05 | Palo Alto Research Center Inc | 薄膜トランジスタバックプレーン回路およびその製造方法 |
| JP2007318104A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 記憶装置および半導体装置 |
| KR101234598B1 (ko) * | 2011-02-28 | 2013-02-19 | 한국전자통신연구원 | 유기물 박막트랜지스터를 이용한 롬셀의 읽기/쓰기 장치 및 방법 |
| KR101361690B1 (ko) * | 2011-07-26 | 2014-02-12 | 광주과학기술원 | 스위칭 장치 및 이를 이용하는 가변 저항 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004015778A1 (en) | 2004-02-19 |
| TW200402873A (en) | 2004-02-16 |
| AU2003253428A1 (en) | 2004-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004128471A (ja) | 不揮発メモリ装置 | |
| US7359230B2 (en) | Nonvolatile memory device | |
| US6828685B2 (en) | Memory device having a semiconducting polymer film | |
| US6781868B2 (en) | Molecular memory device | |
| US7995402B2 (en) | Method for erasing a semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell | |
| US7145824B2 (en) | Temperature compensation of thin film diode voltage threshold in memory sensing circuit | |
| KR100900080B1 (ko) | 자기 조립형 폴리머 막을 구비한 메모리 디바이스 및 그제조 방법 | |
| US6144579A (en) | Ferroelectric memory device | |
| JP4514016B2 (ja) | 複合分子材料を使用したフローティングゲートメモリデバイス | |
| KR100483593B1 (ko) | 비휘발성 메모리 소자와 그 행렬 디스플레이 패널 | |
| KR20020021613A (ko) | 데이터 저장 장치 | |
| Singh et al. | Enhancing FeFET Structures for Non‐Volatile On‐Chip Memories: Design and Comparative Analysis | |
| US7355879B2 (en) | Semiconductor integrated circuit, operating method thereof, and IC card including the circuit | |
| US5329485A (en) | Memory device | |
| KR100655028B1 (ko) | 비휘발성 반도체 기억장치 | |
| US20050093045A1 (en) | Nonvolatile memory and erasing method | |
| US20060118780A1 (en) | Organo-resistive memory unit | |
| US5875089A (en) | Input protection circuit device | |
| US8144495B2 (en) | Method for programming an electronic circuit and electronic circuit | |
| GB2367424A (en) | Non volatile ferroelectric memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |