JP2006148080A - 半導体装置およびその駆動方法 - Google Patents

半導体装置およびその駆動方法 Download PDF

Info

Publication number
JP2006148080A
JP2006148080A JP2005302175A JP2005302175A JP2006148080A JP 2006148080 A JP2006148080 A JP 2006148080A JP 2005302175 A JP2005302175 A JP 2005302175A JP 2005302175 A JP2005302175 A JP 2005302175A JP 2006148080 A JP2006148080 A JP 2006148080A
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor device
organic compound
memory element
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005302175A
Other languages
English (en)
Other versions
JP5019737B2 (ja
JP2006148080A5 (ja
Inventor
Ryoji Nomura
亮二 野村
Hiroko Abe
寛子 安部
Yuji Iwaki
裕司 岩城
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005302175A priority Critical patent/JP5019737B2/ja
Publication of JP2006148080A publication Critical patent/JP2006148080A/ja
Publication of JP2006148080A5 publication Critical patent/JP2006148080A5/ja
Application granted granted Critical
Publication of JP5019737B2 publication Critical patent/JP5019737B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/611—Charge transfer complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Security & Cryptography (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】 製造時以外にデータの書き込みが可能であり、書き換えによる偽造を防止可能な半導体装置を提供することを目的とする。さらに、本発明は、単純な構造のメモリから構成される安価な半導体装置およびその駆動方法の提供を課題とする。
【解決手段】複数のメモリセルを含むメモリセルアレイを有する有機メモリと、有機メモリを制御する制御回路と、アンテナとを有し、メモリセルアレイは、第１の方向に延在するビット線と、第１の方向と垂直な第２の方向に延在するワード線とを複数有し、複数のメモリセルの各々は、ビット線とワード線の間に設けられた有機化合物層を設け、光学的作用または電気的作用を有機化合物層に加えることによってデータを書き込むことを特徴とする。
【選択図】 図１

Description

本発明は半導体装置およびその駆動方法に関する。
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、電磁界または電波を利用して、非接触でデータを送受信する半導体装置の開発が進められている。そのような半導体装置として、特に、無線チップ（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、ＲＦＩＤタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）ともよばれる）等が企業内、市場等で導入され始めている。
現在実用化されている半導体装置の多くは、半導体基板を用いた回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを有し、当該ＩＣチップはメモリや制御回路等から構成されている。
また、ＩＣチップに設けられたメモリの構成によって、情報の書き込みや読み取り等の手段は様々な方式に分類される。例えば、メモリ回路にマスクＲＯＭを用いた場合、チップ製造時以外ではデータの書き込みを行うことができない。この場合、チップ製造時以外にデータを書き込むことができず使い勝手が良くないため、チップ製造時以外にデータの書き込みを行うことが可能なＩＤチップが求められている。
一方、メモリ回路にＥＥＰＲＯＭ等を用いた場合、ユーザーが自由に内容を書き換えられる反面、ユーザー以外の者が、情報を書き換えることが可能となり偽造を行うことができる。（例えば、非特許文献１）従って、現在セキュリティー上の対策が十分に行われておらず、書き換え等による偽造を防止することが可能な対策が求められている。
また、メモリとして、より小さい電力でより多くのデータを記憶可能な素子が求められており、盛んに研究開発が行われている。
ｈｔｔｐ：／／ｊａｐａｎ．ｃｎｅｔ．ｃｏｍ／ｎｅｗｓ／ｓｅｃ／ｓｔｏｒｙ／０，２００００５０４８０，２００７０１２２，００．ｈｔｍ
本発明では、チップ製造時以外にデータの書き込みが可能であり、書き換えによる偽造を防止可能な半導体装置を提供することを目的とする。さらに、本発明は、形成が容易な記憶素子を有する安価な半導体装置およびその駆動方法の提供を課題とする。
上記課題を解決するために、本発明では以下の手段を講ずる。
本発明の半導体装置は、第１の方向に伸びた複数のビット線と第１の方向と異なる第２の方向に伸びた複数のワード線と、ビット線とワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、メモリセルに設けられた記憶素子とを有し、記憶素子は、ビット線を構成する導電層と、有機化合物層と、ワード線を構成する導電層との積層構造であることを特徴としている。
また、本発明の半導体装置の他の構成は、第１の方向に伸びた複数のビット線と第１の方向と異なる第２の方向に伸びた複数のワード線と、ビット線とワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、メモリセルに設けられた記憶素子と、アンテナとして機能する導電層とを有し、記憶素子は、ビット線を構成する導電層と、有機化合物層と、ワード線を構成する導電層との積層構造であることを特徴としている。
また、本発明の半導体装置の他の構成は、上記構成において、アンテナとして機能する導電層は、ビット線を構成する導電層またはワード線を構成する導電層と同一の層に設けられていることを特徴としている。
また、本発明の半導体装置の他の構成は、上記構成において、ビット線を構成する導電層とワード線を構成する導電層の一方または両方は透光性を有することを特徴としている。
また、本発明の半導体装置の他の構成は、第１の方向に伸びた複数のビット線と第１の方向と異なる第２の方向に伸びた複数のワード線と、ビット線とワード線とに囲まれたメモリセルを複数有するメモリセルアレイとを有し、メモリセルは、トランジスタと、トランジスタに電気的に接続された記憶素子とを有し、記憶素子は、トランジスタのソース領域またはドレイン領域と電気的に接続された第１の導電層と有機化合物層と第２の導電層との積層構造であることを特徴としている。
また、本発明の半導体装置の他の構成は、第１の方向に伸びた複数のビット線と第１の方向と異なる第２の方向に伸びた複数のワード線と、ビット線とワード線とに囲まれたメモリセルを複数有するメモリセルアレイと、アンテナとして機能する導電層とを有し、メモリセルは、トランジスタと、トランジスタに電気的に接続された記憶素子とを有し、記憶素子は、トランジスタのソース領域またはドレイン領域と電気的に接続された第１の導電層と有機化合物層と第２の導電層との積層構造であることを特徴としている。
また、本発明の半導体装置の他の構成は、上記構成において、アンテナとして機能する導電層は、第１の導電層または第２の導電層と同一の層に設けられていることを特徴としている。
また、本発明の半導体装置の他の構成は、上記構成において、第１の導電層と前記第２の導電層の一方または両方は透光性を有することを特徴としている。
また、本発明の半導体装置の他の構成は、上記構成において、記憶素子への書き込みにより第１の導電層と第２の導電層との距離が変化することを特徴としている。
また、本発明の半導体装置の他の構成は、上記構成において、有機化合物層が電子輸送材料またはホール輸送材料であることを特徴としている。
また、本発明の半導体装置の他の構成は、上記構成において、有機化合物層の導電率が１０−１５Ｓ／ｃｍ以上１０−３Ｓ／ｃｍ以下であることを特徴としている。
また、本発明の半導体装置の他の構成は、上記構成において、有機化合物層の膜厚が５〜６０ｎｍであることを特徴としている。
また、本発明の半導体装置の駆動方法は、第１の方向に伸びた複数のビット線と第１の方向と異なる第２の方向に伸びた複数のワード線と、ビット線とワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、メモリセルに設けられた記憶素子とを有し、記憶素子は、ビット線とワード線との間に設けられた有機化合物層を有し、ビット線とワード線の間に電圧を印加することにより、記憶素子の電気抵抗を変化させてデータの書き込みを行い、ビット線とワード線の間に電圧を印加することにより、記憶素子の電気抵抗を読み取ることによってデータの読み出しを行うことを特徴としている。
また、本発明の半導体装置の他の駆動方法は、第１の方向に伸びた複数のビット線と第１の方向と異なる第２の方向に伸びた複数のワード線と、ビット線とワード線とに囲まれたメモリセルを複数有するメモリセルアレイとを有し、メモリセルは、トランジスタと、トランジスタに電気的に接続された記憶素子とを有し、記憶素子は、一対の導電層の間に設けられた有機化合物層を有し、一対の導電層間に電圧を印加することにより、記憶素子の電気抵抗を変化させてデータの書き込みを行い、ビット線とワード線の間に電圧を印加することにより、記憶素子の電気抵抗を読み取ることによってデータの読み出しを行うことを特徴としている。
本発明を用いることによって、チップ製造時以外にデータの書き込み（追記）が可能であり、書き換えによる偽造を防止可能な半導体装置を得ることができる。また、成膜が容易な有機化合物を材料として用いたメモリまたは当該メモリを含んだ半導体装置を提供することで、安価な半導体装置及びその駆動方法を提供することができる。
また、メモリへデータを書き込む際に、小さい電力で書き込みが可能な記憶素子を具備した半導体装置を提供することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
本実施の形態で示す半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェイス回路１５、メモリ１６、データバス１７、アンテナ１８（アンテナコイル）を有する（図１（Ａ））。電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０内の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダ／ライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、メモリ１６を制御する機能を有する。アンテナ１８は、電磁界或いは電波の送受信を行う機能を有する。リーダ／ライタ１９は、半導体装置２０との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置２０は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
なお、図１（Ａ）において、メモリ１６は、有機化合物を含む層（以下、有機化合物層とも記す）が一対の導電層間に設けられた構造（以下、「有機メモリ素子」とも記す）を有していることを特徴とする。メモリ１６は、有機メモリ素子からなるメモリだけでなく、他のメモリを含んでいてもよい。他のメモリとしては、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数のメモリが挙げられる。
有機メモリ素子を含むメモリ（以下、有機メモリとも記す）は、有機化合物の材料を利用したものであり、当該有機化合物層に光または電気的作用を加えることにより有機メモリ素子の電気抵抗の変化を生じさせるものである。
次に、有機メモリの構成について説明する（図１（Ｂ））。有機メモリは、有機メモリ素子が含まれるメモリセル２１がマトリクス状に設けられたメモリセルアレイ２２、デコーダ２３、２４、セレクタ２５、読み出し／書き込み回路２６を有する。
メモリセル２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続される第２の導電層と、有機化合物層とを有する。有機化合物層は、第１の導電層と第２の導電層の間に設けられる。
次に、メモリセルアレイ２２を実際に作製したときの上面構造と断面構造について説明する（図２（Ａ）、（Ｂ））。なお、メモリセルアレイ２２は、絶縁表面を有する基板３０上に、第１の方向に延在する第１の導電層２７と、第１の方向と垂直な第２の方向に延在する第２の導電層２８と、有機化合物層２９とを有する。メモリセル２１は、第１の導電層２７と第２の導電層２８との交差部に設けられている。第１の導電層２７と第２の導電層２８は、互いに交差するようにストライプ状に設けられている。隣接する有機化合物層２９の間には、絶縁層３３が設けられる。また、第２の導電層２８に接するように、保護層として機能する絶縁層３４が設けられる。
基板３０は、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いる。可撓性基板とは、フレキシブルな折り曲げることができる基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。第１の導電層２７と第２の導電層２８は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の公知の導電性材料を用いて形成する。
光により有機メモリにデータの書き込みを行う場合、第１の導電層２７と第２の導電層２８のうち、一方又は両方が透光性を有している。透光性を有する導電層は、インジウム錫酸化物（ＩＴＯ）等の透明な導電性材料を用いて形成するか、又は、透明な導電性材料でなくても、光を透過する厚さで形成する。
有機化合物層２９は、導電性を有する（好ましくは、導電率が１０−１５Ｓ／ｃｍ以上１０−３Ｓ／ｃｍ以下）有機化合物材料を用いることができ、例えば、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物等の正孔輸送性の高い物質を用いることができる。
また、他にも有機化合物材料として、４−ジシアノメチレン−２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴＢ）、ペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）等のアントラセン誘導体、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）等のカルバゾール誘導体、ビス［２−（２−ヒドロキシフェニル）ピリジナト］亜鉛（略称：Ｚｎｐｐ２）、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：ＺｎＢＯＸ）などの金属錯体等を用いることができる。また、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等を用いることができる。
また、他にも有機化合物材料として、４−ジシアノメチレン−２−メチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン、ペリフランテン、２，５−ジシアノ−１，４−ビス（１０−メトキシ−１，１，７，７−テトラメチルジュロリジル−９−エニル）ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）等のアントラセン誘導体、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）等のカルバゾール誘導体、ビス［２−（２−ヒドロキシフェニル）ピリジナト］亜鉛（略称：Ｚｎｐｐ２）、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：ＺｎＢＯＸ）などの金属錯体等を用いることができる。また、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等を用いることができる。
また、有機化合物層の材料として、他にも光または電気的作用を加えることによって有機メモリ素子の電気抵抗が変化する材料を用いることができる。例えば、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いることができる。ここで共役高分子としては、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシレート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類、Ｆｅ−アレン錯体ＰＦ６塩等を用いることができる。
また、上記構成とは異なる構成として、第１の導電層２７と有機化合物層２９の間、もしくは第２の導電層２８と有機化合物層２９の間に、整流性を有する素子を設けてもよい（図２（Ｄ）参照）。整流性を有する素子とは、代表的には、ショットキーダイオード、ＰＮ接合を有するダイオード、ＰＩＮ接合を有するダイオード、あるいはゲート電極とドレイン電極を接続したトランジスタである。もちろん、他の構成のダイオードでも構わない。ここでは、第１の導電層と有機化合物層の間に、半導体層４４、４５を含むＰＮ接合ダイオードを設けた場合を示す。半導体層４４、４５のうち、一方はＮ型半導体であり、他方はＰ型半導体である。このように、整流作用を有する素子を設けることにより、メモリセルの選択性を向上し、読み出しや書き込み動作のマージンを向上させることができる。
また、図１５に示すように、一対の導電層間に設けられた有機化合物層からなるメモリ２８２を集積回路２８１上に設けることができる。つまり基板２８０上に集積回路２８１を形成し、その上にメモリ２８２を形成してもよい。
上記の通り、本実施の形態で示す有機メモリ素子は、一対の導電層間に有機化合物層を設ける単純な構成を有するため、作製工程が単純であり、安価な半導体装置の提供を可能とする。また、本実施の形態で示す有機メモリは、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置を提供することができる。また、書き込みによって有機メモリ素子の電気抵抗は不可逆的に変化することから、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。そうすると、偽造を防止し、セキュリティーが確保された半導体装置を提供することができる。
次に、有機メモリにデータの書き込みを行う際の動作について説明する。データの書き込みは、光学的作用又は電気的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する（図１（Ｂ）参照）。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
メモリセル２１にデータ「１」を書き込む場合、まず、デコーダ２３、２４およびセレクタ２５によってメモリセル２１を選択する。具体的には、デコーダ２４によって、メモリセル２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、デコーダ２３とセレクタ２５によって、メモリセル２１に接続されるビット線Ｂ３を読み出し／書き込み回路２６に接続する。そして、読み出し／書き込み回路２６からビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、当該メモリセル２１を構成する第１の導電層と第２の導電層の間には電圧Ｖｗ＝Ｖ１−Ｖ２を印加する。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層２９を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるいは（３〜５Ｖ、−１２〜−２Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。なお、この場合に、有機化合物層を挟んで設けられた一対の導電層間の距離が変化する場合がある。
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第１の導電層と第２の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
一方、メモリセル２１にデータ「０」を書き込む場合は、メモリセル２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ２３、２４およびセレクタ２５によってメモリセル２１を選択するが、読み出し／書き込み回路２６からビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とし、メモリセル２１を構成する第１の導電層と第２の導電層の間に、メモリセル２１の電気特性を変化させない程度の電圧（例えば−５〜５Ｖ）を印加すればよい。
次に、光学的作用によりデータの書き込みを行う場合について説明する。光学的作用によりデータの書き込みを行う場合、透光性を有する導電層側（ここでは第２の導電層２８とする）から、有機化合物層２９にレーザ光を照射することにより行う。ここでは、所望の部分の有機メモリ素子に含まれる有機化合物層２９に選択的にレーザ光を照射して有機化合物層２９を破壊する。破壊された有機化合物層は絶縁化するため、破壊された有機化合物層を含む有機メモリ素子と他の有機メモリ素子とを比較すると電気抵抗が大きくなる。このように、レーザ光の照射により、有機化合物層２９を挟んで設けられた２つの導電層間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を含む有機メモリ素子を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の有機メモリ素子に含まれる有機化合物層に選択的にレーザ光を照射して破壊することによって電気抵抗を大きくする。
また、有機化合物層２９として、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いた場合、レーザ光を照射すると、レーザ光が照射された有機化合物層を含む有機メモリ素子だけが導電性が増加する。一方、レーザ光が未照射の有機化合物層を含む有機メモリ素子は導電性を有しない。そのため、所望の部分の有機化合物層に選択的にレーザ光を照射することにより、レーザ光が照射された有機化合物層を含む有機メモリ素子の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を含む有機メモリ素子を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の有機メモリ素子に含まれる有機化合物層に選択的にレーザ光を照射して導電性を増加させる。
レーザ光を照射する場合、有機メモリ素子の電気抵抗の変化は、メモリセル２１の大きさによるが、μｍ程度の径に絞ったレーザ光の照射により実現する。例えば、径が１μｍのレーザビームが１０ｍ／ｓｅｃの線速度で通過するとき、１つのメモリセル２１が含む有機メモリ素子にレーザ光が照射される時間は１００ｎｓｅｃとなる。１００ｎｓｅｃという短い時間内で相を変化させるためには、レーザパワーは１０ｍＷ、パワー密度は１０ｋＷ／ｍｍ２とするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行うことが好ましい。
ここで、レーザ照射装置の一例に関して、図１２を用いて簡単に説明する。レーザ照射装置１００１は、レーザ光を照射する際の各種制御を実行するコンピュータ１００２（以下、ＰＣ１００２と示す。）と、レーザ光を出力するレーザ発振器１００３と、レーザ発振器１００３の電源１００４と、レーザ光を減衰させるための光学系１００５（ＮＤフィルタ）と、レーザ光の強度を変調するための音響光学変調器１００６（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃ Ｍｏｄｕｌａｔｏｒ ； ＡＯＭ）と、レーザ光の断面を縮小するためのレンズおよび光路を変更するためのミラー等で構成される光学系１００７、Ｘ軸ステージ及びＹ軸ステージを有する移動機構１００９と、ＰＣ１００２から出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部１０１０から出力されるアナログ電圧に応じて音響光学変調器１００６を制御するドライバ１０１１と、移動機構１００９を駆動するための駆動信号を出力するドライバ１０１２と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構１０１３を備えている（図１２）。
レーザ発振器１００３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、ＸｅＦ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第２高調波〜第５高調波を適用するのが好ましい。
次に、レーザ照射装置を用いた照射方法について述べる。有機化合物層２９が設けられた基板３０が移動機構１００９に装着されると、ＰＣ１００２はＣＣＤカメラ等によって、レーザ光を照射する有機化合物層２９の位置を検出する。次いで、ＰＣ１００２は、検出した位置データに基づいて、移動機構１００９を移動させるための移動データを生成する。
この後、ＰＣ１００２が、ドライバ１０１１を介して音響光学変調器１００６の出力光量を制御することにより、レーザ発振器１００３から出力されたレーザ光は、光学系１００５によって減衰された後、音響光学変調器１００６によって所定の光量になるように光量が制御される。一方、音響光学変調器１００６から出力されたレーザ光は、光学系１００７で光路及びビームスポット形状を変化させ、レンズで集光した後、基板３０上の有機化合物層に選択的に該レーザ光を照射する。
このとき、ＰＣ１００２が生成した移動データに従い、移動機構１００９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、基板３０上に設けられた有機化合物層に選択的にレーザ光を照射することができる。なお、ここでは移動機構１００９を移動させてレーザ光の照射を行う例を示しているが、光学系１００７を調整することによってレーザ光をＸ方向およびＹ方向に移動させてもよい。
上記の通り、レーザ光の照射によりデータの書き込みを行う本発明の構成は、半導体装置を簡単に大量に作製することができる。従って、安価な半導体装置を提供することができる。
続いて、有機メモリからデータの読み出しを行う際の動作について説明する（図１（Ｂ）、図９参照）。データの読み出しは、メモリセルを構成する第１の導電層と第２の導電層の間の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の導電層と第２の導電層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図９（Ａ）に示す抵抗素子４６と差動増幅器４７を用いた回路２６を考えることができる。抵抗素子４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子４６の代わりにトランジスタ４８を用いても良いし、差動増幅器４７の代わりにクロックトインバータ４９を用いることも可能である（図９（Ｂ））。クロックトインバータ４９には、読み出しを行うときにＨｉ、行わないときにＬｏとなる、信号又は反転信号が入力される。勿論、回路構成は図９に限定されない。
メモリセル２１からデータの読み出しを行う場合、まず、デコーダ２３、２４およびセレクタ２５によってメモリセル２１を選択する。具体的には、デコーダ２４によって、メモリセル２１に接続されるワード線Ｗｙに所定の電圧Ｖｙを印加する。また、デコーダ２３とセレクタ２５によって、メモリセル２１に接続されるビット線Ｂｘを読み出し／書き込み回路２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｙとＶ０が抵抗素子４６（抵抗値Ｒｒ）とメモリセル２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）＊Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）＊Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図９（Ａ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図９（Ｂ）では、クロックトインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
例えば、差動増幅器４７をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
上記の方法によると、有機メモリ素子の電気抵抗の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
（実施の形態２）
上述の通り、本発明の半導体装置は、メモリを有しており、以下に、上記実施の形態と異なる半導体装置に関して図面を参照して説明する。
メモリ２１６は、メモリセル２２１がマトリクス状に設けられたメモリセルアレイ２２２、デコーダ２２３、２２４、セレクタ２２５、読み出し／書き込み回路２２６を有する（図１０）。なお、ここで示すメモリ２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよい。
メモリセル２２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続する第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続する第２の導電層と、トランジスタ２４０と、記憶素子２４１（以下、有機メモリ素子２４１とも記す）とを有する。記憶素子２４１は、一対の導電層の間に、有機化合物層が挟まれた構造を有する。トランジスタ２４０のゲート電極はワード線Ｗｙと接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線Ｂｘと接続され、残る一方は記憶素子２４１が有する２端子の一方と接続される。記憶素子２４１の残る１端子は共通電極（電位Ｖｃｏｍ）と接続される。
次に、上記構成を有するメモリ２１６の断面構造について説明する（図１１参照）。
ここでは、メモリセルアレイ２２２に含まれるトランジスタ２４０及び有機メモリ素子２４１と、セレクタ２２５が含むＣＭＯＳ回路２４８の断面構造を示している。トランジスタ２４０およびＣＭＯＳ回路２４８は、基板２３０上に設けられており、当該トランジスタ２４０と電気的に接続するように有機メモリ素子２４１が形成されている。
有機メモリ素子２４１は、第１の導電層２４３と、有機化合物層２４４と、第２の導電層２４５の積層体で形成されており、隣接する有機メモリ素子２４１との間には、絶縁層２４９が設けられている。絶縁層２４９は、複数の有機メモリ素子２４１を分離するための隔壁として形成されている。また、トランジスタ２４０のソースまたはドレイン領域と有機メモリ素子２４１に含まれる第１の導電層２４３とが電気的に接続されている。
また、第１の導電層２４３と第２の導電層２４５は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）等の導電性材料を用いて形成される。
光学的作用によりデータの書き込みを行う場合、第１の導電層２４３と第２の導電層２４５の一方又は両方は、インジウム錫酸化物（ＩＴＯ）等の透光性がある材料により形成するか、又は光を透過する厚さで形成する。電気的作用によりデータの書き込みを行う場合、第１の導電層２４３と第２の導電層２４５に用いる材料に特に制約はない。
有機化合物層２４４としては、上記の実施の形態１において説明した通りであり、上述したいずれかの材料の単層または積層した構造を用いることができる。
有機化合物層２４４として、有機化合物材料を用いた場合には、データの書き込みはレーザ光等の光学的作用や電気的作用を加えることによって行う。また、光酸発生剤をドープした共役高分子材料を用いた場合、データの書き込みは光学的作用により行う。データの読み出しは、有機化合物層２４４の材料には依存せず、いずれの場合であっても、電気的作用により行う。
次に、メモリ２１６にデータの書き込みを行うときの動作について説明する（図１０、１１）。
まず、電気的作用によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
ここでは、ｎ行ｍ列目のメモリセル２２１にデータを書き込む場合について説明する。メモリセル２２１にデータ「１」を書き込む場合、まず、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２２１を選択する。具体的には、デコーダ２２４によって、メモリセル２２１に接続されるワード線Ｗｎに所定の電圧Ｖ２２を印加する。また、デコーダ２２３とセレクタ２２５によって、メモリセル２２１に接続されるビット線Ｂｍを読み出し／書き込み回路２２６に接続する。そして、読み出し／書き込み回路２２６からビット線Ｂｍへ書き込み電圧Ｖ２１を出力する。
こうして、メモリセル２２１を構成するトランジスタ２４０をオン状態とし、記憶素子２４１に、共通電極及びビット線Ｂｍとを電気的に接続し、おおむねＶｗ＝Ｖｃｏｍ−Ｖ２１の電圧を印加する。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層２４４を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。なお、この場合に、有機化合物層を挟んで設けられた一対の導電層間の距離が変化する場合がある。
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
一方、メモリセル２２１にデータ「０」を書き込む場合は、メモリセル２２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２２１を選択するが、読み出し／書き込み回路２２６からビット線Ｂｍへの出力電位をＶｃｏｍと同程度とするか、ビット線Ｂｍを浮遊状態とする。その結果、記憶素子２４１には、小さい電圧（例えば−５〜５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。
続いて、光学的作用によりデータの書き込みを行う場合について説明する。この場合、レーザ照射装置２３２により、透光性を有する導電層側（ここでは第２の導電層２４５とする）から、有機メモリ素子２４１に含まれる有機化合物層２４４に対して、レーザ光を照射することにより行う。
有機化合物層２４４として、有機化合物材料を用いた場合、レーザ光の照射により、有機化合物層２４４が酸化又は炭化して絶縁化する。そうすると、レーザ光が照射された有機メモリ素子２４１の抵抗値は増加し、レーザ光が照射されない有機メモリ素子２４１の抵抗値は変化しない。また、光酸発生剤をドープした共役高分子材料を用いた場合、レーザ光の照射により、有機化合物層２４４に導電性が与えられる。つまり、レーザ光が照射された有機メモリ素子２４１には導電性が与えられ、レーザ光が照射されない有機メモリ素子２４１には導電性が与えられない。
次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子２４１の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図１０（Ｂ）に示す抵抗素子２４６と差動増幅器２４７を用いた回路２２６を考えることができる。抵抗素子２４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジスタ２５０を用いても良いし、差動増幅器２４７の代わりにクロックトインバータ２５１を用いることも可能である（図１０（Ｃ））。勿論、回路構成は図１０に限定されない。
ｎ行ｍ列目メモリセル２２１からデータの読み出しを行う場合、まず、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２２１を選択する。具体的には、デコーダ２２４によって、メモリセル２２１に接続されるワード線Ｗｎに所定の電圧Ｖ２４を印加し、トランジスタ２４０をオン状態にする。また、デコーダ２２３とセレクタ２２５によって、メモリセル２２１に接続されるビット線Ｂｍを読み出し／書き込み回路２２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０が抵抗素子２４６（抵抗値Ｒｒ）と記憶素子２４１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）＊Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）＊Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図１０（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図１０（Ｃ）では、クロックトインバータ２５１の変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ２４０のオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
上記の方法によると、記憶素子２４１の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態３）
本発明の半導体装置２０が含む有機メモリに対するデータの書き込みは、光又は電気的作用により行う。光によりデータの書き込みを行う場合、可撓性基板３１上に半導体装置２０を複数形成し、続いて、レーザ光照射手段３２により、レーザ光を照射すれば、データの書き込みを連続的に簡単に行うことができる。また、このような作製プロセスを採用すれば、半導体装置２０を大量に簡単に作成することができる（図３（Ａ））。従って、安価な半導体装置２０を提供することができる。
また、有機メモリ素子に含まれる有機化合物層は、融点以上に加熱昇温して意図的に溶解させたり破壊させたりすることも可能である。つまり、データの書き込みは、加熱温度を使い分ければ、加熱処理により行うこともできる。従って、加熱温度の使い分けを利用した作製プロセスを用いてもよい。例えば、半導体装置を複数形成した可撓性基板３１をロール５１にする（図３（Ｂ））。そして、加熱手段５２により、加熱処理の際の加熱温度を使い分けることにより、データの書き込みを行ってもよい。加熱手段５２は、制御手段５３により制御する。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態４）
本発明の半導体装置の利用形態の一例として、上記有機メモリ素子を具備し、非接触でのデータの読み出しと書き込みが可能であることを特徴としている。データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。データの伝送に用いるアンテナ１８は２通りの設け方があり、１つは有機メモリ素子等を含む複数の素子が設けられた基板３６上にアンテナ１８を設ける場合（図４（Ａ）、（Ｃ））、もう１つは有機メモリ素子等を含む複数の素子が設けられた基板３６上に端子部３７を設けて、当該端子部３７に接続するようにアンテナ１８を設ける場合（図４（Ｂ）、（Ｄ））である。ここでは、基板３６上に設けられた複数の素子を素子群３５と呼ぶ。
前者の構成（図４（Ａ）、（Ｃ））の場合、基板３６上に、素子群３５と、アンテナ１８として機能する導電層とを設ける。図示する構成では、第２の導電層２８と同じレイヤーに、アンテナ１８として機能する導電層を設けている。しかしながら、本発明は上記構成に制約されず第１の導電層２７と同じレイヤーにアンテナ１８を設けてもよいし、素子群３５を覆うように絶縁膜を設けて、当該絶縁膜上にアンテナ１８を設けてもよい。
後者の構成（図４（Ｂ）、（Ｄ））の場合、基板３６上に、素子群３５と、端子部３７を設ける。図示する構成では、第２の導電層２８と同じレイヤーに設けた導電層を端子部３７として用いている。そして、端子部３７に接続するように、アンテナ１８が設けられた基板３８を貼り合わせている。基板３６と基板３８の間には、導電性粒子３９と樹脂４０が設けられている。
素子群３５は、大きな面積の基板上に複数形成し、その後、分断することで完成させれば、安価なものを提供することができる。このときに用いる基板としては、ガラス基板、フレキシブル基板等が挙げられる。
素子群３５に含まれる複数のトランジスタや有機メモリ素子等は、複数の層に渡って設けられていてもよい。つまり、多層に形成していてもよい。複数の層に渡る素子群３５を形成する際には、層間絶縁膜を用いるが、当該層間絶縁膜の材料として、エポキシ樹脂やアクリル樹脂等の樹脂材料、透過性を有するポリイミド樹脂等の樹脂材料、シロキサン樹脂等のシロキサン材料を有する化合物材料、水溶性ホモポリマーと水溶性共重合体を含む材料、無機材料を用いるとよい。シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
層間絶縁膜の材料として、層間で発生する寄生容量の減少を目的として、低誘電率材料を用いるとよい。寄生容量が減少すれば、高速の動作を実現し、また、低消費電力化を実現する。
素子群３５が含む複数のトランジスタは、非晶質半導体、微結晶半導体、マイクロクリスタル半導体、多結晶半導体、有機半導体等のいずれの半導体を活性層として用いてもよいが、良好な特性のトランジスタを得るために、金属元素を触媒として結晶化した活性層、レーザ照射法により結晶化した活性層を用いるとよい。また、プラズマＣＶＤ法により、ＳｉＨ４／Ｆ２ガス、ＳｉＨ４／Ｈ２ガス（Ａｒガス）を用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを活性層として用いるとよい。
また、素子群３５が含む複数のトランジスタは、２００度から６００度の温度（好適には３５０度から５００度）で結晶化した結晶質半導体層（低温ポリシリコン層）や、６００度以上の温度で結晶化した結晶質半導体層（高温ポリシリコン層）を用いることができる。なお、基板上に高温ポリシリコン層を作成する場合は、ガラス基板では熱に脆弱な場合があるので、石英基板を使用するとよい。
素子群３５が含むトランジスタの活性層（特にチャネル領域）には、１×１０１９ａｔｏｍｓ／ｃｍ３〜１×１０２２ａｔｏｍｓ／ｃｍ３の濃度、好適には１×１０１９ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で、水素又はハロゲン元素を添加するとよい。そうすると、欠陥が少なく、クラックが生じにくい活性層を得ることができる。
また、素子群３５が含むトランジスタを包むように、又は素子群３５自身を包むように、アルカリ金属等の汚染物質をブロックするバリア膜を設けるとよい。そうすると、汚染されることがなく、信頼性が向上した素子群３５を提供することができる。なおバリア膜としては、窒化珪素膜、窒化酸化珪素膜又は酸化窒化珪素膜等が挙げられる。
また、素子群３５が含むトランジスタの活性層の厚さは、２０ｎｍ〜２００ｎｍ、好ましくは４０ｎｍ〜１７０ｎｍ、さらに好ましくは４５ｎｍ〜５５ｎｍ、１４５ｎｍ〜１５５ｎｍ、さらに好ましくは５０ｎｍ、１５０ｎｍとするとよい。そうすると、折り曲げても、クラックが生じにくい素子群３５を提供することができる。
また、素子群３５が含むトランジスタの活性層を構成する結晶は、キャリアの流れる方向（チャネル長方向）と平行に延びる結晶粒界を有するように形成するとよい。このような活性層は、連続発振レーザや、１０ＭＨｚ以上、好ましくは６０〜１００ＭＨｚで動作するパルスレーザで形成するとよい。
また、素子群３５が含むトランジスタのＳ値（サブスレッシュホールド値）は０．３５Ｖ／ｄｅｃ以下（好ましくは０．０９〜０．２５Ｖ／ｄｅｃ）、移動度１０ｃｍ２／Ｖｓ以上の特性を有するとよい。このような特性は、活性層を、連続発振レーザや、１０ＭＨｚ以上で動作するパルスレーザで形成すれば、実現する。
また、素子群３５は、リングオシレータレベルで１ＭＨｚ以上、好適には１０ＭＨｚ以上（３〜５Ｖにて）の特性を有する。または、ゲートあたりの周波数特性を１００ｋＨｚ以上、好適には１ＭＨｚ以上（３〜５Ｖにて）を有する。
アンテナ１８は、金、銀、銅などのナノ粒子を含む導電性ペーストにより、液滴吐出法を用いて形成するとよい。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率を向上することができるといった、様々な利点を有する。
上記に示す構成により、平面の面積が１ｃｍ×１ｃｍと極めて小さなＲＦＩＤタグ作製することが可能である。
また、本実施の形態で示す半導体装置において、素子群３５にはＩＣチップで形成される集積回路を搭載してもよい。ＩＣチップで形成される集積回路を搭載することにより、記憶素子の書込み電圧を１４Ｖ以上に設定することが可能である。また、記憶素子の書込み回路及び読み出し回路等の面積を縮小することが可能であるため、これらすべての回路を搭載したＲＦＩＤタグのサイズ（平面の面積）を１ｃｍ×１ｃｍよりも小さくすることが可能である。
また、素子群３５が設けられた基板４２をそのまま使用してもよいが、付加価値をつけるために、基板４２上の素子群３５を剥離し（図５（Ａ））、当該素子群３５をフレキシブル基板４３に貼り合わせてもよい（図５（Ｂ））。
基板４２からの素子群３５の剥離は、（１）耐熱性の高い基板４２と素子群３５の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子群３５を剥離する方法、（２）耐熱性の高い基板４２と素子群３５の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子群３５を剥離する方法、（３）素子群３５が形成された耐熱性の高い基板４２を機械的に削除又は溶液やＣＦ３等のガスによるエッチングで除去することで、当該素子群３５を切り離す方法等を用いればよい。
また、上記方法以外にも、基板４２と素子群３５の間に剥離層として機能する金属膜（例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ））、金属酸化膜（例えば、タングステン酸化物（ＷＯｘ）、モリブデン酸化物（ＭｏＯｘ）、チタン酸化物（ＴｉＯｘ）、タンタル酸化物（ＴａＯｘ）、コバルト酸化物（ＣｏＯｘ））または金属膜と金属酸化膜との積層構造（例えば、ＷとＷＯｘ、ＭｏとＭｏＯｘ、ＴｉとＴｉＯｘ、ＴａとＴａＯｘ、ＣｏとＣｏＯｘ）を設け、基板４２と素子群３５とを物理的手段を用いて剥離することも可能である。例えば、上記図１１において、基板２３０上にこれらの剥離層を介してトランジスタ２４０、ＣＭＯＳ回路２４８、有機メモリ素子２４１等の素子群を設けた後に、基板２３０から素子群を剥離する。なお、剥離する前に、トランジスタ２４０、ＣＭＯＳ回路２４８および有機メモリ素子２４１を避けた部分に選択的にレーザ光を照射して剥離層を露出させることによって、物理的に剥離することが容易となる。また、他にも選択的に開口部を形成して剥離層を露出させた後に、フッ化ハロゲン（例えば、ＣｌＦ３）等のエッチング剤によって剥離層の一部を除去した後に、基板４２から素子群を物理的に剥離することもできる。
また、剥離した素子群３５のフレキシブル基板４３への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤等の接着材を用いればよい。
上記のように、素子群３５をフレキシブル基板４３に貼り合わせると、厚さが薄く、軽く、落下しても割れにくい半導体装置を提供することができる。また、フレキシブル基板４３は可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発明の半導体装置２０の一形態である無線タグを密着して貼り合わせることができる（図５（Ｃ）、（Ｄ））。さらに、基板４２を再利用すれば、安価な半導体装置の提供を実現する。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態５）
本実施例は、剥離プロセスを用いて、フレキシブルな半導体装置を構成する場合について説明する（図６（Ａ））。半導体装置は、フレキシブルな保護層２３０１と、アンテナ２３０４を含むフレキシブルな保護層２３０３と、剥離プロセスにより形成する素子群２３０２とを有する。保護層２３０３上に形成されたアンテナ２３０４は、素子群２３０２に電気的に接続する。図示する構成では、アンテナ２３０４は保護層２３０３上にのみ形成されているが、本発明はこの構成に制約されず、アンテナ２３０４を保護層２３０１上にも形成してもよい。なお、素子群２３０２と、保護層２３０１、２３０３との間には、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群２３０２が汚染されることなく、信頼性を向上させた半導体装置を提供することができる。
アンテナ２３０４は、銀、銅、またはそれらでメッキされた金属であることが望ましい。素子群２３０２とアンテナ２３０４とは、異方性導電膜を用いてＵＶ処理又は超音波処理を行うことで接続するが、本発明はこの方法に制約されず、様々な方法を用いることができる。
保護層２３０１、２３０３に挟まれた素子群２３０２の厚さは、５μｍ以下、好ましくは０．１μｍ〜３μｍの厚さを有するように形成するとよい（図６（Ｂ））。また、保護層２３０１、２３０３を重ねたときの厚さをｄとしたとき、保護層２３０１、２３０３の厚さは、好ましくは（ｄ／２）±３０μｍ、さらに好ましくは（ｄ／２）±１０μｍとする。また、保護層２３０１、２３０３の厚さは１０μｍ〜２００μｍであることが望ましい。さらに、素子群２３０２の面積は５ｍｍ角（２５ｍｍ２）以下であり、望ましくは０．３ｍｍ角〜４ｍｍ角（０．０９ｍｍ２〜１６ｍｍ２）の面積を有するとよい。
保護層２３０１、２３０３は、有機樹脂材料で形成されているため、折り曲げに対して強い特性を有する。また、剥離プロセスにより形成した素子群２３０２自体も、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、素子群２３０２と、保護層２３０１、２３０３とは空隙がないように、密着させることができるため、完成した半導体装置自体も折り曲げに対して強い特性を有する。このような保護層２３０１、２３０３で囲われた素子群２３０２は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。
剥離プロセスにより形成する素子群を、曲面を有する基板に貼る場合について説明する（図６（Ｃ））。図面では、剥離プロセスにより形成する素子群から選択された１つのトランジスタを図示する。このトランジスタは、電流が流れる方向に直線状である。つまり、ドレイン電極２３０５〜ゲート電極２３０７〜ソース電極２３０６の位置は直線状である。そして、電流が流れる方向と、基板が弧を描く方向は垂直に配置される。このような配置にすれば、基板が折り曲げられて、弧を描いても、応力の影響が少なく、素子群が含むトランジスタの特性の変動を抑制することができる。
また、応力を起因とした、トランジスタなどのアクティブ素子の破壊を防止するために、アクティブ素子の活性領域（シリコンアイランド部分）の面積は、基板全体の面積に対して、１％〜５０％（好ましくは１〜３０％）にすることが望ましい。ＴＦＴなどのアクティブ素子の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料及び配線材料が主として設けられる。トランジスタ等の活性領域以外の面積は、基板全体の面積の６０％以上であることが望ましい。このようにすると、曲げやすく、しかしながら高い集積度を有する半導体装置を提供することができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態６）
本発明の半導体装置に有機メモリを一体化する場合、以下のような特徴を有することが好ましい。
読み出し時間は、無線チップ等の非接触でデータのやりとりが可能な半導体装置内の論理回路の動作周波数（典型的には１０ｋＨｚ〜１ＭＨｚ）で動作させるために、１ｎｓｅｃ〜１００μｓｅｃであることが好ましい。本発明では、読み出し動作は有機化合物の特性を変化させる必要がないため、読み出し時間として１００μｓｅｃ以下を実現することができる。
書き込み時間は勿論短い方がよいが、書き込み動作は頻繁に行われることは少なく、用途によっては、１００ｎｓｅｃ〜１０ｍｓｅｃ／ｂｉｔが許容される範囲である。例えば、２５６ｂｉｔの書き込みを行う場合、１０ｍｓｅｃ／１ｂｉｔとすると２．５６秒の時間を要する。本発明では、書き込み動作は有機化合物の特性を変化させる必要があり、読みだし動作より時間を要するが、書き込み時間として１０ｍｓｅｃ以下を実現することができる。書き込み電圧を高くすることや、書き込みを並列化することで、書き込み時間を低減することが可能である。
メモリの記憶容量は６４ｂｉｔ〜６４Ｍｂｉｔ程度であることが好ましい。無線チップ等の半導体装置の使用形態として、半導体装置内にはＵＩＤ（Ｕｎｉｑｕｅ Ｉｄｅｎｔｉｆｉｅｒ；固有識別子）や他のわずかな情報のみを格納し、主データは他のファイルサーバを用いる場合、６４ｂｉｔ〜８ｋｂｉｔ程度を有すればよい。半導体装置内部に履歴情報などのデータを格納する場合には、メモリの記憶容量は多い方がよく、８ｋｂｉｔ〜６４Ｍｂｉｔ程度を有することが好ましい。
また、無線チップ等の半導体装置の通信距離は、半導体装置の消費電力と密接に関わり、一般的に消費電力が小さい方が大きい通信距離を実現することができる。特に、読み出し動作では１ｍＷ以下とすることが好ましい。書き込み動作では、用途によって通信距離が短くても構わない場合があり、読みだし動作よりは大きな消費電力でも許容され、例えば５ｍＷ以下とすることが好ましい。本発明において、読み出し時の有機メモリの消費電力は、勿論、記憶容量や動作周波数に依存するが、１０μＷ〜１ｍＷを実現することが出来る。書き込み動作は、読み出し動作よりも高い電圧を必要とすることから消費電力も増加する。これも記憶容量や動作周波数に依存するが、５０μＷ〜５ｍＷを実現することが出来る。
メモリセル面積は、小さいことが好ましく、１００ｎｍ角〜３０μｍ角を実現することができる。メモリセルにトランジスタを有さないパッシブ型では配線幅でメモリセル面積が決まり、最小加工寸法程度の小型のメモリセルサイズを実現できる。また、メモリセルにトランジスタ１個を有するアクティブ型では、トランジスタを配置する面積が増大するものの、容量素子を有するＤＲＡＭや複数のトランジスタを用いるＳＲＡＭと比して小型のメモリセル面積を実現できる。メモリセル面積３０μｍ角以下を実現することで、１ｋｂｉｔメモリであればメモリセルアレイ面積を１ｍｍ角以下とすることが可能となる。また、メモリセル面積１００ｎｍ角程度を実現することで、６４Ｍｂｉｔメモリであればメモリセルアレイ面積を１ｍｍ角以下とすることが可能となる。その結果、チップ面積を小さく抑えることが可能となる。
なお、これらの有機メモリの特徴は、記憶素子の特性に依存する。記憶素子の特性として、電気的な書き込みを行う場合に必要な電圧は、読み出しにおいて書き込みが行われない範囲で低い電圧で書き込めることが好ましく、５〜１５Ｖ、より好ましくは５〜１０Ｖとするとよい。また、書き込み時に記憶素子に流れる電流値は、１ｎＡ〜３０μＡ程度とすることが好ましい。このような値とすることで、消費電力を低く抑え、また、昇圧回路を小型にしてチップ面積を小さくすることが可能となる。記憶素子に電圧を印加して特性を変化させるのに要する時間は、有機メモリの書き込み時間に対応して、１００ｎｓｅｃ〜１０ｍｓｅｃとすることが好ましい。記憶素子面積は、１００ｎｍ角〜１０μｍ角とすることが好ましい。このような値とすることで、小型のメモリセルを実現してチップ面積を小さくすることが可能となる。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態７）
本発明の半導体装置の用途は広範にわたるが、例えば、本発明の半導体装置２０の一形態である無線タグは、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図７（Ａ））。証書類とは、運転免許証、住民票等を指す（図７（Ｂ））。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図７（Ｃ））。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図７（Ｄ））。書籍類とは、書物、本等を指す（図７（Ｅ））。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図７（Ｆ））。身の回り品とは、鞄、眼鏡等を指す（図７（Ｇ））。乗物類とは、自転車等の車両、船舶等を指す（図７（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等に無線タグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に無線タグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に無線タグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。無線タグの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
このように、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部９４を含む携帯端末の側面にリーダ／ライタ９５を設けて、品物９７の側面に本発明の半導体装置の一形態である無線タグ９６を設ける場合が挙げられる（図８（Ａ））。この場合、リーダ／ライタ９５に無線タグ９６をかざすと、表示部９４に品物９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダ／ライタ９５を設ける場合が挙げられる（図８（Ｂ））。この場合、品物９７の検品を簡単に行うことができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
なお、本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
本実施例では、基板上に有機メモリ素子を作製し、当該有機メモリ素子に電気的作用によりデータの書き込みを行った結果について説明する。
有機メモリ素子は、基板上に、第１の導電層、第１の有機化合物層、第２の有機化合物層、第２の導電層の順に積層した素子であり、第１の導電層は酸化珪素とインジウム錫酸化物の化合物、第１の有機化合物層は４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（ＴＰＤと略称されることがある）、第２の有機化合物層は、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（α−ＮＰＤと略称されることがある）、第２の導電層はアルミニウム、により形成した。また、第１の有機化合物層は１０ｎｍ、第２の有機化合物層は５０ｎｍの膜厚で形成した。また、素子のサイズは２ｍｍ×２ｍｍであった。
まず、電気的作用によりデータの書き込みを行う前と、電気的作用によりデータを書き込んだ後の、有機メモリ素子の電流電圧特性の測定結果について、図１３を用いて説明する。
図１３は、横軸が電圧値、縦軸が電流値であり、プロット２６１は電気的作用によりデータを書き込む時の有機メモリ素子の電流電圧特性、プロット２６２は電気的作用によりデータを書き込んだ後の有機メモリ素子の電流電圧特性を示す。なお、電気的作用は、電圧を０Ｖより徐々に上げていくことで行った。プロット２６１に示したように、電圧を上げるにつれて徐々に電流値が大きくなるが、約２０Ｖで急激に電流値が大きくなることがわかる。つまり、２０Ｖでこの素子は書き込みができることを示している。従って、プロット２６１の２０Ｖ以下のカーブは、書き込みが行われていないメモリセルの電流電圧特性であり、一方、プロット２６２は書き込みが行われたメモリセルの電流電圧特性を示している。
また、図１３から、データの書き込み前と、データの書き込み後とで、有機メモリ素子の電流電圧特性には大きな変化がみられる。例えば、印加電圧１Ｖでは、データ書き込み前の電流値は４．８×１０−５ｍＡであるのに対し、データ書き込み後の電流値は１．１×１０２ｍＡであり、データの書き込み前と、データの書き込み後では、電流値に７桁の変化が生じている。
このように、データの書き込み前と、データの書き込み後では、有機メモリ素子の抵抗値に変化が生じており、この有機メモリ素子の抵抗値の変化を、電圧値又は電流値により読み取れば、記憶回路として機能させることができる。
なお、上記のような有機メモリ素子を記憶回路として用いる場合、データの読み出し動作の度に、有機メモリ素子には所定の電圧値（短絡しない程度の電圧値）が印加され、その抵抗値の読み取りが行われる。従って、上記の有機メモリ素子の電流電圧特性には、読み出し動作を繰り返し行っても、つまり、所定の電圧値を繰り返し印加しても、変化しないような特性が必要となる。
そこで、データの読み出し動作を行った後の有機メモリ素子の電流電圧特性の測定結果について、図１４を用いて説明する。
なお、この実験では、データの読み出し動作を１回行う度に、有機メモリ素子の電流電圧特性を測定した。データの読み出し動作は合計５回行ったので、有機メモリ素子の電流電圧特性の測定は計５回行った。また、この電流電圧特性の測定は、電気的作用によりデータの書き込みが行われて抵抗値が変化した有機メモリ素子と、抵抗値が変化していない有機メモリ素子の、２つの有機メモリ素子に対して行った。
図１４は、横軸が電圧値、縦軸が電流値、プロット２７１は電気的作用によりデータの書き込みが行われて抵抗値が変化した有機メモリ素子の電流電圧特性、プロット２７２は書き込みを行う前の有機メモリ素子の電流電圧特性を示す。
プロット２７１から分かるように、書き込みを行う前の有機メモリ素子の電流電圧特性は、電圧値が１Ｖ以上のときに特に良好な再現性を示す。同様に、プロット２７２から分かるように、書き込みを行って抵抗値が変化した有機メモリ素子の電流電圧特性は、電圧値が１Ｖ以上のときに特に良好な再現性を示す。
上記の結果から、データの読み出し動作を複数回繰り返し行っても、その電流電圧特性は変化しないことが分かる。従って、上記の有機メモリ素子を記憶回路として用いることができる。
本実施例では、上記実施の形態で示す半導体装置について、図１６を用いて説明する。図１６（Ａ）は、半導体装置６００１を光学顕微鏡（反射型）で観察した写真であり、図１６（Ｂ）は図１６（Ａ）の模式図を示す。
図１６（Ｂ）に示すように、半導体装置６００１の、メモリセルがマトリクス状に設けられたメモリセルアレイ６００２、カラムデコーダの一部６００３、及びローデコーダの一部６００４、セレクタ６００７、６００８、読み出し／書き込み回路６００５が観察される。また、図１６（Ｂ）に示す破線６００９は、有機メモリ素子の第２の導電層を示している。
図１６で示す半導体装置において、メモリセルの水平面における大きさが５μｍ×５μｍ、書き込み時間を１００ｍｓとしたときの半導体装置の書込み特性を図１７に示す。なお、ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。有機メモリ素子の構造は、第１の導電層をチタンを用いて形成し、有機化合物層をα−ＮＰＤを用いて形成し、第２の導電層をアルミニウムを用いて形成した。この有機メモリ素子にパルス電圧を１００ｍｓ印加してデータの書き込みを行った。なお、ここでのメモリ素子は、薄膜トランジスタ及び記憶素子を含む。
図１７においては、横軸はパルス電圧を示し、縦軸はその電圧以下で書込みが成功した確率（書込み成功率）を示す。書き込み電圧を５Ｖとした時点で書込みが開始し、６４個のメモリセルのうち６個（９．３８％）のメモリ素子において書き込みができた。ここでは６４個のメモリセルを使用しているが、６４個に限定されず、例えば１つのメモリセルだけでも、メモリとして機能しうる。また、書き込み電圧を６Ｖとしたときには半導体装置の６４個のメモリに対し３３個（５２％）のメモリセルで書き込みができ、書き込み電圧を９Ｖとしたときには半導体装置の６４個のメモリセルに対し４５個（７０％）のメモリセルで書き込みがき、書き込み電圧を１１Ｖとしたときには半導体装置の６４個のメモリセルに対して６０個（９３％）でメモリセルの書き込みができ、書き込み電圧を１４Ｖ以上としたときには半導体装置の１００％のメモリセルの書き込みに成功した。
なお、このときの書き込み時間は、１０〜１００ｍｓでも書き込みが可能であった。また、メモリセルの構造によっては、更に１０ｍｓ以下の短時間でも書込みが可能である。
以上の結果から、本実施例で示したメモリセルは書き込み電圧５〜１４Ｖで書き込みが可能である。
本実施例では、基板上に有機メモリ素子を作製し、その有機メモリ素子に電気的にデータの書き込みを行ったときの電流電圧特性について図１８を用いて説明する。なお、ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。また、図１８（Ａ）、（Ｂ）においては、横軸は有機メモリ素子に印加する電圧を示し、縦軸は有機メモリ素子に流れる電流値を示す。
ここでは、ガラス基板上に、スパッタリング法により第１の導電層を形成し、第１の導電層上に蒸着法により有機化合物層を形成し、有機化合物層上に蒸着法により第２の導電層を形成して有機メモリ素子を形成した。ここで形成した有機メモリ素子の水平面における大きさは、２０μｍ×２０μｍであった。
図１８（Ａ）に、第１の導電層をチタンを用いて形成し、有機化合物層をα−ＮＰＤを用いて形成し、第２の導電層をアルミニウムを用いて形成した有機メモリ素子の電流電圧特性を示す。なお、第１の導電層の厚さは１００ｎｍであり、有機化合物層の厚さは１０ｎｍであり、第２の導電層の厚さは２００ｎｍであった。
図１８（Ｂ）に、第１の導電層を、酸化珪素を含むＩＴＯを用いて形成し、有機化合物層を膜α−ＮＰＤを用いて形成し、第２の導電層をアルミニウムを用いて形成した有機メモリ素子の電流電圧特性を示す。なお、第１の導電層の厚さは１１０ｎｍであり、有機化合物層の厚さは１０ｎｍであり、第２の導電層の厚さは２００ｎｍであった。
図１８（Ａ）において、プロット６０１１はデータを書き込む前の有機メモリ素子の電流電圧特性を示し、プロット６０１２はデータを書き込んだ直後の有機メモリ素子の電流電圧特性を示し、プロット６０１３は電気的にデータを書き込んだ有機メモリ素子に電圧を印加したときの電流電圧特性を示す。このときの書き込み電圧は８．２９Ｖであり、そのときの書き込み電流は０．１６ｍＡであった。
図１８（Ｂ）において、プロット６０１５は電気的にデータを書き込む前の有機メモリ素子の電流電圧特性を示し、プロット６０１６はデータを書き込んだ直後の有機メモリ素子の電流電圧特性を示し、プロット６０１７は電気的にデータを書き込んだ有機メモリ素子に電圧を印加したときの電流電圧特性を示す。このときの書き込み電圧は４．６Ｖであり、そのときの書き込み電流は０．２４ｍＡであった。このように、本発明で開示する有機メモリ素子は、低電圧で書き込みが可能であり、且つ書き込み時の電流値も小さい。従って、有機メモリ素子に書き込むための消費電力を抑制することが可能である。
図１８（Ａ）及び図１８（Ｂ）を比較すると、図１８（Ａ）に示されるように第１の導電層がチタン層で形成される有機メモリ素子は、ある電圧、この場合８．２９Ｖまではほとんど電流が流れない。しかし、８．２９Ｖより大きな電圧では、急激に有機メモリ素子の電流値が変化しデータの書き込みが行われるため、書き込み及び読み込みが行いやすいことがわかる。
これに対し、酸化珪素を含むＩＴＯにより形成した第１の導電層を有する有機メモリ素子は、４．５Ｖ付近から徐々に電流が流れている。即ち、書込み前でも電流が流れている。また、書込み後のＩ−Ｖ曲線は直線的になっておらず、更にはチタンで第１の導電層を形成した有機メモリ素子の書込み後と比較して抵抗値が大きい。即ち、酸化珪素を含むＩＴＯにより形成した第１の導電層を有する有機メモリ素子は、書き込み前後の抵抗値の差が小さくメモリ特性が悪いといえる。
以上のことから、メモリ特性に優れた素子を提供するためには、第１の導電層を金属層、代表的にはチタン層とすることが好ましい。
本実施例では、有機メモリ素子の書き込み後の断面観測をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ−Ｅｌｅｃｔｒｏｎ−Ｍｉｃｒｏｓｃｏｐｅ）にて行った結果に関して図面を参照して説明する。ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。
まず、ガラス基板上に、スパッタリング法により厚さ１１０ｎｍの第１の導電層を形成し、第１の導電層上に蒸着法により厚さ３５ｎｍの有機化合物層を形成し、有機化合物層上に蒸着法により厚さ２７０ｎｍの第２の導電層を形成して有機メモリ素子を形成した。ここでは、第１の導電層を酸化珪素を含むＩＴＯで形成し、有機化合物層をＴＰＤで形成し、第２の導電層をアルミニウムで形成した。なお、有機メモリ素子の水平面における大きさは２ｍｍ×２ｍｍであった。
次に、当該有機メモリ素子に書き込み電圧を印加してデータを書き込んだ有機メモリ素子の断面をＴＥＭにて観測した。なお、ＴＥＭ用のサンプルの作製は、ＦＩＢ（Ｆｏｃｕｓ−Ｉｏｎ−Ｂｅａｍ）による加工をして、幅を約０．１μｍに仕上げた。ＦＩＢは、３０ｋＶでＧａイオン源を用いた。
有機メモリ素子のデータ書き込み後における断面観測箇所の光学顕微鏡像を図１９（Ａ）に示し、図１９（Ａ）に対応する箇所の断面ＴＥＭ像をそれぞれの図１９（Ｂ）、図２０（Ａ）、（Ｂ）に示す。また、データ書き込み後における断面観測箇所の光学顕微鏡像を図２１に示し、図２１に対応する箇所の断面ＴＥＭ像をそれぞれの図２２（Ａ）、（Ｂ）に示す。また、比較として書込み前の有機メモリ素子の断面ＴＥＭ像を図２３に示す。図２３に示す有機化合物層の膜厚は３４ｎｍであった。また、図１９（Ｂ）の倍率は、３００００倍であり、図２０（Ａ）、（Ｂ）の倍率は、１０００００倍であり、図２２（Ａ）、（Ｂ）、図２３の倍率は、２０００００倍である。
図２３に示すように、書き込み前の有機化合物層の膜厚は均一であり、ここでは３４ｎｍである。図１９（Ｂ）は、図１９（Ａ）のＰｏｉｎｔ（ｉ）における断面のＴＥＭの透過像を観察したものである。図１９（Ａ）に示したように有機メモリ素子をショートさせた後、有機メモリ素子の一部において突起物が多数みられる。その突起物部分を観測したものが、図１９（Ｂ）である。図１９（Ｂ）の右側にいくほど図１９（Ａ）にある突起物の中央付近にあたる。即ち、ショート後の有機メモリ素子における突起物は、有機メモリ素子の有機化合物層の厚さが変化したことが原因と判断できる。
また、図１９（Ｂ）より倍率を高くして有機メモリ素子を観察したものを図２０（Ａ）、（Ｂ）に示す。なお、図２０（Ａ）及び（Ｂ）は異なる部分を観察した。図２０（Ａ）の左端部における有機化合物層の膜厚は９０ｎｍであり、図２０（Ｂ）の左端部における有機化合物層の膜厚は１５ｎｍである。このように、データを書き込んだ有機メモリ素子の有機化合物層において、厚さが部分的に異なっており、電極間の距離が変化していることがわかる。
図２０（Ａ）に示してあるようにデータ書き込み後の有機メモリ素子における図１９（Ａ）の突起物は、有機メモリ素子に電圧を印加したときに有機メモリ素子の有機化合物層に膜厚の変化が生じたためと判断できる。図２０（Ａ）のように突起物部分から離れるほど有機化合物層の膜厚が薄くなっているため、その突起物間にあたる部分（図２１のＰｏｉｎｔ（ｉｉ）参照）を観測したものが図２２である。
図２２（Ａ）、（Ｂ）に示したように書き込み電圧印加後に有機メモリ素子材料がショートするのは、有機化合物層が流動して第１の導電層と第２の導電層が接触したことによるとわかる。厳密に言えば、図２２の断面ＴＥＭ像からは、第１の導電層と第２の導電層の境界において有機化合物層の膜厚が少なくても５ｎｍ以下になっていると判断できる。
本実施例では、図２７に示すような基板上に有機メモリ素子を作製した試料１〜試料６において、有機メモリ素子に電気的にデータの書き込みを行ったときの電流電圧特性の測定結果を図２４〜２６に示す。なお、ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。
図２４〜２６は、それぞれ、横軸が電圧、縦軸が電流密度値、丸印のプロットはデータを書き込む前の有機メモリ素子の電流電圧特性の測定結果、四角印のプロットはデータを書き込んだ後の、有機メモリ素子の電流電圧特性の測定結果を示す。また、試料１〜試料６の水平面における大きさは、２ｍｍ×２ｍｍである。
試料１としては、第１の導電層、第１の有機化合物層、第２の導電層の順に積層した素子である。ここでは、図２７（Ａ）に示すように、第１の導電層を酸化珪素を含むＩＴＯで形成し、第１の有機化合物層をＴＰＤで形成し、第２の導電層をアルミニウムで形成した。また、第１の有機化合物層を厚さ５０ｎｍで形成した。試料１の電流電圧特性の測定結果を図２４（Ａ）に示す。
また、試料２としては、第１の導電層、第１の有機化合物層、第２の導電層の順に積層した素子である。ここでは、図２７（Ｂ）に示すように、第１の導電層を酸化珪素を含むＩＴＯで形成し、第１の有機化合物層を、２，３，５，６−テトラフルオロ−７，７，８，８，−テトラシアノキノジメンタン（Ｆ４−ＴＣＮＱと略称されることがある）を添加したＴＰＤで形成し、第２の導電層をアルミニウムで形成した。また、第１の有機化合物層を厚さ５０ｎｍで、Ｆ４−ＴＣＮＱを０．０１ｗｔ％添加して形成した。試料２の電流電圧特性の測定結果を図２４（Ｂ）に示す。
また、試料３としては、第１の導電層、第１の有機化合物層、第２の有機化合物層、第２の導電層の順に積層した素子である。ここでは、図２７（Ｃ）に示すように、第１の導電層を酸化珪素を含むＩＴＯで形成し、第１の有機化合物層をＴＰＤで形成し、第２の有機化合物層をＦ４−ＴＣＮＱで形成し、第２の導電層をアルミニウムで形成した。また、第１の有機化合物層を厚さ５０ｎｍで形成し、第２の有機化合物層を厚さ１ｎｍで形成した。試料３の電流電圧特性の測定結果を図２５（Ａ）に示す。
また、試料４としては、第１の導電層、第１の有機化合物層、第２の有機化合物層、第２の導電層の順に積層した素子である。ここでは、図２７（Ｄ）に示すように、第１の導電層を酸化珪素を含むＩＴＯで形成し、第１の有機化合物層をＦ４−ＴＣＮＱで形成し、第２の有機化合物層をＴＰＤで形成し、第２の導電層をアルミニウムで形成した。また、第１の有機化合物層を厚さ１ｎｍで形成し、第２の有機化合物層を厚さ５０ｎｍで形成した。試料４の電流電圧特性の測定結果を図２５（Ｂ）に示す。
また、試料５としては、第１の導電層、第１の有機化合物層、第２の有機化合物層、第２の導電層の順に積層した素子である。ここでは、図２７（Ｅ）に示すように、第１の導電層を酸化珪素を含むＩＴＯで形成し、第１の有機化合物層を、Ｆ４−ＴＣＮＱを添加したＴＰＤで形成し、第２の有機化合物層をＴＰＤで形成し、第２の導電層をアルミニウムで形成した。また、第１の有機化合物層を厚さ４０ｎｍで、Ｆ４−ＴＣＮＱを０．０１ｗｔ％添加して形成した。また、第２の有機化合物層を厚さ４０ｎｍで形成した。試料５の電流電圧特性の測定結果を図２６（Ａ）に示す。
また、試料６としては、第１の導電層、第１の有機化合物層、第２の有機化合物層、第２の導電層の順に積層した素子である。ここでは、図２７（Ｆ）に示すように、第１の導電層を酸化珪素を含むＩＴＯで形成し、第１の有機化合物層をＴＰＤで形成し、第２の有機化合物層をＦ４−ＴＣＮＱを添加したＴＰＤで形成し、第２の導電層をアルミニウムで形成した。また、第１の有機化合物層を厚さ４０ｎｍで形成した。また、第２の有機化合物層を厚さ１０ｎｍで、Ｆ４−ＴＣＮＱを０．０１ｗｔ％添加して形成した。試料６の電流電圧特性の測定結果を図２６（Ｂ）に示す。
図２４〜２６に示す実験結果からも、試料１〜試料６において、データの書き込み前と、有機メモリ素子の短絡前後で、有機メモリ素子の電流電圧特性に大きな変化がみられる。また、これらの試料の有機メモリ素子において、各有機メモリ素子が短絡する電圧にも再現性があり、誤差は０．１Ｖ以内であった。
次に、試料１〜試料６の書き込み電圧、及び書き込み前後の特性を表１に示す。
表１において、書き込み電圧（Ｖ）は、各有機メモリ素子が短絡するときの印加電圧を示す。また、Ｒ（１Ｖ）は、書き込み後の有機メモリ素子に電圧を１Ｖ印加したときの電流密度を、書き込み前の有機メモリ素子に電圧を１Ｖ印加したときの電流密度で除算した値である。同様に、Ｒ（３Ｖ）は、書き込み後の有機メモリ素子に電圧を３Ｖ印加した時の電流密度を、書き込み前の有機メモリ素子に３Ｖ印加した時の電流密度で除算した値である。即ち、有機メモリ素子の書き込み前後における電流密度の変化を示す。印加電圧が３Ｖの場合と比較して１Ｖ印加した場合、有機メモリ素子の書き込み前と書き込み後の電流密度の変化は１０の４乗以上と大きいことが分かる。
本実施例では、可撓性を有する半導体装置について図２８、図２９を用いて説明する。
図２８（Ａ）に示すように、ガラス基板６１０１上にプラズマＣＶＤ法により膜厚１００ｎｍのＳｉＯＮ膜６１０２を成膜した。次に、剥離層として、スパッタリング法により膜厚３０ｎｍのタングステン膜６１０３を成膜した。次に、剥離層であるタングステン膜６１０３に接してスパッタリング法により膜厚２００ｎｍのＳｉＯ２膜６１０４を成膜した。プラズマＣＶＤ法により膜厚５０ｎｍのＳｉＮＯ膜６１０５、膜厚１００ｎｍのＳｉＯＮ膜６１０６、膜厚６６ｎｍの非晶質珪素膜（図示せず）を連続的に成膜した。
次に、電気炉でガラス基板６１０１を５５０度で４時間加熱した。当該加熱により、剥離層であるタングステン膜６１０３とＳｉＯ２膜６１０４膜の界面において、酸化タングステン層（図示せず。）が形成された。また、非晶質珪素膜が結晶化され、結晶性珪素膜が形成された。
次に結晶性珪素膜をドライエッチングした後、スパッタリング法により膜厚６０ｎｍのＴｉ膜、膜厚４０ｎｍのＴｉＮ膜、膜厚４０ｎｍのＡｌ膜、膜厚６０ｎｍのＴｉ膜、膜厚４０ｎｍのＴｉＮ膜が積層された導電層を形成した。次に、フォトリソグラフィー工程によりレジストマスクを形成し、レジストマスクを保護膜として導電層をエッチングして配線６１０７を形成した。
次に、配線６１０７及びＳｉＯＮ膜６１０６上にスパッタリング法により膜厚１００ｎｍのＴｉ膜を成膜した。次に、フォトリソグラフィー工程によりレジストマスクを形成し、レジストマスクを保護膜としてＨＦを用いたウエットエッチング法によりＴｉ膜をエッチングして第１の導電層６１０８を形成した。
次に、感光性樹脂を塗布し焼成して膜厚１．５μｍのポリイミド層を形成した後、露光及び現像して第１の導電層６１０８の端部を覆う絶縁層６１０９を形成した。このとき、第１の導電層６１０８の一部を露出した。次に、絶縁層６１０９及び露出された第１の導電層６１０８上に、蒸着法により厚さ３０ｎｍの有機化合物層６１１０を形成した。ここでは、有機化合物層をＮＰＢを用いて形成した。次に、蒸着法により厚さ２００ｎｍの第２の導電層６１１１を形成した。ここでは、第２の導電層６１１１をアルミニウムを用いて形成した。
次に、エポキシ樹脂を塗布した後、１１０℃で３０分焼成した。次に、エポキシ樹脂表面に可撓性フィルム６１１３を貼り付けた。次に、ガラス基板６１０１に粘着テープを貼り付けた。次に、１２０〜１５０度加熱して可撓性フィルム６１１３をエポキシ樹脂に接着させた。次に、ガラス基板６１０１を平坦部表面上に配置し、粘着性のあるローラーを可撓性フィルム６１１３表面に圧着させ、剥離層であるタングステン膜６１０３とＳｉＯ２膜６１０４の界面（図２８（Ａ）の矢印６１１４）で有機メモリ素子を有する層を剥離した（図２８（Ｂ）参照。）。
このときのガラス基板６１０１から剥離された有機メモリ素子の写真及びその模式図を図２９に示す。
図２９（Ａ）は、可撓性フィルム６１１３上に形成される有機メモリ素子を、有機メモリ素子側、即ちＳｉＯ２６１０４側から撮影した写真である。図２９（Ｂ）は、図２９（Ａ）の模式図である。可撓性フィルム６１１３上に第２の導電層６１１１、絶縁層６１０９、第１の導電層６１０８が積層され、第１の導電層６１０８に接続する配線６１０７が形成される。なお、絶縁層６１０９及び第２の導電層６１１１表面に形成される有機化合物層６１１０を破線で示した。有機化合物層６１１０は着色しておらず、また膜厚も薄いため、図２９（Ａ）及び（Ｃ）では目視では確認できない。
図２９（Ｃ）は、図２９（Ａ）に示す有機メモリ素子を可撓性フィルム６１１３側から撮影した写真である。
以上のように、可撓性フィルム上に有機メモリ素子を設けた可撓性を有する半導体装置（記憶装置、メモリ）を作製することができた。
本実施例では、有機メモリ素子の第１の導電層と第２の導電層に電圧を印加し、有機メモリ素子を絶縁化して書き込みを行ったときの有機メモリ素子の電流電圧特性の測定結果を図３０に示す。
ガラス基板上に、スパッタリング法により第１の導電層を形成し、第１の導電層表面をポリビニルアルコール系の多孔質体で拭浄して表面のゴミを除去した後、第１の導電層上に蒸着法により厚さ２０ｎｍの有機化合物層を形成し、有機化合物層上に蒸着法により厚さ２００ｎｍの第２の導電層を形成して有機メモリ素子を形成した。ここでは、第１の導電層をチタンで形成し、有機化合物層をＡｌｑ３で形成し、第２の導電層をアルミニウムで形成した。この後、エポキシ樹脂を塗布し加熱して有機メモリ素子を封止した。このときの有機メモリ素子の水平面における大きさを、５μｍ×５μｍとした。
図３０は、横軸が電圧、縦軸が電流値を示し、プロット６３０１はデータを書き込む前の有機メモリ素子の電流電圧特性の測定結果を示し、プロット６３０２は書き込んだ直後の有機メモリ素子の電流電圧特性の測定結果を示す。このときの書込み電圧は１２Ｖであり、書込み電流値は５×１０−４μＡであった。また、書込み直後の電流値は５×１０−１２〜３×１０−１１μＡであり、書き込み直後の電流値が減少している。このことから、電圧を印加することで、データを書き込むことが可能である。また、有機メモリ素子の電流値の変化を読み取ることによりデータを読み込むことが可能である。
本発明の半導体装置およびその駆動方法を説明する図。 本発明の半導体装置およびその駆動方法を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置の作製工程の一例を示す図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置の使用形態を説明する図。 本発明の半導体装置の使用形態を説明する図。 本発明の半導体装置およびその駆動方法を説明する図。 本発明の半導体装置およびその駆動方法を説明する図。 本発明の半導体装置およびその駆動方法を説明する図。 本発明のレーザ照射装置の一例を示す図。 本発明の半導体装置における有機メモリ素子の電流電圧特性の測定図。 本発明の半導体装置における有機メモリ素子の電流電圧特性の測定図。 本発明の半導体装置を説明する図。 本発明の半導体装置の光学顕微鏡像。 本発明の半導体装置の書き込み特性を示す図。 本発明の半導体装置の電流−電圧特性を示す図。 本発明の有機メモリ素子のデータ書き込み後における光学顕微鏡像および断面ＴＥＭ像。 本発明の有機メモリ素子のデータ書き込み後における断面ＴＥＭ像。 本発明の有機メモリ素子のデータ書き込み後における光学顕微鏡像。 本発明の有機メモリ素子のデータ書き込み後における断面ＴＥＭ像。 本発明の有機メモリ素子のデータ書き込み前における断面ＴＥＭ像。 本発明の有機メモリ素子の電流電圧特性を示す図。 本発明の有機メモリ素子の電流電圧特性を示す図。 本発明の有機メモリ素子の電流電圧特性を示す図。 本発明の有機メモリ素子の構造の一例を示す図。 本発明の半導体装置を説明する図 本発明の半導体装置を説明する図 本発明の有機メモリ素子の電流−電圧特性を示す図。
符号の説明
１１ 電源回路
１２ クロック発生回路
１３ データ復調／変調回路
１４ 制御回路
１５ インターフェイス回路
１６ メモリ
１７ データバス
１８ アンテナ
１９ リーダ／ライタ
２０ 半導体装置
２１ メモリセル
２２ メモリセルアレイ
２３ デコーダ
２４ デコーダ
２５ セレクタ
２６ 読み出し／書き込み回路
２７ 第１の導電層
２８ 第２の導電層
２９ 有機化合物層
３０ 基板
３１ 可撓性基板
３２ レーザ光照射手段
３３ 絶縁層
３４ 絶縁層
３５ 素子群
３６ 基板
３７ 端子部
３８ 基板
３９ 導電性粒子
４０ 樹脂
４２ 基板
４３ フレキシブル基板
４４ 半導体層
４５ 半導体層
４６ 抵抗素子
４７ 差動増幅器



Claims (24)

  1. 第１の方向に伸びた複数のビット線と前記第１の方向と異なる第２の方向に伸びた複数のワード線と、
    前記ビット線と前記ワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、
    前記メモリセルに設けられた記憶素子とを有し、
    前記記憶素子は、前記ビット線を構成する導電層と、有機化合物層と、前記ワード線を構成する導電層との積層構造であることを特徴とする半導体装置。
  2. 第１の方向に伸びた複数のビット線と前記第１の方向と異なる第２の方向に伸びた複数のワード線と、
    前記ビット線と前記ワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、
    前記メモリセルに設けられた記憶素子と、
    アンテナとして機能する導電層とを有し、
    前記記憶素子は、前記ビット線を構成する導電層と、有機化合物層と、前記ワード線を構成する導電層との積層構造であることを特徴とする半導体装置。
  3. 請求項２において、
    前記アンテナとして機能する導電層は、前記ビット線を構成する導電層または前記ワード線を構成する導電層と同一の層に設けられていることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記ビット線を構成する導電層と前記ワード線を構成する導電層の一方または両方は透光性を有することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記記憶素子は、書き込みにより前記ビット線を構成する導電層と前記ワード線を構成する導電層との距離が変化することを特徴とする半導体装置。
  6. 第１の方向に伸びた複数のビット線と前記第１の方向と異なる第２の方向に伸びた複数のワード線と、
    前記ビット線と前記ワード線とに囲まれたメモリセルを複数有するメモリセルアレイとを有し、
    前記メモリセルは、トランジスタと、前記トランジスタに電気的に接続された記憶素子とを有し、
    前記記憶素子は、前記トランジスタのソース領域またはドレイン領域と電気的に接続された第１の導電層と有機化合物層と第２の導電層との積層構造であることを特徴とする半導体装置。
  7. 第１の方向に伸びた複数のビット線と前記第１の方向と異なる第２の方向に伸びた複数のワード線と、
    前記ビット線と前記ワード線とに囲まれたメモリセルを複数有するメモリセルアレイと、
    アンテナとして機能する導電層とを有し、
    前記メモリセルは、トランジスタと、前記トランジスタに電気的に接続された記憶素子とを有し、
    前記記憶素子は、前記トランジスタのソース領域またはドレイン領域と電気的に接続された第１の導電層と有機化合物層と第２の導電層との積層構造であることを特徴とする半導体装置。
  8. 請求項７において、
    前記アンテナとして機能する導電層は、前記第１の導電層または前記第２の導電層と同一の層に設けられていることを特徴とする半導体装置。
  9. 請求項６乃至請求項８のいずれか一項において、
    前記第１の導電層と前記第２の導電層の一方または両方は透光性を有することを特徴とする半導体装置。
  10. 請求項６乃至請求項９のいずれか一項において、
    前記トランジスタは、薄膜トランジスタであることを特徴とする半導体装置。
  11. 請求項６乃至請求項１０のいずれか一項において、
    前記記憶素子は、書き込みにより前記第１の導電層と前記第２の導電層との距離が変化することを特徴とする半導体装置。
  12. 請求項１乃至請求項１１のいずれか一項において、
    前記記憶素子は、書き込みにより不可逆的に抵抗が変化することを特徴とする半導体装置。
  13. 請求項１乃至請求項１２のいずれか一項において、
    前記記憶素子は、５〜１４Ｖで書き込みが可能であることを特徴とする半導体装置。
  14. 請求項１乃至請求項１３のいずれか一項において、
    前記有機化合物層は、電子輸送材料またはホール輸送材料であることを特徴とする半導体装置。
  15. 請求項１乃至請求項１４のいずれか一項において、
    前記有機化合物層は、導電率が１０−１５Ｓ／ｃｍ以上１０−３Ｓ／ｃｍ以下であることを特徴とする半導体装置。
  16. 請求項１乃至請求項１５のいずれか一項において、
    前記有機化合物層は、膜厚が５〜６０ｎｍであることを特徴とする半導体装置。
  17. 請求項１乃至請求項１２のいずれか一項において、
    前記有機化合物層は、光の照射前後で電気抵抗が変化する材料を有することを特徴とする半導体装置。
  18. 請求項１７において、
    前記有機化合物層は、レーザ光の照射前後で導電性が変化することを特徴とする半導体装置。
  19. 請求項１乃至請求項１８のいずれか一項において、
    電源回路、クロック発生回路、データ復調／変調回路及びインターフェイス回路から選択された１つまたは複数を有することを特徴とする半導体装置。
  20. 請求項１乃至請求項１９のいずれか一項において、
    前記記憶素子は、ガラス基板の上方に設けられることを特徴とする半導体装置。
  21. 請求項１乃至請求項１８のいずれか一項において、
    前記記憶素子は、可撓性基板の上方に設けられることを特徴とする半導体装置。
  22. 第１の方向に伸びた複数のビット線と前記第１の方向と垂直な第２の方向に伸びた複数のワード線と、
    前記ビット線と前記ワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、
    前記メモリセルに設けられた記憶素子とを有し、
    前記記憶素子は、前記ビット線と前記ワード線との間に設けられた有機化合物層を有し、
    前記ビット線と前記ワード線の間に電圧を印加することにより、前記記憶素子の電気抵抗を変化させてデータの書き込みを行い、
    前記ビット線と前記ワード線の間に電圧を印加することにより、前記記憶素子の電気抵抗を読み取ることによってデータの読み出しを行うことを特徴とする半導体装置の駆動方法。
  23. 第１の方向に伸びた複数のビット線と前記第１の方向と垂直な第２の方向に伸びた複数のワード線と、
    前記ビット線と前記ワード線とに囲まれたメモリセルを複数有するメモリセルアレイとを有し、
    前記メモリセルは、トランジスタと、前記トランジスタに電気的に接続された記憶素子とを有し、
    前記記憶素子は、一つの導電層の間に設けられた有機化合物層を有し、
    前記ビット線と前記ワード線の間に電圧を印加することにより、前記記憶素子の電気抵抗を変化させてデータの書き込みを行い、
    前記ビット線と前記ワード線の間に電圧を印加することにより、前記記憶素子の電気抵抗を読み取ることによってデータの読み出しを行うことを特徴とする半導体装置の駆動方法。
  24. 請求項２２または請求項２３において、
    前記記憶素子へのデータの書き込みは、不可逆的に抵抗を変化させることにより行われることを特徴とする半導体装置の駆動方法。
JP2005302175A 2004-10-18 2005-10-17 半導体装置 Expired - Fee Related JP5019737B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005302175A JP5019737B2 (ja) 2004-10-18 2005-10-17 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004303595 2004-10-18
JP2004303595 2004-10-18
JP2005302175A JP5019737B2 (ja) 2004-10-18 2005-10-17 半導体装置

Publications (3)

Publication Number Publication Date
JP2006148080A true JP2006148080A (ja) 2006-06-08
JP2006148080A5 JP2006148080A5 (ja) 2008-12-18
JP5019737B2 JP5019737B2 (ja) 2012-09-05

Family

ID=36202988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005302175A Expired - Fee Related JP5019737B2 (ja) 2004-10-18 2005-10-17 半導体装置

Country Status (7)

Country Link
US (3) US7499305B2 (ja)
EP (2) EP2348460B1 (ja)
JP (1) JP5019737B2 (ja)
KR (3) KR101164437B1 (ja)
CN (2) CN101676931B (ja)
TW (2) TWI472071B (ja)
WO (1) WO2006043573A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010066529A (ja) * 2008-09-11 2010-03-25 Hitachi Displays Ltd 液晶表示装置、及びその製造方法
US7712676B2 (en) 2006-11-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd Device, and method for manufacturing the same
US7988057B2 (en) 2006-11-28 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044624A (zh) * 2004-10-22 2007-09-26 株式会社半导体能源研究所 半导体器件
US7935958B2 (en) 2004-10-22 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2006051996A1 (en) 2004-11-11 2006-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7688624B2 (en) * 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8604547B2 (en) * 2005-02-10 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
EP1866964B1 (en) 2005-03-25 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Memory element
US7926726B2 (en) * 2005-03-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Survey method and survey system
TWI467702B (zh) * 2005-03-28 2015-01-01 半導體能源研究所股份有限公司 記憶裝置和其製造方法
US8288197B2 (en) * 2005-04-27 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
EP1717862A3 (en) * 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7700984B2 (en) 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
WO2006129739A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7868320B2 (en) * 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7905397B2 (en) * 2005-06-01 2011-03-15 Semiconductor Energy Laboratory Co., Ltd. Data management method and data management system
KR101369864B1 (ko) 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
US7684781B2 (en) 2005-11-25 2010-03-23 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US7912439B2 (en) 2005-11-25 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
EP1993781A4 (en) * 2006-02-03 2016-11-09 Semiconductor Energy Lab Co Ltd MANUFACTURING METHOD FOR MEMORY ELEMENT, LASER RADIATION APPARATUS AND LASER RADIATION METHOD
US8580700B2 (en) * 2006-02-17 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102222765B (zh) * 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
US7923719B2 (en) 2006-04-28 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device wherein wiring contact is made through an opening in an organic compound layer
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
US7551471B2 (en) * 2006-04-28 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
JP5230119B2 (ja) * 2006-04-28 2013-07-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7719001B2 (en) 2006-06-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with metal oxides and an organic compound
EP1883109B1 (en) 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
EP2064732A4 (en) * 2006-10-19 2012-07-25 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
DE102007030308A1 (de) * 2007-06-29 2009-01-02 Printed Systems Gmbh Verfahren zum Herstellen einer Speicherstruktur
EP2107571B1 (en) 2008-04-03 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
KR20120081231A (ko) 2008-05-16 2012-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광소자, 및 조명장치
US8593255B2 (en) * 2009-04-24 2013-11-26 Nokia Corporation Method and apparatus for providing user interaction via transponders
GB2470006B (en) 2009-05-05 2012-05-23 Cambridge Display Tech Ltd Device and method of forming a device
US8469280B2 (en) 2009-10-22 2013-06-25 Intellipaper, Llc Programming devices and programming methods
US8561910B2 (en) 2009-10-22 2013-10-22 Intellipaper, Llc Memory programming methods and memory programming devices
US8469271B2 (en) 2009-10-22 2013-06-25 Intellipaper, Llc Electronic storage devices, programming methods, and device manufacturing methods
US8523071B2 (en) 2009-10-22 2013-09-03 Intellipaper, Llc Electronic assemblies and methods of forming electronic assemblies
KR101290003B1 (ko) * 2011-08-31 2013-07-31 한국과학기술원 플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자
US8947903B2 (en) 2011-07-07 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory chip with more than one type of memory cell
CN102761793B (zh) * 2012-06-12 2014-10-29 烽火通信科技股份有限公司 一种矩阵化eID总线电路
JP6462902B2 (ja) * 2015-06-10 2019-01-30 東芝メモリ株式会社 抵抗変化メモリ
KR101720867B1 (ko) * 2015-07-17 2017-03-28 국민대학교산학협력단 저항 변화를 이용한 비휘발성 메모리 소자
KR101720868B1 (ko) * 2015-07-18 2017-03-28 국민대학교산학협력단 저항 변화를 이용한 비휘발성 메모리 소자
CZ2016452A3 (cs) * 2016-07-25 2018-01-24 Vysoké Učení Technické V Brně Radiofrekvenční identifikátor laditelný dielektrickými vložkami
CN107884732A (zh) * 2016-09-30 2018-04-06 西门子(深圳)磁共振有限公司 磁共振成像设备、射频线圈及其制造方法
CN109307964B (zh) * 2017-07-28 2021-09-10 京东方科技集团股份有限公司 断线修复方法、基板和显示装置
CN110632668B (zh) * 2019-10-14 2024-05-17 厦门顶尖电子有限公司 一种电子价签的定位方法、电子价签组件及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239664A (ja) * 1989-03-13 1990-09-21 Olympus Optical Co Ltd 電気的記憶装置
JP2001345431A (ja) * 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
JP2003007977A (ja) * 2001-06-05 2003-01-10 Hewlett Packard Co <Hp> 交点ダイオードメモリアレイをアドレス指定するための回路製造技術
JP2003036684A (ja) * 2001-06-05 2003-02-07 Hewlett Packard Co <Hp> 不揮発性メモリ
JP2004509458A (ja) * 2000-09-13 2004-03-25 シーメンス　アクチエンゲゼルシヤフト 有機データメモリ、有機データメモリによるｉｄタグ（ｒｆｉｄタグ）、および有機データメモリの使用法
JP2004128471A (ja) * 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
WO2004042737A1 (en) * 2002-11-04 2004-05-21 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
JP2004220591A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd カード及び前記カードを用いた記帳システム

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833894A (en) * 1973-06-20 1974-09-03 Ibm Organic memory device
US5375250A (en) * 1992-07-13 1994-12-20 Van Den Heuvel; Raymond C. Method of intelligent computing and neural-like processing of time and space functions
US5528222A (en) 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
US6340588B1 (en) 1995-04-25 2002-01-22 Discovery Partners International, Inc. Matrices with memories
EP0821826B1 (en) 1996-02-16 2003-07-23 Koninklijke Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
TW317643B (ja) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US6337492B1 (en) * 1997-07-11 2002-01-08 Emagin Corporation Serially-connected organic light emitting diode stack having conductors sandwiching each light emitting layer
US6396208B1 (en) * 1998-01-27 2002-05-28 Nec Corporation Organic electroluminescent device and its manufacturing process
US6812182B2 (en) * 1998-10-23 2004-11-02 Albemarle Corporation Compositions formed from hydroxyaluminoxane and their use as catalyst components
AU782000B2 (en) 1999-07-02 2005-06-23 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
JP3622598B2 (ja) * 1999-10-25 2005-02-23 セイコーエプソン株式会社 不揮発性メモリ素子の製造方法
US6478229B1 (en) * 2000-03-14 2002-11-12 Harvey Epstein Packaging tape with radio frequency identification technology
JP3843703B2 (ja) * 2000-06-13 2006-11-08 富士ゼロックス株式会社 光書き込み型記録表示装置
WO2002037500A1 (en) 2000-10-31 2002-05-10 The Regents Of The University Of California Organic bistable device and organic memory cells
JP4329287B2 (ja) 2000-12-27 2009-09-09 三菱マテリアル株式会社 Ｐｌｚｔ又はｐｚｔ強誘電体薄膜、その形成用組成物及び形成方法
JP2003007982A (ja) * 2001-06-22 2003-01-10 Nec Corp 磁気記憶装置及び磁気記憶装置の設計方法
US6872472B2 (en) * 2002-02-15 2005-03-29 Eastman Kodak Company Providing an organic electroluminescent device having stacked electroluminescent units
JP2003257506A (ja) 2002-02-27 2003-09-12 Fuji Photo Film Co Ltd 電解質組成物、光電変換素子及び光電池
US6683322B2 (en) 2002-03-01 2004-01-27 Hewlett-Packard Development Company, L.P. Flexible hybrid memory element
US7204425B2 (en) * 2002-03-18 2007-04-17 Precision Dynamics Corporation Enhanced identification appliance
JP3940014B2 (ja) * 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
JP4539007B2 (ja) * 2002-05-09 2010-09-08 日本電気株式会社 半導体記憶装置
US6813182B2 (en) 2002-05-31 2004-11-02 Hewlett-Packard Development Company, L.P. Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004047791A (ja) 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US7358848B2 (en) * 2002-11-19 2008-04-15 Farrokh Mohamadi Wireless remote sensor
US6963307B2 (en) * 2002-11-19 2005-11-08 Farrokh Mohamadi Inductively-coupled antenna array
US6944052B2 (en) * 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
US7220985B2 (en) 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
JP4089544B2 (ja) * 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US6873219B2 (en) * 2003-01-28 2005-03-29 Hewlett-Packard Development Company, L.P. Printed circuit board noise attenuation using lossy conductors
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4496712B2 (ja) 2003-03-31 2010-07-07 セイコーエプソン株式会社 燃料電池
US6977389B2 (en) * 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
TWI227031B (en) * 2003-06-20 2005-01-21 Au Optronics Corp A capacitor structure
US6803267B1 (en) * 2003-07-07 2004-10-12 Advanced Micro Devices, Inc. Silicon containing material for patterning polymeric memory element
US7050326B2 (en) * 2003-10-07 2006-05-23 Hewlett-Packard Development Company, L.P. Magnetic memory device with current carrying reference layer
DE10355561A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen Speichern
JP2005183619A (ja) * 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
US7630233B2 (en) 2004-04-02 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US7935958B2 (en) 2004-10-22 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101044624A (zh) * 2004-10-22 2007-09-26 株式会社半导体能源研究所 半导体器件
US7688624B2 (en) * 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8188461B2 (en) * 2005-05-31 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Organic memory device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239664A (ja) * 1989-03-13 1990-09-21 Olympus Optical Co Ltd 電気的記憶装置
JP2001345431A (ja) * 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
JP2004509458A (ja) * 2000-09-13 2004-03-25 シーメンス　アクチエンゲゼルシヤフト 有機データメモリ、有機データメモリによるｉｄタグ（ｒｆｉｄタグ）、および有機データメモリの使用法
JP2003007977A (ja) * 2001-06-05 2003-01-10 Hewlett Packard Co <Hp> 交点ダイオードメモリアレイをアドレス指定するための回路製造技術
JP2003036684A (ja) * 2001-06-05 2003-02-07 Hewlett Packard Co <Hp> 不揮発性メモリ
JP2004128471A (ja) * 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
WO2004042737A1 (en) * 2002-11-04 2004-05-21 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
JP2004220591A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd カード及び前記カードを用いた記帳システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7988057B2 (en) 2006-11-28 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7712676B2 (en) 2006-11-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd Device, and method for manufacturing the same
JP2013102204A (ja) * 2006-11-29 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010066529A (ja) * 2008-09-11 2010-03-25 Hitachi Displays Ltd 液晶表示装置、及びその製造方法

Also Published As

Publication number Publication date
US8223531B2 (en) 2012-07-17
US7499305B2 (en) 2009-03-03
KR101201698B1 (ko) 2012-11-15
US20110227137A1 (en) 2011-09-22
CN101676931B (zh) 2012-06-27
KR20140015128A (ko) 2014-02-06
WO2006043573A1 (en) 2006-04-27
JP5019737B2 (ja) 2012-09-05
US8089799B2 (en) 2012-01-03
KR20110127286A (ko) 2011-11-24
EP1812893A4 (en) 2008-12-10
KR20070084394A (ko) 2007-08-24
TWI472071B (zh) 2015-02-01
CN100557813C (zh) 2009-11-04
EP2348460B1 (en) 2014-04-23
EP2348460A1 (en) 2011-07-27
KR101164437B1 (ko) 2012-07-13
TW200633281A (en) 2006-09-16
US20090121874A1 (en) 2009-05-14
CN101676931A (zh) 2010-03-24
CN101044623A (zh) 2007-09-26
TWI446606B (zh) 2014-07-21
TW200908406A (en) 2009-02-16
EP1812893A1 (en) 2007-08-01
US20070153565A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
JP5019737B2 (ja) 半導体装置
CN100576557C (zh) 半导体器件及其制造方法
JP5452959B2 (ja) 半導体記憶装置、及び半導体装置
KR101150994B1 (ko) 반도체장치
CN100565900C (zh) 半导体器件
JP5164745B2 (ja) 記憶装置
JP4704959B2 (ja) 商品の管理方法および危険物の管理方法
JP4954537B2 (ja) 半導体装置
JP4767653B2 (ja) 半導体装置及び無線チップ
JP4912671B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R150 Certificate of patent or registration of utility model

Ref document number: 5019737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees