JP2004200321A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法 Download PDFInfo
- Publication number
- JP2004200321A JP2004200321A JP2002365737A JP2002365737A JP2004200321A JP 2004200321 A JP2004200321 A JP 2004200321A JP 2002365737 A JP2002365737 A JP 2002365737A JP 2002365737 A JP2002365737 A JP 2002365737A JP 2004200321 A JP2004200321 A JP 2004200321A
- Authority
- JP
- Japan
- Prior art keywords
- film
- solid
- layer
- state imaging
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/026—Wafer-level processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】複数層からなる電荷転送電極を用いたＣＣＤにおいて、微細化、多画素化、大型化に際しても、工程の自由度を確保したままで歩留まり低下を生じることなく、電荷転送電極の低抵抗化をはかり、高速転送の可能な電荷転送素子を提供する。
【解決手段】多層電極構造の電荷転送電極を有する固体撮像素子において、複数層の多結晶シリコン電極を形成し、これらの側壁に側壁絶縁膜を介在させ、側壁絶縁膜から露呈する多結晶シリコン膜表面に自己整合的にシリサイド膜を形成したことを特徴とする。
【選択図】図２
【解決手段】多層電極構造の電荷転送電極を有する固体撮像素子において、複数層の多結晶シリコン電極を形成し、これらの側壁に側壁絶縁膜を介在させ、側壁絶縁膜から露呈する多結晶シリコン膜表面に自己整合的にシリサイド膜を形成したことを特徴とする。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子およびその製造方法にかかり、特に多層電極構造の電荷転送電極のシリサイド化に関する。
【０００２】
【従来の技術】
エリアセンサ等に用いられるＣＣＤ固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、固体撮像素子においては、ギガピクセル以上まで撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち電荷転送電極の高速パルスによる駆動が必要となるため、電荷転送電極の低抵抗化が求められている。また、ＣＣＤセンサなどではブローニーサイズとなるなど大型化も進められており、電荷転送時に高い転送効率を維持することが困難になっている。
【０００４】
また、垂直ＣＣＤへの光の混入を防止しスミアを低減する上で垂直ＣＣＤの転送周波数を上げることが求められている。このためには不正パルスの発生を防止し、転送パルスを安定させるために垂直ＣＣＤの電荷転送電極は低抵抗である必要がある。
【０００５】
このような要求の中で、従来の固体撮像素子では、電荷転送電極の電気抵抗を低減するために多結晶シリコンからなる電荷転送電極の厚さを増加したり、多結晶シリコン中のリンやヒ素などのドーパント濃度を増大するなどの方法がとられている。
【０００６】
しかしながら、電荷転送電極の膜厚が厚くなると、電荷転送電極とフォトダイオードなどの光電変換部との段差が大きくなるため、フォトダイオード上部の開口から光源を見込む角度を広くとることができず、感度を十分にとることができない。
【０００７】
また、平坦性の悪化により、電荷転送電極より上層の平坦化膜、インナーレンズ、マイクロレンズ、カラーフィルタなどの各種の膜の膜厚の不均一や形状ばらつきの増大を招くことになり、シェーディング、感度ばらつき、迷光によるスミアの悪化などが発生する。
【０００８】
このように電荷転送電極を構成する膜の低抵抗化への要求は高まる一方であるが、不純物を固溶限まで添加した多結晶シリコンでも抵抗率は１０００μΩｃｍ程度であり、低抵抗化にも限界があった。
このため、上述したような方法では、更なる多画素化や、大型化、高速駆動などに対応するのは困難であるという問題があった。
そこで、電荷転送電極の電気抵抗を減少させる他の方法として、多結晶シリコン電極上に裏打ち金属配線、いわゆるメタル裏打ちを設けた構造が提案されている（特許文献１参照）。
【０００９】
このメタル裏打ち方式を用いる場合、多結晶シリコン電極に対してメタル裏打ち配線を合わせ余裕を持ってレイアウトする必要があるため、あわせマージン分の無駄な領域を確保せざるを得ないと言う問題があった。
【００１０】
また、メタル裏打ち方式では、Ａｌ，Ｃｕ，Ｗなどの金属膜を用いて配線加工して電荷転送電極と接続して用いるが、これら金属膜自体多結晶シリコンに比べてパーティクルなどの欠陥密度が高く、金属配線の短絡というような歩留まり上の問題をおこしがちであった。
【００１１】
更にこれら金属膜を配線加工する工程において、フォトリソグラフィによりパターニングする際は、必然的に転送電極の段差の上で微細加工を行う必要があるため、ハレーションによる線幅の変動が生じやすく、配線加工が困難であるという問題があった。
【００１２】
また、電荷転送電極の低抵抗化のために多結晶シリコンとシリサイドとを積層したポリサイド構造を用いる方法も提案されている（特許文献2参照）。
【００１３】
通常、電荷転送電極のパターンをエッチングで形成した後、耐圧向上のために酸化を行うが、ポリサイド構造を構成するシリサイドの熱酸化膜は多結晶シリコンを酸化して形成する熱酸化膜よりも耐圧が低く、電荷転送電極間の耐圧が低くなり、歩留まりが低下するという問題があった。
【００１４】
このため多結晶シリコン膜の内部にモリブデンＭｏなどの金属層を内包する3層からなる構造も提案されているが、ピクセルサイズが微細化した場合、全ての画素領域において金属層が多結晶シリコン層から露呈することなく、再現性よく、金属膜内包構造を得るのは極めて困難であった。
【００１５】
また、ポリサイド構造において酸化を行うことなく絶縁膜ＣＶＤなどで転送電極間の絶縁耐圧を確保しようとしても、後続工程のゲート酸化膜形成工程や、不純物ドーパントの活性化のための高温（９００℃以上）熱処理中にポリサイドが酸化され、拡散したポリサイドを構成する高融点金属が電荷転送電極間の酸化膜に取り込まれて絶縁耐圧を低下させていた。
【００１６】
また、受光領域の確保とスミアの低減を目的とし、多結晶シリコン膜をパターニングした後、モリブデンなどの金属を用いて電荷転送電極をサリサイド化する方法も提案されている（特許文献3参照）。
【００１７】
この方法では、電荷転送電極の低抵抗化が可能となる。しかしながらこの方法は単層構造の電荷転送電極のみしか想定しておらず、2層構造の電荷転送電極には適用できないという問題があった。
【００１８】
そしてまた、多層構造の電荷転送電極に対しては、1層づつ順次シリサイド化するという方法も考えられる。しかしながらこの方法も電荷転送電極間の耐圧向上のために行う酸化において、前述したポリサイド構造の電荷転送電極と同様に、形成される熱酸化膜の絶縁耐圧が低く、歩留まりの向上をはかることができないという問題があった。
【００１９】
さらに、低抵抗化電極材料として用いられるチタンシリサイド、コバルトシリサイドなどは、耐熱性が高々７００℃から８５０℃程度であり、上層側電極のゲート酸化膜の形成工程、電荷転送電極の形成工程、あるいは電荷転送電極をマスクとしてイオン注入法を用いて自己整合的にフォトダイオードを形成する工程における活性化のための熱工程などにおいて、耐熱性不足から異常酸化や凝集反応によりゲート酸化膜の劣化や電荷転送電極の抵抗上昇を引き起こすという問題があった。
【００２０】
【特許文献１】
特開２００１−２２３３５２号公報
【特許文献２】
特開昭６３−４９７６３号公報
【特許文献３】
特開平６−８９９９３号公報
【００２１】
【発明が解決しようとする課題】
このように、従来の固体撮像素子では、多層電極構造の電荷転送電極の低抵抗化は困難であり、微細化、高集積化に伴い、歩留まりが低下するという問題があった。
【００２２】
本発明は前記実情に鑑みてなされたもので、複数層からなる電荷転送電極を用いたＣＣＤにおいて、微細化、多画素化、大型化に際しても、工程の自由度を確保したままで歩留まり低下を生じることなく、電荷転送電極の低抵抗化をはかり、高速転送の可能な電荷転送素子を提供することを目的とする。
【００２３】
また、製造が容易で信頼性の高い固体撮像素子の製造方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】
そこで本発明では、多層電極構造の電荷転送電極を有する固体撮像素子において、複数層の多結晶シリコン電極を形成し、これらの側壁に側壁絶縁膜を介在させ、側壁絶縁膜から露呈する多結晶シリコン膜表面に自己整合的にシリサイド膜を形成したことを特徴とするものである。
【００２５】
すなわち、半導体基板表面に形成された光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送部とを具備した固体撮像素子において、前記電荷転送部の電荷転送電極が、前記半導体基板表面にゲート酸化膜を介して形成されたシリコン系導電性膜からなる第1層電極と、シリコン系導電性膜からなる第2層電極と、前記第1層および第2層電極の側壁に形成された側壁絶縁膜と、前記側壁絶縁膜から露呈する第１層および第2層電極表面に形成された金属シリサイド膜とを具備したことを特徴とする。
【００２６】
かかる構成によれば、側壁絶縁膜の形成により、第1層電極と第2層電極の間など、電極端部の側壁には自己整合的に側壁絶縁膜を形成しているため、シリサイド化工程においても電極間が確実に分離され得ることにより、耐圧不良や短絡が防止され、低抵抗で信頼性の高い固体撮像素子を形成することが可能となる。
【００２７】
この第２層電極は、ゲート酸化膜上から、電極間絶縁膜を介して第1層電極上に乗り上げるように形成されていれば、第１層電極および第２層電極の膜厚が等しい場合にも表面の段差は形成され、この段差を利用して側壁絶縁膜を形成することができる。
【００２８】
また側壁絶縁膜が自己整合的に形成されるため、あわせマージンも不要であり、微細かつ高精度化をはかることが可能となる。
【００２９】
さらにまた、シリコン系導電性膜として、ドープト多結晶シリコン膜を用いるようにすればよい。
【００３０】
また、シリコン系導電性膜としては、ドープトアモルファスシリコン膜を用いるようにすれば、不純物の注入工程が不要となり、製造が容易で信頼性の高い膜を形成することが可能となる。
【００３１】
また、この金属シリサイド膜としては、チタンシリサイドを用いるようにすれば、より低抵抗化をはかることが可能となる。
【００３２】
さらに望ましくは、金属シリサイド膜として、コバルトシリサイドを用いるようにすれば、後続工程における熱による凝集もなく、より低抵抗のシリサイド膜を形成することが可能となる。
【００３３】
また、金属シリサイド膜としては、ニッケル、パラジウム、プラチナ、タンタルのシリサイドとしてもよい。
【００３４】
加えて、金属シリサイド層の上部にチタン、コバルト、ニッケル、パラジウム、プラチナ、タンタルあるいはこれらの窒化物、合金、化合物、複合物を付加するようにし、下層の凝集による高抵抗化を防止するという効果を奏功する。
【００３５】
また本発明の方法では、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極とを具備した固体撮像素子の製造方法において、
光電変換部の形成された半導体基板表面に、ゲート酸化膜を介してシリコン系導電性膜からなる第1層電極と、前記ゲート酸化膜上から、電極間絶縁膜を介して形成されたシリコン系導電性膜からなる第2層電極とを形成する工程と、前記半導体基板表面全体を覆うように絶縁膜を形成する工程と、異方性エッチングにより、前記絶縁膜を選択的に除去し、前記第1層電極および第2層電極の側壁に側壁絶縁膜を形成する工程と、この上層に金属膜を形成する工程と、熱処理により前記側壁絶縁膜から露呈する前記第1層および第2層電極と前記金属膜との界面に金属シリサイドを形成するシリサイド化工程と、シリサイド化されずに残った金属膜を選択的に除去する工程とを含み、シリコン系導電性膜と金属シリサイド層とからなる電荷転送電極を形成することを特徴とする。
【００３６】
かかる構成によれば、自己整合的に側壁絶縁膜を形成し、こののち、この側壁絶縁膜から露呈するシリコン系導電性膜の表面に自己整合的にシリサイド膜を形成するため、フォトリソ工程での合わせずれやメタル材料特有の表面での反射によるハレーションの影響を受けることなく電極の低抵抗化をはかることが可能となる。ここで第１層電極および第２層電極は表面で段差が形成されるものであることが望ましい。
【００３７】
この第２層電極は、ゲート酸化膜上から、電極間絶縁膜を介して第1層電極上に乗り上げるように形成されていれば、第１層電極および第２層電極の膜厚が等しい場合にも表面の段差は形成され、この段差を利用して側壁絶縁膜を形成することができる。
【００３８】
また、シリコン系導電性膜は端部を側壁絶縁膜で覆われて隣接電極間の分離がなされているためシリサイド化に際してせり上がりが生じても短絡を生じることなく自己整合的にシリサイド膜の形成を行なうことが可能となる。またせりあがりとは、ここでは、シリコンが 金属膜中に拡散してシリサイドが形成される場合、シリコンが露出した領域が全てシリサイド化したあと、その周辺の金属中までシリコンが拡散しシリサイド化が進行し、いわゆる横方向成長がおこり、これが側壁絶縁膜に沿って伸長するものをいう。
【００３９】
また、金属層などの低抵抗層の形成に必要なフォトリソ工程やエッチング工程が不要となり、工程数削減による歩留まりの向上が可能となる。
【００４０】
このように、シリコン系導電性膜および電極間絶縁膜のパターニング工程でフォトリソグラフィプロセスを用いるのみでよく、このパターンの端部に側壁絶縁膜を形成し、この上層に金属膜を形成して熱処理をすることにより、自己整合的に、金属シリサイド膜が形成され、容易に低抵抗の電荷転送電極を形成することが可能となる。
【００４１】
また、シリコン系導電性膜を形成する工程は、多結晶シリコン膜を成膜する工程と、前記多結晶シリコン膜に、不純物を添加する工程とを含むことを特徴とする。
【００４２】
また、シリコン系導電性膜を形成する工程は、不純物を添加しながらアモルファスシリコン膜を成膜する工程を含むことを特徴とする。
【００４３】
さらにまた、この異方性エッチングに先立ち、少なくとも前記光電変換部をレジストパターンで被覆するようにすれば、周辺回路領域など、シリサイドを形成しない領域はレジストで被覆保護しておくようにすればよい。
【００４４】
またこの金属膜を選択的に除去する工程の後、熱処理により前記金属シリサイド膜を低抵抗化するアニール工程を含むようにしてもよい。
【００４５】
なおこのシリサイド化工程は、窒素雰囲気中で６９０から８００℃に加熱するのがよい。
【００４６】
また、シリサイド化されずに残った金属膜を除去した後、８００℃以上に加熱すれば、シリサイド膜の低抵抗をはかることが可能となる。
【００４７】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
（第1の実施の形態）
図１に、本発明の第１の実施の形態の固体撮像素子の概略構成を示す。図１は、その光電変換部から電荷転送部までを示す概略平面図であり、図２は、図1のＡ−Ａ断面図である。
【００４８】
この固体撮像素子は、図２に要部断面図を示すように、所望の素子領域の形成されたシリコン基板１表面に、ゲート酸化膜２を介して配列形成される多結晶シリコンからなる第1層電極４ａと、ゲート酸化膜上から前記第1層電極４ａ上に乗り上げるように形成された多結晶シリコンからなる第2層電極４ｂとからなる２層構造の電荷転送電極４を有し、この第１層および第２層電極４ａ、４ｂの端部が側壁絶縁膜５を介して分離され、この側壁絶縁膜５から露呈する第１層および第２層電極表面に自己整合的にチタンシリサイド膜５Ｓを形成し、電荷転送電極の低抵抗化をはかるもので耐圧不良や短絡のない固体撮像素子を形成するようにしたことを特徴とする。
なおこのゲート酸化膜は、酸化シリコン膜２ａと窒化シリコン膜２ｂと酸化シリコン膜２ｃとの３層構造膜で構成される。
【００４９】
この固体撮像素子は、図２に、電荷転送部の要部断面図を示すように、所望の素子領域の形成されたシリコン基板１表面に、ゲート酸化膜２を介して配列形成される2層構造の電荷転送電極４が、側壁絶縁膜を有する第１層および第２層電極４ａ、４ｂ上と、これら第１層および第２層電極４ａ、４ｂ上にチタン膜を形成し、シリサイド化を行い、シリサイド化されずに残ったチタン膜を選択的に除去することにより、自己整合的に、形成される金属シリサイド層５Ｓとで構成される。
【００５０】
またこの電極間絶縁膜３は、第1層電極形成後にフォトリソグラフィによって形成される
【００５１】
なお、図２に示すように、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード３０の間に蛇行形状を呈するように形成される。
【００５２】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル３１は、図１では図示していないが、電荷転送部４０が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。
【００５３】
なお、図１においては、電極間絶縁膜３の内、フォトダイオード領域と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
【００５４】
図２に示すように、シリコン基板１内には、フォトダイオード３０、電荷転送チャネル３１、チャネルストップ領域３２、電荷読み出し領域３３が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜３と電荷転送電極（第１層電極４ａ、第２層電極４ｂ、チタンシリサイド５Ｓ）が形成される。
【００５５】
電荷転送部４０は、上述したとおりであるが、電荷転送部４０のチタンシリサイド５Ｓ上面には層間絶縁膜としての、酸化シリコン膜７０が形成される。
【００５６】
固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜（図示せず）が設けられ、さらにカラーフィルタ５０、マイクロレンズ６０が設けられる。また、電荷転送部４０と遮光膜との間、および遮光膜とカラーフィルタ５０との間は、絶縁性の透明樹脂等が充填される。電荷転送部４０および電極間絶縁膜３を除いて通例のものと同様であるので説明を省略する。また、図１では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【００５７】
次にこの固体撮像素子の製造工程について説明する。
まず、ｎ型のシリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜と、膜厚１０ｎｍの酸化シリコン膜を形成し、３層構造のゲート酸化膜２を形成する。
【００５８】
続いて、このゲート酸化膜２上に、Ｈｅで希釈したＳｉＨ4を反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．４μｍの第１層多結晶シリコン膜を形成する。このときの基板温度は６００〜７００℃とする。この後ＰＯＣｌ3とＮ2とＯ2との混合ガス雰囲気中で９００℃の熱処理を行い第１層多結晶シリコン膜をドーピングする（リン酸処理）。
【００５９】
続いて、そしてこの上層にポジレジストを厚さ０．５〜１．４μｍとなるように塗布する。
【００６０】
そして、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、パターン幅０．３から数μｍのレジストパターンを形成する。
【００６１】
この後、ＨＢｒとＯ2との混合ガスを用いた反応性イオンエッチングによりレジストパターンをマスクとし、ゲート酸化膜２をエッチングストッパとして第１層多結晶シリコン膜を選択的にエッチング除去したのち、レジストパターンを剥離除去し、第１層電極４ａを形成する。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。
【００６２】
続いて、熱酸化により第１層電極４ａの表面に膜厚８０ｎｍの酸化シリコン膜からなる電極間絶縁膜３を形成する。
【００６３】
このようにして、電極間絶縁膜３を形成する。
【００６４】
次に、ＳｉＨ4ガスを用いた減圧ＣＶＤ法により膜厚０．４〜０．７μｍの第２層多結晶シリコン膜を形成し、第１層多結晶シリコン膜の場合と同様にフォトリソグラフィによりパターニングし、第２層電極４ｂを形成する。ここでも第１層多結晶シリコン膜と同様にリン酸処理を行う。
【００６５】
そして、図３（ａ）に示すように、この上層に減圧ＣＶＤ法により酸化シリコン膜６を形成する。
【００６６】
そして、図３（ｂ）に示すように、異方性エッチングにより、第１層及び第２層電極の多結晶シリコン膜を露出させ、また第１層及び第２層電極４ａ、４ｂの側壁に酸化シリコン膜６を残留せしめる。なおこの側壁絶縁膜の幅は、酸化シリコン膜の膜厚によって制御可能であり、酸化シリコン膜の膜厚を上げていくと側壁絶縁膜の幅も広くなり、隣接電極間の短絡マージンを広げることができる。また第１および第２の電極上の酸化シリコン膜の膜厚が１６０ｎｍの場合、側壁絶縁膜の幅は１６０ｎｍである。この酸化シリコン膜は減圧ＣＶＤ法によって形成したが、熱酸化膜あるいは熱酸化膜とＣＶＤ法によって形成した酸化シリコン膜との積層構造体でもよい。
【００６７】
そして、図３（ｃ）に示すように、第１層および第２層電極４ａ、４ｂを構成する多結晶シリコン膜の上層に、スパッタリング法などにより、膜厚５０〜３００ｎｍのチタン膜５を形成する。
なお、ここでチタン膜のスパッタリングに先立ち、スパッタリング装置内でアルゴンプラズマによるスパッタエッチを行い、多結晶シリコン膜表面の自然酸化膜を除去した後、大気に曝すことなく連続してチタン膜のスパッタリングを行うことにより、安定して低抵抗化をはかることができる。
【００６８】
続いて、図３（ｄ）に示すように、７6０℃９０秒のＲＴＡ（急速熱処理）を行い、第１及び第２層電極４ａ、４ｂの多結晶シリコン膜とチタン膜５との界面に同時にチタンシリサイド５Ｓを形成する。なお、縮退濃度までリンをドープした多結晶シリコンではシリサイド化のための加熱温度は７６０℃が最適である。
【００６９】
ここでｐ＋多結晶シリコンに比べ、シリサイド化反応が遅い本実施の形態のようなｎ＋多結晶シリコンにおいては、シリサイド化によるせり上がりが生じにくいため、低抵抗化を優先して７６０℃又はそれ以上の温度で加熱することができる。
【００７０】
なおかつその遅いシリサイド化反応ゆえに７２０℃程度の温度ではシリサイド化が十分に行われず、後続の未反応チタン除去工程で転送電極上のシリサイド層が溶出してしまいかえって抵抗の上昇をまねくことになる。
【００７１】
このとき多結晶シリコンとチタンとの反応は第１および第２の電極上でのみ起こり、側壁絶縁膜６で覆われているフォトダイオード上や、絶縁膜で覆われている周辺回路上のチタンは未反応のままとなる。ただし、このチタンシリサイドはＣ−４９結晶構造を有し、第１及び第２層電極４ａ、４ｂとで構成される電荷転送電極としての比抵抗は比較的高い。
【００７２】
この後、図３（ｅ）に示すように、アンモニアと過酸化水素水の混合液を用いたＳＣ−１処理を行い、未反応のチタン膜を除去し、８００℃９０秒のアニール工程を経てチタンシリサイドの低抵抗化をはかり、多結晶シリコン膜とチタンシリサイドとの２層構造の電荷転送電極が形成される。
【００７３】
そしてこの上層に膜厚１００ｎｍのＰ−ＴＥＯＳ膜を形成した後、膜厚７００ｎｍのＢＰＳＧ膜を形成し、８５０℃でリフローし平坦化して絶縁膜７０を得る。この後遮光膜、カラーフィルタ５０、マイクロレンズ６０などを形成して、図１に示したような固体撮像素子を得る。
【００７４】
この方法によれば、第１層及び第２層電極を構成する多結晶シリコン膜の側壁に側壁絶縁膜を形成し、この側壁絶縁膜から露呈する多結晶シリコン膜の表面にチタンシリサイド膜を形成しているため、耐圧不良や短絡が生じることはない。従って微細で信頼性の高い固体撮像素子を得ることが可能となる。
【００７５】
また、表面反射率が高く、ハレーションなどにより加工が難しい金属膜のパターニングが不要となる。すなわち、表面反射の影響により精度が低下したりすることなく、多結晶シリコン膜のパターンを形成すると共にエッジを側壁絶縁膜で被覆し、このパターン上でのみシリサイド化を生ぜしめ、金属シリサイド膜を選択的に形成することにより、２層構造の電荷転送電極を自己整合的に形成することができる。また２層構造の電荷転送電極を１回のシリサイド化工程でシリサイド化しているため、高温工程の回数を少なくすることができる。従って、マスクずれもなく高精度で信頼性の高い電荷転送電極を持つ固体撮像素子を形成することが可能となる。
【００７６】
さらに、フォトダイオード形成時に、シリコン面が露出した際に金属が触れると汚染の原因となるが、この例では、金属膜の形成もシリサイド化のための熱処理も１回ですむ上、ＲＴＡを用いるため短時間ですむ。従って、フォトダイオード形成後に電極形成を行うようにしても、拡散長の伸びによる接合面のずれも少なく高品質の固体撮像素子を形成することができる。従って金属イオンによるフォトダイオードの汚染を防止することができ、信頼性の向上をはかることができる。
【００７７】
膜厚４００ｎｍのｎ型多結晶シリコンでは、通常シート抵抗は２０Ω／ｃｍ2であるが、本実施の形態では膜厚１２０ｎｍのチタンをスパッタリングにより形成した場合で、１μｍ幅の転送電極で２Ω／ｃｍ2と大幅に抵抗の低減をはかることができた。
【００７８】
本実施の形態のハニカムＣＣＤにおいては、全画素読み出し方式であっても転送電極は２層電極構造で構成することができ、シリサイド層が他の位相の転送電極にさえぎられることなく電極の長手方向に沿って連続的に形成することができる。従って転送電極の長手方向の全長にわたって低抵抗化することができる。また転送電極は一様にシリサイド化されているため、電極材料の仕事関数の変化による電荷転送路でのポテンシャル変動が発生せず、シリサイド化されていない部分での電極の抵抗上昇を生じることがない。
【００７９】
なお、前記実施の形態では、一旦７６０℃９０秒程度のＲＴＡによりＣ４９構造にし、ＳＣ−１処理を行い、不要部のチタン膜を除去した後、８００℃９０秒程度の熱処理を行いＣ５４構造にして低抵抗化するというプロセスを用いたが、シリサイド化のための熱処理温度を８００℃とし一挙にＣ５４構造のチタンシリサイド膜を形成してもよい。このようにして形成されたチタンシリサイド膜は安定で低抵抗（比抵抗：１５Ω・ｃｍ）である。
【００８０】
また、チタンシリサイドの凝集反応による転送電極の上昇はみられなかった。これは高温長時間の熱処理工程なしに形成されるためであると考えられる。
【００８１】
また、前記実施の形態では第１層および第２層電極の端部に側壁絶縁膜を形成し、この側壁絶縁膜から露呈する第１層および第２層電極表面にのみ選択的に、シリサイド化を行うようにしているため、シリサイド化のための熱処理温度を８００℃とし一挙にＣ５４構造のチタンシリサイド膜を形成しても、側壁絶縁膜の存在により、電極間の短絡もなく高信頼性を維持することができる。
【００８２】
さらにまた、前記実施の形態では、Ｐ−ＴＥＯＳ膜を形成した後、続いてＢＰＳＧ膜を形成したが、ＢＰＳＧ膜の形成に先立ち、遮光膜としてのタングステン膜を形成してもよい。
【００８３】
なおここで用いる金属シリサイド膜としては、チタンシリサイドのほか、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金のシリサイドなどが適用可能である。またこれらの金属シリサイドの上層にさらにこれらチタン、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金の窒化物、合金、化合物、複合物を形成しても良い。
【００８４】
なお、本実施の形態は垂直転送電極、水平転送電極ともに適用可能である。
【００８５】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。第１の実施の形態では、側壁絶縁膜の形成に際し、マスクを形成することなく異方性エッチングを行ったが、この例では、フォトダイオード上および周辺回路部をフォトレジストで覆い、低抵抗化したい領域のみを露出させ、シリサイド化するようにしたことを特徴とするものである。
なお同一部位には同一符号を付した。
【００８６】
前記第１の実施の形態と同様にして形成した第１層および第２層電極４ａ、４ｂ上に、減圧ＣＶＤ法により酸化シリコン膜６を形成する（図４（ａ））。
【００８７】
そして、図示しないフォトダイオード上および周辺回路上をフォトレジストで覆い、第１および第２の多結晶シリコン膜からなる第１層電極および第２層電極および低抵抗化したい領域のみを露呈せしめる（図４（ｂ））。
【００８８】
この状態で異方性エッチングにより、第１層及び第２層電極４ａ、４ｂの側壁に酸化シリコン膜６を残留せしめるとともに、第１層及び第２層電極の多結晶シリコン膜を露出させる（図４（ｃ））。この工程では、隣接する電荷転送電極間は側壁絶縁膜で自己整合的に絶縁されるため、隣接する電荷転送電極をフォトリソ工程で区分けしてパターニングする必要がない。
【００８９】
すなわち、フォトリソ工程でパターニングしなければならないのは、フォトダイオード、周辺回路など、画素エリアに比べて比較的線幅ルールの厳しくない領域のみであるため、ＣＣＤの微細化に容易に対応可能である。
【００９０】
なおこのとき、シリコン基板表面に形成されているゲート酸化膜２を構成するＯＮＯ膜をすべてエッチングするようにしてもよいし、この窒化シリコン膜をエッチングストッパとしてもよい。
【００９１】
そして、図４（ｄ）に示すように、第１層および第２層電極４ａ、４ｂを構成する多結晶シリコン膜の上層に、ＰＶＤ法などにより、膜厚６０ｎｍのチタン膜５を形成する。
【００９２】
続いて、図４（ｅ）に示すように、ハロゲンランプアニ−ルにより６９０〜８００℃の窒素雰囲気中で、第１及び第２層電極４ａ、４ｂの多結晶シリコン膜とチタン膜５との界面に同時にチタンシリサイド５Ｓを形成する。
【００９３】
この後、図４（ｆ）に示すように、アンモニアと過酸化水素水の混合液を用いたＳＣ−１処理を行い、未反応のチタン膜を除去し、８００℃９０秒のＲＴＡアニール工程を経てチタンシリサイドの低抵抗化をはかり、多結晶シリコン膜とチタンシリサイドとの２層構造の電荷転送電極を備えた電荷転送部４０が形成される。
【００９４】
そしてこの上層に前記第１の実施の形態と同様にして膜厚１００ｎｍのＰ−ＴＥＯＳ膜を形成した後、膜厚７００ｎｍのＢＰＳＧ膜を形成し、８５０℃でリフローし平坦化して絶縁膜７０を得る。この後遮光膜、カラーフィルタ５０、マイクロレンズ６０などを形成して、図１に示したような固体撮像素子を得る。
【００９５】
（比較例）
次に比較例として、第１層目の多結晶シリコン及び第２層目の多結晶シリコンの間の絶縁膜６Ｓを、これら第１および第２層目の多結晶シリコン膜表面の段差を利用した側壁残しによる側壁絶縁膜に代えて、フォトリソグラフィによってパターニングして形成したものである。
【００９６】
前記第１および第２の実施の形態と同様にして形成した第１層および第２層電極４ａ、４ｂ上に、減圧ＣＶＤ法により酸化シリコン膜６を形成する（図７（ａ））。
【００９７】
そして、フォトリソグラフィにより、レジストＲをパターニングし、図示しないフォトダイオード上および周辺回路上、第１層および第２層電極間をフォトレジストで覆い、第１および第２の多結晶シリコン膜からなる第１層電極および第２層電極上に長手方向に沿って開口を形成する（図７（ｂ））。このとき開口が転送電極上に安定して形成できるように、フォトリソグラフィおよびエッチングの製造上の合わせ余裕を持って開口幅を決めることが必要になる。片側０．１μｍのあわせ余裕をとるとするとそれだけで転送電極の幅は０．２μｍ狭まることになり、転送電極が０．５μｍが場であるとすると全体の４０％幅程度しか開口を形成できないことになる。
【００９８】
この状態で、レジストＲをマスクとして異方性エッチングにより、第１層及び第２層電極の多結晶シリコン膜の表面の一部を露出させる（図７（ｃ））。
【００９９】
なおこのとき、シリコン基板表面に形成されているゲート酸化膜２を構成するＯＮＯ膜をすべてエッチングするようにしてもよいし、この窒化シリコン膜をエッチングストッパとしてもよい。
【０１００】
そして、前記実施の形態と同様に、図７（ｄ）に示すように、第１層および第２層電極４ａ、４ｂを構成する多結晶シリコン膜の上層に、ＰＶＤ法などにより、膜厚６０ｎｍのチタン膜５を形成する。
【０１０１】
続いて、図７（ｅ）に示すように、ハロゲンランプアニ−ルにより６９０〜８００℃の窒素雰囲気中で、第１及び第２層電極４ａ、４ｂの多結晶シリコン膜とチタン膜５との界面に同時にチタンシリサイド５Ｓを形成する。多結晶シリコンとチタンの反応はこの開口のみで怒り、酸化膜で覆われているフォトダイオード上や周辺回路のソース・ドレイン領域上のチタンは未反応のままとなる。
【０１０２】
この後、図７（ｆ）に示すように、アンモニアと過酸化水素水の混合液を用いたＳＣ−１処理を行い、未反応のチタン膜を除去する。そして再度ＲＴＡ法により、８００℃９０秒のアニール工程を経てチタンシリサイドをＣ５４相に相転移させ、低抵抗化をはかり、多結晶シリコン膜とチタンシリサイドとの２層構造の電荷転送電極を備えた電荷転送部４０が形成される。
【０１０３】
ここで、本発明の実施の形態の方法で形成した電荷転送電極と、多結晶シリコンのみの場合との抵抗値と配線抵抗比とを測定した結果を図6に示す。曲線ａは本発明の第２の実施の形態の電荷転送電極の場合、曲線ｂは以下に比較例を示すように、第１層目の多結晶シリコン及び第２層目の多結晶シリコンの間の絶縁膜６Ｓをフォトリソグラフィによって形成した比較例の電荷転送電極の場合、曲線ｃは多結晶シリコンのみの場合を示す。
この図から明らかなように、比較例の方法ではシリサイド化による効果が薄れてしまっていることがわかる。これは比較例の場合、シリサイド化によって低抵抗化できるのは転送電極の幅から開口形成工程の製図上のあわせ余裕を引いた幅までであるためである。
このように本発明によればシリサイド化による低抵抗化が効果的であるのに対し、比較例ではフォトリソグラフィによって開口形成しているため、画素の微細化、ひいては転送電極幅の縮小に伴い低抵抗化の効果は薄れてしまっている。
【０１０４】
なお、第１層電極を構成する第１層多結晶シリコンと第２層電極を構成する第２層多結晶シリコンとの間は酸化シリコン膜の異方性エッチングによって酸化シリコン膜からなる側壁絶縁膜が形成されており、この側壁絶縁膜によって多結晶シリコン膜間の短絡が防止される。ここでも酸化シリコン膜の膜厚を上げるとサイドウォール幅も大きくなり、隣接電極間の短絡マージンを広げることができる。
【０１０５】
この方法によっても前記第1の実施の形態と同様に耐圧不良のない電荷転送電極を形成することが可能となる。
【０１０６】
この方法によれば、電極間絶縁膜としての絶縁膜のパターンを形成する際にダミーパターンの側壁に形成した絶縁膜を異方性エッチングによる側壁残しにより、行っており、微細でかつ信頼性の高い電極間絶縁膜が容易に形成される。
【０１０７】
なお、前記実施の形態ではシリサイド化のための第１アニール工程としてのＲＴＡを７００℃９０秒としたが、６５０〜７５０℃の範囲、３０〜１２０秒の範囲であればよい。ここではチタンシリサイド膜はＣ４９構造となっている。
そして、最終的には、第２アニール工程として、７５０〜８５０℃の温度範囲、３０〜１２０秒間の熱処理を行い、チタンシリサイド膜をＣ５４構造にすることにより、低抵抗化をはかることができる。
【０１０８】
また、第２の実施の形態においても、１回のアニール工程（７５０〜８５０℃の温度範囲、３０〜１２０秒間）で一挙に熱処理を行い、チタンシリサイド膜をＣ５４構造にすることも可能である。この場合せり上がりはより生じ易いが、多結晶シリコン膜の上端を電極間絶縁膜の上端よりも十分に低く形成しているため、耐圧不良や短絡が発生することはない。
【０１０９】
また前記実施の形態では多結晶シリコン膜と金属膜との界面反応によりシリサイドを形成したが、多結晶シリコン膜に限定されることなく、アモルファスシリコン、マイクロクリスタルシリコンなどシリコン系導電膜であればよい。
【０１１０】
【発明の効果】
以上説明してきたように、本発明の固体撮像素子によれば、低抵抗で信頼性の高い電荷転送電極をもつ固体撮像素子を提供することが可能となる。
また本発明によれば、シリサイド層が他の位相の転送電極にさえぎられることなく電極の長手方向に沿って連続的に形成され、転送電極の長手方向の全長にわたって低抵抗化することができる。また転送電極は一様にシリサイド化されているため、電極材料の仕事関数の変化による電荷転送路でのポテンシャル変動が発生せず、シリサイド化されていない部分での電極の抵抗上昇を生じることもない。
従って、高速転送が可能でかつ低消費電力の固体撮像素子を提供することが可能となる。
また電荷転送電極の低抵抗化により電極の高さをさらに低くすることができ、かつ表面の平坦化をはかることができるため、感度の向上やけられの低減をはかることができる。
また、高速転送が可能となるためスミアなどの光学特性を改善することが出来、高品質で信頼性の高い固体撮像素子を得ることが可能となる。
また本発明の固体撮像素子の製造方法によれば自己整合的に低抵抗層を形成することができるため、フォトリソ工程での合わせずれやメタル材料特有の表面反射によるハレーションなどの影響を受けることなく電極の低抵抗化をはかることができる。またフォトリソ工程やエッチング工程が不要となり工程数の削減による歩留まり、製造期間の短縮および製造コストの低減の向上をはかることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子を示す断面図である。
【図３】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図４】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図５】従来例の固体撮像素子を示す図である。
【図６】本発明の実施の形態の電荷転送電極と従来例の電荷転送電極との抵抗値の測定結果を示す比較図である。
【図７】比較例の固体撮像素子の製造工程を示す図である。
【符号の説明】
１ シリコン基板
２ ゲート酸化膜
３ 電極間絶縁膜
４ａ 第１層電極（第1層多結晶シリコン膜）
４ｂ 第２層電極（第2層多結晶シリコン膜）
４Ｓ チタンシリサイド膜
５ チタン膜
５Ｓ チタンシリサイド
６ 側壁絶縁膜
６Ｓ 絶縁膜
３０ フォトダイオード部
４０ 電荷転送部
５０ カラーフィルタ
６０ マイクロレンズ
７０ 酸化シリコン膜
【発明の属する技術分野】
本発明は、固体撮像素子およびその製造方法にかかり、特に多層電極構造の電荷転送電極のシリサイド化に関する。
【０００２】
【従来の技術】
エリアセンサ等に用いられるＣＣＤ固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、固体撮像素子においては、ギガピクセル以上まで撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち電荷転送電極の高速パルスによる駆動が必要となるため、電荷転送電極の低抵抗化が求められている。また、ＣＣＤセンサなどではブローニーサイズとなるなど大型化も進められており、電荷転送時に高い転送効率を維持することが困難になっている。
【０００４】
また、垂直ＣＣＤへの光の混入を防止しスミアを低減する上で垂直ＣＣＤの転送周波数を上げることが求められている。このためには不正パルスの発生を防止し、転送パルスを安定させるために垂直ＣＣＤの電荷転送電極は低抵抗である必要がある。
【０００５】
このような要求の中で、従来の固体撮像素子では、電荷転送電極の電気抵抗を低減するために多結晶シリコンからなる電荷転送電極の厚さを増加したり、多結晶シリコン中のリンやヒ素などのドーパント濃度を増大するなどの方法がとられている。
【０００６】
しかしながら、電荷転送電極の膜厚が厚くなると、電荷転送電極とフォトダイオードなどの光電変換部との段差が大きくなるため、フォトダイオード上部の開口から光源を見込む角度を広くとることができず、感度を十分にとることができない。
【０００７】
また、平坦性の悪化により、電荷転送電極より上層の平坦化膜、インナーレンズ、マイクロレンズ、カラーフィルタなどの各種の膜の膜厚の不均一や形状ばらつきの増大を招くことになり、シェーディング、感度ばらつき、迷光によるスミアの悪化などが発生する。
【０００８】
このように電荷転送電極を構成する膜の低抵抗化への要求は高まる一方であるが、不純物を固溶限まで添加した多結晶シリコンでも抵抗率は１０００μΩｃｍ程度であり、低抵抗化にも限界があった。
このため、上述したような方法では、更なる多画素化や、大型化、高速駆動などに対応するのは困難であるという問題があった。
そこで、電荷転送電極の電気抵抗を減少させる他の方法として、多結晶シリコン電極上に裏打ち金属配線、いわゆるメタル裏打ちを設けた構造が提案されている（特許文献１参照）。
【０００９】
このメタル裏打ち方式を用いる場合、多結晶シリコン電極に対してメタル裏打ち配線を合わせ余裕を持ってレイアウトする必要があるため、あわせマージン分の無駄な領域を確保せざるを得ないと言う問題があった。
【００１０】
また、メタル裏打ち方式では、Ａｌ，Ｃｕ，Ｗなどの金属膜を用いて配線加工して電荷転送電極と接続して用いるが、これら金属膜自体多結晶シリコンに比べてパーティクルなどの欠陥密度が高く、金属配線の短絡というような歩留まり上の問題をおこしがちであった。
【００１１】
更にこれら金属膜を配線加工する工程において、フォトリソグラフィによりパターニングする際は、必然的に転送電極の段差の上で微細加工を行う必要があるため、ハレーションによる線幅の変動が生じやすく、配線加工が困難であるという問題があった。
【００１２】
また、電荷転送電極の低抵抗化のために多結晶シリコンとシリサイドとを積層したポリサイド構造を用いる方法も提案されている（特許文献2参照）。
【００１３】
通常、電荷転送電極のパターンをエッチングで形成した後、耐圧向上のために酸化を行うが、ポリサイド構造を構成するシリサイドの熱酸化膜は多結晶シリコンを酸化して形成する熱酸化膜よりも耐圧が低く、電荷転送電極間の耐圧が低くなり、歩留まりが低下するという問題があった。
【００１４】
このため多結晶シリコン膜の内部にモリブデンＭｏなどの金属層を内包する3層からなる構造も提案されているが、ピクセルサイズが微細化した場合、全ての画素領域において金属層が多結晶シリコン層から露呈することなく、再現性よく、金属膜内包構造を得るのは極めて困難であった。
【００１５】
また、ポリサイド構造において酸化を行うことなく絶縁膜ＣＶＤなどで転送電極間の絶縁耐圧を確保しようとしても、後続工程のゲート酸化膜形成工程や、不純物ドーパントの活性化のための高温（９００℃以上）熱処理中にポリサイドが酸化され、拡散したポリサイドを構成する高融点金属が電荷転送電極間の酸化膜に取り込まれて絶縁耐圧を低下させていた。
【００１６】
また、受光領域の確保とスミアの低減を目的とし、多結晶シリコン膜をパターニングした後、モリブデンなどの金属を用いて電荷転送電極をサリサイド化する方法も提案されている（特許文献3参照）。
【００１７】
この方法では、電荷転送電極の低抵抗化が可能となる。しかしながらこの方法は単層構造の電荷転送電極のみしか想定しておらず、2層構造の電荷転送電極には適用できないという問題があった。
【００１８】
そしてまた、多層構造の電荷転送電極に対しては、1層づつ順次シリサイド化するという方法も考えられる。しかしながらこの方法も電荷転送電極間の耐圧向上のために行う酸化において、前述したポリサイド構造の電荷転送電極と同様に、形成される熱酸化膜の絶縁耐圧が低く、歩留まりの向上をはかることができないという問題があった。
【００１９】
さらに、低抵抗化電極材料として用いられるチタンシリサイド、コバルトシリサイドなどは、耐熱性が高々７００℃から８５０℃程度であり、上層側電極のゲート酸化膜の形成工程、電荷転送電極の形成工程、あるいは電荷転送電極をマスクとしてイオン注入法を用いて自己整合的にフォトダイオードを形成する工程における活性化のための熱工程などにおいて、耐熱性不足から異常酸化や凝集反応によりゲート酸化膜の劣化や電荷転送電極の抵抗上昇を引き起こすという問題があった。
【００２０】
【特許文献１】
特開２００１−２２３３５２号公報
【特許文献２】
特開昭６３−４９７６３号公報
【特許文献３】
特開平６−８９９９３号公報
【００２１】
【発明が解決しようとする課題】
このように、従来の固体撮像素子では、多層電極構造の電荷転送電極の低抵抗化は困難であり、微細化、高集積化に伴い、歩留まりが低下するという問題があった。
【００２２】
本発明は前記実情に鑑みてなされたもので、複数層からなる電荷転送電極を用いたＣＣＤにおいて、微細化、多画素化、大型化に際しても、工程の自由度を確保したままで歩留まり低下を生じることなく、電荷転送電極の低抵抗化をはかり、高速転送の可能な電荷転送素子を提供することを目的とする。
【００２３】
また、製造が容易で信頼性の高い固体撮像素子の製造方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】
そこで本発明では、多層電極構造の電荷転送電極を有する固体撮像素子において、複数層の多結晶シリコン電極を形成し、これらの側壁に側壁絶縁膜を介在させ、側壁絶縁膜から露呈する多結晶シリコン膜表面に自己整合的にシリサイド膜を形成したことを特徴とするものである。
【００２５】
すなわち、半導体基板表面に形成された光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送部とを具備した固体撮像素子において、前記電荷転送部の電荷転送電極が、前記半導体基板表面にゲート酸化膜を介して形成されたシリコン系導電性膜からなる第1層電極と、シリコン系導電性膜からなる第2層電極と、前記第1層および第2層電極の側壁に形成された側壁絶縁膜と、前記側壁絶縁膜から露呈する第１層および第2層電極表面に形成された金属シリサイド膜とを具備したことを特徴とする。
【００２６】
かかる構成によれば、側壁絶縁膜の形成により、第1層電極と第2層電極の間など、電極端部の側壁には自己整合的に側壁絶縁膜を形成しているため、シリサイド化工程においても電極間が確実に分離され得ることにより、耐圧不良や短絡が防止され、低抵抗で信頼性の高い固体撮像素子を形成することが可能となる。
【００２７】
この第２層電極は、ゲート酸化膜上から、電極間絶縁膜を介して第1層電極上に乗り上げるように形成されていれば、第１層電極および第２層電極の膜厚が等しい場合にも表面の段差は形成され、この段差を利用して側壁絶縁膜を形成することができる。
【００２８】
また側壁絶縁膜が自己整合的に形成されるため、あわせマージンも不要であり、微細かつ高精度化をはかることが可能となる。
【００２９】
さらにまた、シリコン系導電性膜として、ドープト多結晶シリコン膜を用いるようにすればよい。
【００３０】
また、シリコン系導電性膜としては、ドープトアモルファスシリコン膜を用いるようにすれば、不純物の注入工程が不要となり、製造が容易で信頼性の高い膜を形成することが可能となる。
【００３１】
また、この金属シリサイド膜としては、チタンシリサイドを用いるようにすれば、より低抵抗化をはかることが可能となる。
【００３２】
さらに望ましくは、金属シリサイド膜として、コバルトシリサイドを用いるようにすれば、後続工程における熱による凝集もなく、より低抵抗のシリサイド膜を形成することが可能となる。
【００３３】
また、金属シリサイド膜としては、ニッケル、パラジウム、プラチナ、タンタルのシリサイドとしてもよい。
【００３４】
加えて、金属シリサイド層の上部にチタン、コバルト、ニッケル、パラジウム、プラチナ、タンタルあるいはこれらの窒化物、合金、化合物、複合物を付加するようにし、下層の凝集による高抵抗化を防止するという効果を奏功する。
【００３５】
また本発明の方法では、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極とを具備した固体撮像素子の製造方法において、
光電変換部の形成された半導体基板表面に、ゲート酸化膜を介してシリコン系導電性膜からなる第1層電極と、前記ゲート酸化膜上から、電極間絶縁膜を介して形成されたシリコン系導電性膜からなる第2層電極とを形成する工程と、前記半導体基板表面全体を覆うように絶縁膜を形成する工程と、異方性エッチングにより、前記絶縁膜を選択的に除去し、前記第1層電極および第2層電極の側壁に側壁絶縁膜を形成する工程と、この上層に金属膜を形成する工程と、熱処理により前記側壁絶縁膜から露呈する前記第1層および第2層電極と前記金属膜との界面に金属シリサイドを形成するシリサイド化工程と、シリサイド化されずに残った金属膜を選択的に除去する工程とを含み、シリコン系導電性膜と金属シリサイド層とからなる電荷転送電極を形成することを特徴とする。
【００３６】
かかる構成によれば、自己整合的に側壁絶縁膜を形成し、こののち、この側壁絶縁膜から露呈するシリコン系導電性膜の表面に自己整合的にシリサイド膜を形成するため、フォトリソ工程での合わせずれやメタル材料特有の表面での反射によるハレーションの影響を受けることなく電極の低抵抗化をはかることが可能となる。ここで第１層電極および第２層電極は表面で段差が形成されるものであることが望ましい。
【００３７】
この第２層電極は、ゲート酸化膜上から、電極間絶縁膜を介して第1層電極上に乗り上げるように形成されていれば、第１層電極および第２層電極の膜厚が等しい場合にも表面の段差は形成され、この段差を利用して側壁絶縁膜を形成することができる。
【００３８】
また、シリコン系導電性膜は端部を側壁絶縁膜で覆われて隣接電極間の分離がなされているためシリサイド化に際してせり上がりが生じても短絡を生じることなく自己整合的にシリサイド膜の形成を行なうことが可能となる。またせりあがりとは、ここでは、シリコンが 金属膜中に拡散してシリサイドが形成される場合、シリコンが露出した領域が全てシリサイド化したあと、その周辺の金属中までシリコンが拡散しシリサイド化が進行し、いわゆる横方向成長がおこり、これが側壁絶縁膜に沿って伸長するものをいう。
【００３９】
また、金属層などの低抵抗層の形成に必要なフォトリソ工程やエッチング工程が不要となり、工程数削減による歩留まりの向上が可能となる。
【００４０】
このように、シリコン系導電性膜および電極間絶縁膜のパターニング工程でフォトリソグラフィプロセスを用いるのみでよく、このパターンの端部に側壁絶縁膜を形成し、この上層に金属膜を形成して熱処理をすることにより、自己整合的に、金属シリサイド膜が形成され、容易に低抵抗の電荷転送電極を形成することが可能となる。
【００４１】
また、シリコン系導電性膜を形成する工程は、多結晶シリコン膜を成膜する工程と、前記多結晶シリコン膜に、不純物を添加する工程とを含むことを特徴とする。
【００４２】
また、シリコン系導電性膜を形成する工程は、不純物を添加しながらアモルファスシリコン膜を成膜する工程を含むことを特徴とする。
【００４３】
さらにまた、この異方性エッチングに先立ち、少なくとも前記光電変換部をレジストパターンで被覆するようにすれば、周辺回路領域など、シリサイドを形成しない領域はレジストで被覆保護しておくようにすればよい。
【００４４】
またこの金属膜を選択的に除去する工程の後、熱処理により前記金属シリサイド膜を低抵抗化するアニール工程を含むようにしてもよい。
【００４５】
なおこのシリサイド化工程は、窒素雰囲気中で６９０から８００℃に加熱するのがよい。
【００４６】
また、シリサイド化されずに残った金属膜を除去した後、８００℃以上に加熱すれば、シリサイド膜の低抵抗をはかることが可能となる。
【００４７】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
（第1の実施の形態）
図１に、本発明の第１の実施の形態の固体撮像素子の概略構成を示す。図１は、その光電変換部から電荷転送部までを示す概略平面図であり、図２は、図1のＡ−Ａ断面図である。
【００４８】
この固体撮像素子は、図２に要部断面図を示すように、所望の素子領域の形成されたシリコン基板１表面に、ゲート酸化膜２を介して配列形成される多結晶シリコンからなる第1層電極４ａと、ゲート酸化膜上から前記第1層電極４ａ上に乗り上げるように形成された多結晶シリコンからなる第2層電極４ｂとからなる２層構造の電荷転送電極４を有し、この第１層および第２層電極４ａ、４ｂの端部が側壁絶縁膜５を介して分離され、この側壁絶縁膜５から露呈する第１層および第２層電極表面に自己整合的にチタンシリサイド膜５Ｓを形成し、電荷転送電極の低抵抗化をはかるもので耐圧不良や短絡のない固体撮像素子を形成するようにしたことを特徴とする。
なおこのゲート酸化膜は、酸化シリコン膜２ａと窒化シリコン膜２ｂと酸化シリコン膜２ｃとの３層構造膜で構成される。
【００４９】
この固体撮像素子は、図２に、電荷転送部の要部断面図を示すように、所望の素子領域の形成されたシリコン基板１表面に、ゲート酸化膜２を介して配列形成される2層構造の電荷転送電極４が、側壁絶縁膜を有する第１層および第２層電極４ａ、４ｂ上と、これら第１層および第２層電極４ａ、４ｂ上にチタン膜を形成し、シリサイド化を行い、シリサイド化されずに残ったチタン膜を選択的に除去することにより、自己整合的に、形成される金属シリサイド層５Ｓとで構成される。
【００５０】
またこの電極間絶縁膜３は、第1層電極形成後にフォトリソグラフィによって形成される
【００５１】
なお、図２に示すように、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード３０の間に蛇行形状を呈するように形成される。
【００５２】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル３１は、図１では図示していないが、電荷転送部４０が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。
【００５３】
なお、図１においては、電極間絶縁膜３の内、フォトダイオード領域と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
【００５４】
図２に示すように、シリコン基板１内には、フォトダイオード３０、電荷転送チャネル３１、チャネルストップ領域３２、電荷読み出し領域３３が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜３と電荷転送電極（第１層電極４ａ、第２層電極４ｂ、チタンシリサイド５Ｓ）が形成される。
【００５５】
電荷転送部４０は、上述したとおりであるが、電荷転送部４０のチタンシリサイド５Ｓ上面には層間絶縁膜としての、酸化シリコン膜７０が形成される。
【００５６】
固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜（図示せず）が設けられ、さらにカラーフィルタ５０、マイクロレンズ６０が設けられる。また、電荷転送部４０と遮光膜との間、および遮光膜とカラーフィルタ５０との間は、絶縁性の透明樹脂等が充填される。電荷転送部４０および電極間絶縁膜３を除いて通例のものと同様であるので説明を省略する。また、図１では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【００５７】
次にこの固体撮像素子の製造工程について説明する。
まず、ｎ型のシリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜と、膜厚１０ｎｍの酸化シリコン膜を形成し、３層構造のゲート酸化膜２を形成する。
【００５８】
続いて、このゲート酸化膜２上に、Ｈｅで希釈したＳｉＨ4を反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．４μｍの第１層多結晶シリコン膜を形成する。このときの基板温度は６００〜７００℃とする。この後ＰＯＣｌ3とＮ2とＯ2との混合ガス雰囲気中で９００℃の熱処理を行い第１層多結晶シリコン膜をドーピングする（リン酸処理）。
【００５９】
続いて、そしてこの上層にポジレジストを厚さ０．５〜１．４μｍとなるように塗布する。
【００６０】
そして、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、パターン幅０．３から数μｍのレジストパターンを形成する。
【００６１】
この後、ＨＢｒとＯ2との混合ガスを用いた反応性イオンエッチングによりレジストパターンをマスクとし、ゲート酸化膜２をエッチングストッパとして第１層多結晶シリコン膜を選択的にエッチング除去したのち、レジストパターンを剥離除去し、第１層電極４ａを形成する。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。
【００６２】
続いて、熱酸化により第１層電極４ａの表面に膜厚８０ｎｍの酸化シリコン膜からなる電極間絶縁膜３を形成する。
【００６３】
このようにして、電極間絶縁膜３を形成する。
【００６４】
次に、ＳｉＨ4ガスを用いた減圧ＣＶＤ法により膜厚０．４〜０．７μｍの第２層多結晶シリコン膜を形成し、第１層多結晶シリコン膜の場合と同様にフォトリソグラフィによりパターニングし、第２層電極４ｂを形成する。ここでも第１層多結晶シリコン膜と同様にリン酸処理を行う。
【００６５】
そして、図３（ａ）に示すように、この上層に減圧ＣＶＤ法により酸化シリコン膜６を形成する。
【００６６】
そして、図３（ｂ）に示すように、異方性エッチングにより、第１層及び第２層電極の多結晶シリコン膜を露出させ、また第１層及び第２層電極４ａ、４ｂの側壁に酸化シリコン膜６を残留せしめる。なおこの側壁絶縁膜の幅は、酸化シリコン膜の膜厚によって制御可能であり、酸化シリコン膜の膜厚を上げていくと側壁絶縁膜の幅も広くなり、隣接電極間の短絡マージンを広げることができる。また第１および第２の電極上の酸化シリコン膜の膜厚が１６０ｎｍの場合、側壁絶縁膜の幅は１６０ｎｍである。この酸化シリコン膜は減圧ＣＶＤ法によって形成したが、熱酸化膜あるいは熱酸化膜とＣＶＤ法によって形成した酸化シリコン膜との積層構造体でもよい。
【００６７】
そして、図３（ｃ）に示すように、第１層および第２層電極４ａ、４ｂを構成する多結晶シリコン膜の上層に、スパッタリング法などにより、膜厚５０〜３００ｎｍのチタン膜５を形成する。
なお、ここでチタン膜のスパッタリングに先立ち、スパッタリング装置内でアルゴンプラズマによるスパッタエッチを行い、多結晶シリコン膜表面の自然酸化膜を除去した後、大気に曝すことなく連続してチタン膜のスパッタリングを行うことにより、安定して低抵抗化をはかることができる。
【００６８】
続いて、図３（ｄ）に示すように、７6０℃９０秒のＲＴＡ（急速熱処理）を行い、第１及び第２層電極４ａ、４ｂの多結晶シリコン膜とチタン膜５との界面に同時にチタンシリサイド５Ｓを形成する。なお、縮退濃度までリンをドープした多結晶シリコンではシリサイド化のための加熱温度は７６０℃が最適である。
【００６９】
ここでｐ＋多結晶シリコンに比べ、シリサイド化反応が遅い本実施の形態のようなｎ＋多結晶シリコンにおいては、シリサイド化によるせり上がりが生じにくいため、低抵抗化を優先して７６０℃又はそれ以上の温度で加熱することができる。
【００７０】
なおかつその遅いシリサイド化反応ゆえに７２０℃程度の温度ではシリサイド化が十分に行われず、後続の未反応チタン除去工程で転送電極上のシリサイド層が溶出してしまいかえって抵抗の上昇をまねくことになる。
【００７１】
このとき多結晶シリコンとチタンとの反応は第１および第２の電極上でのみ起こり、側壁絶縁膜６で覆われているフォトダイオード上や、絶縁膜で覆われている周辺回路上のチタンは未反応のままとなる。ただし、このチタンシリサイドはＣ−４９結晶構造を有し、第１及び第２層電極４ａ、４ｂとで構成される電荷転送電極としての比抵抗は比較的高い。
【００７２】
この後、図３（ｅ）に示すように、アンモニアと過酸化水素水の混合液を用いたＳＣ−１処理を行い、未反応のチタン膜を除去し、８００℃９０秒のアニール工程を経てチタンシリサイドの低抵抗化をはかり、多結晶シリコン膜とチタンシリサイドとの２層構造の電荷転送電極が形成される。
【００７３】
そしてこの上層に膜厚１００ｎｍのＰ−ＴＥＯＳ膜を形成した後、膜厚７００ｎｍのＢＰＳＧ膜を形成し、８５０℃でリフローし平坦化して絶縁膜７０を得る。この後遮光膜、カラーフィルタ５０、マイクロレンズ６０などを形成して、図１に示したような固体撮像素子を得る。
【００７４】
この方法によれば、第１層及び第２層電極を構成する多結晶シリコン膜の側壁に側壁絶縁膜を形成し、この側壁絶縁膜から露呈する多結晶シリコン膜の表面にチタンシリサイド膜を形成しているため、耐圧不良や短絡が生じることはない。従って微細で信頼性の高い固体撮像素子を得ることが可能となる。
【００７５】
また、表面反射率が高く、ハレーションなどにより加工が難しい金属膜のパターニングが不要となる。すなわち、表面反射の影響により精度が低下したりすることなく、多結晶シリコン膜のパターンを形成すると共にエッジを側壁絶縁膜で被覆し、このパターン上でのみシリサイド化を生ぜしめ、金属シリサイド膜を選択的に形成することにより、２層構造の電荷転送電極を自己整合的に形成することができる。また２層構造の電荷転送電極を１回のシリサイド化工程でシリサイド化しているため、高温工程の回数を少なくすることができる。従って、マスクずれもなく高精度で信頼性の高い電荷転送電極を持つ固体撮像素子を形成することが可能となる。
【００７６】
さらに、フォトダイオード形成時に、シリコン面が露出した際に金属が触れると汚染の原因となるが、この例では、金属膜の形成もシリサイド化のための熱処理も１回ですむ上、ＲＴＡを用いるため短時間ですむ。従って、フォトダイオード形成後に電極形成を行うようにしても、拡散長の伸びによる接合面のずれも少なく高品質の固体撮像素子を形成することができる。従って金属イオンによるフォトダイオードの汚染を防止することができ、信頼性の向上をはかることができる。
【００７７】
膜厚４００ｎｍのｎ型多結晶シリコンでは、通常シート抵抗は２０Ω／ｃｍ2であるが、本実施の形態では膜厚１２０ｎｍのチタンをスパッタリングにより形成した場合で、１μｍ幅の転送電極で２Ω／ｃｍ2と大幅に抵抗の低減をはかることができた。
【００７８】
本実施の形態のハニカムＣＣＤにおいては、全画素読み出し方式であっても転送電極は２層電極構造で構成することができ、シリサイド層が他の位相の転送電極にさえぎられることなく電極の長手方向に沿って連続的に形成することができる。従って転送電極の長手方向の全長にわたって低抵抗化することができる。また転送電極は一様にシリサイド化されているため、電極材料の仕事関数の変化による電荷転送路でのポテンシャル変動が発生せず、シリサイド化されていない部分での電極の抵抗上昇を生じることがない。
【００７９】
なお、前記実施の形態では、一旦７６０℃９０秒程度のＲＴＡによりＣ４９構造にし、ＳＣ−１処理を行い、不要部のチタン膜を除去した後、８００℃９０秒程度の熱処理を行いＣ５４構造にして低抵抗化するというプロセスを用いたが、シリサイド化のための熱処理温度を８００℃とし一挙にＣ５４構造のチタンシリサイド膜を形成してもよい。このようにして形成されたチタンシリサイド膜は安定で低抵抗（比抵抗：１５Ω・ｃｍ）である。
【００８０】
また、チタンシリサイドの凝集反応による転送電極の上昇はみられなかった。これは高温長時間の熱処理工程なしに形成されるためであると考えられる。
【００８１】
また、前記実施の形態では第１層および第２層電極の端部に側壁絶縁膜を形成し、この側壁絶縁膜から露呈する第１層および第２層電極表面にのみ選択的に、シリサイド化を行うようにしているため、シリサイド化のための熱処理温度を８００℃とし一挙にＣ５４構造のチタンシリサイド膜を形成しても、側壁絶縁膜の存在により、電極間の短絡もなく高信頼性を維持することができる。
【００８２】
さらにまた、前記実施の形態では、Ｐ−ＴＥＯＳ膜を形成した後、続いてＢＰＳＧ膜を形成したが、ＢＰＳＧ膜の形成に先立ち、遮光膜としてのタングステン膜を形成してもよい。
【００８３】
なおここで用いる金属シリサイド膜としては、チタンシリサイドのほか、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金のシリサイドなどが適用可能である。またこれらの金属シリサイドの上層にさらにこれらチタン、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金の窒化物、合金、化合物、複合物を形成しても良い。
【００８４】
なお、本実施の形態は垂直転送電極、水平転送電極ともに適用可能である。
【００８５】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。第１の実施の形態では、側壁絶縁膜の形成に際し、マスクを形成することなく異方性エッチングを行ったが、この例では、フォトダイオード上および周辺回路部をフォトレジストで覆い、低抵抗化したい領域のみを露出させ、シリサイド化するようにしたことを特徴とするものである。
なお同一部位には同一符号を付した。
【００８６】
前記第１の実施の形態と同様にして形成した第１層および第２層電極４ａ、４ｂ上に、減圧ＣＶＤ法により酸化シリコン膜６を形成する（図４（ａ））。
【００８７】
そして、図示しないフォトダイオード上および周辺回路上をフォトレジストで覆い、第１および第２の多結晶シリコン膜からなる第１層電極および第２層電極および低抵抗化したい領域のみを露呈せしめる（図４（ｂ））。
【００８８】
この状態で異方性エッチングにより、第１層及び第２層電極４ａ、４ｂの側壁に酸化シリコン膜６を残留せしめるとともに、第１層及び第２層電極の多結晶シリコン膜を露出させる（図４（ｃ））。この工程では、隣接する電荷転送電極間は側壁絶縁膜で自己整合的に絶縁されるため、隣接する電荷転送電極をフォトリソ工程で区分けしてパターニングする必要がない。
【００８９】
すなわち、フォトリソ工程でパターニングしなければならないのは、フォトダイオード、周辺回路など、画素エリアに比べて比較的線幅ルールの厳しくない領域のみであるため、ＣＣＤの微細化に容易に対応可能である。
【００９０】
なおこのとき、シリコン基板表面に形成されているゲート酸化膜２を構成するＯＮＯ膜をすべてエッチングするようにしてもよいし、この窒化シリコン膜をエッチングストッパとしてもよい。
【００９１】
そして、図４（ｄ）に示すように、第１層および第２層電極４ａ、４ｂを構成する多結晶シリコン膜の上層に、ＰＶＤ法などにより、膜厚６０ｎｍのチタン膜５を形成する。
【００９２】
続いて、図４（ｅ）に示すように、ハロゲンランプアニ−ルにより６９０〜８００℃の窒素雰囲気中で、第１及び第２層電極４ａ、４ｂの多結晶シリコン膜とチタン膜５との界面に同時にチタンシリサイド５Ｓを形成する。
【００９３】
この後、図４（ｆ）に示すように、アンモニアと過酸化水素水の混合液を用いたＳＣ−１処理を行い、未反応のチタン膜を除去し、８００℃９０秒のＲＴＡアニール工程を経てチタンシリサイドの低抵抗化をはかり、多結晶シリコン膜とチタンシリサイドとの２層構造の電荷転送電極を備えた電荷転送部４０が形成される。
【００９４】
そしてこの上層に前記第１の実施の形態と同様にして膜厚１００ｎｍのＰ−ＴＥＯＳ膜を形成した後、膜厚７００ｎｍのＢＰＳＧ膜を形成し、８５０℃でリフローし平坦化して絶縁膜７０を得る。この後遮光膜、カラーフィルタ５０、マイクロレンズ６０などを形成して、図１に示したような固体撮像素子を得る。
【００９５】
（比較例）
次に比較例として、第１層目の多結晶シリコン及び第２層目の多結晶シリコンの間の絶縁膜６Ｓを、これら第１および第２層目の多結晶シリコン膜表面の段差を利用した側壁残しによる側壁絶縁膜に代えて、フォトリソグラフィによってパターニングして形成したものである。
【００９６】
前記第１および第２の実施の形態と同様にして形成した第１層および第２層電極４ａ、４ｂ上に、減圧ＣＶＤ法により酸化シリコン膜６を形成する（図７（ａ））。
【００９７】
そして、フォトリソグラフィにより、レジストＲをパターニングし、図示しないフォトダイオード上および周辺回路上、第１層および第２層電極間をフォトレジストで覆い、第１および第２の多結晶シリコン膜からなる第１層電極および第２層電極上に長手方向に沿って開口を形成する（図７（ｂ））。このとき開口が転送電極上に安定して形成できるように、フォトリソグラフィおよびエッチングの製造上の合わせ余裕を持って開口幅を決めることが必要になる。片側０．１μｍのあわせ余裕をとるとするとそれだけで転送電極の幅は０．２μｍ狭まることになり、転送電極が０．５μｍが場であるとすると全体の４０％幅程度しか開口を形成できないことになる。
【００９８】
この状態で、レジストＲをマスクとして異方性エッチングにより、第１層及び第２層電極の多結晶シリコン膜の表面の一部を露出させる（図７（ｃ））。
【００９９】
なおこのとき、シリコン基板表面に形成されているゲート酸化膜２を構成するＯＮＯ膜をすべてエッチングするようにしてもよいし、この窒化シリコン膜をエッチングストッパとしてもよい。
【０１００】
そして、前記実施の形態と同様に、図７（ｄ）に示すように、第１層および第２層電極４ａ、４ｂを構成する多結晶シリコン膜の上層に、ＰＶＤ法などにより、膜厚６０ｎｍのチタン膜５を形成する。
【０１０１】
続いて、図７（ｅ）に示すように、ハロゲンランプアニ−ルにより６９０〜８００℃の窒素雰囲気中で、第１及び第２層電極４ａ、４ｂの多結晶シリコン膜とチタン膜５との界面に同時にチタンシリサイド５Ｓを形成する。多結晶シリコンとチタンの反応はこの開口のみで怒り、酸化膜で覆われているフォトダイオード上や周辺回路のソース・ドレイン領域上のチタンは未反応のままとなる。
【０１０２】
この後、図７（ｆ）に示すように、アンモニアと過酸化水素水の混合液を用いたＳＣ−１処理を行い、未反応のチタン膜を除去する。そして再度ＲＴＡ法により、８００℃９０秒のアニール工程を経てチタンシリサイドをＣ５４相に相転移させ、低抵抗化をはかり、多結晶シリコン膜とチタンシリサイドとの２層構造の電荷転送電極を備えた電荷転送部４０が形成される。
【０１０３】
ここで、本発明の実施の形態の方法で形成した電荷転送電極と、多結晶シリコンのみの場合との抵抗値と配線抵抗比とを測定した結果を図6に示す。曲線ａは本発明の第２の実施の形態の電荷転送電極の場合、曲線ｂは以下に比較例を示すように、第１層目の多結晶シリコン及び第２層目の多結晶シリコンの間の絶縁膜６Ｓをフォトリソグラフィによって形成した比較例の電荷転送電極の場合、曲線ｃは多結晶シリコンのみの場合を示す。
この図から明らかなように、比較例の方法ではシリサイド化による効果が薄れてしまっていることがわかる。これは比較例の場合、シリサイド化によって低抵抗化できるのは転送電極の幅から開口形成工程の製図上のあわせ余裕を引いた幅までであるためである。
このように本発明によればシリサイド化による低抵抗化が効果的であるのに対し、比較例ではフォトリソグラフィによって開口形成しているため、画素の微細化、ひいては転送電極幅の縮小に伴い低抵抗化の効果は薄れてしまっている。
【０１０４】
なお、第１層電極を構成する第１層多結晶シリコンと第２層電極を構成する第２層多結晶シリコンとの間は酸化シリコン膜の異方性エッチングによって酸化シリコン膜からなる側壁絶縁膜が形成されており、この側壁絶縁膜によって多結晶シリコン膜間の短絡が防止される。ここでも酸化シリコン膜の膜厚を上げるとサイドウォール幅も大きくなり、隣接電極間の短絡マージンを広げることができる。
【０１０５】
この方法によっても前記第1の実施の形態と同様に耐圧不良のない電荷転送電極を形成することが可能となる。
【０１０６】
この方法によれば、電極間絶縁膜としての絶縁膜のパターンを形成する際にダミーパターンの側壁に形成した絶縁膜を異方性エッチングによる側壁残しにより、行っており、微細でかつ信頼性の高い電極間絶縁膜が容易に形成される。
【０１０７】
なお、前記実施の形態ではシリサイド化のための第１アニール工程としてのＲＴＡを７００℃９０秒としたが、６５０〜７５０℃の範囲、３０〜１２０秒の範囲であればよい。ここではチタンシリサイド膜はＣ４９構造となっている。
そして、最終的には、第２アニール工程として、７５０〜８５０℃の温度範囲、３０〜１２０秒間の熱処理を行い、チタンシリサイド膜をＣ５４構造にすることにより、低抵抗化をはかることができる。
【０１０８】
また、第２の実施の形態においても、１回のアニール工程（７５０〜８５０℃の温度範囲、３０〜１２０秒間）で一挙に熱処理を行い、チタンシリサイド膜をＣ５４構造にすることも可能である。この場合せり上がりはより生じ易いが、多結晶シリコン膜の上端を電極間絶縁膜の上端よりも十分に低く形成しているため、耐圧不良や短絡が発生することはない。
【０１０９】
また前記実施の形態では多結晶シリコン膜と金属膜との界面反応によりシリサイドを形成したが、多結晶シリコン膜に限定されることなく、アモルファスシリコン、マイクロクリスタルシリコンなどシリコン系導電膜であればよい。
【０１１０】
【発明の効果】
以上説明してきたように、本発明の固体撮像素子によれば、低抵抗で信頼性の高い電荷転送電極をもつ固体撮像素子を提供することが可能となる。
また本発明によれば、シリサイド層が他の位相の転送電極にさえぎられることなく電極の長手方向に沿って連続的に形成され、転送電極の長手方向の全長にわたって低抵抗化することができる。また転送電極は一様にシリサイド化されているため、電極材料の仕事関数の変化による電荷転送路でのポテンシャル変動が発生せず、シリサイド化されていない部分での電極の抵抗上昇を生じることもない。
従って、高速転送が可能でかつ低消費電力の固体撮像素子を提供することが可能となる。
また電荷転送電極の低抵抗化により電極の高さをさらに低くすることができ、かつ表面の平坦化をはかることができるため、感度の向上やけられの低減をはかることができる。
また、高速転送が可能となるためスミアなどの光学特性を改善することが出来、高品質で信頼性の高い固体撮像素子を得ることが可能となる。
また本発明の固体撮像素子の製造方法によれば自己整合的に低抵抗層を形成することができるため、フォトリソ工程での合わせずれやメタル材料特有の表面反射によるハレーションなどの影響を受けることなく電極の低抵抗化をはかることができる。またフォトリソ工程やエッチング工程が不要となり工程数の削減による歩留まり、製造期間の短縮および製造コストの低減の向上をはかることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子を示す断面図である。
【図３】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図４】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図５】従来例の固体撮像素子を示す図である。
【図６】本発明の実施の形態の電荷転送電極と従来例の電荷転送電極との抵抗値の測定結果を示す比較図である。
【図７】比較例の固体撮像素子の製造工程を示す図である。
【符号の説明】
１ シリコン基板
２ ゲート酸化膜
３ 電極間絶縁膜
４ａ 第１層電極（第1層多結晶シリコン膜）
４ｂ 第２層電極（第2層多結晶シリコン膜）
４Ｓ チタンシリサイド膜
５ チタン膜
５Ｓ チタンシリサイド
６ 側壁絶縁膜
６Ｓ 絶縁膜
３０ フォトダイオード部
４０ 電荷転送部
５０ カラーフィルタ
６０ マイクロレンズ
７０ 酸化シリコン膜
Claims (15)
- 半導体基板表面に形成された光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送部とを備えた電荷転送部とを具備した固体撮像素子において、
前記電荷転送部の電荷転送電極が、
前記半導体基板表面にゲート酸化膜を介して形成されたシリコン系導電性膜からなる第1層電極と、
前記第１層電極間のゲート酸化膜を介して形成されたシリコン系導電性膜からなる第2層電極と、
前記第1層および第2層電極の側壁に形成された側壁絶縁膜と、
前記側壁絶縁膜から露呈する第１層および第2層電極表面に形成された金属シリサイド膜とを具備したことを特徴とする固体撮像素子。 - 前記第２層電極は、前記ゲート酸化膜上から電極間絶縁膜を介して前記第1層電極上に乗り上げるように形成ていることを特徴とする請求項1に記載の固体撮像素子。
- 前記シリコン系導電性膜は、ドープト多結晶シリコン膜であることを特徴とする請求項1または２に記載の固体撮像素子。
- 前記シリコン系導電性膜は、ドープトアモルファスシリコン膜であることを特徴とする請求項1に記載の固体撮像素子。
- 前記金属シリサイド膜は、チタンシリサイドであることを特徴とする請求項1または２に記載の固体撮像素子。
- 前記金属シリサイド膜は、コバルトシリサイドであることを特徴とする請求項1または２に記載の固体撮像素子。
- 前記金属シリサイド膜は、ニッケル、パラジウム、プラチナ、タンタルのシリサイドであることを特徴とする請求項1または２に記載の固体撮像素子。
- 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
光電変換部の形成された半導体基板表面に、ゲート酸化膜を介してシリコン系導電性膜からなる第1層電極と、前記第１層電極間の前記ゲート酸化膜を介して形成されたシリコン系導電性膜からなる第2層電極とを形成する工程と、
前記半導体基板表面全体を覆うように絶縁膜を形成する工程と、
異方性エッチングにより、前記絶縁膜を選択的に除去し、前記第1層電極および第2層電極の側壁に側壁絶縁膜を形成する工程と、
この上層に金属膜を形成する工程と、
熱処理により前記側壁絶縁膜から露呈する前記第1層および第2層電極と前記金属膜との界面に金属シリサイドを形成するシリサイド化工程と、
シリサイド化されずに残った金属膜を選択的に除去する工程とを含み、シリコン系導電性膜と金属シリサイド層とからなる電荷転送電極を形成することを特徴とする固体撮像素子の製造方法。 - 前記第２層電極は、ゲート酸化膜上から、電極間絶縁膜を介して前記第1層電極上に乗り上げるように形成されることを特徴とする請求項８に記載の固体撮像素子の製造方法。
- 前記シリコン系導電性膜を形成する工程は、多結晶シリコン膜を成膜する工程と、前記多結晶シリコン膜に、不純物を添加する工程とを含むことを特徴とする請求項８または９に記載の固体撮像素子の製造方法。
- 前記シリコン系導電性膜を形成する工程は、不純物を添加しながらアモルファスシリコン膜を成膜する工程を含むことを特徴とする請求項８または９に記載の固体撮像素子の製造方法。
- 前記異方性エッチングに先立ち、少なくとも前記光電変換部をレジストパターンで被覆する工程を含むことを特徴とする請求項８または９に記載の固体撮像素子の製造方法。
- 前記金属膜を選択的に除去する工程の後、熱処理前記金属シリサイド膜をシリサイド化するアニール工程を含むことを特徴とする請求項８または９に記載の固体撮像素子の製造方法。
- 前記シリサイド化工程は、窒素雰囲気中で６９０から８００℃に加熱する工程であることを特徴とする請求項８または９に記載の固体撮像素子の製造方法。
- 前記アニール工程は、８００℃以上に加熱する工程であることを特徴とする請求項１３に記載の固体撮像素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002365737A JP2004200321A (ja) | 2002-12-17 | 2002-12-17 | 固体撮像素子およびその製造方法 |
| US10/733,384 US6995349B2 (en) | 2002-12-17 | 2003-12-12 | Solid-state image pickup device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002365737A JP2004200321A (ja) | 2002-12-17 | 2002-12-17 | 固体撮像素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200321A true JP2004200321A (ja) | 2004-07-15 |
Family
ID=32588274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002365737A Pending JP2004200321A (ja) | 2002-12-17 | 2002-12-17 | 固体撮像素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6995349B2 (ja) |
| JP (1) | JP2004200321A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261229A (ja) * | 2005-03-15 | 2006-09-28 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| JP2012064815A (ja) * | 2010-09-16 | 2012-03-29 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720474B1 (ko) * | 2005-06-17 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| JP2007048894A (ja) * | 2005-08-09 | 2007-02-22 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| JP2007048893A (ja) * | 2005-08-09 | 2007-02-22 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| JP5136110B2 (ja) * | 2008-02-19 | 2013-02-06 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP2010177599A (ja) * | 2009-01-30 | 2010-08-12 | Panasonic Corp | 固体撮像装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6346763A (ja) | 1986-08-15 | 1988-02-27 | Nec Corp | 固体撮像素子およびその製造方法 |
| KR920010433B1 (ko) | 1990-07-10 | 1992-11-27 | 금성일렉트론 주식회사 | 자기정렬 방식에 의한 전하 촬상소자의 제조방법 |
| JP3060979B2 (ja) * | 1997-02-10 | 2000-07-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3493658B2 (ja) | 2000-02-09 | 2004-02-03 | 日本電気株式会社 | 固体撮像素子及びその製造方法 |
| US6919957B2 (en) * | 2000-09-20 | 2005-07-19 | Kla-Tencor Technologies Corp. | Methods and systems for determining a critical dimension, a presence of defects, and a thin film characteristic of a specimen |
-
2002
- 2002-12-17 JP JP2002365737A patent/JP2004200321A/ja active Pending
-
2003
- 2003-12-12 US US10/733,384 patent/US6995349B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261229A (ja) * | 2005-03-15 | 2006-09-28 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| JP2012064815A (ja) * | 2010-09-16 | 2012-03-29 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6995349B2 (en) | 2006-02-07 |
| US20040118993A1 (en) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2228826A2 (en) | Solid-state image pickup device and a method of manufacturing the same | |
| JP5963449B2 (ja) | 光電変換装置の製造方法 | |
| JP3594550B2 (ja) | 半導体装置の製造方法 | |
| EP3096355B1 (en) | Solid state imaging device, manufacturing method of solid state imaging device, and imaging system | |
| US20070184653A1 (en) | Integrated circuit with a very small-sized reading diode | |
| US7091463B2 (en) | Solid state image pickup device with polysilicon transfer electrodes | |
| JP2004200321A (ja) | 固体撮像素子およびその製造方法 | |
| JP3153647B2 (ja) | 電荷転送装置の製造方法 | |
| JP2011204916A (ja) | 固体撮像装置およびその製造方法 | |
| KR100672713B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2004335804A (ja) | 固体撮像素子およびその製造方法 | |
| JP4225836B2 (ja) | 固体撮像素子の製造方法 | |
| JP4159306B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2007080941A (ja) | 固体撮像素子およびその製造方法 | |
| JP5019934B2 (ja) | 固体撮像素子の製造方法 | |
| JP2011151139A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
| JP2004200319A (ja) | 固体撮像素子およびその製造方法 | |
| JPH04207076A (ja) | 固体撮像装置の製造方法 | |
| JP2004335800A (ja) | 固体撮像素子の製造方法 | |
| JP4500508B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2004335801A (ja) | 固体撮像素子およびその製造方法 | |
| JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
| JP2004103616A (ja) | 固体撮像素子およびその製造方法 | |
| JP4346364B2 (ja) | 固体撮像装置の製造方法 | |
| JP2008306152A (ja) | 電荷結合素子の製造方法及び固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070926 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080206 |