JP2004335801A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法 Download PDFInfo
- Publication number
- JP2004335801A JP2004335801A JP2003130730A JP2003130730A JP2004335801A JP 2004335801 A JP2004335801 A JP 2004335801A JP 2003130730 A JP2003130730 A JP 2003130730A JP 2003130730 A JP2003130730 A JP 2003130730A JP 2004335801 A JP2004335801 A JP 2004335801A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- silicon
- forming
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000007787 solid Substances 0.000 title abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000002356 single layer Substances 0.000 abstract description 13
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 37
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910021341 titanium silicide Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000003963 antioxidant agent Substances 0.000 description 3
- 230000003078 antioxidant effect Effects 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241001047198 Scomberomorus semifasciatus Species 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 235000012467 brownies Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】単層構造の電荷転送電極を用いた電荷転送装置において、微細化、多画素化、大型化に際しても、工程の自由度を確保したままで歩留まり低下を生じることなく、表面の平坦化をはかり、フォトダイオード部の加工精度の向上をはかることにより、高感度で信頼性の高い固体撮像素子を提供する。
【解決手段】単層電極構造の固体撮像素子を形成するに際し、第１の電極３の側壁に電極間絶縁膜６を形成したのち、第１の電極のパターンを形成するためのマスクパターン４，５をエッチングストッパとして第２の電極７をエッチバックするようにし、平坦な表面をもつ単層電極構造の固体撮像素子を形成するようにしたことを特徴とする。
【選択図】図１
【解決手段】単層電極構造の固体撮像素子を形成するに際し、第１の電極３の側壁に電極間絶縁膜６を形成したのち、第１の電極のパターンを形成するためのマスクパターン４，５をエッチングストッパとして第２の電極７をエッチバックするようにし、平坦な表面をもつ単層電極構造の固体撮像素子を形成するようにしたことを特徴とする。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子の製造方法にかかり、特に単層電極ＣＣＤ（電荷結合素子）構造をもつ固体撮像素子の形成に関する。
【０００２】
【従来の技術】
エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、固体撮像素子においては、ギガピクセル以上まで撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち電荷転送電極の高速パルスによる駆動が必要となるため、電荷転送電極の低抵抗化が求められている。また、ブローニーサイズとなるなど大型化も進められており、電荷転送時に高い転送効率を維持することが困難になっている。
【０００４】
従来の単層構造の電荷転送電極を用いた固体撮像素子では、電荷転送電極として多結晶シリコン層を用い、第１層配線を形成した後に、この第１層配線のパターン表面を酸化し、第２層目の転送電極となる多結晶シリコン層を堆積し、全面エッチングを行うことにより電極の単層化を実施している（特許文献１参照）。
【０００５】
また、電極間絶縁膜を先に形成した後に電極となる多結晶シリコン層などを堆積し、レジストエッチバックあるいはケミカルメカニカルポリッシング法（以下ＣＭＰ法）を行うことにより電極の単層化を実施しているため、電極の平坦性を得ることができず、フォトダイオード部を加工する際の露光精度が低下するという問題があった。
【０００６】
また従来の２層電極構造の電荷転送電極をもつ固体撮像素子（特許文献２参照）では、隣接する電極とオーバラップした構造となっているため、高さが高くなる。
【０００７】
このように、電荷転送電極の重なりにより、高さが高くなると、電荷転送電極とフォトダイオードなどの光電変換部との段差が大きくなるため、フォトダイオード上部の開口から光源を見込む角度を広くとることができず、感度を十分にとることができない。
【０００８】
また、平坦性の悪化により、電荷転送電極より上層の平坦化膜、インナーレンズ、マイクロレンズ、カラーフィルタなどの各種の膜の膜厚の不均一や形状ばらつきの増大を招くことになり、シェーディング、感度ばらつき、迷光によるスミアの悪化などが発生する。
【０００９】
このため、上述したような方法では、さらなる感度の向上に対応するのは困難であるという問題があった。
【００１０】
【特許文献１】
特開平３−２４６９７１号公報
【特許文献２】
特開平１０−１０７２５４号公報
【００１１】
【発明が解決しようとする課題】
このように、従来の固体撮像素子では、単層電極構造の電荷転送電極の平坦化は困難であり、微細化、高集積化に伴い、歩留まりが低下するという問題があった。
【００１２】
本発明は前記実情に鑑みてなされたもので、単層構造の電荷転送電極を用いた電荷転送装置において、微細化、多画素化、大型化に際しても、工程の自由度を確保したままで歩留まり低下を生じることなく、表面の平坦化をはかり、フォトダイオード部の加工精度の向上をはかることにより、高感度で信頼性の高い固体撮像素子を提供することを目的とする。
【００１３】
【課題を解決するための手段】
そこで本発明では、単層電極構造の固体撮像素子を形成するに際し、第１の電極の側壁に電極間絶縁膜を形成したのち、第１の電極のパターンを形成するためのマスクパターンをエッチングストッパとして第２の電極をエッチバックするようにし、平坦な表面をもつ単層電極構造の固体撮像素子を形成するようにしたことを特徴とする。
【００１４】
すなわち、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、半導体基板表面に、ゲート酸化膜を介して、第１の電極を構成する第１のシリコン系導電性膜を形成する工程と、前記第１のシリコン系導電性膜の上層にマスク層パターンを形成する工程と、前記マスク層パターンをエッチングマスクとして前記第１のシリコン系導電性膜をパターニングし、第１の電極パターンを形成する工程と、前記第１の電極パターンの少なくとも側壁を覆うように電極間絶縁膜を形成する工程と、第２の電極を構成する第２のシリコン系導電性膜を形成する工程と、前記マスク層パターンをエッチングストッパとして前記第２のシリコン系導電性膜をエッチバックする工程とを含み、第１の電極と第２の電極とが電極間絶縁膜を介して平面上に交互に配列されていることを特徴とする。
【００１５】
かかる構成によれば、第１の電極を形成するためのマスク層パターンをエッチングストッパとして用いて第２の電極をエッチバックするようにしているため、平坦な表面を効率よく形成することができる。
このため電極配線の単層化が可能となり、電極の低層化が可能となることから感度特性が向上する。また平坦性が向上し露光精度も向上することから微細加工が可能となり、高精度で信頼性の高い固体撮像素子を形成することが可能となる。
【００１６】
このように、シリコン系導電性膜のパターニング工程でフォトリソグラフィプロセスを用いるのみでよく、このパターンの端部に電極間絶縁膜を形成し、平坦な表面を得ることが可能となる。
また電極間絶縁膜が自己整合的に形成されるため、あわせマージンも不要であり、微細かつ高精度化をはかることが可能となる。
【００１７】
また、前記エッチバックする工程は、前記エッチバック工程に先立ち、前記第２のシリコン系導電性膜を被覆するようにレジストを形成する工程を含み、レジストエッチバックを行う工程であることを特徴とする。
これにより、レジストとシリコン系導電性膜とのエッチング速度がほぼ等しい条件を選択することにより、効率よく表面の平坦化をはかることが可能となる。
また、レジストエッチバックに代えて、ＣＭＰを用いて平坦化を行うようにしてもよく、この場合にも、第１の電極を形成するためのマスク層パターンをエッチングストッパとして用いて第２の電極をＣＭＰすればよく、平坦な表面を効率よく形成することができる。
【００１８】
さらに、前記マスク層パターンを、酸化シリコン膜とこの上に形成された窒化シリコン膜の２層膜で構成することにより、シリコン系導電性膜とのエッチング選択比を十分にとることができ、窒化シリコン膜をエッチングストッパとして効率よく平坦化をはかることが可能となる。
【００１９】
また、前記電極間絶縁膜を形成する工程は、前記第１の電極パターンを表面酸化し、第１の電極パターンの側壁を酸化する工程を含むことにより、窒化シリコン膜が酸化防止膜として作用し、側壁にのみ選択的に効率よく酸化シリコン膜を形成することができる。
【００２０】
さらに、前記電極間絶縁膜を形成する工程は、ＣＶＤ法により、第１の電極パターンの側壁に絶縁膜を形成する工程を含むことにより、高精度に膜厚のコントロールされた電極間絶縁膜を形成することが可能となる。
【００２１】
また、前記第２の電極となる領域の第２のシリコン系導電性膜をエッチングし、前記電極間絶縁膜の上端よりも十分に低くなるようにする工程を含むことにより、絶縁分離をより確実にすることができ、短絡不良を防止することが可能となる。
【００２２】
また、前記第１の電極上のマスク層パターンをエッチング除去する工程と、前記第１および第２の電極上に金属膜を形成する工程とを含むことにより、電極の低抵抗化をはかることができ、高速駆動が可能となる。
【００２３】
また、熱処理により前記第１および第２の電極と前記金属膜との界面に金属シリサイドを形成するシリサイド化工程と、シリサイド化されずに残った金属膜を選択的に除去する工程とを含み、シリコン系導電性膜と金属シリサイド層とからなる電荷転送電極を形成することにより、電極の更なる低抵抗化をはかることができる上、短絡不良もなく、信頼性の高い固体撮像素子電極を形成することが可能となる。
【００２４】
また、シリコン系導電性膜は電極間絶縁膜の上縁よりも十分に低い位置までエッチングしておくことにより、シリサイド化に際してせり上がりが生じても短絡を生じることなく自己整合的にシリサイド膜の形成を行なうことが可能となる。またせりあがりとは、ここでは、シリコンが 金属膜中に拡散してシリサイドが形成される場合、シリコンが露出した領域が全てシリサイド化したあと、その周辺の金属中までシリコンが拡散しシリサイド化が進行し、いわゆる横方向成長がおこり、これが側壁絶縁膜に沿って伸長するものをいう。
【００２５】
また、シリサイド化を用いることにより、金属層などの低抵抗層の形成に必要なフォトリソ工程やエッチング工程が不要となり、工程数削減による歩留まりの向上が可能となる。
【００２６】
また、シリコン系導電性膜を形成する工程は、多結晶シリコン膜を成膜する工程と、前記多結晶シリコン膜に、不純物を添加する工程とを含むことを特徴とする。
【００２７】
また、シリコン系導電性膜を形成する工程は、不純物を添加しながらアモルファスシリコン膜を成膜する工程を含むことを特徴とする。
これにより、不純物の注入工程が不要となり、製造が容易で信頼性の高い膜を形成することが可能となる。
【００２８】
また、この金属シリサイド膜としては、チタンシリサイドを用いるようにすれば、より低抵抗化をはかることが可能となる。
【００２９】
さらに望ましくは、金属シリサイド膜として、コバルトシリサイドを用いるようにすれば、後続工程における熱による凝集もなく、より低抵抗のシリサイド膜を形成することが可能となる。
【００３０】
また、金属シリサイド膜としては、ニッケル、パラジウム、プラチナ、タンタルのシリサイドを用いるようにしてもよい。
【００３１】
加えて、金属シリサイド層の上部にチタン、コバルト、ニッケル、パラジウム、プラチナ、タンタルあるいはこれらの窒化物、合金、化合物、複合物を付加するようにし、下層の凝集による高抵抗化を防止することも可能である。
【００３２】
さらにまた、異方性エッチングなどによる平坦化のためのエッチング工程に先立ち、少なくとも周辺回路領域を含む前記光電変換部または光電変換部形成領域をレジストパターンで被覆しておくようにし、このレジストをそのまま残して金属膜を形成することにより、シリサイドを形成しない領域はレジストで被覆保護されて金属膜も形成されないようにすることができる。
【００３３】
またこの金属膜を選択的に除去する工程の後、熱処理により前記金属シリサイド膜を低抵抗化するアニール工程を含むようにしてもよい。
【００３４】
なおこのシリサイド化工程は、窒素雰囲気中で６９０から８００℃に加熱するのがよい。
【００３５】
また、シリサイド化されずに残った金属膜を除去した後、８００℃以上に加熱すれば、シリサイド膜の低抵抗をはかることが可能となる。
このように、６９０から８００℃程度の低温下でシリサイド化し、８００℃以上で加熱することにより、低抵抗で短絡不良のおそれのない電荷転送電極を形成することができる。
【００３６】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
（第１の実施の形態）
図１乃至図３に、本発明の第１の実施の形態の固体撮像素子の製造方法を示す。
【００３７】
この固体撮像素子は、図１乃至３にその電極形成工程を示すように、所望の素子領域の形成されたシリコン基板１表面に、ゲート酸化膜２を介して多結晶シリコンを形成し、この多結晶シリコン上に酸化シリコン膜４と窒化シリコン膜５との２層構造のエッチングストッパを形成したのちこれをパターニングし、このエッチングストッパをハードマスクとして多結晶シリコン膜をパターニングするとともに、この多結晶シリコン膜のまわりに電極間絶縁膜６となる絶縁膜を形成し、さらにこの上層に多結晶シリコン膜７をエッチバックする。そしてフォトダイオード部３０上を除く領域にレジストパターンＲ２を形成し、このレジストパターンをマスクとして、フォトダイオード部３０上の多結晶シリコン膜７をエッチング除去することによって形成される。
【００３８】
このようにして、電荷転送電極の平坦化をはかるもので耐圧不良や短絡のない固体撮像素子を形成する。
なおこのゲート酸化膜は、酸化シリコン膜２ａと窒化シリコン膜２ｂと酸化シリコン膜２ｃとの３層構造膜で構成される。
【００３９】
なお、図４および図５に全体の概要説明図を示すように、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード３０の間に蛇行形状を呈するように形成される。
【００４０】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル３１は、図４では図示していないが、電荷転送部４０が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。
【００４１】
なお、図４においては、電極間絶縁膜３の内、フォトダイオード領域と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
【００４２】
図５に示すように、シリコン基板１内には、フォトダイオード３０、電荷転送チャネル３１、チャネルストップ領域３２、電荷読み出し領域３３が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜６と電荷転送電極（第１の電極３、第２の電極７）が形成される。
【００４３】
電荷転送部４０は、上述したとおりであるが、電荷転送部４０の電荷転送電極上面には層間絶縁膜としての、酸化シリコン膜７０が形成される。
【００４４】
固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜（図示せず）が設けられ、さらにカラーフィルタ５０、マイクロレンズ６０が設けられる。また、電荷転送部４０と遮光膜との間、および遮光膜とカラーフィルタ５０との間は、絶縁性の透明樹脂等が充填される。電荷転送部４０および電極間絶縁膜３を除いて通例のものと同様であるので説明を省略する。また、図４では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【００４５】
次にこの固体撮像素子の製造工程について詳細に説明する。
まず、光電変換部のフォトダイオードを構成するｐｎ接合の形成された、ｎ型のシリコン基板１表面に、膜厚３０ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜と、膜厚１０ｎｍの酸化シリコン膜を形成し、３層構造のゲート酸化膜２を形成する。
【００４６】
続いて、このゲート酸化膜２上に、Ｈｅで希釈したＳｉＨ４を反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．４μｍの第１層多結晶シリコン膜を形成する。このときの基板温度は６００〜７００℃とする。この後ＰＯＣｌ３とＮ２とＯ２との混合ガス雰囲気中で９００℃の熱処理を行い第１層多結晶シリコン膜３をドーピングする（リン酸処理）。
【００４７】
この後、減圧ＣＶＤ法により膜厚１０ｎｍの酸化シリコン膜４と、膜厚５０ｎｍの窒化シリコン膜５とを形成する。
続いて、そしてこの上層にポジレジストを厚さ０．５〜１．４μｍとなるように塗布する。
【００４８】
そして、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、パターン幅０．３から数μｍのレジストパターンＲ１を形成する（図１（ａ））。
【００４９】
この後、ＣＨＦ３、Ｃ２Ｆ６、Ｏ２、Ｈｅの混合ガスを用いた反応性イオンエッチングにより、酸化シリコン膜４と、窒化シリコン膜５とをエッチングし、第１の電極のパターニング用のマスクパターンを形成する（図１（ｂ））。
そしてアッシングによりレジストパターンを剥離除去する（図１（ｃ））。
【００５０】
この後、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりこのマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層多結晶シリコン膜３を選択的にエッチング除去し、第１の電極を形成する（図１（ｄ））。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。
【００５１】
続いて、減圧ＣＶＤ法により第１の電極のパターンの表面に膜厚８０ｎｍの酸化シリコン膜からなる電極間絶縁膜６を形成する（図２（ａ））。
【００５２】
次に、ＳｉＨ４ガスを用いた減圧ＣＶＤ法により膜厚０．８μｍの第２層多結晶シリコン膜７を形成する（図２（ｂ））。このとき第２層多結晶シリコン膜７の膜厚ｔ２は第１層多結晶シリコン膜およびその上層の酸化シリコン膜および窒化シリコン膜の膜厚の合計膜厚ｔ１よりも厚くなるように形成する必要がある。これにより完全な平坦化が可能となる。ここでも第１層多結晶シリコン膜と同様にリン酸処理を行う。
【００５３】
そして、図２（ｃ）に示すように、ＣＭＰにより第２層多結晶シリコン膜７の平坦化を行う。なおここではエッチバック法を用いても良い。
この後、図２（ｄ）に示すように、レジストを塗布しパターニングしてフォトダイオード３０上以外の表面をレジストパターンＲ２で被覆する。
【００５４】
そして、図３（ａ）に示すように、このレジストパターンＲ２をマスクとして、フォトダイオード３０上の多結晶シリコン膜をエッチング除去する。
【００５５】
そして、図３（ｂ）に示すように、アッシングによりレジストパターンＲ２を除去し、表面の平坦な固体撮像素子電極が形成される。
なおこの電極間絶縁膜６の幅は、酸化シリコン膜の膜厚によって制御可能であり、酸化シリコン膜の膜厚を上げていくと電極間絶縁膜の幅も広くなり、隣接電極間の短絡マージンを広げることができる。この酸化シリコン膜は減圧ＣＶＤ法によって形成したが、熱酸化膜あるいは熱酸化膜とＣＶＤ法によって形成した酸化シリコン膜との積層構造体でもよい。
【００５６】
そしてこの上層に膜厚１００ｎｍのＰ−ＴＥＯＳ膜を形成した後、膜厚７００〜１０００ｎｍのＢＰＳＧ膜を形成し、８５０〜９００℃でリフローし平坦化して絶縁膜７０を得る。この後遮光膜、カラーフィルタ５０、マイクロレンズ６０などを形成して、図４および５に示したような固体撮像素子を得る。
【００５７】
なお、前記実施の形態では、電極をドープト多結晶シリコン膜で構成したが、これに限定されることなく、アモルファスシリコン膜を用いてもよい。この場合は、成膜後に、不純物を注入する必要はなく、成膜しながら不純物を注入することができる。
【００５８】
またマスクパターンとして用いる酸化シリコン膜と窒化シリコン膜との２層膜のうち、窒化シリコン膜の膜厚は５０〜１５０ｎｍの範囲であればよい。
さらに、この窒化シリコン膜に代えてＬＰ−ＴＥＯＳを用いるようにしてもよい。
また、マスクパターンの形成のための反応性イオンエッチングには、ＣＨＦ３、Ｃ２Ｆ６、Ｏ２、Ｈｅの混合ガスに代えて、ＣＦ４、ＣＨＦ３、Ａｒの混合ガスを用いるようにしてもよい。
また、ゲート酸化膜２の膜厚としては、下層側の酸化シリコン膜は２５〜３５ｎｍであってもよく、また上層側の酸化シリコン膜は８〜１０程度とするのが望ましい。
さらに第１層多結晶シリコン膜は０．３〜０．４μｍであればよい。
【００５９】
（第２の実施の形態）
本発明の第２の実施の形態の固体撮像素子の製造方法を説明する。
【００６０】
この固体撮像素子は、図６乃至８にその電極形成工程を示すように、電極間絶縁膜の形成を減圧ＣＶＤに代えて、熱酸化によって行うようにしたことを特徴とする。
すなわち、第１の電極のパターニング用マスクおよび第２の電極の平坦化に際してエッチングストッパとして用いる酸化シリコン膜および窒化シリコン膜の２層膜を酸化防止膜として、第１の電極の熱酸化を行うことにより、第１の電極の側壁に選択的に酸化シリコン膜を形成し、これを電極間絶縁膜とするようにしたことを特徴とするもので、あらかじめこの酸化される領域分、第１の電極幅が大きくなるようにレジストパターンＲ１の幅を大きく形成しておく他は、図１乃至図３に示した前記第１の実施の形態と同様に形成される。
ここでは図６（ａ）乃至図６（ｄ）の工程は、前述したように第１の電極幅が大きくなるようにレジストパターンＲ１の幅を大きく形成しておく他は前記第１の実施の形態と同様に形成される。
そして図７（ａ）に示すように、窒化シリコン５を酸化防止膜として９００℃の酸素雰囲気中で３０分の熱処理を行い、熱酸化を行い第１層多結晶シリコン膜の側壁に厚さ８０ｎｍの電極間絶縁膜６Ｓを形成する。あとは前記第１の実施の形態と同様であり図８（ａ）および（ｂ）に示すように平坦な表面を持つ電荷転送電極が形成される。
かかる構成によれば、電極間絶縁膜が緻密であるため、小さなギャップで短絡不良もないため、より微細な電極構造を得ることができる。
【００６１】
（第３の実施の形態）
前記第１および第２の実施の形態では、多結晶シリコン膜単層の電極構造としたが、この例では金属シリサイド層で電極を形成することにより低抵抗化を測るようにしたことを特徴とする。
図９に、本発明の第３の実施の形態の固体撮像素子の製造方法を示す。
【００６２】
前記第１および第２の実施の形態の方法に従って、電荷転送電極の形成工程が形成される。この固体撮像素子は、図１乃至３の工程で単層構造の電荷転送電極を形成した後、図９（ａ）に示すように、エッチングにより窒化シリコン膜５を除去する。これによりフォトダイオード部の窒化シリコン膜まで除去される。
そして、図９（ｂ）に示すように、酸化シリコン膜４を除去した後、酸化シリコン膜４に対して選択性のあるエッチング条件を用い、多結晶シリコン膜７をエッチバックする。
このようにして電極間絶縁膜６よりも多結晶シリコン膜３，７の表面が低くなるようにする。
【００６３】
そして、第１の電極３および第２の電極７を構成する多結晶シリコン膜の上層に、スパッタリング法などにより、膜厚５０〜３００ｎｍのチタン膜を形成する。
なお、ここでチタン膜のスパッタリングに先立ち、スパッタリング装置内でアルゴンプラズマによるスパッタエッチを行い、多結晶シリコン膜表面の自然酸化膜を除去した後、大気に曝すことなく連続してチタン膜のスパッタリングを行うことにより、安定して低抵抗化をはかることができる。
【００６４】
続いて、図９（ｃ）に示すように、７６０℃９０秒のＲＴＡ（急速熱処理）を行い、第１及び第２の電極３、７の多結晶シリコン膜とチタン膜との界面に同時にチタンシリサイド８を形成する。なお、縮退濃度までリンをドープした多結晶シリコンではシリサイド化のための加熱温度は７６０℃が最適である。
【００６５】
ここでｐ＋多結晶シリコンに比べ、シリサイド化反応が遅いｎ＋多結晶シリコンにおいては、シリサイド化によるせり上がりが生じにくいため、低抵抗化を優先して７６０℃又はそれ以上の温度で加熱することができる。
【００６６】
このとき多結晶シリコンとチタンとの反応は第１および第２の電極上でのみ起こり、電極間絶縁膜６で覆われているフォトダイオード上や、絶縁膜で覆われている周辺回路上のチタンは未反応のままとなる。
【００６７】
この後、アンモニアと過酸化水素水の混合液を用いたＳＣ−１処理を行い、未反応のチタン膜を除去し、８００℃９０秒のアニール工程を経てチタンシリサイドの低抵抗化をはかり、多結晶シリコン膜とチタンシリサイドとの２層構造の電荷転送電極が形成される。
【００６８】
この方法によれば、第１及び第２の電極を構成する多結晶シリコン膜の側壁に側壁絶縁膜を形成し、この側壁絶縁膜から露呈する多結晶シリコン膜の表面にチタンシリサイド膜を形成しているため、耐圧不良や短絡が生じることはない。従って微細で信頼性の高い固体撮像素子を得ることが可能となる。
【００６９】
なお、光電変換部の形成のためのイオン注入については、電荷転送電極の形成前に形成したが、これに限定されることなく、電荷転送電極の形成時又は形成後に形成しても良い。
【００７０】
なおここで用いる金属シリサイド膜としては、チタンシリサイドのほか、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金のシリサイドなどが適用可能である。またこれらの金属シリサイドの上層にさらにこれらチタン、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金の窒化物、合金、化合物、複合物を形成しても良い。
【００７１】
また前記実施の形態では、シリコン系導電性膜として、多結晶シリコン膜を用いたが、多結晶シリコン膜に限定されることなく、アモルファスシリコン、マイクロクリスタルシリコンなど他のシリコン系導電性膜を用いてもよい。
【００７２】
【発明の効果】
以上説明してきたように、本発明の固体撮像素子によれば、第１の電極をパターニングするためのマスクパターンをエッチングストッパとして第２の電極の平坦化を行うようにしているため、平坦性の向上および露光精度の向上をはかることが可能となり、フォトダイオード部の加工精度の向上をはかることにより、高感度で信頼性の高い固体撮像素子を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図３】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図４】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図５】本発明の第１の実施の形態の固体撮像素子を示す断面図である。
【図６】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図７】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図８】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図９】本発明の第３の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【符号の説明】
１ シリコン基板
２ ゲート酸化膜
３ 第１の電極（第１層多結晶シリコン膜）
４ 酸化シリコン膜
５ 窒化シリコン膜
６ 電極間絶縁膜
７ 第２の電極（第２層多結晶シリコン膜）
８ チタンシリサイド膜
６Ｓ 電極間絶縁膜
３０ フォトダイオード部
４０ 電荷転送部
５０ カラーフィルタ
６０ マイクロレンズ
７０ 酸化シリコン膜
【発明の属する技術分野】
本発明は、固体撮像素子の製造方法にかかり、特に単層電極ＣＣＤ（電荷結合素子）構造をもつ固体撮像素子の形成に関する。
【０００２】
【従来の技術】
エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、固体撮像素子においては、ギガピクセル以上まで撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち電荷転送電極の高速パルスによる駆動が必要となるため、電荷転送電極の低抵抗化が求められている。また、ブローニーサイズとなるなど大型化も進められており、電荷転送時に高い転送効率を維持することが困難になっている。
【０００４】
従来の単層構造の電荷転送電極を用いた固体撮像素子では、電荷転送電極として多結晶シリコン層を用い、第１層配線を形成した後に、この第１層配線のパターン表面を酸化し、第２層目の転送電極となる多結晶シリコン層を堆積し、全面エッチングを行うことにより電極の単層化を実施している（特許文献１参照）。
【０００５】
また、電極間絶縁膜を先に形成した後に電極となる多結晶シリコン層などを堆積し、レジストエッチバックあるいはケミカルメカニカルポリッシング法（以下ＣＭＰ法）を行うことにより電極の単層化を実施しているため、電極の平坦性を得ることができず、フォトダイオード部を加工する際の露光精度が低下するという問題があった。
【０００６】
また従来の２層電極構造の電荷転送電極をもつ固体撮像素子（特許文献２参照）では、隣接する電極とオーバラップした構造となっているため、高さが高くなる。
【０００７】
このように、電荷転送電極の重なりにより、高さが高くなると、電荷転送電極とフォトダイオードなどの光電変換部との段差が大きくなるため、フォトダイオード上部の開口から光源を見込む角度を広くとることができず、感度を十分にとることができない。
【０００８】
また、平坦性の悪化により、電荷転送電極より上層の平坦化膜、インナーレンズ、マイクロレンズ、カラーフィルタなどの各種の膜の膜厚の不均一や形状ばらつきの増大を招くことになり、シェーディング、感度ばらつき、迷光によるスミアの悪化などが発生する。
【０００９】
このため、上述したような方法では、さらなる感度の向上に対応するのは困難であるという問題があった。
【００１０】
【特許文献１】
特開平３−２４６９７１号公報
【特許文献２】
特開平１０−１０７２５４号公報
【００１１】
【発明が解決しようとする課題】
このように、従来の固体撮像素子では、単層電極構造の電荷転送電極の平坦化は困難であり、微細化、高集積化に伴い、歩留まりが低下するという問題があった。
【００１２】
本発明は前記実情に鑑みてなされたもので、単層構造の電荷転送電極を用いた電荷転送装置において、微細化、多画素化、大型化に際しても、工程の自由度を確保したままで歩留まり低下を生じることなく、表面の平坦化をはかり、フォトダイオード部の加工精度の向上をはかることにより、高感度で信頼性の高い固体撮像素子を提供することを目的とする。
【００１３】
【課題を解決するための手段】
そこで本発明では、単層電極構造の固体撮像素子を形成するに際し、第１の電極の側壁に電極間絶縁膜を形成したのち、第１の電極のパターンを形成するためのマスクパターンをエッチングストッパとして第２の電極をエッチバックするようにし、平坦な表面をもつ単層電極構造の固体撮像素子を形成するようにしたことを特徴とする。
【００１４】
すなわち、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、半導体基板表面に、ゲート酸化膜を介して、第１の電極を構成する第１のシリコン系導電性膜を形成する工程と、前記第１のシリコン系導電性膜の上層にマスク層パターンを形成する工程と、前記マスク層パターンをエッチングマスクとして前記第１のシリコン系導電性膜をパターニングし、第１の電極パターンを形成する工程と、前記第１の電極パターンの少なくとも側壁を覆うように電極間絶縁膜を形成する工程と、第２の電極を構成する第２のシリコン系導電性膜を形成する工程と、前記マスク層パターンをエッチングストッパとして前記第２のシリコン系導電性膜をエッチバックする工程とを含み、第１の電極と第２の電極とが電極間絶縁膜を介して平面上に交互に配列されていることを特徴とする。
【００１５】
かかる構成によれば、第１の電極を形成するためのマスク層パターンをエッチングストッパとして用いて第２の電極をエッチバックするようにしているため、平坦な表面を効率よく形成することができる。
このため電極配線の単層化が可能となり、電極の低層化が可能となることから感度特性が向上する。また平坦性が向上し露光精度も向上することから微細加工が可能となり、高精度で信頼性の高い固体撮像素子を形成することが可能となる。
【００１６】
このように、シリコン系導電性膜のパターニング工程でフォトリソグラフィプロセスを用いるのみでよく、このパターンの端部に電極間絶縁膜を形成し、平坦な表面を得ることが可能となる。
また電極間絶縁膜が自己整合的に形成されるため、あわせマージンも不要であり、微細かつ高精度化をはかることが可能となる。
【００１７】
また、前記エッチバックする工程は、前記エッチバック工程に先立ち、前記第２のシリコン系導電性膜を被覆するようにレジストを形成する工程を含み、レジストエッチバックを行う工程であることを特徴とする。
これにより、レジストとシリコン系導電性膜とのエッチング速度がほぼ等しい条件を選択することにより、効率よく表面の平坦化をはかることが可能となる。
また、レジストエッチバックに代えて、ＣＭＰを用いて平坦化を行うようにしてもよく、この場合にも、第１の電極を形成するためのマスク層パターンをエッチングストッパとして用いて第２の電極をＣＭＰすればよく、平坦な表面を効率よく形成することができる。
【００１８】
さらに、前記マスク層パターンを、酸化シリコン膜とこの上に形成された窒化シリコン膜の２層膜で構成することにより、シリコン系導電性膜とのエッチング選択比を十分にとることができ、窒化シリコン膜をエッチングストッパとして効率よく平坦化をはかることが可能となる。
【００１９】
また、前記電極間絶縁膜を形成する工程は、前記第１の電極パターンを表面酸化し、第１の電極パターンの側壁を酸化する工程を含むことにより、窒化シリコン膜が酸化防止膜として作用し、側壁にのみ選択的に効率よく酸化シリコン膜を形成することができる。
【００２０】
さらに、前記電極間絶縁膜を形成する工程は、ＣＶＤ法により、第１の電極パターンの側壁に絶縁膜を形成する工程を含むことにより、高精度に膜厚のコントロールされた電極間絶縁膜を形成することが可能となる。
【００２１】
また、前記第２の電極となる領域の第２のシリコン系導電性膜をエッチングし、前記電極間絶縁膜の上端よりも十分に低くなるようにする工程を含むことにより、絶縁分離をより確実にすることができ、短絡不良を防止することが可能となる。
【００２２】
また、前記第１の電極上のマスク層パターンをエッチング除去する工程と、前記第１および第２の電極上に金属膜を形成する工程とを含むことにより、電極の低抵抗化をはかることができ、高速駆動が可能となる。
【００２３】
また、熱処理により前記第１および第２の電極と前記金属膜との界面に金属シリサイドを形成するシリサイド化工程と、シリサイド化されずに残った金属膜を選択的に除去する工程とを含み、シリコン系導電性膜と金属シリサイド層とからなる電荷転送電極を形成することにより、電極の更なる低抵抗化をはかることができる上、短絡不良もなく、信頼性の高い固体撮像素子電極を形成することが可能となる。
【００２４】
また、シリコン系導電性膜は電極間絶縁膜の上縁よりも十分に低い位置までエッチングしておくことにより、シリサイド化に際してせり上がりが生じても短絡を生じることなく自己整合的にシリサイド膜の形成を行なうことが可能となる。またせりあがりとは、ここでは、シリコンが 金属膜中に拡散してシリサイドが形成される場合、シリコンが露出した領域が全てシリサイド化したあと、その周辺の金属中までシリコンが拡散しシリサイド化が進行し、いわゆる横方向成長がおこり、これが側壁絶縁膜に沿って伸長するものをいう。
【００２５】
また、シリサイド化を用いることにより、金属層などの低抵抗層の形成に必要なフォトリソ工程やエッチング工程が不要となり、工程数削減による歩留まりの向上が可能となる。
【００２６】
また、シリコン系導電性膜を形成する工程は、多結晶シリコン膜を成膜する工程と、前記多結晶シリコン膜に、不純物を添加する工程とを含むことを特徴とする。
【００２７】
また、シリコン系導電性膜を形成する工程は、不純物を添加しながらアモルファスシリコン膜を成膜する工程を含むことを特徴とする。
これにより、不純物の注入工程が不要となり、製造が容易で信頼性の高い膜を形成することが可能となる。
【００２８】
また、この金属シリサイド膜としては、チタンシリサイドを用いるようにすれば、より低抵抗化をはかることが可能となる。
【００２９】
さらに望ましくは、金属シリサイド膜として、コバルトシリサイドを用いるようにすれば、後続工程における熱による凝集もなく、より低抵抗のシリサイド膜を形成することが可能となる。
【００３０】
また、金属シリサイド膜としては、ニッケル、パラジウム、プラチナ、タンタルのシリサイドを用いるようにしてもよい。
【００３１】
加えて、金属シリサイド層の上部にチタン、コバルト、ニッケル、パラジウム、プラチナ、タンタルあるいはこれらの窒化物、合金、化合物、複合物を付加するようにし、下層の凝集による高抵抗化を防止することも可能である。
【００３２】
さらにまた、異方性エッチングなどによる平坦化のためのエッチング工程に先立ち、少なくとも周辺回路領域を含む前記光電変換部または光電変換部形成領域をレジストパターンで被覆しておくようにし、このレジストをそのまま残して金属膜を形成することにより、シリサイドを形成しない領域はレジストで被覆保護されて金属膜も形成されないようにすることができる。
【００３３】
またこの金属膜を選択的に除去する工程の後、熱処理により前記金属シリサイド膜を低抵抗化するアニール工程を含むようにしてもよい。
【００３４】
なおこのシリサイド化工程は、窒素雰囲気中で６９０から８００℃に加熱するのがよい。
【００３５】
また、シリサイド化されずに残った金属膜を除去した後、８００℃以上に加熱すれば、シリサイド膜の低抵抗をはかることが可能となる。
このように、６９０から８００℃程度の低温下でシリサイド化し、８００℃以上で加熱することにより、低抵抗で短絡不良のおそれのない電荷転送電極を形成することができる。
【００３６】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
（第１の実施の形態）
図１乃至図３に、本発明の第１の実施の形態の固体撮像素子の製造方法を示す。
【００３７】
この固体撮像素子は、図１乃至３にその電極形成工程を示すように、所望の素子領域の形成されたシリコン基板１表面に、ゲート酸化膜２を介して多結晶シリコンを形成し、この多結晶シリコン上に酸化シリコン膜４と窒化シリコン膜５との２層構造のエッチングストッパを形成したのちこれをパターニングし、このエッチングストッパをハードマスクとして多結晶シリコン膜をパターニングするとともに、この多結晶シリコン膜のまわりに電極間絶縁膜６となる絶縁膜を形成し、さらにこの上層に多結晶シリコン膜７をエッチバックする。そしてフォトダイオード部３０上を除く領域にレジストパターンＲ２を形成し、このレジストパターンをマスクとして、フォトダイオード部３０上の多結晶シリコン膜７をエッチング除去することによって形成される。
【００３８】
このようにして、電荷転送電極の平坦化をはかるもので耐圧不良や短絡のない固体撮像素子を形成する。
なおこのゲート酸化膜は、酸化シリコン膜２ａと窒化シリコン膜２ｂと酸化シリコン膜２ｃとの３層構造膜で構成される。
【００３９】
なお、図４および図５に全体の概要説明図を示すように、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード３０の間に蛇行形状を呈するように形成される。
【００４０】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル３１は、図４では図示していないが、電荷転送部４０が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。
【００４１】
なお、図４においては、電極間絶縁膜３の内、フォトダイオード領域と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
【００４２】
図５に示すように、シリコン基板１内には、フォトダイオード３０、電荷転送チャネル３１、チャネルストップ領域３２、電荷読み出し領域３３が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜６と電荷転送電極（第１の電極３、第２の電極７）が形成される。
【００４３】
電荷転送部４０は、上述したとおりであるが、電荷転送部４０の電荷転送電極上面には層間絶縁膜としての、酸化シリコン膜７０が形成される。
【００４４】
固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜（図示せず）が設けられ、さらにカラーフィルタ５０、マイクロレンズ６０が設けられる。また、電荷転送部４０と遮光膜との間、および遮光膜とカラーフィルタ５０との間は、絶縁性の透明樹脂等が充填される。電荷転送部４０および電極間絶縁膜３を除いて通例のものと同様であるので説明を省略する。また、図４では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【００４５】
次にこの固体撮像素子の製造工程について詳細に説明する。
まず、光電変換部のフォトダイオードを構成するｐｎ接合の形成された、ｎ型のシリコン基板１表面に、膜厚３０ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜と、膜厚１０ｎｍの酸化シリコン膜を形成し、３層構造のゲート酸化膜２を形成する。
【００４６】
続いて、このゲート酸化膜２上に、Ｈｅで希釈したＳｉＨ４を反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．４μｍの第１層多結晶シリコン膜を形成する。このときの基板温度は６００〜７００℃とする。この後ＰＯＣｌ３とＮ２とＯ２との混合ガス雰囲気中で９００℃の熱処理を行い第１層多結晶シリコン膜３をドーピングする（リン酸処理）。
【００４７】
この後、減圧ＣＶＤ法により膜厚１０ｎｍの酸化シリコン膜４と、膜厚５０ｎｍの窒化シリコン膜５とを形成する。
続いて、そしてこの上層にポジレジストを厚さ０．５〜１．４μｍとなるように塗布する。
【００４８】
そして、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、パターン幅０．３から数μｍのレジストパターンＲ１を形成する（図１（ａ））。
【００４９】
この後、ＣＨＦ３、Ｃ２Ｆ６、Ｏ２、Ｈｅの混合ガスを用いた反応性イオンエッチングにより、酸化シリコン膜４と、窒化シリコン膜５とをエッチングし、第１の電極のパターニング用のマスクパターンを形成する（図１（ｂ））。
そしてアッシングによりレジストパターンを剥離除去する（図１（ｃ））。
【００５０】
この後、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりこのマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層多結晶シリコン膜３を選択的にエッチング除去し、第１の電極を形成する（図１（ｄ））。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。
【００５１】
続いて、減圧ＣＶＤ法により第１の電極のパターンの表面に膜厚８０ｎｍの酸化シリコン膜からなる電極間絶縁膜６を形成する（図２（ａ））。
【００５２】
次に、ＳｉＨ４ガスを用いた減圧ＣＶＤ法により膜厚０．８μｍの第２層多結晶シリコン膜７を形成する（図２（ｂ））。このとき第２層多結晶シリコン膜７の膜厚ｔ２は第１層多結晶シリコン膜およびその上層の酸化シリコン膜および窒化シリコン膜の膜厚の合計膜厚ｔ１よりも厚くなるように形成する必要がある。これにより完全な平坦化が可能となる。ここでも第１層多結晶シリコン膜と同様にリン酸処理を行う。
【００５３】
そして、図２（ｃ）に示すように、ＣＭＰにより第２層多結晶シリコン膜７の平坦化を行う。なおここではエッチバック法を用いても良い。
この後、図２（ｄ）に示すように、レジストを塗布しパターニングしてフォトダイオード３０上以外の表面をレジストパターンＲ２で被覆する。
【００５４】
そして、図３（ａ）に示すように、このレジストパターンＲ２をマスクとして、フォトダイオード３０上の多結晶シリコン膜をエッチング除去する。
【００５５】
そして、図３（ｂ）に示すように、アッシングによりレジストパターンＲ２を除去し、表面の平坦な固体撮像素子電極が形成される。
なおこの電極間絶縁膜６の幅は、酸化シリコン膜の膜厚によって制御可能であり、酸化シリコン膜の膜厚を上げていくと電極間絶縁膜の幅も広くなり、隣接電極間の短絡マージンを広げることができる。この酸化シリコン膜は減圧ＣＶＤ法によって形成したが、熱酸化膜あるいは熱酸化膜とＣＶＤ法によって形成した酸化シリコン膜との積層構造体でもよい。
【００５６】
そしてこの上層に膜厚１００ｎｍのＰ−ＴＥＯＳ膜を形成した後、膜厚７００〜１０００ｎｍのＢＰＳＧ膜を形成し、８５０〜９００℃でリフローし平坦化して絶縁膜７０を得る。この後遮光膜、カラーフィルタ５０、マイクロレンズ６０などを形成して、図４および５に示したような固体撮像素子を得る。
【００５７】
なお、前記実施の形態では、電極をドープト多結晶シリコン膜で構成したが、これに限定されることなく、アモルファスシリコン膜を用いてもよい。この場合は、成膜後に、不純物を注入する必要はなく、成膜しながら不純物を注入することができる。
【００５８】
またマスクパターンとして用いる酸化シリコン膜と窒化シリコン膜との２層膜のうち、窒化シリコン膜の膜厚は５０〜１５０ｎｍの範囲であればよい。
さらに、この窒化シリコン膜に代えてＬＰ−ＴＥＯＳを用いるようにしてもよい。
また、マスクパターンの形成のための反応性イオンエッチングには、ＣＨＦ３、Ｃ２Ｆ６、Ｏ２、Ｈｅの混合ガスに代えて、ＣＦ４、ＣＨＦ３、Ａｒの混合ガスを用いるようにしてもよい。
また、ゲート酸化膜２の膜厚としては、下層側の酸化シリコン膜は２５〜３５ｎｍであってもよく、また上層側の酸化シリコン膜は８〜１０程度とするのが望ましい。
さらに第１層多結晶シリコン膜は０．３〜０．４μｍであればよい。
【００５９】
（第２の実施の形態）
本発明の第２の実施の形態の固体撮像素子の製造方法を説明する。
【００６０】
この固体撮像素子は、図６乃至８にその電極形成工程を示すように、電極間絶縁膜の形成を減圧ＣＶＤに代えて、熱酸化によって行うようにしたことを特徴とする。
すなわち、第１の電極のパターニング用マスクおよび第２の電極の平坦化に際してエッチングストッパとして用いる酸化シリコン膜および窒化シリコン膜の２層膜を酸化防止膜として、第１の電極の熱酸化を行うことにより、第１の電極の側壁に選択的に酸化シリコン膜を形成し、これを電極間絶縁膜とするようにしたことを特徴とするもので、あらかじめこの酸化される領域分、第１の電極幅が大きくなるようにレジストパターンＲ１の幅を大きく形成しておく他は、図１乃至図３に示した前記第１の実施の形態と同様に形成される。
ここでは図６（ａ）乃至図６（ｄ）の工程は、前述したように第１の電極幅が大きくなるようにレジストパターンＲ１の幅を大きく形成しておく他は前記第１の実施の形態と同様に形成される。
そして図７（ａ）に示すように、窒化シリコン５を酸化防止膜として９００℃の酸素雰囲気中で３０分の熱処理を行い、熱酸化を行い第１層多結晶シリコン膜の側壁に厚さ８０ｎｍの電極間絶縁膜６Ｓを形成する。あとは前記第１の実施の形態と同様であり図８（ａ）および（ｂ）に示すように平坦な表面を持つ電荷転送電極が形成される。
かかる構成によれば、電極間絶縁膜が緻密であるため、小さなギャップで短絡不良もないため、より微細な電極構造を得ることができる。
【００６１】
（第３の実施の形態）
前記第１および第２の実施の形態では、多結晶シリコン膜単層の電極構造としたが、この例では金属シリサイド層で電極を形成することにより低抵抗化を測るようにしたことを特徴とする。
図９に、本発明の第３の実施の形態の固体撮像素子の製造方法を示す。
【００６２】
前記第１および第２の実施の形態の方法に従って、電荷転送電極の形成工程が形成される。この固体撮像素子は、図１乃至３の工程で単層構造の電荷転送電極を形成した後、図９（ａ）に示すように、エッチングにより窒化シリコン膜５を除去する。これによりフォトダイオード部の窒化シリコン膜まで除去される。
そして、図９（ｂ）に示すように、酸化シリコン膜４を除去した後、酸化シリコン膜４に対して選択性のあるエッチング条件を用い、多結晶シリコン膜７をエッチバックする。
このようにして電極間絶縁膜６よりも多結晶シリコン膜３，７の表面が低くなるようにする。
【００６３】
そして、第１の電極３および第２の電極７を構成する多結晶シリコン膜の上層に、スパッタリング法などにより、膜厚５０〜３００ｎｍのチタン膜を形成する。
なお、ここでチタン膜のスパッタリングに先立ち、スパッタリング装置内でアルゴンプラズマによるスパッタエッチを行い、多結晶シリコン膜表面の自然酸化膜を除去した後、大気に曝すことなく連続してチタン膜のスパッタリングを行うことにより、安定して低抵抗化をはかることができる。
【００６４】
続いて、図９（ｃ）に示すように、７６０℃９０秒のＲＴＡ（急速熱処理）を行い、第１及び第２の電極３、７の多結晶シリコン膜とチタン膜との界面に同時にチタンシリサイド８を形成する。なお、縮退濃度までリンをドープした多結晶シリコンではシリサイド化のための加熱温度は７６０℃が最適である。
【００６５】
ここでｐ＋多結晶シリコンに比べ、シリサイド化反応が遅いｎ＋多結晶シリコンにおいては、シリサイド化によるせり上がりが生じにくいため、低抵抗化を優先して７６０℃又はそれ以上の温度で加熱することができる。
【００６６】
このとき多結晶シリコンとチタンとの反応は第１および第２の電極上でのみ起こり、電極間絶縁膜６で覆われているフォトダイオード上や、絶縁膜で覆われている周辺回路上のチタンは未反応のままとなる。
【００６７】
この後、アンモニアと過酸化水素水の混合液を用いたＳＣ−１処理を行い、未反応のチタン膜を除去し、８００℃９０秒のアニール工程を経てチタンシリサイドの低抵抗化をはかり、多結晶シリコン膜とチタンシリサイドとの２層構造の電荷転送電極が形成される。
【００６８】
この方法によれば、第１及び第２の電極を構成する多結晶シリコン膜の側壁に側壁絶縁膜を形成し、この側壁絶縁膜から露呈する多結晶シリコン膜の表面にチタンシリサイド膜を形成しているため、耐圧不良や短絡が生じることはない。従って微細で信頼性の高い固体撮像素子を得ることが可能となる。
【００６９】
なお、光電変換部の形成のためのイオン注入については、電荷転送電極の形成前に形成したが、これに限定されることなく、電荷転送電極の形成時又は形成後に形成しても良い。
【００７０】
なおここで用いる金属シリサイド膜としては、チタンシリサイドのほか、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金のシリサイドなどが適用可能である。またこれらの金属シリサイドの上層にさらにこれらチタン、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金の窒化物、合金、化合物、複合物を形成しても良い。
【００７１】
また前記実施の形態では、シリコン系導電性膜として、多結晶シリコン膜を用いたが、多結晶シリコン膜に限定されることなく、アモルファスシリコン、マイクロクリスタルシリコンなど他のシリコン系導電性膜を用いてもよい。
【００７２】
【発明の効果】
以上説明してきたように、本発明の固体撮像素子によれば、第１の電極をパターニングするためのマスクパターンをエッチングストッパとして第２の電極の平坦化を行うようにしているため、平坦性の向上および露光精度の向上をはかることが可能となり、フォトダイオード部の加工精度の向上をはかることにより、高感度で信頼性の高い固体撮像素子を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図３】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図４】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図５】本発明の第１の実施の形態の固体撮像素子を示す断面図である。
【図６】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図７】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図８】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図９】本発明の第３の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【符号の説明】
１ シリコン基板
２ ゲート酸化膜
３ 第１の電極（第１層多結晶シリコン膜）
４ 酸化シリコン膜
５ 窒化シリコン膜
６ 電極間絶縁膜
７ 第２の電極（第２層多結晶シリコン膜）
８ チタンシリサイド膜
６Ｓ 電極間絶縁膜
３０ フォトダイオード部
４０ 電荷転送部
５０ カラーフィルタ
６０ マイクロレンズ
７０ 酸化シリコン膜
Claims (8)
- 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
前記電荷転送電極の形成工程が、
半導体基板表面に、ゲート酸化膜を介して、第１の電極を構成する第１のシリコン系導電性膜を形成する工程と、
前記第１のシリコン系導電性膜の上層にマスク層パターンを形成する工程と、
前記マスク層パターンをエッチングマスクとして前記第１のシリコン系導電性膜をパターニングし、第１の電極パターンを形成する工程と、
前記第１の電極パターンの少なくとも側壁を覆うように電極間絶縁膜を形成する工程と、
第２の電極を構成する第２のシリコン系導電性膜を形成する工程と、
前記マスク層パターンをエッチングストッパとして前記第２のシリコン系導電性膜をエッチバックする工程とを含み、
第１の電極と第２の電極とが電極間絶縁膜を介して平面上に交互に配列された電荷転送電極を形成するようにしたことを特徴とする固体撮像素子の製造方法。 - 前記エッチバックする工程は、前記エッチバック工程に先立ち、前記第２のシリコン系導電性膜を被覆するようにレジストを形成する工程を含み、レジストエッチバックを行う工程であることを特徴とする請求項１に記載の固体撮像素子の製造方法。
- 前記マスク層パターンは、酸化シリコン膜とこの上に形成された窒化シリコン膜の２層膜であることを特徴とする請求項１または２のいずれかに記載の固体撮像素子の製造方法。
- 前記電極間絶縁膜を形成する工程は、前記第１の電極パターンを表面酸化し、第１の電極パターンの側壁を酸化する工程を含むことを特徴とする請求項３に記載の固体撮像素子の製造方法。
- 前記電極間絶縁膜を形成する工程は、ＣＶＤ法により、第１の電極パターンの側壁に絶縁膜を形成する工程を含むことを特徴とする請求項３に記載の固体撮像素子の製造方法。
- 前記第２の電極となる領域の第２のシリコン系導電性膜をエッチングし、前記電極間絶縁膜の上端よりも十分に低くなるようにする工程を含むことを特徴とする請求項１乃至５のいずれかに記載の固体撮像素子の製造方法。
- 前記第１の電極上のマスク層パターンをエッチング除去する工程と、
前記第１および第２の電極上に金属膜を形成する工程とを含むことを特徴とする請求項６に記載の固体撮像素子の製造方法。 - 熱処理により前記第１および第２の電極と前記金属膜との界面に金属シリサイドを形成するシリサイド化工程と、
シリサイド化されずに残った金属膜を選択的に除去する工程とを含み、シリコン系導電性膜と金属シリサイド層とからなる電荷転送電極を形成することを特徴とする請求項７に記載の固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003130730A JP2004335801A (ja) | 2003-05-08 | 2003-05-08 | 固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003130730A JP2004335801A (ja) | 2003-05-08 | 2003-05-08 | 固体撮像素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004335801A true JP2004335801A (ja) | 2004-11-25 |
Family
ID=33506153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003130730A Pending JP2004335801A (ja) | 2003-05-08 | 2003-05-08 | 固体撮像素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004335801A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013146A (ja) * | 2004-06-25 | 2006-01-12 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02332A (ja) * | 1987-11-17 | 1990-01-05 | Mitsubishi Electric Corp | 電荷転送素子の製造方法 |
| JPH1140793A (ja) * | 1997-07-23 | 1999-02-12 | Nec Corp | 半導体装置およびその製造方法 |
| JP2003158256A (ja) * | 2001-11-22 | 2003-05-30 | Sony Corp | 固体撮像素子およびその製造方法 |
| JP2004288975A (ja) * | 2003-03-24 | 2004-10-14 | Sanyo Electric Co Ltd | 電荷結合素子およびその製造方法 |
-
2003
- 2003-05-08 JP JP2003130730A patent/JP2004335801A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02332A (ja) * | 1987-11-17 | 1990-01-05 | Mitsubishi Electric Corp | 電荷転送素子の製造方法 |
| JPH1140793A (ja) * | 1997-07-23 | 1999-02-12 | Nec Corp | 半導体装置およびその製造方法 |
| JP2003158256A (ja) * | 2001-11-22 | 2003-05-30 | Sony Corp | 固体撮像素子およびその製造方法 |
| JP2004288975A (ja) * | 2003-03-24 | 2004-10-14 | Sanyo Electric Co Ltd | 電荷結合素子およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013146A (ja) * | 2004-06-25 | 2006-01-12 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI435443B (zh) | 固態攝像裝置及其製造方法 | |
| CN111261645A (zh) | 图像传感器及其形成方法 | |
| JP5963449B2 (ja) | 光電変換装置の製造方法 | |
| TWI613816B (zh) | 半導體裝置及其製造方法 | |
| US12317625B2 (en) | Image sensor pixel with deep trench isolation structure | |
| JP4473240B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2011204916A (ja) | 固体撮像装置およびその製造方法 | |
| CN107046044B (zh) | 一种图像传感器像素单元及其制造方法 | |
| CN101740594A (zh) | 图像传感器的制造方法 | |
| US6995349B2 (en) | Solid-state image pickup device and method for manufacturing the same | |
| KR100731064B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2004335804A (ja) | 固体撮像素子およびその製造方法 | |
| JP4225836B2 (ja) | 固体撮像素子の製造方法 | |
| JP4159306B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2004335801A (ja) | 固体撮像素子およびその製造方法 | |
| JP2004335800A (ja) | 固体撮像素子の製造方法 | |
| JP2005191480A (ja) | 固体撮像素子の製造方法 | |
| JP2011151139A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
| JP4705791B2 (ja) | 固体撮像素子の製造方法 | |
| JP2004200319A (ja) | 固体撮像素子およびその製造方法 | |
| JP4500508B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2004119795A (ja) | 固体撮像素子およびその製造方法 | |
| TWI286382B (en) | Photo diode and method for manufacturing the same | |
| JP2004363473A (ja) | 固体撮像素子およびその製造方法 | |
| JP2005209714A (ja) | 固体撮像素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |