JP2004200439A - 基板 - Google Patents

基板 Download PDF

Info

Publication number
JP2004200439A
JP2004200439A JP2002367676A JP2002367676A JP2004200439A JP 2004200439 A JP2004200439 A JP 2004200439A JP 2002367676 A JP2002367676 A JP 2002367676A JP 2002367676 A JP2002367676 A JP 2002367676A JP 2004200439 A JP2004200439 A JP 2004200439A
Authority
JP
Japan
Prior art keywords
layer
resin
substrate
magnetic permeability
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002367676A
Other languages
English (en)
Inventor
Hiroo Ito
裕雄 伊藤
Katsumi Sawada
勝実 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
NEC Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp filed Critical NEC Tokin Corp
Priority to JP2002367676A priority Critical patent/JP2004200439A/ja
Publication of JP2004200439A publication Critical patent/JP2004200439A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】絶縁性が良く、100程度の比透磁率を有し、更に柔軟で曲げに強く、折れや割れの発生しにくいインダクタ内蔵用の基板またはインダクタを内蔵した基板を提供すること。
【解決手段】高透磁率層16の両面に絶縁層12を介して金属層11が積層されたインダクタ内蔵用基板であって、絶縁層12は、樹脂層、または樹脂と絶縁性の高透磁率フィラーとからなるコンポジット層であり、高透磁率層16は、積層方向に垂直な断面内で交互に位置する2種類の部分層からなり、第1の部分層13は、樹脂層、または樹脂と絶縁性の高透磁率フィラーとのコンポジット層であり、第2の部分層14は、樹脂と導電性の高透磁率フィラーとのコンポジット層であるインダクタ内蔵用基板とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、インダクタを内蔵する基板に係り、特に、信号の高速化あるいは配線の高密度化に伴い高機能化された配線基板に用いて好適な基板に関する。
【0002】
【従来の技術】
電気回路用のインダクタとして、チップインダクタが広く使用されている。しかしながら、チップインダクタは実装時、はんだ接合等に工数がかかり、しかも多層基板では表面実装しか行えず、高密度実装やノイズ低減に関して問題を有する。
【0003】
すなわち、近年、電子機器の高性能化、小型化の要求が加速し、更に信号の高速化や大容量化に伴うノイズ発生の問題とも重なり、配線基板内にインダクタを内蔵することで、実装密度の向上及び配線距離の短縮によるノイズ低減が必要となっている。そのため、配線板、特に多層基板では、できる限り基板内での導体のパターンニングによるインダクタ形成が行われている。
【0004】
ところで、基板内での導体のパターニングによるインダクタ形成の場合、インダクタのコア材が樹脂の場合は、比透磁率が1程度の小さい値しか得られない。
【0005】
この改善のために、コア材として、樹脂中に高透磁率フィラーを混入する試みが行われている。しかしながら、高透磁率フィラーとして、絶縁性のNi−Zn系フェライトやMn−Zn系フェライト等を使用した場合、セラミック薄膜では2000程度の比透磁率を持つものを使用しても、樹脂とのコンポジット膜としては、10〜15程度の比透磁率を得るのが限界である。
【0006】
また、導電性の高透磁率フィラーに、例えば単体としては、鉄、コバルト、またはニッケル、合金としては、センダスト、パーマロイ等を使用した場合、樹脂コンポジット系でも100程度の比透磁率を得ることは可能である。しかしながら、この樹脂コンポジット系では、導電性を有する高透磁率フィラーを使用した結果、コンポジット膜においても、かなりの導電性を有してしまい、回路パターンの電極からコンポジット膜内に電流が流れたり、ショートが起きたりして、インダクタとしての機能が発揮できなくなってしまう。このため、基板内のインダクタ層としては使用できない。
【0007】
ところで、インダクタのコア材に絶縁性のNi−Zn系フェライトやMn−Zn系フェライト等をセラミック薄膜として使用した場合、数10〜数1000の比透磁率を得ることは可能である。
【0008】
例えば、基板にフェライト層を組み込んで、インダクタを内蔵したセラミック配線基板の一例として、次の特許文献1に開示された技術がある。
【0009】
【特許文献1】
特開平6−21264号公報
【0010】
ここで、従来技術を3種類のタイプに分けて概括する。
【0011】
図4に、従来のインダクタ内蔵用基板の第1例を断面図で示す。41は金属層、42は絶縁性セラミック薄膜の高透磁率層である。この構成のインダクタ内蔵用基板は、大きなインダクタンスを得ることができるが、曲げに弱く、折れや割れが発生し易いという問題を有する。なお、上記特許文献1のセラミック配線基板は、図4に示した金属層41に相当する層にインダクタ導体が形成された例ということができる。
【0012】
図5に、従来のインダクタ内蔵用基板の第2例を断面図で示す。絶縁性の樹脂単独層43の両面に金属層41が形成されている。この構成のインダクタ内蔵用基板は、曲げに強く、折れや割れが発生しにくいが、樹脂の比透磁率が1程度しかないため、大きなインダクタンスを得ることが難しいという問題を有する。
【0013】
図6に、従来のインダクタ内蔵用基板の第3例を断面図で示す。絶縁性の樹脂と絶縁性の高透磁率フィラーとのコンポジット層である高透磁率層45の両面に金属層41が形成されている。この構成のインダクタ内蔵用基板は、比較的に曲げに強く、折れや割れが発生しにくいが、コンポジット層の比透磁率がせいぜい10〜15程度しか出せないため、大きなインダクタンスを得ることが難しいという問題を有する。
【0014】
【発明が解決しようとする課題】
既に説明したように、フェライト層を高透磁率のセラミック薄膜として使用した配線基板の場合、柔軟性が無いため、曲げに弱く、折れや割れが発生し易いという問題を有する。また、コアとなる層が絶縁性樹脂単独層の場合には、小さなインダクタンスしか得られない。更に、高透磁率層が絶縁性の樹脂と絶縁性の高透磁率フィラーからなるコンポジット層の場合においてもコンポジット層の比透磁率が10〜15程度となり、十分に大きなインダクタンスは得られない。
【0015】
この状況にあって、本発明の課題は、樹脂系の高透磁率粉末コンポジットタイプの、インダクタ内蔵用基板またはインダクタを内蔵した基板において、絶縁性を十分に保ったまま、従来の限界であった比透磁率が10〜15程度に対し、100程度の比透磁率を有する基板を提供することであり、またセラミック薄膜では不可能な柔軟性を有することにより、曲げに強く、折れや割れの発生しにくい基板を提供することである。
【0016】
【課題を解決するための手段】
本発明の第1の基板は、高透磁率層の両面に金属層が積層されたインダクタ内蔵用の基板であって、前記高透磁率層は、積層方向に垂直な断面内で交互に位置する2種類の部分層からなり、第1の部分層は、樹脂層、または樹脂と絶縁性の高透磁率フィラーとのコンポジット層であり、第2の部分層は、樹脂と導電性の高透磁率フィラーとのコンポジット層であることを特徴とする。
【0017】
本発明の第2の基板は、高透磁率層の両面に絶縁層を介して金属層が積層されたインダクタ内蔵用の基板であって、前記絶縁層は、樹脂層、または樹脂と絶縁性の高透磁率フィラーとからなるコンポジット層であり、前記高透磁率層は、積層方向に垂直な断面内で交互に位置する2種類の部分層からなり、第1の部分層は、樹脂層、または樹脂と絶縁性の高透磁率フィラーとのコンポジット層であり、第2の部分層は、樹脂と導電性の高透磁率フィラーとのコンポジット層であることを特徴とする。
【0018】
前記第1または第2の基板において、前記金属層は、白金、金、銀、銅、アルミニウム、ニッケル、コバルト、チタンのうちの少なくとも1つを含む金属、または前記金属による導電性ペーストを用いて形成することができる。
【0019】
本発明の第3の基板は、前記第1または第2の基板における前記金属層としてインダクタ用の金属パターンが設けられ、前記第1の部分層には導通ビアホールが設けられたことを特徴とする。
【0020】
【発明の実施の形態】
次に、本発明の実施の形態を説明する。
【0021】
本発明の実施の形態における第1のインダクタ内蔵用基板は、高透磁率層の両面に金属層が積層されたインダクタ内蔵用基板であって、前記高透磁率層は、積層方向に垂直な断面内で交互に位置する2種類の部分層からなり、第1の部分層は、樹脂層、または樹脂と絶縁性の高透磁率フィラーとのコンポジット層であり、第2の部分層は、樹脂と導電性の高透磁率フィラーとのコンポジット層とする。
【0022】
両面の金属層部分を互いに結ぶビアホールは、樹脂層、または樹脂と絶縁性の高透磁率フィラーとのコンポジット層である絶縁性の第1の部分層に形成する。
【0023】
また、ビアホールは、レーザーやエッチング等の確立された方法によって形成することができる。このビアホールは、めっきや導電性接着剤等の導電性物質によって各金属層同士の導通をとることに利用される。この構成により、絶縁性の第1の部分層のゆえに、第2の部分層における高透磁率フィラーが導電性の物質であるにもかかわらず、金属層同士を結ぶ導通ビアホールの周辺では絶縁性が保たれる。
【0024】
また、本発明の実施の形態における第2のインダクタ内蔵用基板は、第1のインダクタ内蔵用基板における高透磁率層と金属層とが直接接触しないように、その間に絶縁層が設けられた構成を有し、この絶縁層は、樹脂、または樹脂と絶縁性の高透磁率フィラーのコンポジット層とする。
【0025】
これは、第1のインダクタ内蔵用基板において、導通ビアホール周辺の絶縁が必要であるのと同様に、高透磁率層が樹脂と導電性の高透磁率フィラーとのコンポジットタイプであった場合、各金属層に挟まれている高透磁率層は、絶縁されている必要がある。絶縁層がない場合、使用条件によっては、各金属層と直に接触する高透磁率層に電流が流れてしまい、インダクタ形成時に、内蔵素子がインダクタとして働かなくなる場合があるからである。
【0026】
これを避けるため、第2のインダクタ内蔵用基板においては、金属層と導電性の高透磁率層の間に絶縁層として、樹脂層、または樹脂に絶縁性の高透磁率フィラーを混入したコンポジット層を挿入するものである。
【0027】
前記インダクタ内蔵用基板の各層に使用される樹脂としては、熱硬化性樹脂またはガラス転移温度(Tg)が80℃以上の熱可塑性樹脂を使用することが好ましい。
【0028】
熱硬化性樹脂としては、エポキシ樹脂、BT(ビスマレイミド・トリアジン)、ポリイミド樹脂、ポリアミドイミド樹脂、フェノール樹脂等が1種または2種以上組み合わせて使用される。
【0029】
また、熱可塑性樹脂としては飽和ポリエステル樹脂、アクリル樹脂等が1種または2種以上組み合わせて使用される。更に熱硬化性樹脂と熱可塑性樹脂を組み合わせて使用しても構わない。各部の樹脂は、同一のものを使用することが好ましいが、製造条件等により、異なった樹脂を使用しても構わない。このとき、樹脂同士の接着性や、たわみの違いによる反りの発生等には十分注意を要する。
【0030】
本実施の形態で使用される導電性の高透磁率粉末としては、鉄粉、センダスト粉、パーマロイ粉等が使用できる。形状は球形、鱗片状など制限はない。但し、透磁率をより高くするためには、アニール処理等を行い、歪みを除去した粉末を使用することが望ましい。
【0031】
本実施の形態で使用される絶縁性の高透磁率体粉末としては、Ni−Zn系フェライト、Mn−Zn系フェライト、コバルトフェライト、Cu−Zn−Mg系フェライト等がある。形状は球形、鱗片状など制限はない。但し、透磁率をより高くするためには、アニール処理等を行い、歪みを除去した粉末を使用することが望ましい。
【0032】
また、本実施の形態で使用される金属層は、白金、金、銀、銅、アルミニウム、ニッケル、コバルト、チタン及びこれらを含む合金で形成されているか、これらの金属粉末を用いた導電性ペーストで形成される。
【0033】
金属層は、めっき法や蒸着法で析出させても、始めから金属箔を使用して形成しても良い。導電性ペーストを使用する場合は、樹脂を含んでいても、いなくても問題はない。但し、樹脂を含まないものを使用する場合は、高温焼成用が多いため、使用する樹脂に影響が出ないような低温硬化品を選択する必要がある。
【0034】
本実施の形態のインダクタ内蔵用基板の金属層をエッチング等によりパターン化するか、導電性ペーストをパターン状に印刷すること等によりインダクタを内蔵した基板を得ることができる。当然、金属層の外表面に更に従来の多層基板製造技術による多層配線層を形成して、多層配線基板として使用することもできる。
【0035】
この様にして、樹脂系の高透磁率粉末コンポジットタイプの、インダクタ内蔵用基板またはインダクタを内蔵した基板において、絶縁性を十分に保ったまま、従来の限界であった比透磁率が10〜15程度に対し、100程度の比透磁率を有する基板を提供するものであり、更にセラミック薄膜では不可能な柔軟性を有することにより、曲げに強く、折れや割れの発生しにくい基板を提供することができる。
【0036】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。
【0037】
(実施例1)図2は、実施例1のインダクタ内蔵基板のインダクタ部分を示す斜視図である。また、図3は、本実施例1のインダクタ内蔵基板のインダクタ部分を示す断面図である。21は高透磁率層、22は金属層のパターニング部分、23はビアホールを導体で埋めた部分を示す。
【0038】
金属層のエッチングや導電性接着剤の印刷等でストライプ状または格子状にパターニングして、上下の金属層間の導通格子部分を、めっきや導電性接着剤によりビアホール導通として、螺旋状パターンを作製し、インダクタとして作用させる。
【0039】
(実施例2)図1は、実施例2のインダクタ内蔵用基板を示す断面図である。11は金属層、12は絶縁層、13は第1の部分層、14は第2の部分層、15はビアホール形成部、16は高透磁率層を示す。
【0040】
図1に示すように、ビアホールは左右両側の絶縁性層である第1の部分層13に作製し、上下の金属層11をパターニングし、ビアホールで導通を取れば、第2の部分層14である導電性の高透磁率体コンポジット層をコアとするインダクタが形成できる。
【0041】
また、左右の絶縁性層(第1の部分層13)と高透磁率体コンポジット層(第2の部分層14)は互い違いに繰り返しパターンに配置された構成とすることができる。そうすれば、インダクタ内蔵用基板内に、必要に応じ、複数個のインダクタを、断面積や巻数を定めて必要なインダクタンスに設定して、内蔵することができる。
【0042】
このように、インダクタのコアとなる導電性の高透磁率のコンポジット層と、インダクタの導体となる金属層及びビアホール内の導体との間には絶縁性の層を設ける構造とした。
【0043】
次に、使用する原料、資材に関して説明する。
【0044】
金属層:片面電解銅箔(厚さ18μm)を使用した。
【0045】
樹脂:ビスフェノールA型エポキシ樹脂使用と柔軟性のあるビスフェノールA型フェノキシ樹脂を重量比で1:1に混合したもの(絶縁層、コンポジット層ともに使用した)。
【0046】
硬化剤:フェノールノボラック型硬化剤(絶縁層、コンポジット層ともに使用した)。
【0047】
溶剤:MEK(メチルエチルケトン)を使用した。
【0048】
導電性高透磁率粉末:鱗片状センダスト粉末(400#アンダー品)を使用した。
【0049】
なお、本実施例2では、絶縁層、並びにビアホールが設けられる絶縁性の部分層としては、樹脂を単独で使用した。
【0050】
引き続き、インダクタ内蔵用基板の製造方法について説明する。
【0051】
▲1▼:エポキシ樹脂と硬化剤及びフェノキシ樹脂を規定量混合し、MEKにて粘度調整後、スピンコーターにて銅箔の電解側に溶剤除去後10μm厚になるように調整し、塗布する。(絶縁層塗布の工程)
【0052】
▲2▼:120℃で30分程度、加熱乾燥し、MEKを除去し、樹脂層を半硬化状態にする。
【0053】
▲3▼:▲2▼の基板上に、導電性の高透磁率層として、センダスト粉末と樹脂を重量比で8:2の割合で混合したスラリーを幅10mmで、絶縁性の部分層として樹脂単独層を幅1mmで、格子状(ストライプ状)に、いずれも50μm厚で印刷し、再び▲2▼の工程を行う。
【0054】
▲4▼:▲3▼の層上に▲1▼→▲2▼の工程を再び行い、半硬化状態の樹脂層を10μm厚で形成する。
【0055】
▲5▼:▲4▼での半硬化状態の樹脂層上に、銅箔の電解側を樹脂層と接するように配置し真空ラミネートにより積層する。
【0056】
▲6▼:200℃で1時間プレス加熱硬化を行い、本実施例2のインダクタ内蔵用基板を得た。
【0057】
また、比較例1として、高透磁率層に、比透磁率2000のNi-Znフェライト薄膜のセラミック薄膜を用い、その両面に実施例2と同様の方法で金属層を設けて、インダクタ内蔵用基板を作製した。
【0058】
更に、比較例2として、高透磁率層に、絶縁性樹脂と、絶縁性の比透磁率2000のNi-Znフェライト粉とを重量比で2:8に混合したコンポジット層を用い、その両面に実施例2と同様の方法で金属層を設けてインダクタ内蔵用基板を作製した。
【0059】
次に、実施例2、比較例1、及び比較例2のインダクタ内蔵用基板の比透磁率と曲げ強度(柔軟性)を評価した結果を表1に示す。ビアホールは、1mm幅の絶縁性の部分層の中心に0.5mm径で作製し、導電性接着剤で上下の金属層と導通を取った。
【0060】
【表1】
Figure 2004200439
【0061】
表1に示すように、本実施例のインダクタ内蔵用基板においては、絶縁性樹脂と絶縁性のNi-Znフェライト粉からなるコンポジット層を用いた比較例2と比べて、9倍の透磁率が得られると共に、セラミック薄膜を用いた比較例1と比べて、曲げ強度特性(柔軟性)が向上した。
【0062】
ところで、上記の実施例においては、導電性の高透磁率層と金属層の間の絶縁層、並びにビアホールが形成される絶縁性の部分層として、絶縁性の樹脂を単独で用いたが、これに換えて、樹脂に絶縁性の高透磁率体を混合してなる絶縁性のコンポジット層を用いると、更に高透磁率のインダクタ内蔵用基板が得られる。
【0063】
また、上記の実施例においては、導電性の高透磁率層と金属層の間に樹脂による絶縁層を用いたが、インダクタ内蔵基板の使用条件によっては、省略することもできる。
【0064】
【発明の効果】
上記のように、本発明の基板を使用することにより、従来の、高透磁率体がセラミックであるものより、耐折り曲げ性に優れ、柔軟性が高く、高透磁率体が樹脂と絶縁性の高透磁率体粉末とのコンポジット品である従来品に比べ透磁率を格段に大きくすることが可能となった。
【0065】
また、本発明の基板を使用することにより、絶縁性の高透磁率体粉末コンポジットタイプの10倍程度まで透磁率の調整が可能と考えられ、従来に比べインダクタンスの選択幅の広い基板の提供が可能となった。
【図面の簡単な説明】
【図1】本発明のインダクタ内蔵用基板の断面図。
【図2】本発明のインダクタ内蔵基板のインダクタ部分を示す斜視図。
【図3】本発明のインダクタ内蔵基板のインダクタ部分を示す断面図。
【図4】従来の第1のインダクタ内蔵用基板の断面図。
【図5】従来の第2のインダクタ内蔵用基板の断面図。
【図6】従来の第3のインダクタ内蔵用基板の断面図。
【符号の説明】
11 金属層
12 絶縁層
13 第1の部分層
14 第2の部分層
15 ビアホール形成部
16,21 高透磁率層
22 金属層のパターニング部分
23 ビアホールを導体で埋めた部分

Claims (4)

  1. 高透磁率層の両面に金属層が積層されたインダクタ内蔵用の基板であって、前記高透磁率層は、積層方向に垂直な断面内で交互に位置する2種類の部分層からなり、第1の部分層は、樹脂層、または樹脂と絶縁性の高透磁率フィラーとのコンポジット層であり、第2の部分層は、樹脂と導電性の高透磁率フィラーとのコンポジット層であることを特徴とする基板。
  2. 高透磁率層の両面に絶縁層を介して金属層が積層されたインダクタ内蔵用の基板であって、前記絶縁層は、樹脂層、または樹脂と絶縁性の高透磁率フィラーとからなるコンポジット層であり、前記高透磁率層は、積層方向に垂直な断面内で交互に位置する2種類の部分層からなり、第1の部分層は、樹脂層、または樹脂と絶縁性の高透磁率フィラーとのコンポジット層であり、第2の部分層は、樹脂と導電性の高透磁率フィラーとのコンポジット層であることを特徴とする基板。
  3. 前記金属層は、白金、金、銀、銅、アルミニウム、ニッケル、コバルト、チタンのうちの少なくとも1つを含む金属、または前記金属による導電性ペーストを用いて形成されたことを特徴とする請求項1または2に記載の基板。
  4. 前記金属層としてインダクタ用の金属パターンが設けられ、前記第1の部分層には導通ビアホールが設けられたことを特徴とする請求項1から3のいずれかに記載の基板。
JP2002367676A 2002-12-19 2002-12-19 基板 Pending JP2004200439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002367676A JP2004200439A (ja) 2002-12-19 2002-12-19 基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002367676A JP2004200439A (ja) 2002-12-19 2002-12-19 基板

Publications (1)

Publication Number Publication Date
JP2004200439A true JP2004200439A (ja) 2004-07-15

Family

ID=32764488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002367676A Pending JP2004200439A (ja) 2002-12-19 2002-12-19 基板

Country Status (1)

Country Link
JP (1) JP2004200439A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137044A1 (ja) * 2012-03-16 2013-09-19 学校法人福岡大学 インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール
JPWO2014122813A1 (ja) * 2013-02-08 2017-01-26 株式会社村田製作所 積層型インダクタ素子およびdc−dcコンバータモジュール
JP2018182222A (ja) * 2017-04-20 2018-11-15 株式会社村田製作所 プリント配線基板およびスイッチングレギュレータ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137044A1 (ja) * 2012-03-16 2013-09-19 学校法人福岡大学 インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール
JPWO2013137044A1 (ja) * 2012-03-16 2015-08-03 学校法人福岡大学 インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール
JPWO2014122813A1 (ja) * 2013-02-08 2017-01-26 株式会社村田製作所 積層型インダクタ素子およびdc−dcコンバータモジュール
JP2018182222A (ja) * 2017-04-20 2018-11-15 株式会社村田製作所 プリント配線基板およびスイッチングレギュレータ
US10694622B2 (en) 2017-04-20 2020-06-23 Murata Manufacturing Co., Ltd. Printed wiring board and switching regulator
US10952326B2 (en) 2017-04-20 2021-03-16 Murata Manufacturing Co., Ltd. Printed wiring board and switching regulator

Similar Documents

Publication Publication Date Title
CN105448503B (zh) 多层种子图案电感器、其制造方法和具有其的板
JP6207107B2 (ja) コイル電子部品及びその製造方法
KR101662209B1 (ko) 파워 인덕터 및 그 제조 방법
KR101465369B1 (ko) 인덕터 부품과 그 부품을 내장하고 있는 프린트 배선판 및 인덕터 부품의 제조 방법
JP5115691B2 (ja) コイル装置、及びコイル装置の製造方法
KR101659216B1 (ko) 코일 전자부품 및 그 제조방법
CN104078221B (zh) 电感器及用于制造该电感器的方法
CN107039144A (zh) 电感器部件
CN108806950B (zh) 线圈部件
TWI500361B (zh) 多層配線板
KR102016490B1 (ko) 코일 부품
CN108597730A (zh) 片式电子组件及其制造方法
TW201101955A (en) Multilayer printed wiring board
CN1532856A (zh) 薄膜型共态扼流圈及其制造方法
JPH06216538A (ja) 共焼成強磁性素子、ドロップイン部品および多層変成器を含む低温共焼成セラミックテ−プ構造
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014022551A (ja) プリント配線板及びプリント配線板の製造方法
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
JP2010123830A (ja) プリント配線板とその製造方法
TWI747453B (zh) 線圈裝置
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
US12406786B2 (en) Coil component
JP2019204835A (ja) コイル部品及びその製造方法
JP2010123829A (ja) プリント配線板とその製造方法
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법