JP2004200452A - BGA substrate - Google Patents
BGA substrate Download PDFInfo
- Publication number
- JP2004200452A JP2004200452A JP2002367914A JP2002367914A JP2004200452A JP 2004200452 A JP2004200452 A JP 2004200452A JP 2002367914 A JP2002367914 A JP 2002367914A JP 2002367914 A JP2002367914 A JP 2002367914A JP 2004200452 A JP2004200452 A JP 2004200452A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- bumps
- bump
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】配線基板にBGA(ボ−ル グリッド アレイ)を搭載したBGA基板2において、BGAの高密度接続の容易性を損なうことなく、信号信頼度の高いBGA基板を提供することを目的としている。
【解決手段】前記BGAの信号端子101のバンプ40とそれに隣接して配置する複数のグラウンド端子100のバンプ40によって形成される伝送路について、そのバンプの径をコントロールして特性インピーダンスを所定値にマッチングさせたことを特徴とする。
【選択図】図1An object of the present invention is to provide a BGA substrate having a BGA (ball grid array) mounted on a wiring substrate and having high signal reliability without impairing the easiness of high-density connection of the BGA. .
In a transmission path formed by a bump of a signal terminal of the BGA and a bump of a plurality of ground terminals disposed adjacent to the BGA, a characteristic impedance is set to a predetermined value by controlling a diameter of the bump. It is characterized by matching.
[Selection diagram] Fig. 1
Description
【0001】
【発明の属する技術分野】
本発明は、高周波回路用BGA基板に係り、特に、反射や漏話の少ない信号信頼性の高さを図った高周波回路用BGA基板に関する。
【0002】
【従来の技術】
近年の情報機器の高性能化に伴ない、回路も高集積、高密度配線が一層進み、ICパッケージの小型化と多端子化が進んでいる。一方、信号周波数は高周波、高域化し、信号信頼性が厳しく問われるようになった。
【0003】
このことから、パッケージ構造は、ピン挿入型や表面実装型(Quad Flat Package等)からBGA(Ball Grid Array) 構造に発展してきた。特に、パッケージの接続端子として半田ボール等を用いたBGAパッケージは、接続距離の短縮や、狭ピッチ、多端子化が容易である。
【0004】
【特許文献1】
特開平8−78797号公報
【0005】
【発明が解決しようとする課題】
しかしながら、高周波基板内では、一般に、マイクロストリップラインやストリップライン等の伝送路を形成するのが一般的であるが、BGA基板の接続端子では伝送路の形態とならないため、信号信頼性を損なう部位であった。
【0006】
仮に、グラウンド端子と信号端子の2端子のバンプで1対の伝送路を形成しようと考えた場合、端子のピッチまたはバンプの径をコントロールして、バンプ間の距離を選択して特性インピーダンスを所望の値にマッチングさせられる。しかしながら、端子ピッチは、一般に固定されているため、バンプ径のみをコントロールすることになる。
【0007】
一般的な配置として、端子を1mmピッチ、アンダーフィルを用いずグラウンド端子とシグナル端子が隣接した場合を仮定する。この1対の端子のバンプで形成される伝送路に関し、バンプ径をパラメータとし、バンプを無限長の円柱で近似したコンピュータシミュレーションによる電磁界解析から、図3に示すバンプ径と特性インピーダンスの関係が求められる。これより、特性インピーダンスを50Ωでマッチングすることを考えると920μmのバンプ径が必要になる。
【0008】
更に、端子を1mmピッチ、誘電率3.2のアンダーフィル剤を用い、グランド端子とシグナル端子が隣接した場合を仮定する。この1対の端子のバンプで形成される伝送路に関し、バンプ径をパラメータとし、バンプを無限長の円柱で近似したコンピュータシミュレーションによる電磁界解析から、図4に示すバンプ径と特性インピーダンスの関係が求められる。これより、特性インピーダンスを50Ωでマッチングすることを考えると775μmのバンプ径が必要になる。
【0009】
しかしながら、バンプを搭載するパッド径を考えると、パッド間に伝送路を引き回すことが不可能であったり、バンプ間が狭いためにショートして接続信頼が悪くなるなどの問題がある。
【0010】
本発明は、上述の事情に鑑みてなされたものであって、BGAの高密度接続の容易性を損なうことなく、信号信頼度の高い高周波回路用のBGA基板を提供することを目的としている。
【0011】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明に係るBGA基板は、BGAの信号端子のバンプとそれに隣接して配置する複数のグラウンド端子のバンプによって形成される伝送路について、そのバンプの径をコントロールして特性インピーダンスが所定値にマッチングさせたことを特徴とする。
【0012】
請求項2記載の発明に係るBGA基板は、請求項1に記載のBGA基板おいて、前記グラウンド端子は前記信号端子について対向する2つの端子であることを特徴とする。
【0013】
請求項3記載の発明に係るBGA基板は、請求項1または請求項2に記載のBGA基板おいて、前記グラウンド端子および信号端子のバンプが前記配線基板に垂直な円柱形状であることを特徴とする。
【0014】
請求項4記載の発明に係るBGA基板は、請求項1または請求項2に記載のBGA基板おいて、前記グラウンド端子および信号端子のバンプが前記配線基板に垂直で、隣接するバンプが対面する直方体形状であることを特徴とする。
【0015】
【作用】
上記請求項1の構成では、信号端子のバンプ1つに対し、隣接して配置した複数のグラウンド端子のバンプと電気的結合させることで、バンプ径を大きくすることなく、現実的な大きさで所望の特性インピーダンスの伝送路を形成し、接続部の電気特性の向上を可能としている。
【0016】
さらに、請求項2の構成では、信号端子とその両隣のグラウンド端子のバンプ2個のみで伝送路を形成し、接続部の電気特性の向上を可能としている。
【0017】
さらに、請求項3の構成では、バンプを配線基板に垂直な円柱形状であることにより、特性インピーダンスの変動を抑えて、より高い電気特性の向上を可能としている。
【0018】
さらに、請求項4の構成では、グラウンド端子および信号端子のバンプが前記配線基板に垂直で、隣接するバンプが対面する直方体形状にすることで、平行面を対面させ、最接近部の電流の集中を抑え、直流抵抗を軽減させることを可能としている。
【0019】
【発明の実施の形態】
以下図1〜図2を参照して本発明の実施の形態例を説明する。
図1は、本発明に係るBGA基板の実施の形態例を断面で示す部分説明図である。BGA基板2では、誘電体(絶縁層)110が、グランドプレーン21及び信号線に接続されるランド60からなる層で、上下に分離されている。グランドプレーン21及びランド60はそれぞれ誘電体中のビア51を経由し、パッド30に接続されている。ここで、信号線に接続されるパッド31(信号端子101の一部)には、両隣に2つのグランドプレーンに接続されるパッド(グランド端子100の一部)が配置されている。
このBGA基板2の接続されている配線基板1では、グランドプレーン20からなる層で上下に分離されている。グランドプレーン20はビア50を経由し、配線基板1の表面のパッド30に接続されている。
なお、信号線に接続されるランド60は、バッドに接続される側とは反対側にビア52及びランド61を経由して、誘電体中で信号線に接続される。
【0020】
この例では、端子ピッチ92が1mmピッチのBGA基板2で、370μmのスペースを開けて配線基板1に搭載され、共晶半田のバンプ40で接続される。対象となる信号端子101の両サイドにグラウンド端子100を配置し、誘電率3.2のアンダーフィル112で埋められる。また、配線基板1とアンダーフィル112との間は、共晶半田のバンプ40部分を除き、ソルダーレジスト80が設けられている。
【0021】
図2は、図1の実施の形態例を平面で示す部分説明図である。配線基板1とBGA基板2は、それぞれ50Ωでインピーダンスマッチングされるマイクロストリップラインが形成され、信号線70はランド61を経由し信号端子101で接続される。配線基板1中の配線71は、信号端子101の一部であるパッド31に接続され、配線される。また、それぞれのグラウンドプレーンは、グラウンド端子100で接続される。
【0022】
グラウンド端子のバンプとシグナル端子のバンプで形成される伝送路に関し、バンプ径をパラメータとし、バンプ高さを無限長で近似したコンピュータシミュレーションによる電磁界解析から、図5に示すバンプ径と特性インビーダンスの関係が求められる。これより、バンプ径91を550μmの円柱とすれば、グラウンド端子のバンプと信号線のバンプを含めて特性インピーダンス50Ωの伝送路が確保される。
【0023】
以上のようなBGA基板及び配線基板並びに接続は、バンプ部を除き従来と同様にして作成できる。バンプ部に付いては、所望のバンプ半径rを得る方法を例示すれば、バンプの高さhとしてπr2hの体積のハンダボールを滴下して配列する。更にあらかじめBGA基板2に塗布する光硬化レジスト厚を厚くし、露光によりバンプ半径rの大きさで開口することにより、円柱に近いバンプ形状が得られる。
【0024】
【発明の効果】
上記の通り、本発明に係るBGA基板によれば、接続部で伝送路を形成し、BGAの高密度接続の容易性を損なうことなく、信号信頼度の高い、電気特性の向上を実現できる高周波回路用のBGA基板とすることができる。
【図面の簡単な説明】
【図1】本発明に係るBGA基板の実施の形態例を断面で示す部分説明図である。
【図2】図1の実施の形態例を平面で示す部分説明図である。
【図3】アンダーフィル剤を用いない場合の1対のバンプで形成される伝送路のバンプ径対特性インピーダンスのグラフである。
【図4】アンダーフィル剤を用いた場合の1対のバンプで形成される伝送路のバンプ径対特性インピーダンスのグラフである。
【図5】本発明の実施の形態例に係るバンプで形成される伝送路のバンプ径対特性インピーダンスのグラフである。
【符号の説明】
1・・・・配線基板
100・・グラウンド端子
101・・信号端子
110・・誘電体
111・・誘電体
112・・アンダーフィル
2・・・・BGA基板
20・・・グラウンドプレーン
21・・・グラウンドプレーン
30・・・パッド
40・・・バンプ
50・・・ビア
51・・・ビア
52・・・ビア
60・・・ランド
61・・・ランド
70・・・信号配線
71・・・信号配線
80・・・ソルダーレジスト
91・・・バンプ径
92・・・端子ピッチ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a BGA substrate for a high-frequency circuit, and more particularly to a BGA substrate for a high-frequency circuit with high signal reliability with little reflection or crosstalk.
[0002]
[Prior art]
With the recent increase in the performance of information devices, circuits are becoming more highly integrated and high-density wiring is further progressing, and IC packages are being reduced in size and the number of terminals is increasing. On the other hand, the signal frequency has been increased to a higher frequency and higher frequency range, and the signal reliability has been strictly required.
[0003]
For this reason, the package structure has evolved from a pin insertion type or a surface mount type (such as a Quad Flat Package) to a BGA (Ball Grid Array) structure. In particular, in a BGA package using solder balls or the like as connection terminals of the package, it is easy to shorten the connection distance, narrow the pitch, and increase the number of terminals.
[0004]
[Patent Document 1]
JP-A-8-78797 [0005]
[Problems to be solved by the invention]
However, a transmission line such as a microstrip line or a strip line is generally formed in a high-frequency substrate. However, since the connection terminal of the BGA substrate does not take the form of a transmission line, a portion that impairs signal reliability is not provided. Met.
[0006]
If it is supposed to form a pair of transmission lines with two terminal bumps, a ground terminal and a signal terminal, the characteristic pitch is desired by controlling the terminal pitch or bump diameter and selecting the distance between the bumps. To the value of However, since the terminal pitch is generally fixed, only the bump diameter is controlled.
[0007]
As a general arrangement, it is assumed that the terminals are 1 mm pitch, and the ground terminal and the signal terminal are adjacent to each other without using an underfill. With respect to the transmission path formed by the bumps of the pair of terminals, the relationship between the bump diameter and the characteristic impedance shown in FIG. Desired. Therefore, a bump diameter of 920 μm is required when matching with a characteristic impedance of 50Ω.
[0008]
Further, it is assumed that a ground terminal and a signal terminal are adjacent to each other by using an underfill agent having a terminal of 1 mm pitch and a dielectric constant of 3.2. With respect to the transmission path formed by the bumps of the pair of terminals, the relationship between the bump diameter and the characteristic impedance shown in FIG. Desired. Accordingly, when matching the characteristic impedance at 50Ω, a bump diameter of 775 μm is required.
[0009]
However, in consideration of the diameter of the pad on which the bump is mounted, there are problems that the transmission path cannot be routed between the pads, or that the connection between the bumps is narrow, resulting in a short circuit and poor connection reliability.
[0010]
The present invention has been made in view of the above circumstances, and has as its object to provide a BGA substrate for a high-frequency circuit having high signal reliability without impairing the easiness of high-density BGA connection.
[0011]
[Means for Solving the Problems]
In order to solve the above problem, the BGA substrate according to the first aspect of the present invention provides a BGA substrate having a transmission path formed by a bump of a signal terminal of a BGA and a bump of a plurality of ground terminals arranged adjacent thereto. The characteristic impedance is matched to a predetermined value by controlling the diameter.
[0012]
A BGA board according to a second aspect of the present invention is the BGA board according to the first aspect, wherein the ground terminal is two terminals facing the signal terminal.
[0013]
A BGA substrate according to a third aspect of the present invention is the BGA substrate according to the first or second aspect, wherein the bumps of the ground terminal and the signal terminal have a columnar shape perpendicular to the wiring substrate. I do.
[0014]
A BGA board according to a fourth aspect of the present invention is the BGA board according to the first or second aspect, wherein the bumps of the ground terminal and the signal terminal are perpendicular to the wiring board, and adjacent bumps face each other. It is characterized by having a shape.
[0015]
[Action]
In the configuration of the first aspect, one bump of the signal terminal is electrically coupled to the bump of the plurality of ground terminals arranged adjacent to each other, so that the bump has a realistic size without increasing the bump diameter. A transmission line having a desired characteristic impedance is formed, and the electrical characteristics of the connection portion can be improved.
[0016]
Further, in the configuration of the second aspect, the transmission path is formed only by the two bumps of the signal terminal and the ground terminal on both sides thereof, and the electrical characteristics of the connection portion can be improved.
[0017]
Furthermore, in the configuration of the third aspect, the bumps are formed in a columnar shape perpendicular to the wiring board, so that the variation of the characteristic impedance is suppressed, and higher electric characteristics can be improved.
[0018]
Further, in the configuration of claim 4, the bumps of the ground terminal and the signal terminal are formed in a rectangular parallelepiped shape in which the bumps are perpendicular to the wiring board and the adjacent bumps face each other, so that the parallel faces face each other, and the current concentration at the closest part is concentrated. And reduce DC resistance.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described below with reference to FIGS.
FIG. 1 is a partial explanatory view showing a cross section of an embodiment of a BGA substrate according to the present invention. In the
In the
The
[0020]
In this example, the
[0021]
FIG. 2 is a partial explanatory view showing the embodiment of FIG. 1 in a plane. The
[0022]
With respect to the transmission path formed by the bump of the ground terminal and the bump of the signal terminal, using the bump diameter as a parameter and the electromagnetic field analysis by computer simulation in which the bump height is approximated to infinite length, the bump diameter and the characteristic impedance shown in FIG. A dance relationship is required. Thus, if the
[0023]
The BGA substrate, the wiring substrate, and the connection as described above can be formed in the same manner as in the related art except for the bump portion. In the case of a method of obtaining a desired bump radius r, for example, a solder ball having a volume of πr 2 h as a bump height h is dropped and arranged on the bump portion. Further, by increasing the thickness of the photo-curing resist applied to the
[0024]
【The invention's effect】
As described above, according to the BGA substrate of the present invention, a transmission path is formed at a connection portion, and high-frequency signals with high signal reliability and improved electrical characteristics can be realized without impairing the easiness of high-density BGA connection. It can be a BGA substrate for a circuit.
[Brief description of the drawings]
FIG. 1 is a partial explanatory view showing a cross section of an embodiment of a BGA substrate according to the present invention.
FIG. 2 is a partial explanatory view showing the embodiment of FIG. 1 in a plane.
FIG. 3 is a graph showing a relationship between a bump diameter and a characteristic impedance of a transmission line formed by a pair of bumps when an underfill agent is not used.
FIG. 4 is a graph showing a relation between a bump diameter and a characteristic impedance of a transmission line formed by a pair of bumps when an underfill agent is used.
FIG. 5 is a graph showing a relationship between a bump diameter and a characteristic impedance of a transmission line formed by bumps according to the embodiment of the present invention.
[Explanation of symbols]
1,
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367914A JP2004200452A (en) | 2002-12-19 | 2002-12-19 | BGA substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367914A JP2004200452A (en) | 2002-12-19 | 2002-12-19 | BGA substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200452A true JP2004200452A (en) | 2004-07-15 |
Family
ID=32764653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367914A Pending JP2004200452A (en) | 2002-12-19 | 2002-12-19 | BGA substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004200452A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141926A (en) * | 2014-01-27 | 2015-08-03 | 富士通株式会社 | semiconductor module |
| US10128593B1 (en) | 2017-09-28 | 2018-11-13 | International Business Machines Corporation | Connector having a body with a conductive layer common to top and bottom surfaces of the body as well as to wall surfaces of a plurality of holes in the body |
| CN109344479A (en) * | 2018-09-20 | 2019-02-15 | 郑州云海信息技术有限公司 | Method, device, device and storage medium for optimizing signal line impedance in BGA area |
-
2002
- 2002-12-19 JP JP2002367914A patent/JP2004200452A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141926A (en) * | 2014-01-27 | 2015-08-03 | 富士通株式会社 | semiconductor module |
| US10128593B1 (en) | 2017-09-28 | 2018-11-13 | International Business Machines Corporation | Connector having a body with a conductive layer common to top and bottom surfaces of the body as well as to wall surfaces of a plurality of holes in the body |
| US10135162B1 (en) | 2017-09-28 | 2018-11-20 | International Business Machines Corporation | Method for fabricating a hybrid land grid array connector |
| CN109344479A (en) * | 2018-09-20 | 2019-02-15 | 郑州云海信息技术有限公司 | Method, device, device and storage medium for optimizing signal line impedance in BGA area |
| CN109344479B (en) * | 2018-09-20 | 2021-10-29 | 郑州云海信息技术有限公司 | Method, device, device and storage medium for optimizing signal line impedance in BGA area |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800916B2 (en) | Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same | |
| US6008534A (en) | Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines | |
| KR100382088B1 (en) | Area array type semiconductor device | |
| US20180342489A1 (en) | Semiconductor structure and a method of making thereof | |
| US20030198032A1 (en) | Integrated circuit assembly and method for making same | |
| US6480014B1 (en) | High density, high frequency memory chip modules having thermal management structures | |
| JP7120294B2 (en) | Electronics | |
| JP4024563B2 (en) | Semiconductor device | |
| JP2013225610A (en) | Printed wiring board, semiconductor package, and printed circuit board | |
| JP4365166B2 (en) | Capacitor, multilayer wiring board, and semiconductor device | |
| JPWO2011058702A1 (en) | Electronic device and noise suppression method | |
| US7180182B2 (en) | Semiconductor component | |
| US6566761B1 (en) | Electronic device package with high speed signal interconnect between die pad and external substrate pad | |
| US20220375885A1 (en) | Flip-chip ball grid array-type integrated circuit package for very high frequency operation | |
| JP2004200452A (en) | BGA substrate | |
| TW201929623A (en) | Electronic device and electronic circuit board thereof | |
| US8063481B2 (en) | High-speed memory package | |
| JP4830539B2 (en) | Multilayer printed circuit board | |
| JP6465451B1 (en) | Electronic circuit | |
| US6888227B2 (en) | Apparatus for routing signals | |
| US6713853B1 (en) | Electronic package with offset reference plane cutout | |
| US20080150123A1 (en) | Semiconductor Package With Rigid And Flexible Circuits | |
| JP4039334B2 (en) | Circuit board mounting structure | |
| JP4543699B2 (en) | Circuit board mounting structure | |
| KR100771873B1 (en) | Semiconductor package and its mounting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070529 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| A02 | Decision of refusal |
Effective date: 20070821 Free format text: JAPANESE INTERMEDIATE CODE: A02 |