JP2004200452A - Ｂｇａ基板 - Google Patents
Ｂｇａ基板 Download PDFInfo
- Publication number
- JP2004200452A JP2004200452A JP2002367914A JP2002367914A JP2004200452A JP 2004200452 A JP2004200452 A JP 2004200452A JP 2002367914 A JP2002367914 A JP 2002367914A JP 2002367914 A JP2002367914 A JP 2002367914A JP 2004200452 A JP2004200452 A JP 2004200452A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- bumps
- bump
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】配線基板にＢＧＡ（ボ−ル グリッド アレイ）を搭載したＢＧＡ基板２において、ＢＧＡの高密度接続の容易性を損なうことなく、信号信頼度の高いＢＧＡ基板を提供することを目的としている。
【解決手段】前記ＢＧＡの信号端子１０１のバンプ４０とそれに隣接して配置する複数のグラウンド端子１００のバンプ４０によって形成される伝送路について、そのバンプの径をコントロールして特性インピーダンスを所定値にマッチングさせたことを特徴とする。
【選択図】図１
【解決手段】前記ＢＧＡの信号端子１０１のバンプ４０とそれに隣接して配置する複数のグラウンド端子１００のバンプ４０によって形成される伝送路について、そのバンプの径をコントロールして特性インピーダンスを所定値にマッチングさせたことを特徴とする。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波回路用ＢＧＡ基板に係り、特に、反射や漏話の少ない信号信頼性の高さを図った高周波回路用ＢＧＡ基板に関する。
【０００２】
【従来の技術】
近年の情報機器の高性能化に伴ない、回路も高集積、高密度配線が一層進み、ＩＣパッケージの小型化と多端子化が進んでいる。一方、信号周波数は高周波、高域化し、信号信頼性が厳しく問われるようになった。
【０００３】
このことから、パッケージ構造は、ピン挿入型や表面実装型（Quad Flat Package等)からＢＧＡ(Ball Grid Array) 構造に発展してきた。特に、パッケージの接続端子として半田ボール等を用いたＢＧＡパッケージは、接続距離の短縮や、狭ピッチ、多端子化が容易である。
【０００４】
【特許文献１】
特開平８−７８７９７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、高周波基板内では、一般に、マイクロストリップラインやストリップライン等の伝送路を形成するのが一般的であるが、ＢＧＡ基板の接続端子では伝送路の形態とならないため、信号信頼性を損なう部位であった。
【０００６】
仮に、グラウンド端子と信号端子の２端子のバンプで１対の伝送路を形成しようと考えた場合、端子のピッチまたはバンプの径をコントロールして、バンプ間の距離を選択して特性インピーダンスを所望の値にマッチングさせられる。しかしながら、端子ピッチは、一般に固定されているため、バンプ径のみをコントロールすることになる。
【０００７】
一般的な配置として、端子を１ｍｍピッチ、アンダーフィルを用いずグラウンド端子とシグナル端子が隣接した場合を仮定する。この１対の端子のバンプで形成される伝送路に関し、バンプ径をパラメータとし、バンプを無限長の円柱で近似したコンピュータシミュレーションによる電磁界解析から、図３に示すバンプ径と特性インピーダンスの関係が求められる。これより、特性インピーダンスを５０Ωでマッチングすることを考えると９２０μｍのバンプ径が必要になる。
【０００８】
更に、端子を１mmピッチ、誘電率３．２のアンダーフィル剤を用い、グランド端子とシグナル端子が隣接した場合を仮定する。この１対の端子のバンプで形成される伝送路に関し、バンプ径をパラメータとし、バンプを無限長の円柱で近似したコンピュータシミュレーションによる電磁界解析から、図４に示すバンプ径と特性インピーダンスの関係が求められる。これより、特性インピーダンスを５０Ωでマッチングすることを考えると７７５μｍのバンプ径が必要になる。
【０００９】
しかしながら、バンプを搭載するパッド径を考えると、パッド間に伝送路を引き回すことが不可能であったり、バンプ間が狭いためにショートして接続信頼が悪くなるなどの問題がある。
【００１０】
本発明は、上述の事情に鑑みてなされたものであって、ＢＧＡの高密度接続の容易性を損なうことなく、信号信頼度の高い高周波回路用のＢＧＡ基板を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明に係るＢＧＡ基板は、ＢＧＡの信号端子のバンプとそれに隣接して配置する複数のグラウンド端子のバンプによって形成される伝送路について、そのバンプの径をコントロールして特性インピーダンスが所定値にマッチングさせたことを特徴とする。
【００１２】
請求項２記載の発明に係るＢＧＡ基板は、請求項１に記載のＢＧＡ基板おいて、前記グラウンド端子は前記信号端子について対向する２つの端子であることを特徴とする。
【００１３】
請求項３記載の発明に係るＢＧＡ基板は、請求項１または請求項２に記載のＢＧＡ基板おいて、前記グラウンド端子および信号端子のバンプが前記配線基板に垂直な円柱形状であることを特徴とする。
【００１４】
請求項４記載の発明に係るＢＧＡ基板は、請求項１または請求項２に記載のＢＧＡ基板おいて、前記グラウンド端子および信号端子のバンプが前記配線基板に垂直で、隣接するバンプが対面する直方体形状であることを特徴とする。
【００１５】
【作用】
上記請求項１の構成では、信号端子のバンプ１つに対し、隣接して配置した複数のグラウンド端子のバンプと電気的結合させることで、バンプ径を大きくすることなく、現実的な大きさで所望の特性インピーダンスの伝送路を形成し、接続部の電気特性の向上を可能としている。
【００１６】
さらに、請求項２の構成では、信号端子とその両隣のグラウンド端子のバンプ２個のみで伝送路を形成し、接続部の電気特性の向上を可能としている。
【００１７】
さらに、請求項３の構成では、バンプを配線基板に垂直な円柱形状であることにより、特性インピーダンスの変動を抑えて、より高い電気特性の向上を可能としている。
【００１８】
さらに、請求項４の構成では、グラウンド端子および信号端子のバンプが前記配線基板に垂直で、隣接するバンプが対面する直方体形状にすることで、平行面を対面させ、最接近部の電流の集中を抑え、直流抵抗を軽減させることを可能としている。
【００１９】
【発明の実施の形態】
以下図１〜図２を参照して本発明の実施の形態例を説明する。
図１は、本発明に係るＢＧＡ基板の実施の形態例を断面で示す部分説明図である。ＢＧＡ基板２では、誘電体（絶縁層）１１０が、グランドプレーン２１及び信号線に接続されるランド６０からなる層で、上下に分離されている。グランドプレーン２１及びランド６０はそれぞれ誘電体中のビア５１を経由し、パッド３０に接続されている。ここで、信号線に接続されるパッド３１（信号端子１０１の一部）には、両隣に２つのグランドプレーンに接続されるパッド（グランド端子１００の一部）が配置されている。
このＢＧＡ基板２の接続されている配線基板１では、グランドプレーン２０からなる層で上下に分離されている。グランドプレーン２０はビア５０を経由し、配線基板１の表面のパッド３０に接続されている。
なお、信号線に接続されるランド６０は、バッドに接続される側とは反対側にビア５２及びランド６１を経由して、誘電体中で信号線に接続される。
【００２０】
この例では、端子ピッチ９２が１ｍｍピッチのＢＧＡ基板２で、３７０μｍのスペースを開けて配線基板１に搭載され、共晶半田のバンプ４０で接続される。対象となる信号端子１０１の両サイドにグラウンド端子１００を配置し、誘電率３．２のアンダーフィル１１２で埋められる。また、配線基板１とアンダーフィル１１２との間は、共晶半田のバンプ４０部分を除き、ソルダーレジスト８０が設けられている。
【００２１】
図２は、図１の実施の形態例を平面で示す部分説明図である。配線基板１とＢＧＡ基板２は、それぞれ５０Ωでインピーダンスマッチングされるマイクロストリップラインが形成され、信号線７０はランド６１を経由し信号端子１０１で接続される。配線基板１中の配線７１は、信号端子１０１の一部であるパッド３１に接続され、配線される。また、それぞれのグラウンドプレーンは、グラウンド端子１００で接続される。
【００２２】
グラウンド端子のバンプとシグナル端子のバンプで形成される伝送路に関し、バンプ径をパラメータとし、バンプ高さを無限長で近似したコンピュータシミュレーションによる電磁界解析から、図５に示すバンプ径と特性インビーダンスの関係が求められる。これより、バンプ径９１を５５０μｍの円柱とすれば、グラウンド端子のバンプと信号線のバンプを含めて特性インピーダンス５０Ωの伝送路が確保される。
【００２３】
以上のようなＢＧＡ基板及び配線基板並びに接続は、バンプ部を除き従来と同様にして作成できる。バンプ部に付いては、所望のバンプ半径ｒを得る方法を例示すれば、バンプの高さｈとしてπｒ2ｈの体積のハンダボールを滴下して配列する。更にあらかじめＢＧＡ基板２に塗布する光硬化レジスト厚を厚くし、露光によりバンプ半径ｒの大きさで開口することにより、円柱に近いバンプ形状が得られる。
【００２４】
【発明の効果】
上記の通り、本発明に係るＢＧＡ基板によれば、接続部で伝送路を形成し、ＢＧＡの高密度接続の容易性を損なうことなく、信号信頼度の高い、電気特性の向上を実現できる高周波回路用のＢＧＡ基板とすることができる。
【図面の簡単な説明】
【図１】本発明に係るＢＧＡ基板の実施の形態例を断面で示す部分説明図である。
【図２】図１の実施の形態例を平面で示す部分説明図である。
【図３】アンダーフィル剤を用いない場合の１対のバンプで形成される伝送路のバンプ径対特性インピーダンスのグラフである。
【図４】アンダーフィル剤を用いた場合の１対のバンプで形成される伝送路のバンプ径対特性インピーダンスのグラフである。
【図５】本発明の実施の形態例に係るバンプで形成される伝送路のバンプ径対特性インピーダンスのグラフである。
【符号の説明】
１・・・・配線基板
１００・・グラウンド端子
１０１・・信号端子
１１０・・誘電体
１１１・・誘電体
１１２・・アンダーフィル
２・・・・ＢＧＡ基板
２０・・・グラウンドプレーン
２１・・・グラウンドプレーン
３０・・・パッド
４０・・・バンプ
５０・・・ビア
５１・・・ビア
５２・・・ビア
６０・・・ランド
６１・・・ランド
７０・・・信号配線
７１・・・信号配線
８０・・・ソルダーレジスト
９１・・・バンプ径
９２・・・端子ピッチ
【発明の属する技術分野】
本発明は、高周波回路用ＢＧＡ基板に係り、特に、反射や漏話の少ない信号信頼性の高さを図った高周波回路用ＢＧＡ基板に関する。
【０００２】
【従来の技術】
近年の情報機器の高性能化に伴ない、回路も高集積、高密度配線が一層進み、ＩＣパッケージの小型化と多端子化が進んでいる。一方、信号周波数は高周波、高域化し、信号信頼性が厳しく問われるようになった。
【０００３】
このことから、パッケージ構造は、ピン挿入型や表面実装型（Quad Flat Package等)からＢＧＡ(Ball Grid Array) 構造に発展してきた。特に、パッケージの接続端子として半田ボール等を用いたＢＧＡパッケージは、接続距離の短縮や、狭ピッチ、多端子化が容易である。
【０００４】
【特許文献１】
特開平８−７８７９７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、高周波基板内では、一般に、マイクロストリップラインやストリップライン等の伝送路を形成するのが一般的であるが、ＢＧＡ基板の接続端子では伝送路の形態とならないため、信号信頼性を損なう部位であった。
【０００６】
仮に、グラウンド端子と信号端子の２端子のバンプで１対の伝送路を形成しようと考えた場合、端子のピッチまたはバンプの径をコントロールして、バンプ間の距離を選択して特性インピーダンスを所望の値にマッチングさせられる。しかしながら、端子ピッチは、一般に固定されているため、バンプ径のみをコントロールすることになる。
【０００７】
一般的な配置として、端子を１ｍｍピッチ、アンダーフィルを用いずグラウンド端子とシグナル端子が隣接した場合を仮定する。この１対の端子のバンプで形成される伝送路に関し、バンプ径をパラメータとし、バンプを無限長の円柱で近似したコンピュータシミュレーションによる電磁界解析から、図３に示すバンプ径と特性インピーダンスの関係が求められる。これより、特性インピーダンスを５０Ωでマッチングすることを考えると９２０μｍのバンプ径が必要になる。
【０００８】
更に、端子を１mmピッチ、誘電率３．２のアンダーフィル剤を用い、グランド端子とシグナル端子が隣接した場合を仮定する。この１対の端子のバンプで形成される伝送路に関し、バンプ径をパラメータとし、バンプを無限長の円柱で近似したコンピュータシミュレーションによる電磁界解析から、図４に示すバンプ径と特性インピーダンスの関係が求められる。これより、特性インピーダンスを５０Ωでマッチングすることを考えると７７５μｍのバンプ径が必要になる。
【０００９】
しかしながら、バンプを搭載するパッド径を考えると、パッド間に伝送路を引き回すことが不可能であったり、バンプ間が狭いためにショートして接続信頼が悪くなるなどの問題がある。
【００１０】
本発明は、上述の事情に鑑みてなされたものであって、ＢＧＡの高密度接続の容易性を損なうことなく、信号信頼度の高い高周波回路用のＢＧＡ基板を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明に係るＢＧＡ基板は、ＢＧＡの信号端子のバンプとそれに隣接して配置する複数のグラウンド端子のバンプによって形成される伝送路について、そのバンプの径をコントロールして特性インピーダンスが所定値にマッチングさせたことを特徴とする。
【００１２】
請求項２記載の発明に係るＢＧＡ基板は、請求項１に記載のＢＧＡ基板おいて、前記グラウンド端子は前記信号端子について対向する２つの端子であることを特徴とする。
【００１３】
請求項３記載の発明に係るＢＧＡ基板は、請求項１または請求項２に記載のＢＧＡ基板おいて、前記グラウンド端子および信号端子のバンプが前記配線基板に垂直な円柱形状であることを特徴とする。
【００１４】
請求項４記載の発明に係るＢＧＡ基板は、請求項１または請求項２に記載のＢＧＡ基板おいて、前記グラウンド端子および信号端子のバンプが前記配線基板に垂直で、隣接するバンプが対面する直方体形状であることを特徴とする。
【００１５】
【作用】
上記請求項１の構成では、信号端子のバンプ１つに対し、隣接して配置した複数のグラウンド端子のバンプと電気的結合させることで、バンプ径を大きくすることなく、現実的な大きさで所望の特性インピーダンスの伝送路を形成し、接続部の電気特性の向上を可能としている。
【００１６】
さらに、請求項２の構成では、信号端子とその両隣のグラウンド端子のバンプ２個のみで伝送路を形成し、接続部の電気特性の向上を可能としている。
【００１７】
さらに、請求項３の構成では、バンプを配線基板に垂直な円柱形状であることにより、特性インピーダンスの変動を抑えて、より高い電気特性の向上を可能としている。
【００１８】
さらに、請求項４の構成では、グラウンド端子および信号端子のバンプが前記配線基板に垂直で、隣接するバンプが対面する直方体形状にすることで、平行面を対面させ、最接近部の電流の集中を抑え、直流抵抗を軽減させることを可能としている。
【００１９】
【発明の実施の形態】
以下図１〜図２を参照して本発明の実施の形態例を説明する。
図１は、本発明に係るＢＧＡ基板の実施の形態例を断面で示す部分説明図である。ＢＧＡ基板２では、誘電体（絶縁層）１１０が、グランドプレーン２１及び信号線に接続されるランド６０からなる層で、上下に分離されている。グランドプレーン２１及びランド６０はそれぞれ誘電体中のビア５１を経由し、パッド３０に接続されている。ここで、信号線に接続されるパッド３１（信号端子１０１の一部）には、両隣に２つのグランドプレーンに接続されるパッド（グランド端子１００の一部）が配置されている。
このＢＧＡ基板２の接続されている配線基板１では、グランドプレーン２０からなる層で上下に分離されている。グランドプレーン２０はビア５０を経由し、配線基板１の表面のパッド３０に接続されている。
なお、信号線に接続されるランド６０は、バッドに接続される側とは反対側にビア５２及びランド６１を経由して、誘電体中で信号線に接続される。
【００２０】
この例では、端子ピッチ９２が１ｍｍピッチのＢＧＡ基板２で、３７０μｍのスペースを開けて配線基板１に搭載され、共晶半田のバンプ４０で接続される。対象となる信号端子１０１の両サイドにグラウンド端子１００を配置し、誘電率３．２のアンダーフィル１１２で埋められる。また、配線基板１とアンダーフィル１１２との間は、共晶半田のバンプ４０部分を除き、ソルダーレジスト８０が設けられている。
【００２１】
図２は、図１の実施の形態例を平面で示す部分説明図である。配線基板１とＢＧＡ基板２は、それぞれ５０Ωでインピーダンスマッチングされるマイクロストリップラインが形成され、信号線７０はランド６１を経由し信号端子１０１で接続される。配線基板１中の配線７１は、信号端子１０１の一部であるパッド３１に接続され、配線される。また、それぞれのグラウンドプレーンは、グラウンド端子１００で接続される。
【００２２】
グラウンド端子のバンプとシグナル端子のバンプで形成される伝送路に関し、バンプ径をパラメータとし、バンプ高さを無限長で近似したコンピュータシミュレーションによる電磁界解析から、図５に示すバンプ径と特性インビーダンスの関係が求められる。これより、バンプ径９１を５５０μｍの円柱とすれば、グラウンド端子のバンプと信号線のバンプを含めて特性インピーダンス５０Ωの伝送路が確保される。
【００２３】
以上のようなＢＧＡ基板及び配線基板並びに接続は、バンプ部を除き従来と同様にして作成できる。バンプ部に付いては、所望のバンプ半径ｒを得る方法を例示すれば、バンプの高さｈとしてπｒ2ｈの体積のハンダボールを滴下して配列する。更にあらかじめＢＧＡ基板２に塗布する光硬化レジスト厚を厚くし、露光によりバンプ半径ｒの大きさで開口することにより、円柱に近いバンプ形状が得られる。
【００２４】
【発明の効果】
上記の通り、本発明に係るＢＧＡ基板によれば、接続部で伝送路を形成し、ＢＧＡの高密度接続の容易性を損なうことなく、信号信頼度の高い、電気特性の向上を実現できる高周波回路用のＢＧＡ基板とすることができる。
【図面の簡単な説明】
【図１】本発明に係るＢＧＡ基板の実施の形態例を断面で示す部分説明図である。
【図２】図１の実施の形態例を平面で示す部分説明図である。
【図３】アンダーフィル剤を用いない場合の１対のバンプで形成される伝送路のバンプ径対特性インピーダンスのグラフである。
【図４】アンダーフィル剤を用いた場合の１対のバンプで形成される伝送路のバンプ径対特性インピーダンスのグラフである。
【図５】本発明の実施の形態例に係るバンプで形成される伝送路のバンプ径対特性インピーダンスのグラフである。
【符号の説明】
１・・・・配線基板
１００・・グラウンド端子
１０１・・信号端子
１１０・・誘電体
１１１・・誘電体
１１２・・アンダーフィル
２・・・・ＢＧＡ基板
２０・・・グラウンドプレーン
２１・・・グラウンドプレーン
３０・・・パッド
４０・・・バンプ
５０・・・ビア
５１・・・ビア
５２・・・ビア
６０・・・ランド
６１・・・ランド
７０・・・信号配線
７１・・・信号配線
８０・・・ソルダーレジスト
９１・・・バンプ径
９２・・・端子ピッチ
Claims (4)
- 配線基板にＢＧＡ（ボ−ル グリッド アレイ）を搭載したＢＧＡ基板において、前記ＢＧＡの信号端子のバンプとそれに隣接して配置する複数のグラウンド端子のバンプによって形成される伝送路について、そのバンプの径をコントロールして特性インピーダンスを所定値にマッチングさせたことを特徴とするＢＧＡ基板。
- 前記グラウンド端子は前記信号端子について対向する２つの端子であることを特徴とする請求項１に記載のＢＧＡ基板。
- 前記グラウンド端子および信号端子のバンプが前記配線基板に垂直な円柱形状であることを特徴とする請求項１または請求項２に記載のＢＧＡ基板。
- 前記グラウンド端子および信号端子のバンプが前記配線基板に垂直で、隣接するバンプが対面する直方体形状であることを特徴とする請求項１または請求項２に記載のＢＧＡ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367914A JP2004200452A (ja) | 2002-12-19 | 2002-12-19 | Ｂｇａ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367914A JP2004200452A (ja) | 2002-12-19 | 2002-12-19 | Ｂｇａ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200452A true JP2004200452A (ja) | 2004-07-15 |
Family
ID=32764653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367914A Pending JP2004200452A (ja) | 2002-12-19 | 2002-12-19 | Ｂｇａ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004200452A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141926A (ja) * | 2014-01-27 | 2015-08-03 | 富士通株式会社 | 半導体モジュール |
| US10128593B1 (en) | 2017-09-28 | 2018-11-13 | International Business Machines Corporation | Connector having a body with a conductive layer common to top and bottom surfaces of the body as well as to wall surfaces of a plurality of holes in the body |
| CN109344479A (zh) * | 2018-09-20 | 2019-02-15 | 郑州云海信息技术有限公司 | 优化bga区信号线阻抗的方法、装置、设备及存储介质 |
-
2002
- 2002-12-19 JP JP2002367914A patent/JP2004200452A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141926A (ja) * | 2014-01-27 | 2015-08-03 | 富士通株式会社 | 半導体モジュール |
| US10128593B1 (en) | 2017-09-28 | 2018-11-13 | International Business Machines Corporation | Connector having a body with a conductive layer common to top and bottom surfaces of the body as well as to wall surfaces of a plurality of holes in the body |
| US10135162B1 (en) | 2017-09-28 | 2018-11-20 | International Business Machines Corporation | Method for fabricating a hybrid land grid array connector |
| CN109344479A (zh) * | 2018-09-20 | 2019-02-15 | 郑州云海信息技术有限公司 | 优化bga区信号线阻抗的方法、装置、设备及存储介质 |
| CN109344479B (zh) * | 2018-09-20 | 2021-10-29 | 郑州云海信息技术有限公司 | 优化bga区信号线阻抗的方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800916B2 (en) | Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same | |
| US6008534A (en) | Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines | |
| KR100382088B1 (ko) | 에리어 어레이형 반도체 장치 | |
| US20180342489A1 (en) | Semiconductor structure and a method of making thereof | |
| US20030198032A1 (en) | Integrated circuit assembly and method for making same | |
| US6480014B1 (en) | High density, high frequency memory chip modules having thermal management structures | |
| JP7120294B2 (ja) | 電子機器 | |
| JP4024563B2 (ja) | 半導体装置 | |
| JP2013225610A (ja) | プリント配線板、半導体パッケージ及びプリント回路板 | |
| JP4365166B2 (ja) | キャパシタ、多層配線基板及び半導体装置 | |
| JPWO2011058702A1 (ja) | 電子装置及びノイズ抑制方法 | |
| US7180182B2 (en) | Semiconductor component | |
| US6566761B1 (en) | Electronic device package with high speed signal interconnect between die pad and external substrate pad | |
| US20220375885A1 (en) | Flip-chip ball grid array-type integrated circuit package for very high frequency operation | |
| JP2004200452A (ja) | Ｂｇａ基板 | |
| TW201929623A (zh) | 電子裝置及其電子電路板 | |
| US8063481B2 (en) | High-speed memory package | |
| JP4830539B2 (ja) | 多層プリント回路基板 | |
| JP6465451B1 (ja) | 電子回路 | |
| US6888227B2 (en) | Apparatus for routing signals | |
| US6713853B1 (en) | Electronic package with offset reference plane cutout | |
| US20080150123A1 (en) | Semiconductor Package With Rigid And Flexible Circuits | |
| JP4039334B2 (ja) | 回路基板の実装構造 | |
| JP4543699B2 (ja) | 回路基板の実装構造 | |
| KR100771873B1 (ko) | 반도체 패키지 및 그 실장방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070529 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| A02 | Decision of refusal |
Effective date: 20070821 Free format text: JAPANESE INTERMEDIATE CODE: A02 |