JP2004200530A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2004200530A
JP2004200530A JP2002369148A JP2002369148A JP2004200530A JP 2004200530 A JP2004200530 A JP 2004200530A JP 2002369148 A JP2002369148 A JP 2002369148A JP 2002369148 A JP2002369148 A JP 2002369148A JP 2004200530 A JP2004200530 A JP 2004200530A
Authority
JP
Japan
Prior art keywords
mounting portion
semiconductor element
semiconductor
screw mounting
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002369148A
Other languages
English (en)
Inventor
Hideaki Awata
英章 粟田
Hirohisa Saito
裕久 齊藤
Kiyoshi Tanaka
基義 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2002369148A priority Critical patent/JP2004200530A/ja
Publication of JP2004200530A publication Critical patent/JP2004200530A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子作動時に発する熱を効率良く放熱させて、半導体素子を長期間にわたり正常かつ安定に作動させるとともに、経済性の良い半導体素子収納用パッケージを供給すること。
【解決手段】基体2を上面に半導体素子1が搭載される搭載部2bと、対向する辺部に貫通穴または切欠からなるネジ取付穴2cを有する略四角形のネジ取付部2aとから構成し、該搭載部を銀および/または銅を溶浸したMo、W又はダイヤモンドの粉末焼結体であって、熱膨張係数が5〜10×10-6/K且つ熱伝導率が170W/m・K以上の複合材料で構成し、該ネジ取付部を弾性率150GPa以下で且つプレス加工可能な材料で構成する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、IC、LSI等の半導体集積回路素子、電界効果型トランジスタ(FET:Field Effect Transistor)、半導体レーザ(LD)、フォトダイオード(PD)などの各種半導体素子を収納するための半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いた半導体装置に関する。
【0002】
【従来の技術】
従来の半導体素子収納用パッケージ(以下、「半導体パッケージ」という)は、図4に示すように、対向する辺部に貫通穴または切欠から成るネジ取付穴を備えた略四角形の基体2を有し、この基体の上面に半導体素子の搭載部を囲繞するように銀ロウ等のロウ材で接合された入出力端子3を具備したものであって、ネジ取付穴を有する前記基体2がモリブデン(Mo)、タングステン(W)、ダイヤモンドの何れかひとつの粉末焼結体の空隙を銀または銅で満たして得られる複合材料によって構成されている。
【0003】
また、この入出力端子3には、メタライズ層が形成されるとともに、外部電気回路に接合されるリード端子4がメタライズ層に銀ロウ等のロウ材を介して接合される。
【0004】
このような基体2は、ネジ取付部を介して外部電気回路の基板にネジ止めされ密着固定されることにより、半導体素子が作動時に発する熱を効率良く基板に伝える所謂放熱板としての機能を有する。また、熱膨張係数を半導体素子と類似のものとできるため、発熱時に大きな熱応力が生じる事無く半導体素子の信頼性は損なわれない。
【0005】
このような基体を有する半導体パッケージに半導体素子を搭載固定した後、半導体素子とメタライズ層とをボンディングワイヤで電気的に接続し、蓋体により半導体素子を気密に封止するか、もしくは樹脂により封止することにより、製品としての半導体装置となる。なお、半導体素子は、外部電気回路から入力される電気信号、または光ファイバから入力される光信号により動作する。
【0006】
上記したような従来の半導体パッケージの具体例について以下述べる。
特許文献1には、この種のパッケージが紹介されている。同文献の記載によれば、銅−タングステン系および/または銅−モリブデン系複合材料からなる放熱基板において、銅の含有量が30質量%以下の複合材料をその放熱基板に使うことによって、パッケージの周辺部材であるセラミックスに損傷を与えることが無く、また銅の含有量が25質量%以下のものを用いることによって、これとセラミックスからなる周辺部材とをロウ材によって直接接続しても実用上問題は無いとしている。
【0007】
さらに特許文献2には、銅−タングステン系および/または銅−モリブデン系複合材料からなる放熱基板において、銅の含有量が25質量%未満になると、基板自体の剛性が上昇するため、特に放熱量の大きなパッケージでは、それらの接続部にかなり厚目のロウ材層又は応力緩和層を介挿しないと、実用時の冷熱サイクルに耐えられない場合もあることから、材料中の銅の量を制御するだけでなく、含有する鉄族金属の量を調整することで熱伝導率を保持したままヤング率を最適化する手法が報告されている。
【0008】
しかしながら前記基体であるモリブデン(Mo)、タングステン(W)、ダイヤモンドの何れかひとつの粉末焼結体の空隙を銀または銅で満たして得られる複合材料は一般に高価である。原材料が高価であることに加え、材料製造工程において鉄、銅等の金属、合金のように溶解、押し出し、鋳造、圧延といった製法が適用できず粉末焼結法、もしくは溶浸法によって製造するしかないため生産性が劣る。また、硬く脆い複合材であるため安価に加工できるプレス加工の適用が困難である。
【0009】
そのためこれらの複合材料の加工は一般的には切削加工、または放電加工によって行なわれる。切削加工は、高速回転する工具を被加工部に接触させながら不要部を除去することによって所望の形状を得るものであり、前記基体の如くネジ取付部を有するような複雑形状を加工するには、相応の時間を要し高価になる。また放電加工は、電極と被加工物との間で生ずるアーク放電によって披加工物を溶融除去するものであるが、放電電極を常に消費しながら加工するため電極代が必要となり高価な加工となる。
【0010】
前記基体が高価であるため、半導体パッケージが高価なものとなり、半導体装置も高価なものにならざるを得ない。また前記基体に用いられるモリブデン(Mo)、タングステン(W)、ダイヤモンドの何れかひとつの粉末焼結体の空隙を銀おまたは銅で満たして得られる複合材料は一般に脆いためネジ締め時に破損する恐れがある。
【0011】
これらの問題を解決する手段として、安価で且つプレス加工が可能な銅や鉄等の金属を前記基体に用いる試みがなされたが、これら金属は熱膨張係数が大きく半導体素子動作時に発生する熱応力によって半導体素子の信頼性が損なわれる。また、鉄、ニッケル、コバルト等からなる低熱膨張合金を前記基体として使用すると、その熱伝導率はモリブデン(Mo)、タングステン(W)、ダイヤモンドの何れかひとつの粉末焼結体の空隙を銀または銅で満たして得られる複合材料には及ばず、半導体素子の発生する熱を基板もしくは大気中に放散することができないため半導体素子を安定して動作させることができない。
【0012】
これらの問題点は、上記半導体パッケージに限らず、基体を放熱板として機能させる、IC、LSI等の半導体集積回路素子やFET等の各種半導体素子を収納する半導体パッケージに関しても同様である。
【0013】
【特許文献1】
特公平4−65544号公報
【特許文献2】
特開2002−121639号公報
【0014】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑み完成されたものであり、その目的は、IC、LSI等の半導体集積回路素子、およびFET、LD等の各種半導体素子に生ずる熱応力を防ぐとともに、作動時に発する熱を効率良く外部電気回路の基板部に伝えることにより、長期間にわたり正常かつ安定に作動させることができる半導体素子を安価に提供することである。
【0015】
【課題を解決するための手段】
本発明者等が鋭意検討した結果、上記の課題は以下に記載する本件発明の構成によって解決することができることを見出した。
(1)上面に半導体素子が搭載される搭載部と、対向する辺部に貫通穴または切欠からなるネジ取付穴を有するネジ取付部とからなる基体と、該基体の上面に該搭載部を囲繞するように取着された入出力端子とを具備した半導体収納用パッケージにおいて、該搭載部は熱膨張係数が5〜10×10-6/K且つ熱伝導率が170W/m・K以上のモリブデン(Mo)、タングステン(W)及びダイヤモンドから選ばれる何れかひとつの粉末焼結体の空隙を銀および/または銅を主成分とする金属で満たして得られる複合材料で構成されると共に、該ネジ取付部が弾性率150Pa以下で且つプレス加工可能な材料で構成されており、該搭載部と該ネジ取付部とが銀ロウによってロウ付け接合されていることを特徴とする半導体素子収納用パッケージ。
【0016】
(2)前記搭載部が、ネジ取付部に設けた凹部に嵌め込まれて該ネジ取付部と銀ロウによってロウ付け接合されていることを特徴とする上記(1)に記載の半導体素子収納用パッケージ。
(3)前記ネジ取付部の材料が銅であることを特徴とする上記(1)又は(2)に記載の半導体素子収納用パッケージ。
(4)前記搭載部、前記銀ロウ及びネジ取付部が金メッキで覆われていることを特徴とする上記(1)〜(3)のいずれかに記載の半導体素子収納用パッケージ。
(5)上記(1)〜(4)のいずれかに記載の半導体素子収納用パッケージと、前記搭載部に搭載固定された半導体素子と、蓋体とを具備したことを特徴とする半導体装置。
【0017】
本発明は、上記構成により半導体素子を搭載する部分の熱膨張係数が半導体素子に近いため動作時の温度変化によっても半導体素子に熱応力が加わらず、且つ多くの熱を放散できるので長期間にわたって正常且つ安定的に作動させることができる。
【0018】
また、前記基体の半導体素子搭載部は略直方体とすることが好ましく、これにより高価なモリブデン(Mo)、タングステン(W)、ダイヤモンドの何れかひとつの粉末焼結体の空隙を銀および/または銅を主成分とする金属で満たして得られる複合材料の材料費を低減できるとともに、切断加工等のような加工法が適用でき安価に製造できる。
【0019】
ネジ取付部には弾性率150GPa以下の軟らかな金属(合金)を使用する為、瞬間的に加工可能な打ち抜きプレス加工で形成でき、安価な材料を選択することで部品代が安くなる。部品点数は増えるものの、これらをそもそも入出力端子を接合するロウ付けによって接合するため製造工程が増えること無く製造できるため全体として安価にパッケージを提供できる。
本発明は、このような構成により上記半導体パッケージを用いた信頼性の高い半導体素子を安価に提供できる。
【0020】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図1〜図3は本発明の半導体パッケージの実施の形態の一例を示すものであり、図1は半導体パッケージの平面図と断面図、図2は、半導体パッケージの基体の図1中Xで示した円内の部分拡大断面図、図3は半導体パッケージの斜視図である。
【0021】
図1において、1は半導体素子であり、2は半導体素子1を搭載する基体である。この基体2は、ネジ穴2cを有する基体部分である略四角形のネジ取付部2aと半導体素子1を搭載する半導体素子搭載部2b(以下、「搭載部2b」という)とからなっている。
【0022】
搭載部2bの材料は熱膨張係数が5〜10×10-6/K以下且つ熱伝導率が170W/m・K以上の概ね直方体のモリブデン(Mo)、タングステン(W)、ダイヤモンドの何れかひとつの粉末焼結体の空隙を銀および/または銅を主成分とする金属で満たして得られる複合材料であり、該金属としては銀又は銅が好ましく、複合材料としては例えば銅−タングステン(Cu−W)が使用される。
【0023】
搭載部2bは、その形状が概ね直方体であるのでスライシング、ダイシング等の切断加工によって形状が得られる。
【0024】
ネジ取付部2aは弾性率150GPa以下のプレス加工が可能な材料例えば銅が使用され、その両端部には基板に半導体装置を取り付けるためのネジ取付穴2cを具備しており、中央部には搭載部2bを銀ロウ付けする際に容易に位置決めできるよう凹部を有していても良い。このような凹部はプレス加工によって瞬時に加工できるためその程度の凹みを設けることによっては加工費が上昇する事はない。図1に示したものでは、前記搭載部はネジ取付部に設けた凹部に嵌め込まれて該ネジ取付部と銀ロウによってロウ付け接合されている。
【0025】
ネジ取付部2aはプレス加工によってその形状が得られるため、片方の面がダレるのでパッケージに組み立てる際には半導体搭載側の面がダレ面となるようにネジ取付部2aを配する事で、相対的に面積の大きい面が基板と接触するようにすることにより、取り付け時にネジ取付部2aが基板とより広い面積で接触して半導体素子から発生する熱をより多く基板に逃がすことができる。また、柔らかい金属を使用するためネジ締め時のネジ取付部2aの破損を有効に防止する。
【0026】
ネジ取付部2aの材料として熱伝導率が390W/m・Kである銅を用いる事により全て銅−タングステン(Cu−W)で構成するよりも多くの熱を大気中及び基板に放散できる。この場合搭載部2bとの銀ロウ付け時に熱膨張差による反りが問題になるが、ネジ取付部2aを弾性率150GPa以下の材料、例えば銅としネジ取付部2aと搭載部2bの厚み比を適当な値とすればネジ取付部2aが塑性変形することで熱応力を吸収し、大きく反ることはない。
【0027】
このネジ取付部2aに入出力端子3がNiめっき層を介して銀ロウ等のロウ材で接合されている。この入出力端子3は、絶縁性のセラミックス基板に導電性のメタライズ層が被着されたものであり、半導体パッケージ内部の気密性を保持する機能を有するとともに、半導体パッケージと外部電気回路との電気信号の入出力を行う機能を有する。なお、セラミックス基板の材料は、その誘電率や熱膨張係数等の特性に応じて、アルミナ(Al23)セラミックスや窒化アルミニウム(AlN)セラミックス等のセラミックス材料が適宜選定される。
【0028】
入出力端子3は、メタライズ層となるタングステン(W)、モリブデン(Mo)、マンガン(Mn)等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、セラミックス基板となる原料粉末に適当な有機バインダや溶剤等を添加混合してペースト状と成すとともに、このペーストをドクターブレード法やカレンダーロール法によって成形されたセラミックグリーンシートに、予め従来周知のスクリーン印刷法により所望の形状に印刷、塗布し、約1600℃の高温で焼結しNiメッキが施される事によって得られる。
【0029】
入出力端子3には外部電気回路との接続のため、必要に応じリード端子4が設けられる。リード端子4はFe、Ni、Co等の合金であるコバールまたは42Ni−Fe合金の圧延板をエッチング加工、もしくはプレス加工によって所望の形状に加工することによって得られ、入出力端子3のメタライズ部に銀ロウ付けすることで外部電気回路と半導体装置との接続を容易にする。
【0030】
これらネジ取付部2a、搭載部2b、入出力端子3、リード端子4はそれぞれ治具によって相対的な位置を固定され、各接合部に銀ロウが配置された状態で、銀ロウの融点以上、多くの場合は約800℃に加熱する。銀ロウが溶融してネジ取付部2a、搭載部2b、入出力端子3、リード端子4の表面に濡れることで各部品を接合する。この際、加熱時の雰囲気形成には不活性ガスもしくは還元性ガス、例えば窒素を使用し銀もしくは銅が酸化され本来の物性値を失うことを防ぐ。また、治具には炭素を素材として用いると銀ロウと濡れることなく良好なロウ付けが可能となる。
【0031】
ネジ取付部2aと搭載部2bとの接合に熱伝導率が約390W/m・Kである銀ロウを用いることで半導体素子1で発生した熱が搭載部2bを介してネジ取付部2aへ伝わり、大気中もしくは基板へ放散されることを阻害することがない。
【0032】
また、基体2およびリード端子4は図2に示すように、表面に金めつき層Bが被着形成されている。この金めっき層Bは、ネジ取付部2a、搭載部2b及び接合部表面に露出している銀および/または銅を主成分とする金属表面を完全に被覆し、使用環境での酸化による腐食を抑制する機能を有するとともに、半導体素子1の作動時に発する熱を横方向に伝える所謂伝熱媒体として機能する。更には、搭載部2bやリード端子4に接合させる部材を金(Au)−錫(Sn)や錫(Sn)−鉛(Pb)等の半田で接合する際の半田の濡れ性を向上させる所謂濡れ性向上媒体として機能する。
【0033】
この金めっき層Bは、厚さが0.2〜5μmであることが良い。厚さが0.2μm未満の場合、ピンホールなどによりMo、W、ダイヤモンドの何れかひとつの粉末焼結体の空隙をAgもしくはCuで満たして得られる複合材料表面に露出する銀および/または銅を主成分とする金属の酸化を抑制する効果が損なわれる。さらに、半導体素子1やリ−ド端子4に接合させる部材を金(Au)−錫(Sn)や錫(Sn)−鉛(Pb)等の半田で接合する際、半田の濡れ性が損なわれ易く、また伝熱媒体としての機能が損なわれたり、半導体パッケージ内部の気密性検査の際に気密性が不安定になったりする。
【0034】
一方、5μmを超える場合、モリブデン(Mo)、タングステン(W)、ダイヤモンドの何れかひとつの粉末焼結体の空隙を銀(Ag)もしくは銅(Cu)で満たして得られる複合材料と金めっき層Bとの間に発生する熱応力による歪みが大きなものとなり、金めっき層Bが剥離し易くなる。さらに経済面でも好ましくない。
【0035】
このように、本発明の半導体パッケージは、半導体素子1が搭載される搭載部2bとネジ取付部2aとを有する基体2と、搭載部2bを囲繞する入出カ端子3が、銀ロウによって接続され、モリブデン(Mo)、タングステン(W)、ダイヤモンドの何れかひとつの粉末焼結体の空隙を銀および/または銅を主成分とする金属で満たして得られる複合材料から成る基材表面と銀ロウに金めっき層Bが被着されて成る。また必要に応じて入出力端子3のメタライズ部にロウ材を介して接合されるリード端子4を具備している。
【0036】
図に示す半導体パッケージは、半導体素子搭載後に上部に例えば樹脂などのような絶縁特性を有する材質で蓋体が取り付けられる。
【0037】
また、本発明の半導体パッケージと、搭載部2bに搭載固定され入出力端子3に電気的に接続される半導体素子1を具備することにより半導体装置となる。
具体的には、搭載部2b上面に半導体素子1をガラス、樹脂、半田等の接着剤を介して接着固定するとともに、半導体素子1の電極をボンディングワイヤあるいはボンディングリボンを介して所定の端子部に電気的に接続させる。しかる後に、上面に樹脂製蓋体を接着することにより、基体2、入出力端子3、蓋体からなる半導体パッケージの内部に半導体素子1を気密に収納することにより、製品としての半導体装置になる。
【0038】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障ない。例えば、半導体パッケ−ジは、その内部に収納される半導体素子1が無線通信用のMMICなどの場合、パワーアンプ用デバイスやAl23セラミックス基板上に厚膜メタライズでアンテナを形成した基板を具備することにより半導体装置となる。
【0039】
このような無線用半導体装置は、例えば外部電気回路から供給される高周波信号により無線半導体素子を動作させ、パワーアンプにより増幅し、アンテナから無線信号を発信することにより、無線信号発信器として機能し、無線通信分野等に多く用いることができる。
【0040】
【発明の効果】
本発明の半導体素子収納用パッケージは、安価に製造できると共に、IC、LSI等の半導体集積回路素子、およびFET、LD等の各種半導体素子に生ずる熱応力を防ぎ、かつ作動時に発する熱を効率良く外部電気回路の基板部に伝えることが可能となるため、素子を長期間にわたり正常かつ安定に作動させることができる。
【0041】
本発明の半導体素子収納用パッケージは、基体のネジ取付部を熱伝導率が390W/m・Kと高く、弾性率150GPa以下の銅にすることによって、基体の全てを銅−タングステン(Cu−W)で構成する場合に比べて、より熱放散を向上できるとともに、半導体装置として基板にネジ止めする際に破損を防止することができる。
【0042】
また本発明の半導体パッケージは、その基体及び入出力端子、接合部材の表面の少なくとも一部分が金めっき層を被着することにより、金属、金属複合体表面に露出する銅または銀が酸化腐食するのを抑制でき、内部に封入する半導体素子を長期間にわたって安定して使用することができる。
【0043】
さらに、本発明の半導体装置は、本発明の半導体素子収納用パッケージと、搭載部に搭載固定されるとともに入出力端子に電気的に接続された半導体素子と、蓋体とを具備したことにより、上記作用効果を有する半導体パッケージを用いた信頼性の高い半導体装置を安価に提供できる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納パッケージの一例の上面図及び断面図である。
【図2】本発明の半導体素子収納パッケージの基体の部分拡大断面図である。
【図3】本発明の半導体素子収納パッケージの斜視図である。
【図4】従来の半導体素子収納パッケージの斜視図である。
【符号の説明】
1 半導体素子
2 基体
2a ネジ取付部
2b 搭載部
2c ネジ取付穴
3 入出力端子
4 リード端子

Claims (5)

  1. 上面に半導体素子が搭載される搭載部と、対向する辺部に貫通穴または切欠からなるネジ取付穴を有するネジ取付部とからなる基体と、該基体の上面に該搭載部を囲繞するように取着された入出力端子とを具備した半導体収納用パッケージにおいて、該搭載部は熱膨張係数が5〜10×10-6/K且つ熱伝導率が170W/m・K以上のモリブデン(Mo)、タングステン(W)及びダイヤモンドから選ばれる何れかひとつの粉末焼結体の空隙を銀および/または銅を主成分とする金属で満たして得られる複合材料で構成されると共に、該ネジ取付部が弾性率150GPa以下で且つプレス加工可能な材料で構成されており、該搭載部と該ネジ取付部とが銀ロウによってロウ付け接合されていることを特徴とする半導体素子収納用パッケージ。
  2. 前記搭載部が、ネジ取付部に設けた凹部に嵌め込まれて該ネジ取付部と銀ロウによってロウ付け接合されていることを特徴とする請求項1に記載の半導体素子収納用パッケージ。
  3. 前記ネジ取付部の材料が銅であることを特徴とする請求項1又は2に記載の半導体素子収納用パッケージ。
  4. 前記搭載部、前記銀ロウ及びネジ取付部が金メッキで覆われていることを特徴とする請求項1〜3のいずれか記載の半導体素子収納用パッケージ。
  5. 請求項1〜4のいずれかに記載の半導体素子収納用パッケージと、前記搭載部に搭載固定された半導体素子と、蓋体とを具備したことを特徴とする半導体装置。
JP2002369148A 2002-12-20 2002-12-20 半導体素子収納用パッケージおよび半導体装置 Pending JP2004200530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002369148A JP2004200530A (ja) 2002-12-20 2002-12-20 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002369148A JP2004200530A (ja) 2002-12-20 2002-12-20 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004200530A true JP2004200530A (ja) 2004-07-15

Family

ID=32765458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002369148A Pending JP2004200530A (ja) 2002-12-20 2002-12-20 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2004200530A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032639B1 (ko) 2009-05-14 2011-05-06 주식회사 코스텍시스 고방열형 고주파 디바이스 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032639B1 (ko) 2009-05-14 2011-05-06 주식회사 코스텍시스 고방열형 고주파 디바이스 패키지

Similar Documents

Publication Publication Date Title
EP1414064A1 (en) Semiconductor device and package for housing semiconductor chip made of a metal-diamond composite
JP2004200346A (ja) 半導体素子収納用パッケージ、その製造方法及び半導体装置
JP2014049700A (ja) 部材の接合構造およびその接合方法、パッケージ
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2004200530A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3810276B2 (ja) 光半導体素子収納用パッケージ
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
JP2000183253A (ja) 半導体素子収納用パッケージ
JP4377769B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2002184888A (ja) 入出力端子および半導体素子収納用パッケージ
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP2014086581A (ja) 半導体素子収納用パッケージ
JP2009158537A (ja) 半導体素子収納用パッケージ
JP4377748B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2010098144A (ja) リードフレーム及び半導体装置
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP3652255B2 (ja) 半導体素子収納用パッケージ
JP2002252299A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2006013356A (ja) 電子部品収納用パッケージおよび電子装置
JP2000183215A (ja) 半導体素子収納用パッケージ
JP2004119655A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005159251A (ja) 電子部品収納用パッケージおよび電子装置
JPH11233697A (ja) 半導体装置および製造方法
JPH02226749A (ja) 高出力回路部品用ヒートシンク