JPH11233697A - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法

Info

Publication number
JPH11233697A
JPH11233697A JP10041124A JP4112498A JPH11233697A JP H11233697 A JPH11233697 A JP H11233697A JP 10041124 A JP10041124 A JP 10041124A JP 4112498 A JP4112498 A JP 4112498A JP H11233697 A JPH11233697 A JP H11233697A
Authority
JP
Japan
Prior art keywords
stem
mount
pellet
plating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10041124A
Other languages
English (en)
Inventor
Mamoru Ito
護 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10041124A priority Critical patent/JPH11233697A/ja
Publication of JPH11233697A publication Critical patent/JPH11233697A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5366Shapes of wire connectors the bond wires having kinks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5475Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造コストの増加を抑制しつつFETの放熱
性能を高める。 【解決手段】 ペレット11が金箔18で接続されたマ
ウント15と、マウント15が半田付け部32で接続さ
れたステム20と、ステム20のマウント15の外側に
半田付け部32で固着されたスペーサ24と、スペーサ
24に銀蝋26で固着されてペレット11にワイヤ34
で電気的に接続されたゲートリード27およびドレイン
リード28と、気密封止したキャップ38とを備えてい
る。ステム20は銅で、マウント15はCuWで製造さ
れ、マウント15にはニッケルめっき被膜16の上に金
めっき被膜17が被着され、ステム20にはニッケルめ
っき被膜22が被着されている。 【効果】 銅製のステムにより高い放熱性能を確保しつ
つ製造コストを低減でき、CuW製のマウントでペレッ
トとステムとの間の応力を緩和できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置、特
に、放熱構造の改良に関し、例えば、高周波電力増幅用
電界効果トランジスタに利用して有効な技術に関する。
【0002】
【従来の技術】近年、普及が著しい通信機器としてUH
F帯域の電磁波が使用された携帯電話機や自動車電話機
等の移動電話機がある。これらの移動電話機同士を電磁
波によって中継する無線中継局の高周波電力増幅ユニッ
トには高周波電力増幅用電界効果トランジスタ(以下、
FETという。)が使用されている。
【0003】無線中継局の高周波電力増幅ユニットに使
用される従来のFETとして、FET素子を含む増幅回
路が作り込まれた半導体ペレット(以下、ペレットとい
う。)と、ペレットが固着されたステムと、ステムのペ
レットの外側に固着されたスペーサと、スペーサに固着
されてワイヤによってペレットに電気的に接続されたゲ
ートリードおよびドレインリードと、ペレットおよびワ
イヤを気密封止したキャップとを備えているものがあ
る。
【0004】このFETにおいては、ペレットの発熱は
ステムを経由して無線中継局の高周波電力増幅ユニット
のマザーボードに放熱されることになる。そこで、熱伝
導性および電気伝導性が良好で熱膨張係数がペレットの
材料に近い銅−タングステン合金(以下、CuWとい
う。)を使用してステムを形成することにより、ステム
の放熱性能を高める技術が提案されている。さらに、放
熱性能を高めるために、CuW製のステムの中央部に台
を形成し、この台の上にペレットを固着することが考え
られる。
【0005】なお、半導体装置においてCuW等の熱伝
導性の良好な材料を使用して放熱性能を高める技術を述
べてあるとして次のような例がある。すなわち、特開平
8−222668号公報には、チップ裏面にCuW放熱
板またはCu放熱フィンを有するセラミックパッケージ
が提案されている。特開昭61−76148号公報に
は、チップ裏面にCuW製の放熱板を有するセラミック
パッケージが提案されている。特開昭61−16553
号公報には、チップ裏面にCuW製の放熱板または放熱
フィンを有するセラミックパッケージが提案されてい
る。特開昭61−117855号公報には、チップ裏面
に銅−モリブデン合金製の放熱板またはアルミニウム放
熱フィンを有するセラミックPGA形パッケージが提案
されている。特開平8−306849号公報には放熱板
をCuWおよびCuによって形成した樹脂封止パッケー
ジが提案されている。
【0006】
【発明が解決しようとする課題】しかしながら、ステム
をCuWによって形成しステムに台を形成したFETに
おいては、CuWが高価であるばかりでなく、硬くて脆
いCuWに切削加工が必要になるため、製造コストが増
加するという問題点があることが本発明者によって明ら
かにされた。
【0007】本発明の目的は、製造コストの増加を抑制
しつつ放熱性能を高めることができる半導体装置を提供
することにある。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0010】すなわち、半導体素子を含む電気回路が作
り込まれた半導体ペレットと、半導体ペレットが固着さ
れたステムと、ステムの半導体ペレットの外側に固着さ
れたスペーサと、スペーサに固着されて半導体ペレット
に電気的に接続されたリードと、半導体ペレットおよび
リードの一部を封止した封止体とを備えている半導体装
置であって、前記半導体ペレットがマウントに固着さ
れ、このマウントが前記ステムに蝋付けされていること
を特徴とする。
【0011】前記した手段によれば、ステムを形成する
材料として、熱伝導性および電気伝導性が良好で、か
つ、プレス加工が可能であり、しかも、低価格の材料を
使用することができるため、高い放熱性能を確保しつつ
製造コストを低減することができる。そして、半導体ペ
レットとステムとの間の残留応力を緩和するようにマウ
ントを構成することにより、当該残留応力による半導体
ペレットの損傷等の障害を防止することができる。ま
た、マウントはステムに比べて小さく、かつ、平板形状
に形成することができるため、高価な材料を使用しても
製造コストの増加を抑制することができる。
【0012】
【発明の実施の形態】図1は本発明の一実施形態である
FETを示す側面断面図である。図2以降は本発明の一
実施形態であるFETの製造方法を示す各説明図であ
る。
【0013】本実施形態において、本発明に係る半導体
装置は、FETとして構成されている。このFET10
はシリコン基板が使用されて半導体素子を含む電気回路
が作り込まれたペレット11と、ペレット11が金箔1
8から形成された金−シリコン共晶層によって機械的か
つ電気的に接続されたマウント15と、マウント15が
半田付け部32によって機械的かつ電気的に接続された
ステム20と、ステム20のマウント15の外側に半田
付け部32によって機械的に接続されたスペーサ24
と、スペーサ24に銀蝋26によって固着されてペレッ
ト11にアルミニウム製のワイヤ34によってそれぞれ
電気的に接続されたゲートリード27およびドレインリ
ード28と、ペレット11、ゲートリード27の一部お
よびドレインリード28の一部をスペーサ24と協働し
て気密封止したキャップ38とを備えている。
【0014】ステム20は熱伝導性および電気伝導性が
良好で、かつ、プレス加工が可能であり、しかも、低価
格の材料である銅が使用されて製造されている。したが
って、ステム20は高い放熱性能を確保しつつ製造コス
トを低減することができる。マウント15は熱伝導性お
よび電気伝導性が良好で熱膨張係数がシリコンの近似す
る材料であるCuWが使用されて製造されている。した
がって、マウント15はペレット11とステム20との
間の残留応力を緩和することができるため、当該残留応
力によるペレット11の損傷等の障害を防止することが
できる。また、マウント15はステム20に比べて小さ
く、かつ、平板形状に形成することができるため、銅に
比べて高価な材料であるCuWが使用されても製造コス
トの増加を抑制することができる。
【0015】マウント15の表面にはニッケルめっき被
膜16の上に金めっき被膜17が被着されており、ステ
ム20の表面にはニッケルめっき被膜22が被着されて
いる。したがって、半田付け部32はマウント15およ
びステム20の表面に確実にそれぞれ接着した状態にな
る。そして、半田付け部32は柔軟性を有するため、マ
ウント15とステム20との熱膨張係数差による応力は
吸収されることになり、ペレット11とステム20との
熱膨張係数差による応力によってペレット11が損傷さ
れるのを防止することができる。
【0016】次に、本発明の一実施形態であるFETの
製造方法およびその作用効果を図2〜図5について説明
する。そして、この説明により、前記FETの構成につ
いての詳細が同時に明らかにされる。
【0017】図2はペレットがマウントにボンディング
されるペレットボンディング工程を示している。
【0018】ペレット11は半導体材料の一例であるシ
リコン(Si)が使用されて、図2に示されているよう
に長方形の板形状に形成されており、FET素子を含む
電気回路が作り込まれている。ペレット11の一主面
(以下、上面とする。)にはゲート用電極パッド12お
よびドレイン用電極パッド13が形成されており、下面
にはソース用電極パッド14が全体的に形成されてい
る。
【0019】マウント15はCuWが使用されて、図2
に示されているようにペレット11に対して大きめに相
似する長方形の板形状に形成されている。CuWは熱伝
導性および電気導電性に優れ、かつ、ペレット11の構
成材料であるシリコンに近い熱膨張係数を有する材料で
ある。CuWは硬くて脆い性質を有するため、プレス加
工が困難である。しかし、マウント15は単純な長方形
の板形状であるため、CuWを使用した場合であっても
複雑な切削加工を使用せずに製造することができる。ま
た、CuWは高価であるが、マウント15はペレット1
1よりも大きめに形成されているに過ぎないため、Cu
Wの使用量が少なく抑制されることより、製造コストの
増加を抑制することができる。
【0020】図2(b)に示されているように、マウン
ト15の表面にはニッケルめっき被膜16および金めっ
き被膜17が被着されている。すなわち、表面めっき性
を確保するためのニッケルめっき被膜16がマウント1
5の表面全体に被着された後に、金−シリコン共晶層を
形成し易くするための金めっき被膜17が被着されてい
る。ここで、マウント15はステムに比べて表面積が小
さいため、金の使用量が少なく抑制することができ、製
造コストを低減することができる。
【0021】ちなみに、マウント15は単純な長方形の
平板形状であるため、金めっき被膜17を部分的に被着
することもでき、部分めっき処理することにより、金の
使用量はより一層低減することができる。金めっき被膜
17がペレット11の搭載面(以下、上面とする。)だ
けに被着された場合には、下面には銀めっき被膜を被着
してもよい。
【0022】以上のように構成されたマウント15には
ペレット11が金箔18を介してボンディングされて、
ペレット・マウント組立体19が製造される。すなわ
ち、ヒートブロック(図示せず)によって約450℃に
加熱されたマウント15の上に金箔18を介してペレッ
ト11が押し付けられると、金箔18とペレット11の
下面に形成されたソース用電極パッド14との間に金−
シリコン共晶層(図示せず)が形成されるため、ペレッ
ト11はマウント15に機械的かつ電気的に接続された
状態になる。この際、マウント15の上面には金めっき
被膜17が被着されているため、金箔18はマウント1
5に確実に固着された状態になる。金は熱伝導性および
電気伝導性に優れているため、ペレット11はマウント
15に熱伝導性および電気伝導性が良好に接続された状
態になる。
【0023】図3はペレット・マウント組立体およびリ
ード付きスペーサがステムに半田付けされる半田付け工
程を示している。
【0024】ステム20は銅が使用されて図3に示され
ているように長方形の板形状に形成されており、その短
辺の長さはマウント15の短辺よりも充分に長く設定さ
れている。ステム20の長辺側の両端辺には一対の取付
部21、21がU字形の切欠き形状に開設されている。
そして、ステム20の表面にはソルダビリティーを高め
るためのニッケルめっき被膜22が被着されている。
【0025】銅は熱伝導性および電気導電性に優れ、か
つ、低価格の材料である。また、銅はプレス加工が容易
であるため、ステム20および取付部21はプレス加工
によって一体成形することができ、安価に製造すること
ができる。しかし、銅の熱膨張係数はシリコンの熱膨張
係数の約5倍になるため、ステム20にペレット11が
直接ボンディングされると、熱膨張係数差による応力に
よってペレット11にクラックが発生することがある。
【0026】リード付きスペーサ23のスペーサ24は
アルミナセラミックが使用されて、図3に示されている
ように略正方形の枠板形状に形成されている。スペーサ
24の外径はステム20の短辺の長さと略等しく設定さ
れ、内径はマウント15の長辺の長さよりも大きめに設
定されている。スペーサ24の両端面にはメタライズ2
5(図1および図4参照)がそれぞれ形成されており、
一方の端面(以下、上面とする。)に形成されたメタラ
イズ25の上には銀蝋(silver solder。Cu−Zn−
Ag系合金を主体とする硬蝋である。)26が一対、そ
れぞれ固着されている。
【0027】両銀蝋26、26の上には矩形の板形状に
形成されたゲートリード27およびドレインリード28
が銀蝋付け(silver soldering )されている。ゲート
リード27およびドレインリード28の構成材料として
は、コバール材や42アロイ(42%ニッケル鉄合金)
等の約850℃の銀蝋付けの高温下でも軟化しない耐熱
性金属が使用されている。ゲートリード27およびドレ
インリード28の表面にはニッケルめっき被膜29およ
び金めっき被膜30(図1および図4参照)が被着され
ている。すなわち、表面めっき性を確保するためのニッ
ケルめっき被膜29が表面全体に被着された後に、銀蝋
付け性とボンディング性を高めるための金めっき被膜3
0が被着されている。
【0028】以上のように構成されたリード付きスペー
サ23およびペレット・マウント組立体19は、前記の
ように構成されたステム20に蝋付け(brazing )の一
種である半田付け(soldering )される。すなわち、約
350℃に加熱されたヒートブロック(図示せず)の上
にステム20が載せられ、ステム20の上面にはスペー
サ24の外径よりも若干大きめの略正方形に形成された
半田箔31が載せられる。続いて、リード付きスペーサ
23およびペレット・マウント組立体19が半田箔31
の上に同心に載せられて擦り付けられる。この半田付け
により、半田付け部32が形成されるため、スペーサ2
4がステム20に機械的に接続されるとともに、マウン
ト15がステム20に機械的かつ電気的に接続される。
【0029】この際、ステム20の表面にはニッケルめ
っき被膜22が被着されているため、半田付け部32は
ステム20に確実に接着する。また、スペーサ24には
メタライズ25が被着されているため、半田付け部32
はスペーサ24に確実に接着する。したがって、リード
付きスペーサ23はステム20に強固に固着された状態
になる。マウント15の表面には金めっき被膜17が被
着されているため、半田付け部32はマウント15に確
実に接着する。したがって、マウント15はステム20
に強固に固着された状態になる。
【0030】ここで、ステム20にはニッケルめっき被
膜21が被着されているだけであるため、高価な金めっ
き被膜を被着する場合に比べて製造コストを低減させる
ことができる。但し、ニッケルめっき被膜22の上に金
めっき被膜を被着すると、半田付け部32との接着強度
をより一層高めることができる。金を使用する場合にお
いても、ステム20が平板形状に形成されていることに
より、部分めっき処理を採用することができるため、全
面に金めっき処理する場合に比べて貴金属である金の使
用量を低減することができ、コストの増加を抑制するこ
とができる。また、部分めっき処理によって貴金属であ
る金の使用量を低減することにより、金めっき被膜の厚
さを低減しなくて済むため、金めっき被膜の厚さ低減に
よる高周波損失の増加を回避することができる。
【0031】以上のようにして製造されたペレット・マ
ウント組立体とリード付きスペーサとステムとの組立体
(以下、ステム組立体という。)33には、アルミニウ
ムが使用されたワイヤ34が図4に示されているように
ボンディングされる。すなわち、ステム組立体33がボ
ンディングステージ(図示せず)に保持された状態で、
ウエッジ36に挿通されたアルミニウム線材35がペレ
ット11のゲート用電極パッド12に第1ボンディング
され、続いて、ゲートリード27が固着された銀蝋26
に第2ボンディングされる。同様に、ドレイン用電極パ
ッド13に第1ボンディングされ、続いて、ドレインリ
ード28に第2ボンディングされる。ちなみに、ゲート
側およびドレイン側において複数本のワイヤ34がそれ
ぞれ橋絡される。
【0032】以上のようにしてワイヤボンディングされ
た組立体(以下、ワイヤ組立体という。)37には、キ
ャップ38が図5に示されているように被せられて固着
される。すなわち、図5に示されているように、アルミ
ナセラミックが用いられてスペーサ24の外形と略同一
の略正方形の皿形状に形成されたキャップ38の開口端
下面にはシーラ39が溶着されている。キャップ38は
ワイヤ組立体37の上にシーラ39がリード付きスペー
サ23の上面に当接した状態に載置され、封止炉(図示
せず)を通されて加熱される。加熱溶融されたシーラ3
9が冷却して固化すると、封止部40が形成されるた
め、リード付きスペーサ23とキャップ38とは封着さ
れ、気密封止体41が形成される。
【0033】気密封止体41の内部にはペレット11、
マウント15、ワイヤ34、ゲートリード27の一部お
よびドレインリード28の一部が気密封止された状態に
なっている。以上のようにして図5(b)および図1に
示されている前記したFET10が製造されたことにな
る。
【0034】次に、以上のように製造され前記したよう
に構成されたFET10の放熱作用および効果を説明す
る。
【0035】例えば、FET10が無線中継局の高周波
電力増幅ユニットのマザーボードに実装される場合にお
いては、FET10のステム20がマザーボードの実装
面に当接されて両取付部21、21がねじ止めされる。
FET10の稼働に伴うペレット11の発熱は、マウン
ト15およびステム20を経由してマザーボードに放熱
されることになる。この際、マウント15およびステム
20は熱伝導性が良好なCuWおよび銅によってそれぞ
れ形成されているため、ペレット11の発熱はマウント
15およびステム20を経由してマザーボードに効率よ
く伝播されるため、きわめて効果的に放熱されることに
なる。
【0036】ここで、ペレット11はステム20から突
き出たマウント15の上面に搭載されているため、ペレ
ット11の発熱はペレット11の下面全体からマウント
15の全体に拡散して伝播され、さらに、マウント15
の下面全体からステム20に伝播されてステム20の全
体に拡散して行く状態になり、放熱効率はきわめて良好
になる。
【0037】ところで、ペレット11が固着されたマウ
ント15は熱膨張係数がシリコンと近似するCuWによ
って形成されているため、ペレット11とマウント15
との間には熱膨張係数差による応力は発生しない。した
がって、ペレット11が当該応力によって損傷される危
険性は未然に回避することができる。
【0038】他方、マウント15を構成するCuWとス
テム20とを構成する銅との間の熱膨張係数差は大きい
が、マウント15とステム20とは柔軟性を有する半田
付け部32によって機械的に接続されているため、両者
間の熱膨張係数差による応力は半田付け部32の柔軟性
によって吸収することができる。したがって、マウント
15に固着されたペレット11にはマウント15とステ
ム20との間の熱膨張係数差による応力が作用しないた
め、ペレット11が当該応力によって損傷されることは
未然に回避することができる。
【0039】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0040】例えば、マウントはCuWを使用するに限
らず、ペレットのサイズが小さい場合等においては、焼
鈍加工(フルアニーリング)した銅や銀(CuWよりは
安価である。)を使用してもよいし、電気抵抗が問題に
ならない場合等においては、モリブデン(Mo)を使用
してもよい。銅や銀およびモリブデン等はプレス加工が
可能な材料であるため、製造コストをより一層低減させ
ることができる。
【0041】金めっき被膜はFET(半導体装置)の使
用環境によっては、銀めっき被膜に置き換えることがで
きる。
【0042】スペーサはアルミナセラミックによって形
成するに限らず、その他のセラミック、さらには、樹脂
等の絶縁材料によって形成してもよい。スペーサが樹脂
によって形成された場合には、リードはスペーサに半田
付けによって機械的に接続することができる。
【0043】ペレットやワイヤ等の封止は気密封止構造
を採用するに限らず、ポッティング成形法やトランスフ
ァ成形法による樹脂封止構造を採用してもよい。
【0044】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるFET
の製造技術に適用した場合について説明したが、それに
限定されるものではなく、半導体ペレットの発熱をステ
ムによって放熱する半導体装置全般に適用することがで
きる。
【0045】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0046】半導体ペレットをマウントに固着し、この
マウントをステムに蝋付けすることにより、ステムを形
成する材料として、熱伝導性および電気伝導性が良好
で、かつ、プレス加工が可能であり、しかも低価格の材
料を使用することができるため、高い放熱性能を確保し
つつ製造コストを低減することができる。そして、半導
体ペレットとステムとの間の残留応力を緩和するように
マウントを構成することにより、当該残留応力による半
導体ペレットの損傷等の障害を防止することができる。
また、マウントはステムに比べて小さく、かつ、平板形
状に形成することができるため、高価な材料を使用して
も製造コストの増加を抑制することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態であるFETを示す側面断
面図である。
【図2】本発明の一実施形態であるFETの製造方法に
おけるペレットボンディング工程を示しており、(a)
は分解斜視図、(b)はボンディング後の側面断面図で
ある。
【図3】同じく半田付け工程を示す分解斜視図である。
【図4】同じくワイヤボンディング工程を示しており、
(a)は斜視図、(b)はワイヤボンディング後の一部
切断側面図である。
【図5】同じく気密封止体形成工程を示しており、
(a)は分解斜視図、(b)は形成後の斜視図である。
【符号の説明】
10…FET(半導体装置)、11…ペレット(半導体
ペレット)、12…ゲート用電極パッド、13…ドレイ
ン用電極パッド、14…ソース用電極パッド、15…マ
ウント、16…ニッケルめっき被膜、17…金めっき被
膜、18…金箔、19…ペレット・マウント組立体、2
0…ステム、21…取付部、22…ニッケルめっき被
膜、23…リード付きスペーサ、24…スペーサ、25
…メタライズ、26…銀蝋、27…ゲートリード、28
…ドレインリード、29…ニッケルめっき被膜、30…
金めっき被膜、31…半田箔、32…半田付け部、33
…ステム組立体、34…ワイヤ、35…アルミニウム線
材、36…ウエッジ、37…ワイヤ組立体、38…キャ
ップ、39…シーラ、40…封止部、41…気密封止
体。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を含む電気回路が作り込まれ
    た半導体ペレットと、半導体ペレットが固着されたステ
    ムと、ステムの半導体ペレットの外側に固着されたスペ
    ーサと、スペーサに固着されて半導体ペレットに電気的
    に接続されたリードと、半導体ペレットおよびリードの
    一部を封止した封止体とを備えている半導体装置であっ
    て、 前記半導体ペレットがマウントに固着され、このマウン
    トが前記ステムに蝋付けされていることを特徴とする半
    導体装置。
  2. 【請求項2】 前記ステムおよび前記マウントの各蝋付
    け面にめっき被膜がそれぞれ被着されており、ステム側
    のめっき被膜の材料がマウント側のめっき被膜の材料よ
    りも卑なる金属材料によって形成されていることを特徴
    とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記ステム側がニッケルめっき被膜であ
    り、前記マウント側が金めっき被膜であることを特徴と
    する請求項2に記載の半導体装置。
  4. 【請求項4】 前記マウントが前記ステムよりも熱膨張
    係数の小さい材料によって形成されていることを特徴と
    する請求項1、2または3に記載の半導体装置。
  5. 【請求項5】 前記ステムが銅により形成され、前記マ
    ウントが銅−タングステン合金により形成されているこ
    とを特徴とする請求項1、2、3または4に記載の半導
    体装置。
  6. 【請求項6】 前記半導体ペレットが前記マウントに蝋
    付けされていることを特徴とする請求項1、2、3、4
    または5に記載の半導体装置。
  7. 【請求項7】 前記スペーサが前記ステムに蝋付けされ
    ていることを特徴とする請求項1、2、3、4、5また
    は6に記載の半導体装置。
  8. 【請求項8】 前記マウントが前記ステムよりも焼鈍加
    工されていることを特徴とする請求項1、2、3、6ま
    たは7に記載の半導体装置。
  9. 【請求項9】 請求項1に記載の半導体装置の製造方法
    であって、 前記半導体ペレットが固着されたマウントが前記ステム
    の上に蝋付け材料を介して押し付けられて蝋付けされる
    ことを特徴とする半導体装置の製造方法。
  10. 【請求項10】 前記スペーサが前記ステムの上の蝋付
    け材料の上に前記マウントと共に押し付けられて蝋付け
    されることを特徴とする請求項9に記載の半導体装置の
    製造方法。
JP10041124A 1998-02-06 1998-02-06 半導体装置および製造方法 Pending JPH11233697A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10041124A JPH11233697A (ja) 1998-02-06 1998-02-06 半導体装置および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10041124A JPH11233697A (ja) 1998-02-06 1998-02-06 半導体装置および製造方法

Publications (1)

Publication Number Publication Date
JPH11233697A true JPH11233697A (ja) 1999-08-27

Family

ID=12599713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10041124A Pending JPH11233697A (ja) 1998-02-06 1998-02-06 半導体装置および製造方法

Country Status (1)

Country Link
JP (1) JPH11233697A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243145A (ja) * 2006-02-07 2007-09-20 Sumitomo Metal Electronics Devices Inc 高放熱型電子部品収納用パッケージ及びその製造方法
WO2019176912A1 (ja) * 2018-03-15 2019-09-19 三菱電機株式会社 半導体モジュールおよびその製造方法
WO2020166669A1 (ja) * 2019-02-14 2020-08-20 住友電工デバイス・イノベーション株式会社 半導体装置用のパッケージおよび半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243145A (ja) * 2006-02-07 2007-09-20 Sumitomo Metal Electronics Devices Inc 高放熱型電子部品収納用パッケージ及びその製造方法
WO2019176912A1 (ja) * 2018-03-15 2019-09-19 三菱電機株式会社 半導体モジュールおよびその製造方法
JPWO2019176912A1 (ja) * 2018-03-15 2020-12-03 三菱電機株式会社 半導体モジュールおよびその製造方法
WO2020166669A1 (ja) * 2019-02-14 2020-08-20 住友電工デバイス・イノベーション株式会社 半導体装置用のパッケージおよび半導体装置
JP2020136339A (ja) * 2019-02-14 2020-08-31 住友電工デバイス・イノベーション株式会社 半導体装置用のパッケージおよび半導体装置
US11581246B2 (en) 2019-02-14 2023-02-14 Sumitomo Electric Device Innovations, Inc. Semiconductor device package and semiconductor device

Similar Documents

Publication Publication Date Title
US6462413B1 (en) LDMOS transistor heatsink package assembly and manufacturing method
JP5588419B2 (ja) パッケージ
JP3336982B2 (ja) 半導体装置およびその製造方法
EP4285408A1 (en) Packaged electronic devices having substrates with thermally conductive adhesive layers
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
KR102575288B1 (ko) 반도체 패키지 및 이의 제조방법
JP2021082714A (ja) 半導体装置
JPH1174439A (ja) 樹脂モールドパッケージ
JP3165139B1 (ja) 気密封止型半導体パッケージ
JPH11233697A (ja) 半導体装置および製造方法
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
JP5982303B2 (ja) 半導体装置用パッケージ、およびその製造方法、並びに半導体装置
JP3695706B2 (ja) 半導体パッケージ
JP2004022627A (ja) 電力増幅半導体装置用パッケージとその製造方法およびそれを用いた電力増幅半導体装置
JP3894749B2 (ja) 半導体装置
JP2010098144A (ja) リードフレーム及び半導体装置
JP2870501B2 (ja) 半導体装置
JP2005285872A (ja) 半導体素子収納用パッケージおよび半導体装置
JPS6010633A (ja) 半導体装置
JP2009158537A (ja) 半導体素子収納用パッケージ
KR20100008257A (ko) 고출력 반도체 칩 패키지 및 그 제조 방법
JP2004014827A (ja) 高周波用パッケージの製造方法
JP2001308254A (ja) 半導体装置及びその製造方法
JP2014003134A (ja) 高放熱型電子部品収納用パッケージ
JP2003197825A (ja) 半導体装置及びその製造方法