JP2004239860A - 位相差測定回路、位相差測定方法、および位相差調整回路 - Google Patents
位相差測定回路、位相差測定方法、および位相差調整回路 Download PDFInfo
- Publication number
- JP2004239860A JP2004239860A JP2003031796A JP2003031796A JP2004239860A JP 2004239860 A JP2004239860 A JP 2004239860A JP 2003031796 A JP2003031796 A JP 2003031796A JP 2003031796 A JP2003031796 A JP 2003031796A JP 2004239860 A JP2004239860 A JP 2004239860A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- signal
- input
- flip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Measuring Phase Differences (AREA)
Abstract
【課題】被測定信号間の位相差の測定が、観測プローブを介してオシロスコープ等の測定器で直接観測することなく、直流電圧値により可能となる位相差測定回路を提供する。
【解決手段】被測定信号ＣＫＩＮ１、ＣＫＩＮ２と当該被測定信号に同期する基準信号ＣＫＲＥＦとの間の位相差にそれぞれ対応する直流電圧Ｖ１、Ｖ２を出力する。また、フリップフロップの電源端子とグランド端子を平滑化手段に接続することにより、フリップフロップの出力端子ＱがＨレベル及びＬレベルとなるときの電位となる直流電圧ＶＨｉｇｈ、ＶＬｏｗを出力する。
【選択図】 図１
【解決手段】被測定信号ＣＫＩＮ１、ＣＫＩＮ２と当該被測定信号に同期する基準信号ＣＫＲＥＦとの間の位相差にそれぞれ対応する直流電圧Ｖ１、Ｖ２を出力する。また、フリップフロップの電源端子とグランド端子を平滑化手段に接続することにより、フリップフロップの出力端子ＱがＨレベル及びＬレベルとなるときの電位となる直流電圧ＶＨｉｇｈ、ＶＬｏｗを出力する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、被測定信号間の位相差を測定するための位相差測定回路、位相差測定方法、およびそれらを適用可能である位相差調整回路に関する。
【０００２】
【従来の技術】
従来、被測定回路内部を流れる信号間の位相差（遅延差）の測定は、被測定回路からその測定したい各信号を出力させ、観測プローブを介してオシロスコープ等の測定器に入力することにより行っていた。
【０００３】
しかしながら、観測プローブを用いる測定では、観測プローブの製造ばらつきや保存状態による個体差が被測定回路から出力させた各信号に付加されるため、実際の位相差を正確に測定することは困難であった。また、被測定回路内部での位相差を保ちながら被測定回路外部へ各信号を出力させる必要があり、さらにオシロスコープまでの経路においてもその位相差を保つ必要があるため、信号経路の負荷をそろえるなどの注意をはらわなければならず、特に位相差が微小な場合（［ｐｓ］オーダー）、測定に大変な手間がかかるという問題があった。また、被測定回路からその測定したい各信号を出力させ、オシロスコープ等の測定器に入力して行う測定では、その測定したい信号の周波数が高い場合（数百ＭＨｚオーダー）、測定器の性能限界や被測定回路の出力限界等により測定することが不可能なことがあった。
【０００４】
また、ＬＳＩテスタ等の検査装置を用い、被測定回路であるＬＳＩ内部の信号間の位相差が所定の規格範囲内に収まっているか否か等を検査する場合においても、被測定信号の周波数が高いほど、またはその位相差が小さいほど、正確な位相差の測定を行うことは困難であった。また、正確な検査を行うためには検査精度の高い測定装置が必要となり、非常に高価な測定装置を用いなければならなかった。
【０００５】
そこで、被測定信号間の微小な位相差を直流電圧に変換し、この直流電圧値により位相差を検出する装置が提案されている（例えば、特許文献１参照。）。
被測定信号間の微小な位相差を直流電圧に変換する従来の位相差電圧変換回路の構成を図９に示す。この従来の位相差電圧変換回路は、入力信号ＣＫＩＮ１を所定の時間遅延して出力する遅延回路９１と、入力信号ＣＫＩＮ０がデータ端子Ｄに入力され、入力信号ＣＫＩＮ１が遅延回路９１を介してクロック端子に入力されるＤフリップフロップ９２と、Ｄフリップフロップ９２の出力端子に接続されるローパスフィルタ９３とからなり、Ｄフリップフロップ９２の出力信号をローパスフィルタ９３により直流電圧に変換して出力端子ＯＵＴから出力するよう構成されている。また、遅延回路９１の遅延時間はＤフリップフロップ９２の最小セットアップタイムＴｓｅｔｕｐと等しく設定される。
【０００６】
続いて、この従来の位相差電圧変換回路の動作について説明する。入力信号ＣＫＩＮ０とＣＫＩＮ１の位相差をΔＴ、Ｄフリップフロップ９２の出力端子の初期電位状態をＬレベルとすると、
▲１▼ΔＴ≫０の場合
Ｄフリップフロップ９２のデータ端子Ｄの電位がＨレベルに変化してから、クロック端子の電位がＨレベルに変化するまでの時間が、Ｄフリップフロップ９２の最小セットアップタイムＴｓｅｔｕｐより十分長いので、Ｄフリップフロップ９２の出力端子の電位はＨレベルとなり、結果、出力端子ＯＵＴの電位もＨレベルとなる。
【０００７】
▲２▼ΔＴ≪０の場合
Ｄフリップフロップ９２の出力端子の電位はＬレベルとなり、結果、出力端子ＯＵＴの電位もＬレベルとなる。
【０００８】
▲３▼ΔＴ≒０の場合
Ｄフリップフロップ９２の出力端子の電位は、一定期間、ＨレベルとＬレベルの中間レベル（メタステーブルと称される。）になり、ローパスフィルタ９３から位相差に比例した平均電圧を得る。
【０００９】
このように、この従来の位相差電圧変換回路によれば、被測定信号間の微小な位相差（ΔＴ≒０の場合）に比例した直流電圧を得ることができ、この直流電圧値により被測定信号間の微小な位相差（ΔＴ≒０の場合）を検出することが可能となる。
【００１０】
しかしながら、この従来の位相差電圧変換回路においては、製造ばらつき等の面から遅延回路の遅延時間をＤフリップフロップの最小セットアップタイムＴｓｅｔｕｐと等しく設定することが困難であるという問題があった。
【００１１】
また、製造ばらつき等により、Ｄフリップフロップの最小セットアップタイムＴｓｅｔｕｐの実際値や、クロック信号を受けてから出力が変化するまでの時間（立ち上がり時間、立ち下がり時間）の実際値に設計時の目標値との差が生じた場合、被測定信号間の位相差が微小であるほど、測定精度が悪化するという問題があった。
【００１２】
また、前述した▲１▼、▲２▼の場合のように、位相差が最小セットアップタイムＴｓｅｔｕｐに対して十分大きい場合には、出力電圧はＨレベルまたはＬレベルとなるだけであり、具体的に位相差がどれだけになるのかまでは判定できないという問題があった。
【００１３】
【特許文献１】
特開平８−１９１２４６号公報（第５−８頁、第１図）
【００１４】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑み、被測定信号と当該被測定信号に同期する（位相差が一定の）基準信号との位相差に対応する直流電圧を出力することにより、被測定信号間の位相差の測定が、観測プローブを介してオシロスコープ等の測定器で直接観測することなく、直流電圧値により可能となる位相差測定回路、および位相差測定方法を提供することを目的とする。
【００１５】
また、入力信号を遅延して出力する遅延調整手段と、この遅延調整手段から出力される遅延信号と入力信号の２つの信号それぞれと入力信号と同期する基準信号との間の位相差にそれぞれ対応する直流電圧を出力する本発明に係る位相差測定回路と、この位相差測定回路から出力される直流電圧の差分電圧値（遅延信号と入力信号の位相差）と基準電圧値（所望の位相差）を比較する比較手段とにてフィードバックループを構成し、上記差分電圧値と基準電圧値の差を遅延調整手段へフィードバックすることにより、入力信号と所望の位相差となる信号を出力することが可能となる位相差調整回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の請求項１記載の位相差測定回路は、入力信号がクロック端子に入力され、リセットパルス信号がリセット端子に入力され、かつ出力端子の電位が前記入力信号により変化し前記リセットパルス信号により元に戻るフリップフロップと、前記入力信号と同期する基準信号を基に前記リセットパルス信号を生成するリセットパルス生成手段と、前記フリップフロップの出力端子から出力される出力信号を直流電圧に平滑化する平滑化手段とを備え、前記入力信号と前記基準信号の位相差に対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする。
【００１７】
本発明の請求項２記載の位相差測定回路は、請求項１記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記入力信号と前記基準信号の位相差に対応する直流電圧と、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする。
【００１８】
本発明の請求項３記載の位相差測定回路は、請求項１記載の位相差測定回路であって、複数の入力端子を有し前記複数の入力端子に入力される信号の中から前記フリップフロップのクロック端子へ入力する前記入力信号を切り替えるセレクタを備え、前記セレクタにより切り替えて入力される前記入力信号ごとに、前記基準信号との位相差に対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする。
【００１９】
本発明の請求項４記載の位相差測定回路は、請求項３記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記セレクタにより切り替えて入力される前記入力信号ごとに、前記基準信号との位相差に対応する直流電圧を出力し、且つ、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする。
【００２０】
本発明の請求項５記載の位相差測定方法は、請求項４記載の位相差測定回路を用いて、前記セレクタにより切り替えて入力される前記入力信号ごとに、出力される前記基準信号との位相差に対応する直流電圧間の差分電圧値を求め、且つ、電位が前記Ｈレベルに対応する直流電圧値と、電位が前記Ｌレベルに対応する直流電圧値とを求め、これらの電圧値を基に、前記セレクタにより切り替えて入力される前記入力信号のうちの任意の信号間の位相差を算出することを特徴とする。
【００２１】
本発明の請求項６記載の位相差測定回路は、請求項１記載の位相差測定回路であって、前記フリップフロップを複数備えるとともに、前記フリップフロップごとに前記平滑化手段を備え、前記フリップフロップそれぞれのリセット端子に同一の前記リセットパルス信号を入力し、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号それぞれと前記基準信号との位相差にそれぞれ対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする。
【００２２】
本発明の請求項７記載の位相差測定回路は、請求項６記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記入力信号と前記基準信号の位相差に対応する直流電圧と、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする。
【００２３】
本発明の請求項８記載の位相差測定方法は、請求項７記載の位相差測定回路を用いて、前記フリップフロップごとに出力される前記入力信号と前記基準信号との位相差に対応する直流電圧間の差分電圧値を求め、且つ、電位が前記Ｈレベルに対応する直流電圧値と、電位が前記Ｌレベルに対応する直流電圧値を求め、これらの電圧値を基に、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号のうちの任意の信号間の位相差を算出することを特徴とする。
【００２４】
本発明の請求項９記載の位相差測定回路は、請求項１記載の位相差測定回路であって、前記フリップフロップを複数備えるとともに、前記フリップフロップそれぞれの出力端子から出力される各出力信号を切り替えて前記平滑化手段へ出力するセレクタを備え、前記フリップフロップそれぞれのリセット端子に同一の前記リセットパルス信号を入力し、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号ごとに、前記基準信号との位相差に対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする。
【００２５】
本発明の請求項１０記載の位相差測定回路は、請求項９記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記入力信号と前記基準信号の位相差に対応する直流電圧と、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする。
【００２６】
本発明の請求項１１記載の位相差測定方法は、請求項１０記載の位相差測定回路を用いて、前記フリップフロップごとに出力される前記入力信号と前記基準信号との位相差に対応する直流電圧間の差分電圧値を求め、且つ、電位が前記Ｈレベルに対応する直流電圧値と、電位が前記Ｌレベルに対応する直流電圧値を求め、これらの電圧値を基に、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号のうちの任意の信号間の位相差を算出することを特徴とする。
【００２７】
本発明の請求項１２記載の位相差調整回路は、入力信号を遅延することによりこの入力信号と所望の位相差となる遅延信号を出力する遅延調整手段と、前記入力信号と前記遅延信号の２つの信号それぞれと前記入力信号と同期する基準信号との位相差にそれぞれ対応する直流電圧を出力する請求項６記載の位相差測定回路と、前記請求項６記載の位相差測定回路から出力される２つの直流電圧間の差分電圧と前記所望の位相差から換算した基準電圧とを比較しその結果を基に前記遅延調整手段を制御する制御信号を出力する比較手段とを備え、前記遅延調整手段は、前記比較手段の出力した制御信号により、前記入力信号と前記遅延信号の位相差を所望の位相差に調整することを特徴とする。
【００２８】
本発明の請求項１３記載の位相差調整回路は、請求項１２記載の位相差調整回路であって、前記遅延調整手段を複数直列に接続し、前記比較手段が出力する前記制御信号が前記遅延調整手段それぞれに入力され、前記遅延調整手段それぞれから前記遅延信号を得ることを特徴とする。
【００２９】
以上のように、本発明の位相差測定回路、および位相差測定方法によれば、被測定信号（入力信号）と当該被測定信号に同期する（位相差が一定の）基準信号との位相差に対応する直流電圧を出力することにより、被測定信号間の位相差の測定が、観測プローブを介してオシロスコープ等の測定器で直接観測することなく、直流電圧により可能となる。
【００３０】
また、本発明の位相差調整回路によれば、入力信号と所望の位相差となる信号を出力することが可能となる。
【００３１】
【発明の実施の形態】
以下、本発明による実施の形態について図面を参照して説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしも以下の実施の形態に限定されるものではない。
【００３２】
（実施の形態１）
図１は本実施の形態１における位相差測定回路のブロック図である。
図１において、１１は基準信号ＣＫＲＥＦの立ち上がりエッジを検出してリセットパルス信号ＲＳＴを生成するリセットパルス生成手段である。後述するように、基準信号ＣＫＲＥＦは被測定信号に同期する信号（位相差が一定の信号）であり、リセットパルス信号ＲＳＴはフリップフロップをリセットするための信号である。
【００３３】
また、１２、１３は入力信号がクロック端子に入力され、リセットパルス生成手段１１の生成するリセットパルス信号ＲＳＴが非同期リセット端子Ｒ（以下、単にリセット端子Ｒと称す。）に入力され、データ端子Ｄの電位がＨレベルに固定されるフリップフロップであり、入力信号として、フリップフロップ１２には第１の被測定信号ＣＫＩＮ１が入力され、フリップフロップ１３には第２の被測定信号ＣＫＩＮ２が入力される。
【００３４】
また、１４、１５はフリップフロップ１２、１３の出力端子Ｑ、フリップフロップ１２、１３の電源端子、フリップフロップ１２、１３のグランド端子の３端子のうちのいずれかを選択する選択スイッチである。また、１６、１７はそれぞれ選択スイッチ１４、１５に接続される平滑化手段であり、選択スイッチ１４、１５により選択された端子からの信号を直流電圧に平滑化して出力する。
【００３５】
フリップフロップの動作について説明する。フリップフロップの出力端子Ｑの初期電位状態をＬレベルとすると、被測定信号の立ち上がりエッジによりフリップフロップの出力端子Ｑの電位はＨレベルに変化する。また基準信号ＣＫＲＥＦの立ち上がりエッジを検出して生成されるリセットパルス信号ＲＳＴがリセット端子Ｒに入力されるとフリップフロップの出力端子Ｑの電位はＬレベルに戻る。このように動作することにより、被測定信号と基準信号が同期する場合には、被測定信号と基準信号の立ち上りエッジ間の位相差（遅延時間）に比例する直流電圧を得ることができる。
【００３６】
また、本実施の形態１では、フリップフロップの出力端子Ｑの電位がＨレベル及びＬレベルのときに出力される信号に対応する信号を平滑化手段へ入力する手段として、選択スイッチを備えている。つまり、出力端子Ｑの電位がＨレベルのときに出力される信号に対応する信号を平滑化手段へ入力するときには、フリップフロップの電源端子を接続し、Ｌレベルのときに出力される信号に対応する信号を平滑化手段へ入力するときにはフリップフロップのグランド端子を接続する構成となっている。この選択スイッチを切り替えることにより、被測定信号と基準信号の立ち上りエッジ間の位相差（遅延時間）に比例する直流電圧を得るとともに、フリップフロップの出力端子Ｑの電位がＨレベル及びＬレベルのときの電位に対応する電位の直流電圧、ここでは電位が上記Ｈレベル及び上記Ｌレベルとなる直流電圧ＶＨｉｇｈ、ＶＬｏｗを得ることができる。
【００３７】
本実施の形態１の位相差測定回路は、各フリップフロップ１２、１３ごとに平滑化手段を備え、各フリップフロップ１２、１３のリセット端子Ｒに同一のリセットパルス信号ＲＳＴが入力される構成となっており、各被測定信号の立ち上りエッジそれぞれと基準信号の立ち上りエッジとの間の位相差（遅延時間）に比例する直流電圧Ｖ１、Ｖ２を得るとともに、電位が上記Ｈレベル及び上記Ｌレベルとなる直流電圧ＶＨｉｇｈ、ＶＬｏｗを得ることができる。
【００３８】
図２は位相差測定回路の動作を説明するためのタイムチャートを示す図である。被測定信号ＣＫＩＮ１、ＣＫＩＮ２の周期は一定で等しいものであるとし、その位相差をΔＴとする。また、基準信号ＣＫＲＥＦは被測定信号ＣＫＩＮ１、ＣＫＩＮ２と同期した信号とする。つまり、被測定信号ＣＫＩＮ１、ＣＫＩＮ２、基準信号ＣＫＲＥＦの周期は一定で等しく、各信号間の位相差も一定である。また、フリップフロップ１２、１３の出力端子Ｑの初期電位状態をＬレベルとする。
【００３９】
フリップフロップ１２、１３は、被測定信号ＣＫＩＮ１、ＣＫＩＮ２の立ち上がりエッジを検出すると、出力信号Ｑ１、Ｑ２の電位を遅延時間（立ち上り時間）ＴｒでＬレベルからＨレベルに変化させる。
【００４０】
リセットパルス生成手段１１は基準信号ＣＫＲＥＦの立ち上がりエッジに同期してリセットパルス信号ＲＳＴを生成する。フリップフロップ１２、１３はこのリセットパルス信号ＲＳＴによりリセットし、出力信号Ｑ１、Ｑ２の電位を遅延時間（立ち下がり時間）ＴｆでＨレベルからＬレベルに変化させる。
【００４１】
ここで、被測定信号ＣＫＩＮ１、ＣＫＩＮ２、基準信号ＣＫＲＥＦの周期をＴ、出力信号Ｑ１、Ｑ２の１周期のうちの電位がＨレベルの期間をそれぞれＴ１、Ｔ２とする。
【００４２】
同種の回路素子間における性能の個体ばらつきは無視できるほど小さいとすると、選択スイッチ１４、１５によりフリップフロップ１２、１３の出力端子Ｑが選択されているときの直流電圧Ｖ１、Ｖ２は、以下の式で表される。すなわち、Ｖ１に関しては、
Ｖ１×Ｔ＝Ｔｒ（ＶＨｉｇｈ−ＶＬｏｗ）／２＋Ｔｆ（ＶＨｉｇｈ−ＶＬｏｗ）／２＋Ｔ１（ＶＨｉｇｈ−ＶＬｏｗ）＋ＶＬｏｗ×Ｔ
となるので、これを変形して、
Ｖ１×Ｔ＝（Ｔｒ＋Ｔｆ＋２Ｔ１）（ＶＨｉｇｈ−ＶＬｏｗ）／２＋ＶＬｏｗ×Ｔ
Ｖ１＝（Ｔｒ＋Ｔｆ＋２Ｔ１）（ＶＨｉｇｈ−ＶＬｏｗ）／２Ｔ＋ＶＬｏｗ・・・（１）
となる。同様にして、Ｖ２は
Ｖ２＝（Ｔｒ＋Ｔｆ＋２Ｔ２）（ＶＨｉｇｈ−ＶＬｏｗ）／２Ｔ＋ＶＬｏｗ・・・（２）
となる。つまり、当該位相差測定回路によれば、被測定信号の立ち上がりエッジと基準信号の立ち上がりエッジ間の位相差（遅延時間）に比例する直流電圧を得ることが可能となる。
【００４３】
以下、当該位相差測定回路の位相差測定方法について図１、図２を参照しながら説明する。まず基準信号ＣＫＲＥＦとして、周期が一定で等しく、被測定信号ＣＫＩＮ１、ＣＫＩＮ２と同期する信号を与える。このとき基準信号ＣＫＲＥＦは、基準信号ＣＫＲＥＦにより生成されるリセットパルス信号ＲＳＴの電位がＬレベルである間に被測定信号ＣＫＩＮ１、ＣＫＩＮ２の立ち上がりエッジがこないようにタイミングを調整される。
【００４４】
次に、選択スイッチ１３、１４を切り替えることで、フリップフロップの電源電圧すなわち直流電圧ＶＨｉｇｈ、フリップフロップのグランド電圧すなわち直流電圧ＶＬｏｗ、および出力信号Ｑ１、Ｑ２を平滑化した電圧Ｖ１、Ｖ２を測定する。直流電圧ＶＨｉｇｈ及びＶＬｏｗの測定は、配線抵抗とそれを流れる電流とにより発生する電圧降下により、直流電圧ＶＨｉｇｈ及びＶＬｏｗの実際値が共通電源電圧および共通グランド電圧と異なるために行う。直流電圧ＶＨｉｇｈ及びＶＬｏｗを測定することにより、後述する位相差算出において精度を向上させることができる。
【００４５】
前述した（１）、（２）式により
となる。ここで、図２より、被測定信号ＣＫＩＮ１、ＣＫＩＮ２の立上りエッジ間の時間差ΔＴは、
ΔＴ＝（Ｔ１＋Ｔｒ＋Ｔｆ）−（Ｔ２＋Ｔｒ＋Ｔｆ）＝Ｔ１−Ｔ２
となり、これを用いて（３）式を整理すると
ΔＴ／Ｔ＝ΔＶ／（ＶＨｉｇｈ−ＶＬｏｗ）・・・（４）
となる。被測定信号ＣＫＩＮ１に対する被測定信号ＣＫＩＮ２の位相差遅れをθ［ｒａｄ］とすると、
となる。この（５）式の項には、立ち上り時間Ｔｒや立ち下がり時間Ｔｆに関する項がないため製造ばらつき等により生じる立ち上り時間Ｔｒや立ち下がり時間Ｔｆの差異に影響されず、測定したＶ１、Ｖ２、ＶＨｉｇｈ、ＶＬｏｗを（５）式に代入することにより、位相差遅れθを正確に算出することができる。また（４）式を変形して、
ΔＴ＝（ΔＶ×Ｔ）／（ＶＨｉｇｈ−ＶＬｏｗ）・・・（６）
とすれば、周期Ｔが既知である場合にはΔＴ［ｓ］を求めることができる。
【００４６】
このように、本実施の形態１による位相差測定回路、およびそれを用いた位相差測定方法によれば、基準信号ＣＫＲＥＦと被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差に比例した直流電圧Ｖ１、Ｖ２と、フリップフロップの出力端子Ｑの電位がＨレベル及びＬレベルのときの電位に対応する直流電圧ＶＨｉｇｈ及びＶＬｏｗを測定し、それらを基に被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差を算出することが可能となる。これにより、観測プローブを介してオシロスコープ等の測定器で直接に観測することなく、製造ばらつき等による影響を抑えて精度よく被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差を算出することが可能となる。
【００４７】
なお、本実施の形態１では被測定信号として被測定信号ＣＫＩＮ１、ＣＫＩＮ２の２信号を扱う場合を例に説明したが、無論、これに限定されるものではなく、入力信号数は任意に設定できる。被測定信号数がＮ本の場合には、フリップフロップをＮ個にし、各被測定信号と基準信号との位相差に比例する直流電圧Ｖｎ（ｎ＝１〜Ｎ）を測定すれば、任意の被測定信号間の位相差を算出することができる。
【００４８】
また、本実施の形態１では立ち上がりエッジで動作するフリップフロップを利用しているために、被測定信号間の立ち上がりエッジ同士の位相差について測定を行っているが、立ち下がりエッジで動作するフリップフロップを利用したり、クロック端子の入力に反転素子を挿入するなどして立ち下がりエッジ同士の位相差を測定することもできる。さらに、反転素子、立ち上がりエッジで動作するフリップフロップ、立ち下がりエッジで動作するフリップフロップを組み合わせることにより、立ち上がりエッジと立ち下がりエッジの任意の組み合わせで被測定信号間の位相差を測定することが可能となる。
【００４９】
また、本実施の形態１では、各フリップフロップに共通のリセットパルス生成手段を接続する構成としたが、無論、各フリップフロップごとに独立したリセットパルス生成手段を用いてもよい。
【００５０】
また、各フリップフロップごとに平滑化手段を設けたが、各フリップフロップからの出力信号を入力信号とするセレクタを用いて平滑化手段を共通のものとする構成にしてもよい。
【００５１】
また、各フリップフロップごとに選択スイッチを設けたが、例えば、あるフリップフロップのみに設け、この選択スイッチにより得た直流電圧ＶＨｉｇｈ及びＶＬｏｗを用いるようにしてもよい。
【００５２】
（実施の形態２）
続いて、本実施の形態２による位相差測定回路について説明する。図３は本実施の形態２における位相差測定回路のブロック図である。なお、前述した実施の形態１と同じ構成を有する部材には同一の番号を付記して、説明を省略する。
【００５３】
図３において、３１は複数の入力端子を有し、これらの入力端子に入力される被測定信号の中からフリップフロップ１２のクロック端子へ入力する入力信号を切り替えるセレクタであり、ここでは、第１の被測定信号ＣＫＩＮ１と第２の被測定信号ＣＫＩＮ２が入力され、選択信号により出力が切り替えられる。
【００５４】
図４は位相差測定回路の動作を説明するためのタイムチャートを示す図であり、図４（Ａ）はセレクタ３１の出力として被測定信号ＣＫＩＮ１が選択されたときのフリップフロップ１４からの出力信号Ｑ１を示し、図４（Ｂ）はセレクタ３１の出力として被測定信号ＣＫＩＮ２が選択されたときのフリップフロップ１４からの出力信号Ｑ２を示している。出力信号Ｑ１を平滑化した直流電圧をＶ１とし、出力信号Ｑ２を平滑化した直流電圧をＶ２とすると、実施の形態１で説明したように、Ｖ１、Ｖ２は
Ｖ１＝（Ｔｒ＋Ｔｆ＋２Ｔ１）（ＶＨｉｇｈ−ＶＬｏｗ）／２Ｔ＋ＶＬｏｗ・・・（１）
Ｖ２＝（Ｔｒ＋Ｔｆ＋２Ｔ２）（ＶＨｉｇｈ−ＶＬｏｗ）／２Ｔ＋ＶＬｏｗ・・・（２）
となる。
【００５５】
以下、当該位相差測定回路の位相差測定方法について図３、図４を参照しながら説明する。まず基準信号ＣＫＲＥＦとして、周期が一定で等しく、被測定信号ＣＫＩＮ１、ＣＫＩＮ２と同期する信号を与える。
【００５６】
次に、選択スイッチ１４を切り替えることで、フリップフロップの電源電圧すなわち直流電圧ＶＨｉｇｈ、フリップフロップのグランド電圧すなわち直流電圧ＶＬｏｗを測定し、選択信号によりセレクタの出力を切り替えることで出力信号Ｑ１、Ｑ２を平滑化した電圧Ｖ１、Ｖ２を測定する。
【００５７】
実施の形態１と同様に、被測定信号ＣＫＩＮ１に対する被測定信号ＣＫＩＮ２の位相差遅れは、
θ＝（ΔＶ×π）／（ＶＨｉｇｈ−ＶＬｏｗ）・・・（５）
となる。また、
ΔＴ＝（ΔＶ×Ｔ）／（ＶＨｉｇｈ−ＶＬｏｗ）・・・（６）
とすれば、周期Ｔが既知である場合には被測定信号ＣＫＩＮ１、ＣＫＩＮ２の立ち上がりエッジ間の時間差ΔＴ［ｓ］を求めることができる。
【００５８】
このように、本実施の形態２による位相差測定回路、およびそれを用いた位相差測定方法によれば、実施の形態１と同様に、基準信号ＣＫＲＥＦと被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差に比例した直流電圧Ｖ１、Ｖ２と、フリップフロップの出力端子Ｑの電位がＨレベル及びＬレベルのときの電位に対応する直流電圧ＶＨｉｇｈ及びＶＬｏｗを測定し、それらを基に被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差を算出することが可能となる。これにより、観測プローブを介してオシロスコープ等の測定器で直接に観測することなく、製造ばらつき等による影響を抑えて精度よく被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差を算出することが可能となる。
【００５９】
また、被測定信号数が増加した場合は、セレクタの入力信号と選択信号が増加するだけであり、フリップフロップ、選択スイッチ、平滑化手段、リセットパルス生成手段は各１個あれば実現することができるので、回路面積的に有効な位相差測定回路を実現できる。
【００６０】
なお、本実施の形態２では被測定信号として被測定信号ＣＫＩＮ１、ＣＫＩＮ２の２信号を扱う場合を例に説明したが、無論、これに限定されるものではなく、入力信号数は任意に設定できる。被測定信号数がＮ本の場合には、セレクタをＮ入力に変更し、各被測定信号と基準信号との位相差に比例する直流電圧Ｖｎ（ｎ＝１〜Ｎ）を測定すれば、任意の被測定信号間の位相差を算出することができる。
【００６１】
また、本実施の形態２では立ち上がりエッジで動作するフリップフロップを利用しているために、被測定信号間の立ち上がりエッジ同士の位相差について測定を行っているが、立ち下がりエッジで動作するフリップフロップを利用したり、クロック端子の入力に反転素子を挿入したり、セレクタの入力に反転素子を挿入するなどして立ち下がりエッジ同士の位相差を測定することもできる。さらに、反転素子と、立ち上がりエッジで動作するフリップフロップもしくは立ち下がりエッジで動作するフリップフロップとの組み合わせにより、立ち上がりエッジと立ち下がりエッジの任意の組み合わせで被測定信号間の位相差を測定することが可能となる。
【００６２】
続いて、実施の形態１及び２の構成要素であるリセットパルス生成手段と平滑化手段の具体的な構成例について説明する。
図５は実施の形態１及び２によるリセットパルス生成手段の構成の一例を示すブロック図である。図５に示すように、当該リセットパルス生成手段はフリップフロップ５１と反転素子５２から構成される。反転素子５２はフリップフロップの出力を反転し、出力信号としてリセットパルス信号ＲＳＴを出力する。また、フリップフロップ５１は、データ端子Ｄの電位がＨレベルに固定され、基準信号ＣＫＲＥＦがクロック端子に入力され、反転素子５２から出力されるリセットパルス信号ＲＳＴが非同期リセット端子Ｒ（以下、単にリセット端子Ｒと称す。）に入力される。
【００６３】
フリップフロップ５１の出力端子Ｑの初期電位状態をＬレベルとすると、リセットパルス信号ＲＳＴの初期電位状態はＨレベルとなる。基準信号ＣＫＲＥＦの立ち上がりエッジによりリセットパルス信号ＲＳＴの電位はＬレベルとなるが、それに応じてフリップフロップ５１は遅延時間Ｔｒｓｔを経てリセットされ、結果としてリセットパルス信号ＲＳＴの電位はＨレベルに変化する。ここで遅延時間Ｔｒｓｔは、フリップフロップ５１のリセット端子Ｒの電位がＬレベルに変化してから、フリップフロップの出力端子Ｑの電位がＬレベルに変化するまでの遅延時間である。すなわちリセットパルス生成手段は、通常は電位がＨレベルであり、基準信号ＣＫＲＥＦの立ち上がりエッジに同期して遅延時間Ｔｒｓｔの期間電位がＬレベルとなるパルス信号を出力する。
【００６４】
なお、図５においてはフリップフロップと反転素子を組み合わせた回路を例示したが、本発明はこれに限定されるものではなく、他の論理素子を組み合わせて同様のパルス信号を生成するようにしても無論よい。
【００６５】
図６は実施の形態１及び２による平滑化手段の構成の一例を示すブロック図である。図６に示すように、平滑化手段は、抵抗Ｒと容量Ｃにより構成される公知な１次のローパルフィルタである。なお、無論、平滑化手段はこれに限定されるものではなく、例えば、多次のＲＣフィルタやオペアンプ等で構成されるローパスフィルタを使用してもかまわない。
【００６６】
なお、本実施の形態１及び２による位相差測定回路は、被測定回路（例えばＬＳＩ等。）内部にテスト回路として組み込んでもよいし、ＬＳＩテスタ等の検査装置に組み込んで用いるようにしてもよい。
【００６７】
（実施の形態３）
続いて、本実施の形態３による位相差調整回路について説明する。図７は本実施の形態３における位相差調整回路のブロック図である。
【００６８】
図７において、７１は入力信号ＣＫＩＮを遅延することによりこの入力信号ＣＫＩＮと所望の位相差となる遅延信号ＣＫＯＵＴ０（入力信号ＣＫＩＮから所望の時間遅れた遅延信号ＣＫＯＵＴ０）を出力する遅延調整手段である。７２は入力信号である遅延信号ＣＫＯＵＴ０を遅延することによりこの遅延信号ＣＫＯＵＴ０と所望の位相差となる遅延信号ＣＫＯＵＴ１（遅延信号ＣＫＯＵＴ０から所望の時間遅れた遅延信号ＣＫＯＵＴ１）を出力する遅延調整手段である。７３は入力信号である遅延信号ＣＫＯＵＴ１を遅延することによりこの遅延信号ＣＫＯＵＴ１と所望の位相差となる遅延信号ＣＫＯＵＴ２（遅延信号ＣＫＯＵＴ１から所望の時間遅れた遅延信号ＣＫＯＵＴ２）を出力する遅延調整手段である。このように本実施の形態３では、遅延調整手段が３つ直列に接続されている。
【００６９】
また、７４、７５は、前述した実施の形態１と同様に、入力信号がクロック端子に入力され、リセットパルス信号ＲＳＴが非同期リセット端子Ｒ（以下、単にリセット端子Ｒと称す。）に入力され、データ端子Ｄの電位がＨレベルに固定されるフリップフロップであり、入力信号として、フリップフロップ７４には遅延信号ＣＫＯＵＴ０が入力され、フリップフロップ７５には入力信号ＣＫＩＮが入力される。
【００７０】
また、７６、７７は、前述した実施の形態１と同様に、フリップフロップ７４、７５からの出力信号Ｑ１、Ｑ２を直流電圧に平滑化する平滑化手段である。
また、７８は、前述した実施の形態１と同様に、基準信号ＣＫＲＥＦの立ち上がりエッジを検出してリセットパルス信号ＲＳＴを生成するリセットパルス生成手段であり、前述した実施の形態１と同様に、基準信号ＣＫＲＥＦは入力信号ＣＫＩＮに同期する信号（位相差が一定の信号）である。また、入力信号ＣＫＩＮの位相を遅らせた遅延信号ＣＫＯＵＴ０は、入力信号ＣＫＩＮと同期するので、基準信号ＣＫＲＥＦは遅延信号ＣＫＯＵＴ０にも同期する。
【００７１】
また、７９は平滑化手段７６、７７から出力される直流電圧Ｖ１、Ｖ２の差分電圧ΔＶと基準電圧ＶＲＥＦとを比較し、この比較結果を基に前述した各遅延調整手段７１〜７３を制御する制御信号ＣＴＲＬを出力する比較手段である。制御信号ＣＴＲＬは、遅延調整手段７１〜７３の遅延量制御端子へ入力され、遅延調整手段７１〜７３の遅延量を制御し、各遅延調整手段からそれぞれの入力信号と所望の位相差となる遅延信号が出力されるようにする。
【００７２】
図７に示すように、フリップフロップ７４、７５、平滑化手段７６、７７、リセットパルス生成手段７８は、前述した実施の形態１の位相差測定回路と同様に構成されており、入力信号ＣＫＩＮと遅延信号ＣＫＯＵＴ０の２つの信号それぞれと基準信号ＣＫＲＥＦとの間の位相差に対応する直流電圧Ｖ１、Ｖ２を得ることができる。
【００７３】
次に、当該位相差調整回路の動作について説明する。遅延調整手段７１、７２、７３は入力信号を遅延時間ΔＴだけ遅延させて出力するものであり、そのΔＴは遅延量制御端子へ入力される制御信号ＣＴＲＬにより制御される。基準信号ＣＫＲＥＦとしては、周期Ｔが一定で等しく、且つ入力信号ＣＫＩＮと同期となる信号が与えられる。このとき基準信号ＣＫＲＥＦは、基準信号ＣＫＲＥＦにより生成されるリセットパルス信号ＲＳＴの電位がＬレベルである間に入力信号ＣＫＩＮと遅延信号ＣＫＯＵＴ０の立ち上がりエッジがこないようにタイミングを調整される。
【００７４】
実施の形態１で説明したように、入力信号ＣＫＩＮと入力信号ＣＫＩＮを遅延調整手段７１により遅延時間ΔＴだけ遅延した遅延信号ＣＫＯＵＴ０の２つの信号それぞれと基準信号ＣＫＲＥＦとの間の位相差に対応する直流電圧Ｖ１、Ｖ２を得ることができる。
【００７５】
比較手段７８は、この直流電圧Ｖ１、Ｖ２の差分電圧ΔＶ＝Ｖ１−Ｖ２と基準電圧ＶＲＥＦの比較動作を行う。基準電圧ＶＲＥＦとは、入力信号ＣＫＩＮと遅延信号ＣＫＯＵＴ０間に設定したい所望の遅延時間差ΔＴもしくは位相差θを電圧値に換算した値であり、実施の形態１で説明した（５）、（６）式を基に算出できる。
【００７６】
比較手段７８は、差分電圧ΔＶが基準電圧ＶＲＥＦより大きい場合には遅延調整手段７１の遅延量を小さくする制御信号ＣＴＲＬを出力し、逆に基準電圧ＶＲＥＦのほうが大きい場合には遅延調整手段７１の遅延量を大きくする制御信号ＣＴＲＬを出力し、遅延調整手段７１にフィードバックすることで入力信号ＣＫＩＮと遅延信号ＣＫＯＵＴ間の遅延時間ΔＴ（位相差）を所望の値に調整する。また、遅延調整手段７１、７２、７３が同一性能であるとすると、制御信号ＣＴＲＬを遅延調整手段７２、７３に対しても共通に入力することで、遅延信号ＣＫＯＵＴ０と遅延信号ＣＫＯＵＴ１との間の遅延時間差、並びに遅延信号ＣＫＯＵＴ１と遅延信号ＣＫＯＵＴ２との間の遅延時間差をΔＴに設定することができる。
【００７７】
このように、本実施の形態３による位相差調整回路によれば、入力信号を遅延して出力する遅延調整手段と、この遅延調整手段から出力される遅延信号と入力信号の２つの信号それぞれと入力信号と同期する基準信号との間の位相差にそれぞれ比例する直流電圧を出力する位相差測定回路と、この位相差測定回路から出力される直流電圧の差分電圧値（遅延信号と入力信号の位相差もしくは遅延差）と基準電圧値（所望の位相差もしくは遅延差）を比較する比較手段とにてフィードバックループを構成し、上記差分電圧値と基準電圧値の差を遅延調整手段へフィードバックすることにより、入力信号ＣＫＩＮと所望の位相差となる信号ＣＫＯＵＴ０（入力信号ＣＫＩＮから所望の時間ΔＴ遅れた信号ＣＫＯＵＴ０）を得ることができる。さらに、遅延量調整の制御信号ＣＴＲＬを共通にすることで、遅延信号ＣＫＯＵＴ０と所望の位相差となる信号ＣＫＯＵＴ１（遅延信号ＣＫＯＵＴ０から所望の時間ΔＴ遅れた信号ＣＫＯＵＴ１）を得ることができる。同様に、遅延信号ＣＫＯＵＴ１と所望の位相差となる信号ＣＫＯＵＴ２（遅延信号ＣＫＯＵＴ１から所望の時間ΔＴ遅れた信号ＣＫＯＵＴ２）を得ることができる。
【００７８】
これにより、入力信号ＣＫＩＮに同期であり、かつ周期が等しく位相が時間ΔＴ分ずれた多相の信号を得ることができる。
なお、本実施の形態３では遅延信号として遅延信号ＣＫＯＵＴ０、ＣＫＯＵＴ１、ＣＫＯＵＴ２の３信号の場合を例示しているが、無論、これに限定されるものではなく、遅延調整手段を直列に追加することで遅延信号数を任意に設定できる。
【００７９】
続いて、実施の形態３の構成要素である遅延調整手段の具体的な構成例について説明する。図８は実施の形態３による遅延調整手段の構成の一例を示すブロック図である。図８に示すように、当該遅延手段は、非反転素子８１および電流源８２からなり、非反転素子８１の電源供給端子に電流源８２が接続されている。入力端子ＩＮに入力された信号は遅延して出力端子ＯＵＴから出力されることになるが、その遅延時間は電流源８２に流れる電流量で制御される。すなわち、電流量が多ければ遅延時間は短くなり、電流量が少なければ遅延時間は長くなる。
【００８０】
なお、図８に示す構成においては非反転素子を使用しているが、反転素子でもかまわない。また電流源の接続箇所もグランド端子でもかまわないし、電源供給端子とグランド端子の両方に接続してもかまわない。また、非反転素子もしくは反転素子を直列にＮ段つなぎ、それぞれの素子の出力信号をセレクタに入力して、セレクタにより各入力信号を選択して遅延量を調節するといった構成でもかまわない。
【００８１】
【発明の効果】
以上のように、本発明の位相差測定回路、および位相差測定方法によれば、被測定信号間の位相差の測定が、観測プローブを介してオシロスコープ等の測定器で直接観測することなく、直流電圧により可能となる。また、被測定信号と当該被測定信号に同期する基準信号との位相差に対応する直流電圧と、フリップフロップの出力端子の電位がＨレベルのときの電位に対応する直流電圧ＶＨｉｇｈと、フリップフロップの出力端子の電位がＬレベルのときの電位に対応する直流電圧ＶＬｏｗとを基に、製造ばらつき等による影響を抑えて精度良く被測定信号間の位相差を算出することが可能となる。
【００８２】
また、本発明の位相差調整回路によれば、入力信号と所望の位相差となる信号を出力することが可能となる。さらに、入力信号に対して同期し、かつ周期が一定で所望する位相だけずれた多相の信号を生成することも可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における位相差測定回路のブロック図
【図２】本発明の実施の形態１における位相差測定回路の動作を説明するためのタイムチャートを示す図
【図３】本発明の実施の形態２における位相差測定回路のブロック図
【図４】本発明の実施の形態２における位相差測定回路の動作を説明するためのタイムチャートを示す図
【図５】本発明の実施の形態１乃至３におけるリセットパルス生成手段の構成の一例を示すブロック図
【図６】本発明の実施の形態１乃至３における平滑化手段の構成の一例を示すブロック図
【図７】本発明の実施の形態３における位相差調整回路のブロック図
【図８】本発明の実施の形態３における遅延調整手段の構成の一例を示すブロック図
【図９】従来の位相差測定回路のブロック図
【符号の説明】
１１ リセットパルス生成手段
１２、１３ フリップフロップ
１４、１５ 選択スイッチ
１６、１７ 平滑化手段
３１ セレクタ
５１ フリップフロップ
５２ 反転素子
７１、７２、７３ 遅延調整手段
７４、７５ フリップフロップ
７６、７７ 平滑化手段
７８ リセットパルス生成手段
７９ 比較手段
８１ 非反転素子
８２ 電流源
９１ 遅延回路
９２ フリップフロップ
９３ ローパスフィルタ
【発明の属する技術分野】
本発明は、被測定信号間の位相差を測定するための位相差測定回路、位相差測定方法、およびそれらを適用可能である位相差調整回路に関する。
【０００２】
【従来の技術】
従来、被測定回路内部を流れる信号間の位相差（遅延差）の測定は、被測定回路からその測定したい各信号を出力させ、観測プローブを介してオシロスコープ等の測定器に入力することにより行っていた。
【０００３】
しかしながら、観測プローブを用いる測定では、観測プローブの製造ばらつきや保存状態による個体差が被測定回路から出力させた各信号に付加されるため、実際の位相差を正確に測定することは困難であった。また、被測定回路内部での位相差を保ちながら被測定回路外部へ各信号を出力させる必要があり、さらにオシロスコープまでの経路においてもその位相差を保つ必要があるため、信号経路の負荷をそろえるなどの注意をはらわなければならず、特に位相差が微小な場合（［ｐｓ］オーダー）、測定に大変な手間がかかるという問題があった。また、被測定回路からその測定したい各信号を出力させ、オシロスコープ等の測定器に入力して行う測定では、その測定したい信号の周波数が高い場合（数百ＭＨｚオーダー）、測定器の性能限界や被測定回路の出力限界等により測定することが不可能なことがあった。
【０００４】
また、ＬＳＩテスタ等の検査装置を用い、被測定回路であるＬＳＩ内部の信号間の位相差が所定の規格範囲内に収まっているか否か等を検査する場合においても、被測定信号の周波数が高いほど、またはその位相差が小さいほど、正確な位相差の測定を行うことは困難であった。また、正確な検査を行うためには検査精度の高い測定装置が必要となり、非常に高価な測定装置を用いなければならなかった。
【０００５】
そこで、被測定信号間の微小な位相差を直流電圧に変換し、この直流電圧値により位相差を検出する装置が提案されている（例えば、特許文献１参照。）。
被測定信号間の微小な位相差を直流電圧に変換する従来の位相差電圧変換回路の構成を図９に示す。この従来の位相差電圧変換回路は、入力信号ＣＫＩＮ１を所定の時間遅延して出力する遅延回路９１と、入力信号ＣＫＩＮ０がデータ端子Ｄに入力され、入力信号ＣＫＩＮ１が遅延回路９１を介してクロック端子に入力されるＤフリップフロップ９２と、Ｄフリップフロップ９２の出力端子に接続されるローパスフィルタ９３とからなり、Ｄフリップフロップ９２の出力信号をローパスフィルタ９３により直流電圧に変換して出力端子ＯＵＴから出力するよう構成されている。また、遅延回路９１の遅延時間はＤフリップフロップ９２の最小セットアップタイムＴｓｅｔｕｐと等しく設定される。
【０００６】
続いて、この従来の位相差電圧変換回路の動作について説明する。入力信号ＣＫＩＮ０とＣＫＩＮ１の位相差をΔＴ、Ｄフリップフロップ９２の出力端子の初期電位状態をＬレベルとすると、
▲１▼ΔＴ≫０の場合
Ｄフリップフロップ９２のデータ端子Ｄの電位がＨレベルに変化してから、クロック端子の電位がＨレベルに変化するまでの時間が、Ｄフリップフロップ９２の最小セットアップタイムＴｓｅｔｕｐより十分長いので、Ｄフリップフロップ９２の出力端子の電位はＨレベルとなり、結果、出力端子ＯＵＴの電位もＨレベルとなる。
【０００７】
▲２▼ΔＴ≪０の場合
Ｄフリップフロップ９２の出力端子の電位はＬレベルとなり、結果、出力端子ＯＵＴの電位もＬレベルとなる。
【０００８】
▲３▼ΔＴ≒０の場合
Ｄフリップフロップ９２の出力端子の電位は、一定期間、ＨレベルとＬレベルの中間レベル（メタステーブルと称される。）になり、ローパスフィルタ９３から位相差に比例した平均電圧を得る。
【０００９】
このように、この従来の位相差電圧変換回路によれば、被測定信号間の微小な位相差（ΔＴ≒０の場合）に比例した直流電圧を得ることができ、この直流電圧値により被測定信号間の微小な位相差（ΔＴ≒０の場合）を検出することが可能となる。
【００１０】
しかしながら、この従来の位相差電圧変換回路においては、製造ばらつき等の面から遅延回路の遅延時間をＤフリップフロップの最小セットアップタイムＴｓｅｔｕｐと等しく設定することが困難であるという問題があった。
【００１１】
また、製造ばらつき等により、Ｄフリップフロップの最小セットアップタイムＴｓｅｔｕｐの実際値や、クロック信号を受けてから出力が変化するまでの時間（立ち上がり時間、立ち下がり時間）の実際値に設計時の目標値との差が生じた場合、被測定信号間の位相差が微小であるほど、測定精度が悪化するという問題があった。
【００１２】
また、前述した▲１▼、▲２▼の場合のように、位相差が最小セットアップタイムＴｓｅｔｕｐに対して十分大きい場合には、出力電圧はＨレベルまたはＬレベルとなるだけであり、具体的に位相差がどれだけになるのかまでは判定できないという問題があった。
【００１３】
【特許文献１】
特開平８−１９１２４６号公報（第５−８頁、第１図）
【００１４】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑み、被測定信号と当該被測定信号に同期する（位相差が一定の）基準信号との位相差に対応する直流電圧を出力することにより、被測定信号間の位相差の測定が、観測プローブを介してオシロスコープ等の測定器で直接観測することなく、直流電圧値により可能となる位相差測定回路、および位相差測定方法を提供することを目的とする。
【００１５】
また、入力信号を遅延して出力する遅延調整手段と、この遅延調整手段から出力される遅延信号と入力信号の２つの信号それぞれと入力信号と同期する基準信号との間の位相差にそれぞれ対応する直流電圧を出力する本発明に係る位相差測定回路と、この位相差測定回路から出力される直流電圧の差分電圧値（遅延信号と入力信号の位相差）と基準電圧値（所望の位相差）を比較する比較手段とにてフィードバックループを構成し、上記差分電圧値と基準電圧値の差を遅延調整手段へフィードバックすることにより、入力信号と所望の位相差となる信号を出力することが可能となる位相差調整回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の請求項１記載の位相差測定回路は、入力信号がクロック端子に入力され、リセットパルス信号がリセット端子に入力され、かつ出力端子の電位が前記入力信号により変化し前記リセットパルス信号により元に戻るフリップフロップと、前記入力信号と同期する基準信号を基に前記リセットパルス信号を生成するリセットパルス生成手段と、前記フリップフロップの出力端子から出力される出力信号を直流電圧に平滑化する平滑化手段とを備え、前記入力信号と前記基準信号の位相差に対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする。
【００１７】
本発明の請求項２記載の位相差測定回路は、請求項１記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記入力信号と前記基準信号の位相差に対応する直流電圧と、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする。
【００１８】
本発明の請求項３記載の位相差測定回路は、請求項１記載の位相差測定回路であって、複数の入力端子を有し前記複数の入力端子に入力される信号の中から前記フリップフロップのクロック端子へ入力する前記入力信号を切り替えるセレクタを備え、前記セレクタにより切り替えて入力される前記入力信号ごとに、前記基準信号との位相差に対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする。
【００１９】
本発明の請求項４記載の位相差測定回路は、請求項３記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記セレクタにより切り替えて入力される前記入力信号ごとに、前記基準信号との位相差に対応する直流電圧を出力し、且つ、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする。
【００２０】
本発明の請求項５記載の位相差測定方法は、請求項４記載の位相差測定回路を用いて、前記セレクタにより切り替えて入力される前記入力信号ごとに、出力される前記基準信号との位相差に対応する直流電圧間の差分電圧値を求め、且つ、電位が前記Ｈレベルに対応する直流電圧値と、電位が前記Ｌレベルに対応する直流電圧値とを求め、これらの電圧値を基に、前記セレクタにより切り替えて入力される前記入力信号のうちの任意の信号間の位相差を算出することを特徴とする。
【００２１】
本発明の請求項６記載の位相差測定回路は、請求項１記載の位相差測定回路であって、前記フリップフロップを複数備えるとともに、前記フリップフロップごとに前記平滑化手段を備え、前記フリップフロップそれぞれのリセット端子に同一の前記リセットパルス信号を入力し、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号それぞれと前記基準信号との位相差にそれぞれ対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする。
【００２２】
本発明の請求項７記載の位相差測定回路は、請求項６記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記入力信号と前記基準信号の位相差に対応する直流電圧と、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする。
【００２３】
本発明の請求項８記載の位相差測定方法は、請求項７記載の位相差測定回路を用いて、前記フリップフロップごとに出力される前記入力信号と前記基準信号との位相差に対応する直流電圧間の差分電圧値を求め、且つ、電位が前記Ｈレベルに対応する直流電圧値と、電位が前記Ｌレベルに対応する直流電圧値を求め、これらの電圧値を基に、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号のうちの任意の信号間の位相差を算出することを特徴とする。
【００２４】
本発明の請求項９記載の位相差測定回路は、請求項１記載の位相差測定回路であって、前記フリップフロップを複数備えるとともに、前記フリップフロップそれぞれの出力端子から出力される各出力信号を切り替えて前記平滑化手段へ出力するセレクタを備え、前記フリップフロップそれぞれのリセット端子に同一の前記リセットパルス信号を入力し、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号ごとに、前記基準信号との位相差に対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする。
【００２５】
本発明の請求項１０記載の位相差測定回路は、請求項９記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記入力信号と前記基準信号の位相差に対応する直流電圧と、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする。
【００２６】
本発明の請求項１１記載の位相差測定方法は、請求項１０記載の位相差測定回路を用いて、前記フリップフロップごとに出力される前記入力信号と前記基準信号との位相差に対応する直流電圧間の差分電圧値を求め、且つ、電位が前記Ｈレベルに対応する直流電圧値と、電位が前記Ｌレベルに対応する直流電圧値を求め、これらの電圧値を基に、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号のうちの任意の信号間の位相差を算出することを特徴とする。
【００２７】
本発明の請求項１２記載の位相差調整回路は、入力信号を遅延することによりこの入力信号と所望の位相差となる遅延信号を出力する遅延調整手段と、前記入力信号と前記遅延信号の２つの信号それぞれと前記入力信号と同期する基準信号との位相差にそれぞれ対応する直流電圧を出力する請求項６記載の位相差測定回路と、前記請求項６記載の位相差測定回路から出力される２つの直流電圧間の差分電圧と前記所望の位相差から換算した基準電圧とを比較しその結果を基に前記遅延調整手段を制御する制御信号を出力する比較手段とを備え、前記遅延調整手段は、前記比較手段の出力した制御信号により、前記入力信号と前記遅延信号の位相差を所望の位相差に調整することを特徴とする。
【００２８】
本発明の請求項１３記載の位相差調整回路は、請求項１２記載の位相差調整回路であって、前記遅延調整手段を複数直列に接続し、前記比較手段が出力する前記制御信号が前記遅延調整手段それぞれに入力され、前記遅延調整手段それぞれから前記遅延信号を得ることを特徴とする。
【００２９】
以上のように、本発明の位相差測定回路、および位相差測定方法によれば、被測定信号（入力信号）と当該被測定信号に同期する（位相差が一定の）基準信号との位相差に対応する直流電圧を出力することにより、被測定信号間の位相差の測定が、観測プローブを介してオシロスコープ等の測定器で直接観測することなく、直流電圧により可能となる。
【００３０】
また、本発明の位相差調整回路によれば、入力信号と所望の位相差となる信号を出力することが可能となる。
【００３１】
【発明の実施の形態】
以下、本発明による実施の形態について図面を参照して説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしも以下の実施の形態に限定されるものではない。
【００３２】
（実施の形態１）
図１は本実施の形態１における位相差測定回路のブロック図である。
図１において、１１は基準信号ＣＫＲＥＦの立ち上がりエッジを検出してリセットパルス信号ＲＳＴを生成するリセットパルス生成手段である。後述するように、基準信号ＣＫＲＥＦは被測定信号に同期する信号（位相差が一定の信号）であり、リセットパルス信号ＲＳＴはフリップフロップをリセットするための信号である。
【００３３】
また、１２、１３は入力信号がクロック端子に入力され、リセットパルス生成手段１１の生成するリセットパルス信号ＲＳＴが非同期リセット端子Ｒ（以下、単にリセット端子Ｒと称す。）に入力され、データ端子Ｄの電位がＨレベルに固定されるフリップフロップであり、入力信号として、フリップフロップ１２には第１の被測定信号ＣＫＩＮ１が入力され、フリップフロップ１３には第２の被測定信号ＣＫＩＮ２が入力される。
【００３４】
また、１４、１５はフリップフロップ１２、１３の出力端子Ｑ、フリップフロップ１２、１３の電源端子、フリップフロップ１２、１３のグランド端子の３端子のうちのいずれかを選択する選択スイッチである。また、１６、１７はそれぞれ選択スイッチ１４、１５に接続される平滑化手段であり、選択スイッチ１４、１５により選択された端子からの信号を直流電圧に平滑化して出力する。
【００３５】
フリップフロップの動作について説明する。フリップフロップの出力端子Ｑの初期電位状態をＬレベルとすると、被測定信号の立ち上がりエッジによりフリップフロップの出力端子Ｑの電位はＨレベルに変化する。また基準信号ＣＫＲＥＦの立ち上がりエッジを検出して生成されるリセットパルス信号ＲＳＴがリセット端子Ｒに入力されるとフリップフロップの出力端子Ｑの電位はＬレベルに戻る。このように動作することにより、被測定信号と基準信号が同期する場合には、被測定信号と基準信号の立ち上りエッジ間の位相差（遅延時間）に比例する直流電圧を得ることができる。
【００３６】
また、本実施の形態１では、フリップフロップの出力端子Ｑの電位がＨレベル及びＬレベルのときに出力される信号に対応する信号を平滑化手段へ入力する手段として、選択スイッチを備えている。つまり、出力端子Ｑの電位がＨレベルのときに出力される信号に対応する信号を平滑化手段へ入力するときには、フリップフロップの電源端子を接続し、Ｌレベルのときに出力される信号に対応する信号を平滑化手段へ入力するときにはフリップフロップのグランド端子を接続する構成となっている。この選択スイッチを切り替えることにより、被測定信号と基準信号の立ち上りエッジ間の位相差（遅延時間）に比例する直流電圧を得るとともに、フリップフロップの出力端子Ｑの電位がＨレベル及びＬレベルのときの電位に対応する電位の直流電圧、ここでは電位が上記Ｈレベル及び上記Ｌレベルとなる直流電圧ＶＨｉｇｈ、ＶＬｏｗを得ることができる。
【００３７】
本実施の形態１の位相差測定回路は、各フリップフロップ１２、１３ごとに平滑化手段を備え、各フリップフロップ１２、１３のリセット端子Ｒに同一のリセットパルス信号ＲＳＴが入力される構成となっており、各被測定信号の立ち上りエッジそれぞれと基準信号の立ち上りエッジとの間の位相差（遅延時間）に比例する直流電圧Ｖ１、Ｖ２を得るとともに、電位が上記Ｈレベル及び上記Ｌレベルとなる直流電圧ＶＨｉｇｈ、ＶＬｏｗを得ることができる。
【００３８】
図２は位相差測定回路の動作を説明するためのタイムチャートを示す図である。被測定信号ＣＫＩＮ１、ＣＫＩＮ２の周期は一定で等しいものであるとし、その位相差をΔＴとする。また、基準信号ＣＫＲＥＦは被測定信号ＣＫＩＮ１、ＣＫＩＮ２と同期した信号とする。つまり、被測定信号ＣＫＩＮ１、ＣＫＩＮ２、基準信号ＣＫＲＥＦの周期は一定で等しく、各信号間の位相差も一定である。また、フリップフロップ１２、１３の出力端子Ｑの初期電位状態をＬレベルとする。
【００３９】
フリップフロップ１２、１３は、被測定信号ＣＫＩＮ１、ＣＫＩＮ２の立ち上がりエッジを検出すると、出力信号Ｑ１、Ｑ２の電位を遅延時間（立ち上り時間）ＴｒでＬレベルからＨレベルに変化させる。
【００４０】
リセットパルス生成手段１１は基準信号ＣＫＲＥＦの立ち上がりエッジに同期してリセットパルス信号ＲＳＴを生成する。フリップフロップ１２、１３はこのリセットパルス信号ＲＳＴによりリセットし、出力信号Ｑ１、Ｑ２の電位を遅延時間（立ち下がり時間）ＴｆでＨレベルからＬレベルに変化させる。
【００４１】
ここで、被測定信号ＣＫＩＮ１、ＣＫＩＮ２、基準信号ＣＫＲＥＦの周期をＴ、出力信号Ｑ１、Ｑ２の１周期のうちの電位がＨレベルの期間をそれぞれＴ１、Ｔ２とする。
【００４２】
同種の回路素子間における性能の個体ばらつきは無視できるほど小さいとすると、選択スイッチ１４、１５によりフリップフロップ１２、１３の出力端子Ｑが選択されているときの直流電圧Ｖ１、Ｖ２は、以下の式で表される。すなわち、Ｖ１に関しては、
Ｖ１×Ｔ＝Ｔｒ（ＶＨｉｇｈ−ＶＬｏｗ）／２＋Ｔｆ（ＶＨｉｇｈ−ＶＬｏｗ）／２＋Ｔ１（ＶＨｉｇｈ−ＶＬｏｗ）＋ＶＬｏｗ×Ｔ
となるので、これを変形して、
Ｖ１×Ｔ＝（Ｔｒ＋Ｔｆ＋２Ｔ１）（ＶＨｉｇｈ−ＶＬｏｗ）／２＋ＶＬｏｗ×Ｔ
Ｖ１＝（Ｔｒ＋Ｔｆ＋２Ｔ１）（ＶＨｉｇｈ−ＶＬｏｗ）／２Ｔ＋ＶＬｏｗ・・・（１）
となる。同様にして、Ｖ２は
Ｖ２＝（Ｔｒ＋Ｔｆ＋２Ｔ２）（ＶＨｉｇｈ−ＶＬｏｗ）／２Ｔ＋ＶＬｏｗ・・・（２）
となる。つまり、当該位相差測定回路によれば、被測定信号の立ち上がりエッジと基準信号の立ち上がりエッジ間の位相差（遅延時間）に比例する直流電圧を得ることが可能となる。
【００４３】
以下、当該位相差測定回路の位相差測定方法について図１、図２を参照しながら説明する。まず基準信号ＣＫＲＥＦとして、周期が一定で等しく、被測定信号ＣＫＩＮ１、ＣＫＩＮ２と同期する信号を与える。このとき基準信号ＣＫＲＥＦは、基準信号ＣＫＲＥＦにより生成されるリセットパルス信号ＲＳＴの電位がＬレベルである間に被測定信号ＣＫＩＮ１、ＣＫＩＮ２の立ち上がりエッジがこないようにタイミングを調整される。
【００４４】
次に、選択スイッチ１３、１４を切り替えることで、フリップフロップの電源電圧すなわち直流電圧ＶＨｉｇｈ、フリップフロップのグランド電圧すなわち直流電圧ＶＬｏｗ、および出力信号Ｑ１、Ｑ２を平滑化した電圧Ｖ１、Ｖ２を測定する。直流電圧ＶＨｉｇｈ及びＶＬｏｗの測定は、配線抵抗とそれを流れる電流とにより発生する電圧降下により、直流電圧ＶＨｉｇｈ及びＶＬｏｗの実際値が共通電源電圧および共通グランド電圧と異なるために行う。直流電圧ＶＨｉｇｈ及びＶＬｏｗを測定することにより、後述する位相差算出において精度を向上させることができる。
【００４５】
前述した（１）、（２）式により
ΔＴ＝（Ｔ１＋Ｔｒ＋Ｔｆ）−（Ｔ２＋Ｔｒ＋Ｔｆ）＝Ｔ１−Ｔ２
となり、これを用いて（３）式を整理すると
ΔＴ／Ｔ＝ΔＶ／（ＶＨｉｇｈ−ＶＬｏｗ）・・・（４）
となる。被測定信号ＣＫＩＮ１に対する被測定信号ＣＫＩＮ２の位相差遅れをθ［ｒａｄ］とすると、
ΔＴ＝（ΔＶ×Ｔ）／（ＶＨｉｇｈ−ＶＬｏｗ）・・・（６）
とすれば、周期Ｔが既知である場合にはΔＴ［ｓ］を求めることができる。
【００４６】
このように、本実施の形態１による位相差測定回路、およびそれを用いた位相差測定方法によれば、基準信号ＣＫＲＥＦと被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差に比例した直流電圧Ｖ１、Ｖ２と、フリップフロップの出力端子Ｑの電位がＨレベル及びＬレベルのときの電位に対応する直流電圧ＶＨｉｇｈ及びＶＬｏｗを測定し、それらを基に被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差を算出することが可能となる。これにより、観測プローブを介してオシロスコープ等の測定器で直接に観測することなく、製造ばらつき等による影響を抑えて精度よく被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差を算出することが可能となる。
【００４７】
なお、本実施の形態１では被測定信号として被測定信号ＣＫＩＮ１、ＣＫＩＮ２の２信号を扱う場合を例に説明したが、無論、これに限定されるものではなく、入力信号数は任意に設定できる。被測定信号数がＮ本の場合には、フリップフロップをＮ個にし、各被測定信号と基準信号との位相差に比例する直流電圧Ｖｎ（ｎ＝１〜Ｎ）を測定すれば、任意の被測定信号間の位相差を算出することができる。
【００４８】
また、本実施の形態１では立ち上がりエッジで動作するフリップフロップを利用しているために、被測定信号間の立ち上がりエッジ同士の位相差について測定を行っているが、立ち下がりエッジで動作するフリップフロップを利用したり、クロック端子の入力に反転素子を挿入するなどして立ち下がりエッジ同士の位相差を測定することもできる。さらに、反転素子、立ち上がりエッジで動作するフリップフロップ、立ち下がりエッジで動作するフリップフロップを組み合わせることにより、立ち上がりエッジと立ち下がりエッジの任意の組み合わせで被測定信号間の位相差を測定することが可能となる。
【００４９】
また、本実施の形態１では、各フリップフロップに共通のリセットパルス生成手段を接続する構成としたが、無論、各フリップフロップごとに独立したリセットパルス生成手段を用いてもよい。
【００５０】
また、各フリップフロップごとに平滑化手段を設けたが、各フリップフロップからの出力信号を入力信号とするセレクタを用いて平滑化手段を共通のものとする構成にしてもよい。
【００５１】
また、各フリップフロップごとに選択スイッチを設けたが、例えば、あるフリップフロップのみに設け、この選択スイッチにより得た直流電圧ＶＨｉｇｈ及びＶＬｏｗを用いるようにしてもよい。
【００５２】
（実施の形態２）
続いて、本実施の形態２による位相差測定回路について説明する。図３は本実施の形態２における位相差測定回路のブロック図である。なお、前述した実施の形態１と同じ構成を有する部材には同一の番号を付記して、説明を省略する。
【００５３】
図３において、３１は複数の入力端子を有し、これらの入力端子に入力される被測定信号の中からフリップフロップ１２のクロック端子へ入力する入力信号を切り替えるセレクタであり、ここでは、第１の被測定信号ＣＫＩＮ１と第２の被測定信号ＣＫＩＮ２が入力され、選択信号により出力が切り替えられる。
【００５４】
図４は位相差測定回路の動作を説明するためのタイムチャートを示す図であり、図４（Ａ）はセレクタ３１の出力として被測定信号ＣＫＩＮ１が選択されたときのフリップフロップ１４からの出力信号Ｑ１を示し、図４（Ｂ）はセレクタ３１の出力として被測定信号ＣＫＩＮ２が選択されたときのフリップフロップ１４からの出力信号Ｑ２を示している。出力信号Ｑ１を平滑化した直流電圧をＶ１とし、出力信号Ｑ２を平滑化した直流電圧をＶ２とすると、実施の形態１で説明したように、Ｖ１、Ｖ２は
Ｖ１＝（Ｔｒ＋Ｔｆ＋２Ｔ１）（ＶＨｉｇｈ−ＶＬｏｗ）／２Ｔ＋ＶＬｏｗ・・・（１）
Ｖ２＝（Ｔｒ＋Ｔｆ＋２Ｔ２）（ＶＨｉｇｈ−ＶＬｏｗ）／２Ｔ＋ＶＬｏｗ・・・（２）
となる。
【００５５】
以下、当該位相差測定回路の位相差測定方法について図３、図４を参照しながら説明する。まず基準信号ＣＫＲＥＦとして、周期が一定で等しく、被測定信号ＣＫＩＮ１、ＣＫＩＮ２と同期する信号を与える。
【００５６】
次に、選択スイッチ１４を切り替えることで、フリップフロップの電源電圧すなわち直流電圧ＶＨｉｇｈ、フリップフロップのグランド電圧すなわち直流電圧ＶＬｏｗを測定し、選択信号によりセレクタの出力を切り替えることで出力信号Ｑ１、Ｑ２を平滑化した電圧Ｖ１、Ｖ２を測定する。
【００５７】
実施の形態１と同様に、被測定信号ＣＫＩＮ１に対する被測定信号ＣＫＩＮ２の位相差遅れは、
θ＝（ΔＶ×π）／（ＶＨｉｇｈ−ＶＬｏｗ）・・・（５）
となる。また、
ΔＴ＝（ΔＶ×Ｔ）／（ＶＨｉｇｈ−ＶＬｏｗ）・・・（６）
とすれば、周期Ｔが既知である場合には被測定信号ＣＫＩＮ１、ＣＫＩＮ２の立ち上がりエッジ間の時間差ΔＴ［ｓ］を求めることができる。
【００５８】
このように、本実施の形態２による位相差測定回路、およびそれを用いた位相差測定方法によれば、実施の形態１と同様に、基準信号ＣＫＲＥＦと被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差に比例した直流電圧Ｖ１、Ｖ２と、フリップフロップの出力端子Ｑの電位がＨレベル及びＬレベルのときの電位に対応する直流電圧ＶＨｉｇｈ及びＶＬｏｗを測定し、それらを基に被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差を算出することが可能となる。これにより、観測プローブを介してオシロスコープ等の測定器で直接に観測することなく、製造ばらつき等による影響を抑えて精度よく被測定信号ＣＫＩＮ１、ＣＫＩＮ２間の位相差を算出することが可能となる。
【００５９】
また、被測定信号数が増加した場合は、セレクタの入力信号と選択信号が増加するだけであり、フリップフロップ、選択スイッチ、平滑化手段、リセットパルス生成手段は各１個あれば実現することができるので、回路面積的に有効な位相差測定回路を実現できる。
【００６０】
なお、本実施の形態２では被測定信号として被測定信号ＣＫＩＮ１、ＣＫＩＮ２の２信号を扱う場合を例に説明したが、無論、これに限定されるものではなく、入力信号数は任意に設定できる。被測定信号数がＮ本の場合には、セレクタをＮ入力に変更し、各被測定信号と基準信号との位相差に比例する直流電圧Ｖｎ（ｎ＝１〜Ｎ）を測定すれば、任意の被測定信号間の位相差を算出することができる。
【００６１】
また、本実施の形態２では立ち上がりエッジで動作するフリップフロップを利用しているために、被測定信号間の立ち上がりエッジ同士の位相差について測定を行っているが、立ち下がりエッジで動作するフリップフロップを利用したり、クロック端子の入力に反転素子を挿入したり、セレクタの入力に反転素子を挿入するなどして立ち下がりエッジ同士の位相差を測定することもできる。さらに、反転素子と、立ち上がりエッジで動作するフリップフロップもしくは立ち下がりエッジで動作するフリップフロップとの組み合わせにより、立ち上がりエッジと立ち下がりエッジの任意の組み合わせで被測定信号間の位相差を測定することが可能となる。
【００６２】
続いて、実施の形態１及び２の構成要素であるリセットパルス生成手段と平滑化手段の具体的な構成例について説明する。
図５は実施の形態１及び２によるリセットパルス生成手段の構成の一例を示すブロック図である。図５に示すように、当該リセットパルス生成手段はフリップフロップ５１と反転素子５２から構成される。反転素子５２はフリップフロップの出力を反転し、出力信号としてリセットパルス信号ＲＳＴを出力する。また、フリップフロップ５１は、データ端子Ｄの電位がＨレベルに固定され、基準信号ＣＫＲＥＦがクロック端子に入力され、反転素子５２から出力されるリセットパルス信号ＲＳＴが非同期リセット端子Ｒ（以下、単にリセット端子Ｒと称す。）に入力される。
【００６３】
フリップフロップ５１の出力端子Ｑの初期電位状態をＬレベルとすると、リセットパルス信号ＲＳＴの初期電位状態はＨレベルとなる。基準信号ＣＫＲＥＦの立ち上がりエッジによりリセットパルス信号ＲＳＴの電位はＬレベルとなるが、それに応じてフリップフロップ５１は遅延時間Ｔｒｓｔを経てリセットされ、結果としてリセットパルス信号ＲＳＴの電位はＨレベルに変化する。ここで遅延時間Ｔｒｓｔは、フリップフロップ５１のリセット端子Ｒの電位がＬレベルに変化してから、フリップフロップの出力端子Ｑの電位がＬレベルに変化するまでの遅延時間である。すなわちリセットパルス生成手段は、通常は電位がＨレベルであり、基準信号ＣＫＲＥＦの立ち上がりエッジに同期して遅延時間Ｔｒｓｔの期間電位がＬレベルとなるパルス信号を出力する。
【００６４】
なお、図５においてはフリップフロップと反転素子を組み合わせた回路を例示したが、本発明はこれに限定されるものではなく、他の論理素子を組み合わせて同様のパルス信号を生成するようにしても無論よい。
【００６５】
図６は実施の形態１及び２による平滑化手段の構成の一例を示すブロック図である。図６に示すように、平滑化手段は、抵抗Ｒと容量Ｃにより構成される公知な１次のローパルフィルタである。なお、無論、平滑化手段はこれに限定されるものではなく、例えば、多次のＲＣフィルタやオペアンプ等で構成されるローパスフィルタを使用してもかまわない。
【００６６】
なお、本実施の形態１及び２による位相差測定回路は、被測定回路（例えばＬＳＩ等。）内部にテスト回路として組み込んでもよいし、ＬＳＩテスタ等の検査装置に組み込んで用いるようにしてもよい。
【００６７】
（実施の形態３）
続いて、本実施の形態３による位相差調整回路について説明する。図７は本実施の形態３における位相差調整回路のブロック図である。
【００６８】
図７において、７１は入力信号ＣＫＩＮを遅延することによりこの入力信号ＣＫＩＮと所望の位相差となる遅延信号ＣＫＯＵＴ０（入力信号ＣＫＩＮから所望の時間遅れた遅延信号ＣＫＯＵＴ０）を出力する遅延調整手段である。７２は入力信号である遅延信号ＣＫＯＵＴ０を遅延することによりこの遅延信号ＣＫＯＵＴ０と所望の位相差となる遅延信号ＣＫＯＵＴ１（遅延信号ＣＫＯＵＴ０から所望の時間遅れた遅延信号ＣＫＯＵＴ１）を出力する遅延調整手段である。７３は入力信号である遅延信号ＣＫＯＵＴ１を遅延することによりこの遅延信号ＣＫＯＵＴ１と所望の位相差となる遅延信号ＣＫＯＵＴ２（遅延信号ＣＫＯＵＴ１から所望の時間遅れた遅延信号ＣＫＯＵＴ２）を出力する遅延調整手段である。このように本実施の形態３では、遅延調整手段が３つ直列に接続されている。
【００６９】
また、７４、７５は、前述した実施の形態１と同様に、入力信号がクロック端子に入力され、リセットパルス信号ＲＳＴが非同期リセット端子Ｒ（以下、単にリセット端子Ｒと称す。）に入力され、データ端子Ｄの電位がＨレベルに固定されるフリップフロップであり、入力信号として、フリップフロップ７４には遅延信号ＣＫＯＵＴ０が入力され、フリップフロップ７５には入力信号ＣＫＩＮが入力される。
【００７０】
また、７６、７７は、前述した実施の形態１と同様に、フリップフロップ７４、７５からの出力信号Ｑ１、Ｑ２を直流電圧に平滑化する平滑化手段である。
また、７８は、前述した実施の形態１と同様に、基準信号ＣＫＲＥＦの立ち上がりエッジを検出してリセットパルス信号ＲＳＴを生成するリセットパルス生成手段であり、前述した実施の形態１と同様に、基準信号ＣＫＲＥＦは入力信号ＣＫＩＮに同期する信号（位相差が一定の信号）である。また、入力信号ＣＫＩＮの位相を遅らせた遅延信号ＣＫＯＵＴ０は、入力信号ＣＫＩＮと同期するので、基準信号ＣＫＲＥＦは遅延信号ＣＫＯＵＴ０にも同期する。
【００７１】
また、７９は平滑化手段７６、７７から出力される直流電圧Ｖ１、Ｖ２の差分電圧ΔＶと基準電圧ＶＲＥＦとを比較し、この比較結果を基に前述した各遅延調整手段７１〜７３を制御する制御信号ＣＴＲＬを出力する比較手段である。制御信号ＣＴＲＬは、遅延調整手段７１〜７３の遅延量制御端子へ入力され、遅延調整手段７１〜７３の遅延量を制御し、各遅延調整手段からそれぞれの入力信号と所望の位相差となる遅延信号が出力されるようにする。
【００７２】
図７に示すように、フリップフロップ７４、７５、平滑化手段７６、７７、リセットパルス生成手段７８は、前述した実施の形態１の位相差測定回路と同様に構成されており、入力信号ＣＫＩＮと遅延信号ＣＫＯＵＴ０の２つの信号それぞれと基準信号ＣＫＲＥＦとの間の位相差に対応する直流電圧Ｖ１、Ｖ２を得ることができる。
【００７３】
次に、当該位相差調整回路の動作について説明する。遅延調整手段７１、７２、７３は入力信号を遅延時間ΔＴだけ遅延させて出力するものであり、そのΔＴは遅延量制御端子へ入力される制御信号ＣＴＲＬにより制御される。基準信号ＣＫＲＥＦとしては、周期Ｔが一定で等しく、且つ入力信号ＣＫＩＮと同期となる信号が与えられる。このとき基準信号ＣＫＲＥＦは、基準信号ＣＫＲＥＦにより生成されるリセットパルス信号ＲＳＴの電位がＬレベルである間に入力信号ＣＫＩＮと遅延信号ＣＫＯＵＴ０の立ち上がりエッジがこないようにタイミングを調整される。
【００７４】
実施の形態１で説明したように、入力信号ＣＫＩＮと入力信号ＣＫＩＮを遅延調整手段７１により遅延時間ΔＴだけ遅延した遅延信号ＣＫＯＵＴ０の２つの信号それぞれと基準信号ＣＫＲＥＦとの間の位相差に対応する直流電圧Ｖ１、Ｖ２を得ることができる。
【００７５】
比較手段７８は、この直流電圧Ｖ１、Ｖ２の差分電圧ΔＶ＝Ｖ１−Ｖ２と基準電圧ＶＲＥＦの比較動作を行う。基準電圧ＶＲＥＦとは、入力信号ＣＫＩＮと遅延信号ＣＫＯＵＴ０間に設定したい所望の遅延時間差ΔＴもしくは位相差θを電圧値に換算した値であり、実施の形態１で説明した（５）、（６）式を基に算出できる。
【００７６】
比較手段７８は、差分電圧ΔＶが基準電圧ＶＲＥＦより大きい場合には遅延調整手段７１の遅延量を小さくする制御信号ＣＴＲＬを出力し、逆に基準電圧ＶＲＥＦのほうが大きい場合には遅延調整手段７１の遅延量を大きくする制御信号ＣＴＲＬを出力し、遅延調整手段７１にフィードバックすることで入力信号ＣＫＩＮと遅延信号ＣＫＯＵＴ間の遅延時間ΔＴ（位相差）を所望の値に調整する。また、遅延調整手段７１、７２、７３が同一性能であるとすると、制御信号ＣＴＲＬを遅延調整手段７２、７３に対しても共通に入力することで、遅延信号ＣＫＯＵＴ０と遅延信号ＣＫＯＵＴ１との間の遅延時間差、並びに遅延信号ＣＫＯＵＴ１と遅延信号ＣＫＯＵＴ２との間の遅延時間差をΔＴに設定することができる。
【００７７】
このように、本実施の形態３による位相差調整回路によれば、入力信号を遅延して出力する遅延調整手段と、この遅延調整手段から出力される遅延信号と入力信号の２つの信号それぞれと入力信号と同期する基準信号との間の位相差にそれぞれ比例する直流電圧を出力する位相差測定回路と、この位相差測定回路から出力される直流電圧の差分電圧値（遅延信号と入力信号の位相差もしくは遅延差）と基準電圧値（所望の位相差もしくは遅延差）を比較する比較手段とにてフィードバックループを構成し、上記差分電圧値と基準電圧値の差を遅延調整手段へフィードバックすることにより、入力信号ＣＫＩＮと所望の位相差となる信号ＣＫＯＵＴ０（入力信号ＣＫＩＮから所望の時間ΔＴ遅れた信号ＣＫＯＵＴ０）を得ることができる。さらに、遅延量調整の制御信号ＣＴＲＬを共通にすることで、遅延信号ＣＫＯＵＴ０と所望の位相差となる信号ＣＫＯＵＴ１（遅延信号ＣＫＯＵＴ０から所望の時間ΔＴ遅れた信号ＣＫＯＵＴ１）を得ることができる。同様に、遅延信号ＣＫＯＵＴ１と所望の位相差となる信号ＣＫＯＵＴ２（遅延信号ＣＫＯＵＴ１から所望の時間ΔＴ遅れた信号ＣＫＯＵＴ２）を得ることができる。
【００７８】
これにより、入力信号ＣＫＩＮに同期であり、かつ周期が等しく位相が時間ΔＴ分ずれた多相の信号を得ることができる。
なお、本実施の形態３では遅延信号として遅延信号ＣＫＯＵＴ０、ＣＫＯＵＴ１、ＣＫＯＵＴ２の３信号の場合を例示しているが、無論、これに限定されるものではなく、遅延調整手段を直列に追加することで遅延信号数を任意に設定できる。
【００７９】
続いて、実施の形態３の構成要素である遅延調整手段の具体的な構成例について説明する。図８は実施の形態３による遅延調整手段の構成の一例を示すブロック図である。図８に示すように、当該遅延手段は、非反転素子８１および電流源８２からなり、非反転素子８１の電源供給端子に電流源８２が接続されている。入力端子ＩＮに入力された信号は遅延して出力端子ＯＵＴから出力されることになるが、その遅延時間は電流源８２に流れる電流量で制御される。すなわち、電流量が多ければ遅延時間は短くなり、電流量が少なければ遅延時間は長くなる。
【００８０】
なお、図８に示す構成においては非反転素子を使用しているが、反転素子でもかまわない。また電流源の接続箇所もグランド端子でもかまわないし、電源供給端子とグランド端子の両方に接続してもかまわない。また、非反転素子もしくは反転素子を直列にＮ段つなぎ、それぞれの素子の出力信号をセレクタに入力して、セレクタにより各入力信号を選択して遅延量を調節するといった構成でもかまわない。
【００８１】
【発明の効果】
以上のように、本発明の位相差測定回路、および位相差測定方法によれば、被測定信号間の位相差の測定が、観測プローブを介してオシロスコープ等の測定器で直接観測することなく、直流電圧により可能となる。また、被測定信号と当該被測定信号に同期する基準信号との位相差に対応する直流電圧と、フリップフロップの出力端子の電位がＨレベルのときの電位に対応する直流電圧ＶＨｉｇｈと、フリップフロップの出力端子の電位がＬレベルのときの電位に対応する直流電圧ＶＬｏｗとを基に、製造ばらつき等による影響を抑えて精度良く被測定信号間の位相差を算出することが可能となる。
【００８２】
また、本発明の位相差調整回路によれば、入力信号と所望の位相差となる信号を出力することが可能となる。さらに、入力信号に対して同期し、かつ周期が一定で所望する位相だけずれた多相の信号を生成することも可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における位相差測定回路のブロック図
【図２】本発明の実施の形態１における位相差測定回路の動作を説明するためのタイムチャートを示す図
【図３】本発明の実施の形態２における位相差測定回路のブロック図
【図４】本発明の実施の形態２における位相差測定回路の動作を説明するためのタイムチャートを示す図
【図５】本発明の実施の形態１乃至３におけるリセットパルス生成手段の構成の一例を示すブロック図
【図６】本発明の実施の形態１乃至３における平滑化手段の構成の一例を示すブロック図
【図７】本発明の実施の形態３における位相差調整回路のブロック図
【図８】本発明の実施の形態３における遅延調整手段の構成の一例を示すブロック図
【図９】従来の位相差測定回路のブロック図
【符号の説明】
１１ リセットパルス生成手段
１２、１３ フリップフロップ
１４、１５ 選択スイッチ
１６、１７ 平滑化手段
３１ セレクタ
５１ フリップフロップ
５２ 反転素子
７１、７２、７３ 遅延調整手段
７４、７５ フリップフロップ
７６、７７ 平滑化手段
７８ リセットパルス生成手段
７９ 比較手段
８１ 非反転素子
８２ 電流源
９１ 遅延回路
９２ フリップフロップ
９３ ローパスフィルタ
Claims (13)
- 入力信号がクロック端子に入力され、リセットパルス信号がリセット端子に入力され、かつ出力端子の電位が前記入力信号により変化し前記リセットパルス信号により元に戻るフリップフロップと、
前記入力信号と同期する基準信号を基に前記リセットパルス信号を生成するリセットパルス生成手段と、
前記フリップフロップの出力端子から出力される出力信号を直流電圧に平滑化する平滑化手段と
を備え、前記入力信号と前記基準信号の位相差に対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする位相差測定回路。 - 請求項１記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記入力信号と前記基準信号の位相差に対応する直流電圧と、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする位相差測定回路。
- 請求項１記載の位相差測定回路であって、複数の入力端子を有し前記複数の入力端子に入力される信号の中から前記フリップフロップのクロック端子へ入力する前記入力信号を切り替えるセレクタを備え、前記セレクタにより切り替えて入力される前記入力信号ごとに、前記基準信号との位相差に対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする位相差測定回路。
- 請求項３記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記セレクタにより切り替えて入力される前記入力信号ごとに、前記基準信号との位相差に対応する直流電圧を出力し、且つ、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする位相差測定回路。
- 請求項４記載の位相差測定回路を用いて、前記セレクタにより切り替えて入力される前記入力信号ごとに、出力される前記基準信号との位相差に対応する直流電圧間の差分電圧値を求め、且つ、電位が前記Ｈレベルに対応する直流電圧値と、電位が前記Ｌレベルに対応する直流電圧値とを求め、これらの電圧値を基に、前記セレクタにより切り替えて入力される前記入力信号のうちの任意の信号間の位相差を算出することを特徴とする位相差測定方法。
- 請求項１記載の位相差測定回路であって、前記フリップフロップを複数備えるとともに、前記フリップフロップごとに前記平滑化手段を備え、前記フリップフロップそれぞれのリセット端子に同一の前記リセットパルス信号を入力し、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号それぞれと前記基準信号との位相差にそれぞれ対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする位相差測定回路。
- 請求項６記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記入力信号と前記基準信号の位相差に対応する直流電圧と、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする位相差測定回路。
- 請求項７記載の位相差測定回路を用いて、前記フリップフロップごとに出力される前記入力信号と前記基準信号との位相差に対応する直流電圧間の差分電圧値を求め、且つ、電位が前記Ｈレベルに対応する直流電圧値と、電位が前記Ｌレベルに対応する直流電圧値を求め、これらの電圧値を基に、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号のうちの任意の信号間の位相差を算出することを特徴とする位相差測定方法。
- 請求項１記載の位相差測定回路であって、前記フリップフロップを複数備えるとともに、前記フリップフロップそれぞれの出力端子から出力される各出力信号を切り替えて前記平滑化手段へ出力するセレクタを備え、前記フリップフロップそれぞれのリセット端子に同一の前記リセットパルス信号を入力し、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号ごとに、前記基準信号との位相差に対応する直流電圧を出力し、位相差測定を可能としたことを特徴とする位相差測定回路。
- 請求項９記載の位相差測定回路であって、前記フリップフロップの出力端子の電位がＨレベルのときに出力される信号に対応する信号と、前記フリップフロップの出力端子の電位がＬレベルのときに出力される信号に対応する信号とを前記平滑化手段へ入力する手段を備え、前記入力信号と前記基準信号の位相差に対応する直流電圧と、電位が前記Ｈレベルに対応する直流電圧と、電位が前記Ｌレベルに対応する直流電圧とを出力し、位相差測定を可能としたことを特徴とする位相差測定回路。
- 請求項１０記載の位相差測定回路を用いて、前記フリップフロップごとに出力される前記入力信号と前記基準信号との位相差に対応する直流電圧間の差分電圧値を求め、且つ、電位が前記Ｈレベルに対応する直流電圧値と、電位が前記Ｌレベルに対応する直流電圧値を求め、これらの電圧値を基に、前記フリップフロップそれぞれのクロック端子に入力される前記入力信号のうちの任意の信号間の位相差を算出することを特徴とする位相差測定方法。
- 入力信号を遅延することによりこの入力信号と所望の位相差となる遅延信号を出力する遅延調整手段と、
前記入力信号と前記遅延信号の２つの信号それぞれと前記入力信号と同期する基準信号との位相差にそれぞれ対応する直流電圧を出力する請求項６記載の位相差測定回路と、
前記請求項６記載の位相差測定回路から出力される２つの直流電圧間の差分電圧と前記所望の位相差から換算した基準電圧とを比較しその結果を基に前記遅延調整手段を制御する制御信号を出力する比較手段と
を備え、前記遅延調整手段は、前記比較手段の出力した制御信号により、前記入力信号と前記遅延信号の位相差を所望の位相差に調整することを特徴とする位相差調整回路。 - 請求項１２記載の位相差調整回路であって、前記遅延調整手段を複数直列に接続し、前記比較手段が出力する前記制御信号が前記遅延調整手段それぞれに入力され、前記遅延調整手段それぞれから前記遅延信号を得ることを特徴とする位相差調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003031796A JP2004239860A (ja) | 2003-02-10 | 2003-02-10 | 位相差測定回路、位相差測定方法、および位相差調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003031796A JP2004239860A (ja) | 2003-02-10 | 2003-02-10 | 位相差測定回路、位相差測定方法、および位相差調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004239860A true JP2004239860A (ja) | 2004-08-26 |
Family
ID=32958241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003031796A Withdrawn JP2004239860A (ja) | 2003-02-10 | 2003-02-10 | 位相差測定回路、位相差測定方法、および位相差調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004239860A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006217455A (ja) * | 2005-02-07 | 2006-08-17 | Kawasaki Microelectronics Kk | リングオシレータ回路 |
| JP2008281498A (ja) * | 2007-05-14 | 2008-11-20 | Oki Electric Ind Co Ltd | 位相差計測回路 |
-
2003
- 2003-02-10 JP JP2003031796A patent/JP2004239860A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006217455A (ja) * | 2005-02-07 | 2006-08-17 | Kawasaki Microelectronics Kk | リングオシレータ回路 |
| JP2008281498A (ja) * | 2007-05-14 | 2008-11-20 | Oki Electric Ind Co Ltd | 位相差計測回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5137844B2 (ja) | 試験装置及び試験モジュール | |
| JP4146965B2 (ja) | 遅延信号生成装置および半導体試験装置 | |
| US8072253B2 (en) | Clock adjusting circuit and semiconductor integrated circuit device | |
| KR100891335B1 (ko) | 비트 에러율 측정을 수행 할 수 있는 클럭 발생 장치 | |
| JP4286375B2 (ja) | 遅延クロック生成装置および遅延時間測定装置 | |
| CN103378826A (zh) | 高精度单沿捕获以及延迟测量电路 | |
| JP5008669B2 (ja) | 負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法 | |
| KR100269704B1 (ko) | 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로 | |
| US7038466B1 (en) | Measurement of circuit delay | |
| US7808252B2 (en) | Measurement apparatus and measurement method | |
| JPWO2010035309A1 (ja) | 遅延回路およびそれを用いたタイミング発生器および試験装置 | |
| JP2003121505A (ja) | テスト回路及びテスト方法 | |
| JPH07248847A (ja) | クロック信号調整方法および装置 | |
| EP2831603A1 (en) | On-die all-digital delay measurement circuit | |
| CN1997903B (zh) | 电子元件输出波形的测定装置、测定方法、及试验装置 | |
| KR20190102401A (ko) | 반도체 장치의 클럭 생성 회로 | |
| JP5210646B2 (ja) | 被測定信号の変化点を検出する装置、方法および試験装置 | |
| JPWO2006035604A1 (ja) | 消費電流バランス回路、補償電流量調整方法、タイミング発生器及び半導体試験装置 | |
| JP3456525B2 (ja) | 遅延時間調整方法及び遅延時間調整回路 | |
| JPH11101851A (ja) | 遅延時間測定回路及び遅延時間測定方法 | |
| US7786718B2 (en) | Time measurement of periodic signals | |
| JP3202722B2 (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
| JP4630359B2 (ja) | 遅延クロック生成装置および遅延時間測定装置 | |
| JP4412775B2 (ja) | 遅延信号生成装置およびその遅延量を調整する方法 | |
| JP3416652B2 (ja) | 自動較正機能を有するタイミング発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090109 |