JP2004239988A - 液晶パネルの配線パターン形成方法 - Google Patents

液晶パネルの配線パターン形成方法 Download PDF

Info

Publication number
JP2004239988A
JP2004239988A JP2003026563A JP2003026563A JP2004239988A JP 2004239988 A JP2004239988 A JP 2004239988A JP 2003026563 A JP2003026563 A JP 2003026563A JP 2003026563 A JP2003026563 A JP 2003026563A JP 2004239988 A JP2004239988 A JP 2004239988A
Authority
JP
Japan
Prior art keywords
electrode film
film
liquid crystal
wiring pattern
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003026563A
Other languages
English (en)
Inventor
Toshiro Yukinari
俊郎 行成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawaguchiko Seimitsu Co Ltd
Kawaguchiko Seimitsu KK
Original Assignee
Kawaguchiko Seimitsu Co Ltd
Kawaguchiko Seimitsu KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawaguchiko Seimitsu Co Ltd, Kawaguchiko Seimitsu KK filed Critical Kawaguchiko Seimitsu Co Ltd
Priority to JP2003026563A priority Critical patent/JP2004239988A/ja
Publication of JP2004239988A publication Critical patent/JP2004239988A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】オーバーエッチング量を低減し、密度が細かいパターンが形成できる液晶パネルの配線パターン形成方法を提供する。
【解決手段】液晶表示部が形成されるガラス基板1bの全面に液晶用の透明電極膜(ITO電極膜)5aを形成し、この電極膜上の一部にガラス基板1b上に実装される駆動IC用の金属電極被膜5cを水金法によって形成し、前記透明電極膜5a及び金属電極被膜5cの全面にフォトレジスト膜10を形成し、その上から配線パターン像が形成されたフォトマスク11を介して露光し、パターニングされたフォトレジスト膜10を加熱処理し、金属電極被膜5cをエッチングして不要な金属電極被膜5cを除去し、その後再度フォトレジスト膜10を加熱処理し、透明電極膜5aをエッチングして不要な透明電極膜5aを除去する。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、液晶表示部が形成されたガラス基板上にCOG(Chip On Glass)方式によって駆動ICを実装した液晶パネルの低抵抗な配線パターン形成方法に関するものである。
【0002】
【従来の技術】
一般に、駆動ICを実装した液晶パネル(以下、COG液晶パネルという)は、図4に示すような断面構造となっている。このCOG液晶パネルは、液晶表示部Aと駆動IC実装部Bとで構成されている。液晶表示部Aは、上側ガラス基板1aと下側ガラス基板1bの対向する内面に配向膜で覆われたITO電極2a、コモン電極2bが形成され、液晶物質3を封止した構造となっている。駆動IC実装部Bは、下側ガラス基板1bが上側ガラス基板1aに比べて片側方向に大きく突き出ており、この下側ガラス基板1bの額縁部4上に配線パターン5が形成されると共に、この配線パターン5上に液晶を駆動するための駆動IC6と、外部からの信号の受け渡しをするためのケーブル7とが接合されている。配線パターン5は、ITO電極2a及びコモン電極2bとを相互に接続するパターン形状となっており、額縁部4に駆動IC6を実装する場合には、上側ガラス基板1aに形成したITO電極2aと導通部材を介して接続する構造となっている。
【0003】
上述のようなCOG液晶パネルの配線パターン5を形成するに当たっては、図5に示すように、まず、下側ガラス基板1bの額縁部4上に上記図4で示したITO電極2a及びコモン電極2bと電気的に接続された透明なITO電極膜5aの配線パターンを形成する。そして、電極としての抵抗値をより小さくするために、透明なITO電極膜5aの配線パターン上に駆動IC6を直接実装せずに、ITO電極膜5a上に導電性のよい金属電極被膜5cを形成し、この金属電極被膜5c上に駆動IC6を実装するものが多い。金属電極被膜5cの材質としては、導電性が良く且つ腐食性に優れた金や白金等の貴金属が使用されるが、このような貴金属は前記ITO電極膜5aに対して密着力が悪いため、一旦ITO電極膜5a上にクロム蒸着膜5bを形成し、このクロム蒸着膜5b上に前記金属電極被膜5cを形成する方法が多くとられていた。
【0004】
上記従来のCOG液晶パネルの配線パターン形成方法にあっては、駆動IC用配線パターンとITO電極パターンとの位置ずれを生じさせるおそれがあった。
また、下側ガラス基板1bのほぼ全面に金属電極被膜5cを形成するために、必要とする部分以外の金属電極被膜5cについては最終的に除去する面積が多くなり、金属材料が無駄に使われることにもなる。さらに、上記従来の配線パターン形成方法では、フォトマスクを2回被せるなど製造工程が多くなることから製造コストが高いものとなっていた。
【0005】
上記従来技術の問題点を解決するために、図6に示すようなCOG液晶パネルの配線パターン形成方法が開示されている(例えば、特許文献1参照。)。以下図面を用いて簡単に説明する。図6は、COG液晶パネルの配線パターンを示し、図6(a)は配線パターンの断面構造図、図6(b)は、図6(a)におけるB部の部分拡大平面図である。このCOG液晶パネルの配線パターン形成方法は、図6(a)に示すように液晶表示部が形成されるガラス基板1bの全面に液晶用のITO電極膜5aを形成し、このITO電極膜5a上の一部にガラス基板1b上に実装される駆動IC用の金属電極被膜5cを水金法によって形成し、前記ITO電極膜5a及び金属電極被膜5cの全面にフォトレジスト膜を形成し、その上から配線パターン像が形成されたフォトマスクを介して露光し、金属電極被膜5c及びITO電極膜5aの順にエッチングして不要なITO電極膜5a及び金属電極被膜5cをそれぞれ除去することにより、ガラス基板1b上にITO電極膜5aのパターン及び金属電極被膜5cのパターンを形成するものである。
【0006】
【特許文献1】
特開平11−194358号(第3−4頁、図1−図2)
【0007】
【発明が解決しようとする課題】
しかしながら、図6(a)に示す従来のCOG液晶パネルの配線パターン形成方法にあっては、エッチング工程おいてエッチング液にフォトレジスト膜が耐えられずサイドエッチングが発生する。このため金属電極被膜とITO電極膜とが重なっている部分において、オーバーエッチングが大きくなり、図6(b)に示すように金属電極被膜及びITO電極膜の幅が細くなり、この時のオーバーエッチング量bの値が10〜15μmなるという問題があった。
【0008】
そこで本発明は、フォトレジスト膜の耐薬品性を向上させることにより、エッチング工程におけるオーバーエッチング量を低減し、幅やピッチがが小さく密度が細かいパターンが形成できる液晶パネルの配線パターン形成方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項1に係る液晶パネルの配線パターン形成方法は、液晶表示部が形成されるガラス基板の全面に液晶用の透明電極膜を形成し、この透明電極膜上の一部にガラス基板上に実装される駆動IC用の金属電極被膜を水金法によって形成し、前記透明電極膜及び金属電極被膜の全面にフォトレジスト膜を形成し、その上から配線パターン像が形成されたフォトマスクを介して露光し、パターニングされたフォトレジスト膜を加熱処理し、金属電極被膜をエッチングして不要な金属電極被膜を除去し、その後再度フォトレジスト膜を加熱処理し、透明電極膜をエッチングして不要な透明電極膜を除去することを特徴とする。
【0010】
また、本発明の請求項2に係る液晶パネルの配線パターン形成方法は、液晶表示部が形成されるガラス基板の一部にガラス基板上に実装される駆動IC用の金属電極被膜を水金法によって形成し、この金属電極被膜を含むガラス基板の全面に液晶用の透明電極膜を形成し、この透明電極膜の全面にフォトレジスト膜を形成し、その上から配線パターン像が形成されたフォトマスクを介して露光し、パターニングされたフォトレジスト膜を加熱処理し、透明電極膜をエッチングして不要な透明電極膜を除去し、その後再度フォトレジスト膜を加熱処理し、金属電極被膜をエッチングして不要な金属電極被膜を除去することを特徴とする。
【0011】
【発明の実施の形態】
(第1の実施形態)
以下、図1、図2に基づいて本発明の第1の実施形態に係る配線パターン形成方法を詳細に説明する。図1は本実施形態に係る配線パターンを示し、図1(a)は配線パターンの断面構造図、図1(b)は図1(a)におけるA部の部分拡大平面図である。図2は本実施形態の製造工程を示す図である。
図1(a)に示すように、下側ガラス基板1bの額縁部4に透明電極膜としてのITO電極膜5aの配線パターンを形成し、その上に水金法によって直接に金属電極被膜5cを形成し、その上に駆動IC6を実装したものである。
次に、上記配線パターンの製造工程を図2に従って説明する。最初に蒸着装置を使用して、酸化インジウムに錫をドーピングして得られるITOを下ガラス基板1bの上面に蒸着してITO電極膜5aを形成する(工程a)。次に、有機金に酸化性の樹脂を混ぜ合わせてペーストを作り、このペーストで上記ITO電極膜5aの一部分にスクリーン印刷機を用いて金ペースト印刷膜8aを形成する(工程b)。有機溶剤は沸点が余り高くないのが好ましく、500℃程度で完全に樹脂分9が蒸発して残らないものを選択する。その状態のまま、焼成炉に入れて500℃位に加熱し、前記金ペースト印刷膜8aの樹脂分を完全に蒸発させる。
この樹脂分を完全に蒸発させることによって金だけが残り、この金がITO電極膜5aの表層に焼き付いて金属電極被膜5cが出来上がる(工程c)。このような上記工程b及び工程cによって金属電極被膜5cを形成する方法はいわゆる「水金法」とよばれるものである。
【0012】
次に、金属電極被膜5c及びITO電極膜5aの露出した表層面の全面にスクリーン印刷でポジ型のフォトレジスト膜10を形成する(工程d)。このフォトレジスト膜10は光照射によって分解して現像液に可溶性となり、現像時に基板表面から除去される特性をもつ感光性材料である。次に、配線パターン像を不透明に形成したポジ型のフォトマスク11を上記フォトレジスト膜10の上方に配置し、紫外線12を照射する(工程e)。フォトマスク11に形成された配線パターン像に相当するところは紫外線12がカットされ、パターン以外のところは紫外線12が透過してフォトレジスト膜10を溶解し、洗浄することによって溶解したフォトレジスト膜10が除去される一方、紫外線12が透過しないパターン部にはフォトレジスト膜10が残る。このようにしてフォトレジスト膜10が残っている下側ガラス基板1bを温度180℃で30分間保持しフォトレジスト膜10に加熱処理を施す。このようにフォトレジスト膜に加熱処理を施すことによってフォトレジスト膜のエッチング液に対する耐薬品性が向上する。次に、この下側ガラス基板1bを金属用のエッチング液に浸漬し、フォトレジスト膜10が取り除かれている所の金属電極被膜5cを除去する(工程f)。その後、再度フォトレジスト膜10を温度180℃で30分間保持して加熱処理を施し、ITO用のエッチング液に浸漬し、フォトレジスト膜10が取り除かれている所のITO電極膜5aを除去する(工程g)。このように、金属電極被膜5c、ITO電極膜5aの順にエッチング処理した後、表層面に残ったフォトレジスト膜10をレジスト剥離液に浸漬し除去することで配線パターンの製造が終了する(工程h)。
【0013】
以上、本実施形態の配線パターン形成方法によれば、エッチング処理の前にフォトレジスト膜10を温度180℃で30分間保持し加熱処理を施すことにより、フォトレジスト膜10の耐薬品性を向上させることができる。その結果、図1(b)に示すようにエッチング工程におけるオーバーエッチング量aの値を2〜3μmに低減することが出来る。
【0014】
(第2の実施形態)
図3は本発明の第2実施形態による配線パターン形成方法を示したものである。ここに示される方法は、前述の金や白金に比べて腐食し易い銀や銅等の金属材料を金属電極被膜として用いる場合に最適なものである。即ち、前述の第1の実施形態とは異なって、下側ガラス基板1bの上に先ず金属電極被膜5cを形成し、その上にITO電極膜5aを形成することで、金属電極被膜5cをITO電極膜5aで被い、金属電極被膜5cが外気に触れないようにすることで腐食を防止している。
【0015】
本実施形態に係る配線パターンは、以下の方法によって形成される。先ずガラス基板1bの額縁部4に相当する部分に銀粉入りのペーストをスクリーン印刷して銀ペースト印刷膜8bを形成する(工程a)。これを焼成炉において約500℃に加温し樹脂分9を蒸発させ、銀の金属電極被膜5cを形成する(工程b)。
次に上記金属電極被膜5cを含む下側ガラス基板の全表面に蒸着法でITO電極膜5aを形成する(工程c)。そして、ITO電極膜5aの全面にスクリーン印刷でポジ型のフォトレジスト膜10を形成し(工程d)、液晶表示部のコモン電極2bパターン(図4参照)と、駆動IC6(図1参照)が搭載される配線パターン像の形状を不透明に形成したポジ型のフォトマスク14を上記フォトレジスト膜10の上に配置し、紫外線12を上方より照射する。パターン部以外のところは紫外線が透過することでフォトレジスト膜10が分解し可溶性となるのでこれを除去する(工程e)。一方、紫外線12が透過しないパターン部にはフォトレジスト膜10が残る。このようにしてフォトレジスト膜10が残っている下側ガラス基板1bを温度180℃で30分間保持しフォトレジスト膜10に加熱処理を施す。このようにして形成されたガラス基板をITO用のエッチング液に浸漬し、ITO電極膜5aを除去する(工程f)。その後、再度フォトレジスト膜10を温度180℃で30分間保持して加熱処理を施し、銀用のエッチング液に浸漬し、金属電極被膜5cを除去する(工程g)。最後にレジスト剥離液に浸漬し、残ったフォトレジスト膜10を除去して製造工程を終了する(工程h)。
【0016】
本実施形態の形成方法による配線パターンの構造は、図3(h)に示したように、ITO電極膜5aの上面に駆動IC6が実装された構造となる。このときの電流抵抗値は、ITO電極膜5a自体が非常に薄いために特に大きくなることはなく、銀で形成した金属電極被膜5cに駆動IC6を直接接合した場合と同程度の抵抗値を得ることができる。また、本実施形態においても第1の実施形態と同様にエッチング工程におけるオーバーエッチング量aの値を2〜3μmに低減することが出来る。
【0017】
なお、上記いずれの実施例でもポジ型のフォトレジスト膜とポジ型のフォトマスクとを使用してパターン形成した場合について説明したが、本発明ではネガ型のフォトレジスト膜とネガ型のフォトマスクとの組み合わせによってもパターン形成できることは勿論である。
【0018】
【発明の効果】
以上説明したように、本発明に係るCOG液晶パネルの配線パターン形成方法によれば、フォトレジスト膜の耐薬品性が向上し、エッチング工程におけるオーバーエッチング量を低減することができる。これによって配線パターンの幅やピッチを小さくすることが可能となり、密度が細かい配線パターンを形成することができる。
【0019】
また、1回のフォトマスクによる露光で金属電極被膜及びITO電極膜のパターン形成を同時に行なえるため、駆動IC用配線パターンとITO電極用パターンとの位置ズレを防止することができる。また、駆動IC用配線パターンを形成する際に必要部分にのみ金属電極被膜を形成することで金属材料の無駄がなくなると共に、配線パターンの形成工程が簡素化でき、製造コストを低減することができる。
【0020】
また、本発明に係るCOG液晶パネルの配線パターン形成方法によれば、金属電極被膜を先に形成してからその上にITO電極膜を被覆形成することができるので、金属電極被膜を外気の影響から保護することができ、結果的に金や白金等の高価な材料以外の銀や銅といった金属材料も配線パターンとして使用することでコストを低減することが出来る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における配線パターンを示し、図1(a)は配線パターンの断面構造図、図1(b)は図1(a)におけるA部の部分拡大平面図である。
【図2】本発明の第1の実施の形態における液晶パネルの製造工程を示す図である。
【図3】本発明の第2の実施の形態における液晶パネルの製造工程を示す図である。
【図4】従来技術における液晶パネルの断面図である。
【図5】従来技術の液晶パネルに形成される配線パターンの拡大断面図である。
【図6】従来技術における液晶パネルの配線パターンを示し、図6(a)はCOG液晶パネルの配線パターンの断面構造図、図6(b)は、図6(a)におけるB部の部分拡大平面図である。
【符号の説明】
1a 上側ガラス基板
1b 下側ガラス基板
2a ITO電極
2b コモン電極
3 液晶物質
4 額縁部
5 配線パターン
5a ITO電極膜
5c 金属電極被膜
6 駆動IC
7 ケーブル
8a 金ペースト印刷膜
8b 銀ペースト印刷膜
10 フォトレジスト膜
11 フォトマスク
12 紫外線
14 フォトマスク

Claims (2)

  1. 液晶表示部が形成されるガラス基板の全面に液晶用の透明電極膜を形成し、この透明電極膜上の一部にガラス基板上に実装される駆動IC用の金属電極被膜を水金法によって形成し、前記透明電極膜及び金属電極被膜の全面にフォトレジスト膜を形成し、その上から配線パターン像が形成されたフォトマスクを介して露光し、パターニングされたフォトレジスト膜を加熱処理し、金属電極被膜をエッチングして不要な金属電極被膜を除去し、その後再度フォトレジスト膜を加熱処理し、透明電極膜をエッチングして不要な透明電極膜を除去することを特徴とする液晶パネルの配線パターン形成方法。
  2. 液晶表示部が形成されるガラス基板の一部にガラス基板上に実装される駆動IC用の金属電極被膜を水金法によって形成し、この金属電極被膜を含むガラス基板の全面に液晶用の透明電極膜を形成し、この透明電極膜の全面にフォトレジスト膜を形成し、その上から配線パターン像が形成されたフォトマスクを介して露光し、パターニングされたフォトレジスト膜を加熱処理し、透明電極膜をエッチングして不要な透明電極膜を除去し、その後再度フォトレジスト膜を加熱処理し、金属電極被膜をエッチングして不要な金属電極被膜を除去することを特徴とする液晶パネルの配線パターン形成方法。
JP2003026563A 2003-02-04 2003-02-04 液晶パネルの配線パターン形成方法 Pending JP2004239988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003026563A JP2004239988A (ja) 2003-02-04 2003-02-04 液晶パネルの配線パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003026563A JP2004239988A (ja) 2003-02-04 2003-02-04 液晶パネルの配線パターン形成方法

Publications (1)

Publication Number Publication Date
JP2004239988A true JP2004239988A (ja) 2004-08-26

Family

ID=32954525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003026563A Pending JP2004239988A (ja) 2003-02-04 2003-02-04 液晶パネルの配線パターン形成方法

Country Status (1)

Country Link
JP (1) JP2004239988A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019029125A1 (en) * 2017-08-11 2019-02-14 Boe Technology Group Co., Ltd. METHOD FOR MANUFACTURING MATRIX SUBSTRATE, MATRIX SUBSTRATE, AND DISPLAY APPARATUS THEREOF

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019029125A1 (en) * 2017-08-11 2019-02-14 Boe Technology Group Co., Ltd. METHOD FOR MANUFACTURING MATRIX SUBSTRATE, MATRIX SUBSTRATE, AND DISPLAY APPARATUS THEREOF
US11088181B2 (en) 2017-08-11 2021-08-10 Boe Technology Group Co., Ltd. Method of fabricating array substrate, array substrate, and display apparatus thereof

Similar Documents

Publication Publication Date Title
US7157319B2 (en) Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode
US8053295B2 (en) Liquid crystal display device and method of fabricating the same
CN104022078B (zh) 一种阵列基板的制备方法
CN106941093B (zh) 显示装置、阵列基板及其制造方法
CN104576523A (zh) 一种阵列基板及其制作方法和显示装置
CN107146770B (zh) 一种阵列基板的制备方法、阵列基板和显示装置
JP4455986B2 (ja) 液晶表示素子及びその製造方法
CN100490124C (zh) 制造显示设备的方法和形成图案的方法
JP3605567B2 (ja) 化学増幅レジストを用いた透明導電膜の形成方法
JP4468679B2 (ja) パターン形成方法及びこれを利用した電気素子の製造方法
US20040119902A1 (en) Liquid crystal display device and method of fabricating the same
JP2005163070A (ja) エッチング液およびエッチング方法
CN106206603A (zh) 一种阵列基板、其制作方法、显示面板及显示装置
JP3371223B2 (ja) 液晶パネルの配線パターン形成方法
JPWO2000034961A1 (ja) 化学増幅レジストを用いた透明導電膜の形成方法
JP2004239988A (ja) 液晶パネルの配線パターン形成方法
JP2004294805A (ja) 液晶表示装置、表示装置の製造方法、パターニング方法
JPS62202419A (ja) 透明電極基板の製造方法
JP3071964B2 (ja) 液晶表示装置の製造方法
JPH0744277B2 (ja) 薄膜トランジスタ及びその形成方法
JP2664128B2 (ja) 金属メッキマスクパターン
JP2945727B2 (ja) 無電解めっき被膜のパターニング方法及び液晶表示素子の製造方法
JPH0519265A (ja) 液晶配向膜の形成方法
JP2025159752A (ja) パターン製造方法
JPH07287114A (ja) カラーフィルタ及びカラーフィルタの製造方法