JP2004266276A - トレンチ形成方法及びこれを利用した半導体装置の製造方法 - Google Patents

トレンチ形成方法及びこれを利用した半導体装置の製造方法 Download PDF

Info

Publication number
JP2004266276A
JP2004266276A JP2004049740A JP2004049740A JP2004266276A JP 2004266276 A JP2004266276 A JP 2004266276A JP 2004049740 A JP2004049740 A JP 2004049740A JP 2004049740 A JP2004049740 A JP 2004049740A JP 2004266276 A JP2004266276 A JP 2004266276A
Authority
JP
Japan
Prior art keywords
trench
forming
etching
insulating film
etching process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004049740A
Other languages
English (en)
Other versions
JP4718785B2 (ja
Inventor
Sang-Rok Hah
商録 河
Hong-Seong Son
洪成 孫
Sung-Bae Lee
城培 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004266276A publication Critical patent/JP2004266276A/ja
Application granted granted Critical
Publication of JP4718785B2 publication Critical patent/JP4718785B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/045Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/17Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Abstract

【課題】 所望の寸法のトレンチを容易に形成することができるトレンチ形成方法及びこれを利用した半導体装置の製造方法を提供する。
【解決手段】 基板上に絶縁膜を形成し、絶縁膜上にフォトレジストパターンを形成した後、フォトレジストパターンをマスクとして利用する第1食刻工程を通じて絶縁膜に第1寸法を有するトレンチを形成し、トレンチを含む絶縁膜を第2食刻工程を通じて食刻し、第2寸法を有する拡張されたトレンチを形成する。第1食刻工程を通じてマスクであるフォトレジストパターンの構造的な安定性を保持しながら、第1寸法を有するトレンチを形成した後、半導体基板または絶縁膜の種類により相異する組成を有する食刻溶液を使用する第2食刻工程を通じてトレンチの寸法を拡張させることができる。従って、拡張さされた構造を有するトレンチ内に、要求される金属配線や素子分離膜またはコンタクトなどを正確に形成することができる。
【選択図】 図5

Description

本発明は、トレンチ形成方法及びこれを利用した半導体装置の製造方法に関し、より詳細には第1食刻工程を通じて絶縁膜または基板にまずトレンチを形成した後、第2食刻工程でトレンチの寸法を拡張することによって、所望の寸法のトレンチを容易に形成することができるトレンチ形成方法及びこれを利用した半導体装置の製造方法に関するものである。
一般に、RAM(Ranndom Access Memory)チップのメモリー能力は経験則であるムーア(Moore)の法則により表現される。ムーア(Moore)の法則はメモリーチップの一般的な傾向を表すものとして、RAMチップのメモリー容量が大体3年毎に4倍程度ずつ増加するというものである。約4倍程度のメモリー容量の増加は、新しいチップが出現するたびに、素子のサイズの減少と同時にシリコンチップの長さの増加により行われる。シリコンチップ内に集積される素子の大きさが段々小さくなるにつれて、連結ラインの相対的距離も減少される。
しかし、連結ラインの間の距離が減少されるとライン同士で互いに影響を与え始め、連結ラインの間の距離が所定の値以下になると半導体素子全体の信号遅延を惹起する。半導体チップの信号処理速度を向上させるための方案の1つとして、配線に使用される金属の比抵抗を減少させることが要求される。
最近では、半導体素子の連結ラインの材料として約2.66μΩcmの比抵抗を有するアルミニウムまたはアルミニウム合金を使用してきた。しかし、1998年IBM(「IBM」は登録商標)社が約1.65μΩcmの、アルミニウムに比べてずっと低い比抵抗を有する銅を利用して金属配線を形成する方法を開示して以来、現在は銅を利用して半導体素子の金属配線を形成する方法、並びに金属‐絶縁体‐金属(MIM)キャパシターのような半導体素子を製造する方法に対して多くの研究が進行されつつある。現在、銅を金属配線やキャパシターの下部電極またはコンタクトに使用するダマシン工程においては、まず、絶縁膜にフォトリソグラフィ工程を通じて所定の寸法にトレンチを形成した後、前記絶縁膜に形成されたトレンチ内に化学機械的研磨(CMP)工程を利用して銅層を形成する方法が一般に利用されている。このようなトレンチを利用して素子分離膜、金属配線またはキャパシターを形成する方法は、特許文献1、特許文献2、特許文献3、特許文献4などの複数の文献に開示されている。
図1及び図2は、従来のトレンチ形成方法を示す断面図である。
図1を参照すると、シリコンウェーハである半導体基板10上に酸化物乃至窒化物からなる絶縁膜15を形成した後、半導体装置の金属配線のためのトレンチを形成するために絶縁膜15上にフォトレジスト膜(図示せず)を塗布する。このとき、半導体基板10上にはトランジスターのような構造物が備えられる。
続いて、前記フォトレジスト膜を露光及び現像して絶縁膜15上にフォトレジストパターン20を形成する。この場合、絶縁膜15に適切な幅と深さを有するトレンチを形成するためには、トレンチを形成する間マスクとして使用されるフォトレジストパターン20が所定の幅と高さを有することが必要である。即ち、フォトレジストパターン20の高さがあまり低いと、絶縁膜15にトレンチが完全に形成される前にフォトレジストパターン20が全部消耗される可能性があるため、フォトレジストパターン20の間に露出する絶縁膜15を食刻してトレンチを形成する間にフォトレジストパターン20が完全に消耗されないように、フォトレジストパターン20は所定の値以上の高さを有しなければならない。また、フォトレジストパターン20の幅があまり広いと、絶縁膜15に形成されるトレンチの幅が相対的に狭くなるので、絶縁膜15上に形成されるトレンチの幅を考慮してフォトレジストパターン20は所定の値以下の幅を有しなければならない。図1に示すように、一般的にトレンチを形成するためにフォトレジストパターン20は、約3以上の高いアスペクト比(フォトレジストパターン20の幅(w)に対する高さ(h)の比)を有して絶縁膜15上に形成される。
しかし、図2に示すように、フォトレジストパターン20が3以上の高いアスペクト比を有する場合にはフォトレジストパターン20の構造的安定性が弱化されて、フォトレジストパターン20が崩れる現像が発生する可能性が非常に高くなる。これを解決するためにフォトレジストパターン20の幅を増加させる場合には、これに比例して、フォトレジストパターン20をマスクにして絶縁膜15に形成されるトレンチの幅が狭くなるので、トレンチにダマシン工程を通じて金属配線を形成することにおいて難しい問題点が発生する。
前記フォトレジストパターン20が崩れた状態で絶縁膜15を食刻して絶縁膜15にトレンチを形成する場合には、トレンチの位置や寸法を調節することが殆ど不可能であるため、結局半導体装置の不良を惹起し、半導体製造工程の数率を低下させる原因となる。また、前述した従来のフォトレジストパターン20を利用してトレンチを形成する工程を通じてはトレンチの寸法を正確に調節しにくいので、このようなトレンチにダマシン工程で銅からなる金属配線を形成する場合には、絶縁膜15上に所望するサイズの金属配線を形成しにくい短所がある。さらに、フォトレジストパターン20が倒れた状態で後続工程を実施すると、絶縁膜や金属配線に細条(striation)が発生して、後続工程で深刻な不良を引き起こす可能性が大きく増大する問題点が発生する。
米国特許第6,259,128号明細書 米国特許第6,461,914号明細書 韓国特許出願公開第2003−10507号公報 韓国特許出願公開第2003−2803号公報
本発明の第1目的は、第1食刻工程を通じて一次的に絶縁膜または基板にまず、第1寸法を有するトレンチを形成した後、第2食刻工程を通じてトレンチが第2寸法を有するようにすることで、所望の寸法のトレンチを形成することができるトレンチ形成方法を提供することにある。
本発明の第2目的は、前記トレンチ形成方法を利用して、基板の上部に要求されるサイズを有する導電性パターンを正確に形成することができる導電性パターン形成方法を提供することにある。
本発明の第3目的は、前記トレンチ形成方法を利用して、正確な寸法を有する金属配線やキャパシターの下部電極またはコンタクトを容易に形成することができる半導体装置の製造方法を提供することにある。
前述した本発明の第1目的を達成するための本発明のトレンチ形成方法によると、基板上に絶縁膜を形成し、前記絶縁膜上にフォトレジストパターンを形成した後、前記フォトレジストパターンをマスクとして利用する第1食刻工程を通じて前記絶縁膜に第1寸法を有するトレンチを形成し、前記トレンチを含む前記絶縁膜を第2食刻工程を通じて食刻して、第2寸法を有する拡張されたトレンチを形成する。このとき、前記絶縁膜は酸化物、窒化物またはフッ化物で構成され、前記第2食刻工程は酸化物またはフッ化物を食刻するためにフッ化水素(HF)、フッ化アンモニウム(NHF)、過酸化水素(H)及び脱イオン水(HO)を含む食刻溶液を使用して実施するか、または窒化物を食刻するためにフッ化水素、燐酸(HPO)及び脱イオン水を含む食刻溶液を使用して実施する。また、前記食刻溶液は前記拡張されたトレンチ内に形成される金属の酸化を防止するためにベンゾトリアゾール(BTA)のような酸化防止剤をさらに含むことができる。
また、前述した本発明の第1目的を達成するための本発明の素子分離膜形成方法によると、基板上にフォトレジストパターンを形成し、前記フォトレジストパターンをマスクとして利用する第1食刻工程を通じて前記基板に第1寸法のトレンチを形成した後、前記トレンチを含む前記基板を第2食刻工程で食刻して、第2寸法を有する拡張されたトレンチを形成し、前記拡張されたトレンチ内を埋立てる酸化膜を形成する。
前述した本発明の第2目的を達成するための本発明の導電性パターン形成方法によると、基板上に絶縁膜を形成し、前記絶縁膜にフォトレジストパターンを形成した後、前記フォトレジストパターンをマスクとして利用する第1食刻工程を通じて前記絶縁膜に第1幅を有するトレンチを形成する。続いて、前記トレンチを含む前記絶縁膜を第2食刻工程を通じて食刻して、前記第1幅より広い第2幅を有する拡張されたトレンチを形成した後、前記拡張されたトレンチ内に導電性パターンを形成する。
前述した本発明の第3目的を達成するための本発明の半導体装置の製造方法によると、半導体基板上に、第1導電性パターンが形成された第1絶縁膜を形成し、前記第1絶縁膜上に少なくとも1つの阻止膜及び第2絶縁膜を交互に形成した後、前記第2絶膜上に第1フォトレジストパターンを形成し、前記第1フォトレジストパターンをマスクとして利用して前記阻止膜及び前記第2絶縁膜を食刻し、前記第1導電性パターンを露出させるバイアホールを形成する。続いて、前記第1フォトレジストパターンを除去した後、前記第2絶縁膜上に第2フォトレジストパターンを形成し、前記第2フォトレジストパターンをマスクとして利用して前記阻止膜及び前記第2絶縁膜を食刻し、前記バイアホール上に第1幅を有するトレンチを形成する。続いて、前記トレンチを含む前記第2絶縁膜を食刻して、第2幅を有する拡張されたトレンチを形成した後、前記バイアホール及び前記拡張されたトレンチにそれぞれ第2導電性パターン及び第3導電性パターンを形成する。
本発明によると、フォトリソグラフィ工程のような第1食刻工程を通じて、マスクであるフォトレジストパターンの構造的な安定性を保持しながら第1寸法を有するトレンチを形成した後、半導体基板または絶縁膜の種類により相異する組成を有する食刻溶液を使用する第2食刻工程を通じてトレンチの寸法を拡張させることができる。従って、拡張された構造を有するトレンチ内に、要求されるサイズの金属配線や素子分離膜またはコンタクトなどを正確に形成することができるので、トレンチの形成のためのフォトレジストパターンの崩れにより惹起される半導体装置の不良を防止して、半導体装置の信頼性を改善すると共に製造工程の数率を向上させることができる。
以下、図面を参照して本発明の望ましい実施例を詳細に説明する。
(第一実施例)
図3から図5は、本発明の第一実施例によるトレンチ形成方法を説明するための断面図である。
図3に示すように、トランジスター構造物(図示せず)を含む半導体基板50上に熱酸化法や化学気相蒸着方法を通じて酸化物、窒化物またはフッ化物からなる絶縁膜55を形成する。前記絶縁膜55を構成する酸化物としては中温酸化物MTO、TEOS(tetraethyl orthosilcate)、BPSG、USGなどが使用され、フッ化物としてはFSG(fluorinated silicate galss)、シリコン酸フッ化物(SiOF)などが利用される。また、絶縁膜55はシリコン窒化物(SixNy)やシリコン酸窒化物(SiON)のような窒化物からなる。この場合、絶縁膜55は基板50上に位置するトランジスター構造物を被覆しながら形成される。
続けて、絶縁膜55上にフォトレジスト膜(図示せず)を塗布した後、露光及び現像工程を通じて前記フォトレジスト膜をパターニングしてフォトレジストパターン60を形成する。このとき、後述するようにトレンチの寸法拡張工程が実施されるので、絶縁膜55上に形成されるフォトレジストパターン60は従来の場合よりずっと小さいアスペクト比を有する。即ち、本実施例によるフォトレジストパターン60は図1に示した従来のフォトレジストパターン20の幅wに比べて相対的に広い幅w’を有する一方、従来のフォトレジストパターン20の高さhに対しては相対的に低い高さh’を有する。本実施例によるフォトレジストパターン60は小さいアスペクト比を有するのでその構造的な安定性が改善されており、フォトレジストパターン60が崩れる現像を防止することができる。
図4に示すように、フォトレジストパターン60をマスクとして利用して絶縁膜55を部分的に食刻し、絶縁膜55に第1寸法を有するトレンチ65を形成する。即ち、フォトレジスト60を利用する第1食刻工程を通じて第1寸法を有するトレンチ65を形成する。このとき、絶縁膜55に形成されるトレンチ65は第1幅w1と第1深さd1を有する。一般的に、トレンチ65内に形成される金属配線が約1500〜2400Å程度の幅を有する場合にはトレンチ65の第1幅w1は約1000〜1200Åになる。従って、トレンチ65を形成する間にマスクとして使用されるフォトレジストパターン60の幅w’は従来に比べて約800〜1000Åほど拡張され、フォトレジストパターン60は安定的な構造を有することができる。一方、トレンチ65の第1深さd1は絶縁膜55の厚さに相応して任意に調節することができる。しかし、このようなトレンチ65の第1幅w1及び第1深さd1は絶縁膜55の厚さ及びトレンチ65に形成される金属配線の寸法により変更される。
続いて、前記第1寸法を有するトレンチ65が形成された絶縁膜55に対して、絶縁膜55の材質により相異する食刻溶液を使用する第2食刻工程を実施する。この場合、前記第2食刻工程はウェットベンチ(wet bench)方式、シングルスピンステイション方式、または化学スピンステイション方式で実施される。
本実施例において、絶縁膜55が酸化物またはフッ化物からなる場合にはフッ素を含む食刻溶液を使用して、トレンチ65を含む絶縁膜55を食刻する。望ましくは、前記食刻溶液はフッ化水素(HF)、フッ化アンモニウム(NHF)、過酸化水素(H)及び脱イオン水(HO)を含有する。このとき、前記食刻溶液のうちフッ化水素に対するフッ化アンモニウムの体積比は約1:1〜10程度になり、フッ化水素に対する過酸化水素の体積比は約1:1〜10になる。また、前記食刻溶液のうちフッ化水素に対する脱イオン水の体積比は約1:100〜500になる。このような組成を有する食刻溶液は約40〜60Å/分程度の食刻速度で絶縁膜55を食刻する。一方、絶縁膜55が窒化物からなる場合にはフッ化水素、燐酸(HPO)及び脱イオン水を含む食刻溶液を使用して、トレンチ65を含む絶縁膜55を食刻する。さらに、前記トレンチ65内に形成される金属配線が銅からなる場合には、前記食刻溶液は銅で構成された金属配線の酸化を防止するためにベンゾトリアゾール(BTA)のような酸化防止剤をさらに含むことができる。
前記ウェットベンチ方式で第2食刻工程を実施する場合、トレンチ65が形成された絶縁膜55を含む基板50を、絶縁膜55の種類により前述した組成を有する食刻溶液が収容されている貯蔵槽に浸す方法で絶縁膜55を食刻する。このとき、約25〜50枚位の基板を同時に処理することによって、前記第2食刻工程に必要とされる時間を短縮することができる。前記シングルスピンステイション方式で第2食刻工程を実施する場合には、回転可能なチャック上に、トレンチ65を含む絶縁膜55が形成された基板50を配置した後、基板50を回転させながら基板50上に前述した組成を有する食刻溶液を噴射して絶縁膜55を食刻する。また、前記化学スピンステイション方式で第2食刻工程を実施するとき、約25〜50枚位の基板50をシリンダ型ステイション内に配置した後、各基板50を回転させながら基板50上に前記食刻溶液を噴射して、基板50上に形成されたトレンチ65を含む絶縁膜55を食刻する。
図5に示すように、前述した第2食刻工程を通じて、第1幅w1と第1深さd1を含む第1寸法を有するトレンチ65が第2寸法を有するようにトレンチ65の幅が拡張される。即ち、第2食刻工程を実施することにより、トレンチ65の第2幅w2は第1食刻工程によって形成された第1幅w1より広く拡張される。例えば、トレンチ65が約1000〜1200Åの第1幅w1を有する場合、トレンチ65内面の食刻速度が約40〜60Å/分程度であるため約6〜10分第2食刻工程を実施すると、トレンチ65の第2幅w2を約1500〜2400Åに拡張してトレンチ65内に所望のサイズの金属配線を形成することができる。一方、前記第2食刻工程によるトレンチ65の第2深さd2は前記第2食刻工程の間に絶縁膜55の上部も食刻されるので、第1食刻工程による第1深さd1と実質的に同一に保持される。このように、寸法が正確に調節されたトレンチ65内にダマシン工程を通じて金属配線を形成する場合には、要求されるサイズを有する金属配線を容易に形成することができる。
本実施例によると、フォトリソグラフィ工程のような第1食刻工程を通じて、マスクであるフォトレジストパターンの構造的な安定性を保持しながら、第1寸法を有するトレンチを形成した後、絶縁膜の種類により相異する組成を有する食刻溶液を使用する第2食刻工程を通じて、トレンチが拡張された第2寸法を有するようにする。従って、トレンチ内に形成される金属配線のサイズに応じて正確に制御された寸法を有するトレンチを形成することができる。
(第二実施例)
図6から図9は、本発明の第二実施例による半導体基板の素子分離膜形成方法を示す断面図である。
図6に示すように、シリコンからなる半導体基板80に、セル領域及び周辺回路領域を限定する素子分離膜を形成するためのトレンチ90を形成する。即ち、基板80上にフォトレジスト膜(図示せず)を形成し、露光及び現像を工程を通じて前記フォトレジスト膜をパターニングして基板80の素子分離膜が形成される部分を露出させるフォトレジストパターン85を形成する。
続いて、フォトレジストパターン85をマスクとして利用して、フォトリソグラフィ工程である第1食刻工程を通じて半導体基板80を部分的に食刻することによって、半導体基板80に第1寸法を有するトレンチ90を形成する。
図7に示すように、前記第1食刻工程を通じて第1幅及び第1深さd1の第1寸法を有するトレンチ90が形成された半導体基板80を、第2食刻工程で食刻する。この場合、トレンチ90の第1幅w1はトレンチ90に形成される素子分離膜の幅より狭く形成される。前述したように、前記第2食刻工程はウェットベンチ方式、シングルスピンステイション方式または化学スピンステイション方式で実施される。
本実施例において、シリコンからなる半導体基板80を食刻する第2食刻工程は、フッ化水素、硝酸(HNO)及び脱イオン水(HO)を含む食刻溶液を使用して実施する。この場合、前記食刻溶液は約40〜60Å/分程度の食刻速度で半導体基板80を食刻して、半導体基板80に形成されているトレンチ90の幅を拡張する。前記第2食刻工程の時間を調節して半導体基板80に所望するサイズのトレンチ90を形成することができるので、トレンチ90内に形成される素子分離膜も正確な寸法で形成することができる。
図8に示すように、前記第2食刻工程を通じて、第1幅w1と第1深さd1を含む第1寸法を有するトレンチ90が第2幅w2と第2深さd2を有するようにトレンチ90の幅が拡張される。つまり、第1寸法を有するトレンチ90が形成された半導体基板80に対して前記第2食刻工程を実施することによって、トレンチ90の第2幅w2は前記第1食刻工程により形成された第1幅w1より広く拡張される。例えば、トレンチ90が約1000〜2000Åの第1幅w1を有する場合、トレンチ90を含む半導体基板80の食刻速度が約40〜60Å/分程度であるため約5〜10分第2食刻工程を実施すると、トレンチ90の第2幅w2を約2200〜3200Åに拡張して、トレンチ90内に所望の寸法の素子分離膜を形成することができる。このとき、前記第2食刻工程によるトレンチ90の第2深さd2は、前記第2食刻工程の間に半導体基板80の上部も食刻されるので第1食刻工程による第1深さd1と実質的に同一になる。
図9に示すように、第2幅w2及び第2深さd2の第2寸法に拡張されたトレンチ90を含む半導体基板80上に化学気相蒸着方法を通じて酸化膜(図示せず)を形成した後、前記酸化膜をエッチバック工程または化学機械的研磨(CMP)工程で食刻して、前記トレンチ90内に半導体基板80をセル領域と周辺回路領域とに区分する素子分離膜95を形成する。
本実施例によると、第1食刻工程を通じて第1寸法を有するトレンチを形成した後、第2食刻工程を通じて第1寸法より拡張された第2寸法を有するトレンチを形成する。このようなトレンチ内に素子分離膜を形成することで、半導体基板に要求される寸法を有する素子分離膜を正確に形成することができる。
(第三実施例)
図10から図12は、本発明の第三実施例による導電性パターンの形成方法を示す断面図である。
図10に示すように、トランジスター構造物(図示せず)が備えられた半導体基板100上に化学気相蒸着方法を通じて酸化物、窒化物またはフッ化物からなる絶縁膜105を形成する。この場合、絶縁膜105は中温酸化物、TEOS、BPSG、USGなどのシリコン酸化物、FSGまたはシリコン酸フッ化物のようなフッ化物、あるいはシリコン窒化物やシリコン酸窒化物のような窒化物からなる。前記絶縁膜105は半導体基板100上に位置するトランジスター構造物を被覆するように形成され、エッチバックまたは化学機械的研磨工程を通じて絶縁膜105の上部を平坦に形成することができる。
続いて、絶縁膜105上にスピンコーティング工程でフォトレジスト膜(図示せず)を塗布した後、露光及び現像工程を通じて前記フォトレジスト膜をパターニングして絶縁膜105上にフォトレジストパターン110を形成する。
続いて、フォトレジストパターン110をマスクとして利用する第1食刻工程を通じて前記絶縁膜105を部分的に食刻することで、絶縁膜105に第1幅w1を有するトレンチを形成する(図11参照)。トレンチ115内に形成されるビットラインのような金属配線やキャパシターの下部電極、コンタクトまたはパッドなどとして機能する導電性パターンが約1500〜2400Åの幅を有する場合には、トレンチ115の第1幅w1は約1000〜1200Å程度になる。本実施例によると、後続してトレンチ115の寸法を拡張する工程を実施するので、絶縁膜105上に形成されるフォトレジストパターン110は前述したように従来の場合よりずっと小さいアスペクト比を有する。従って、フォトレジストパターン110が崩れないで絶縁膜105上に安定的に形成される。
図11に示すように、第1幅w1を有するトレンチ115が形成された絶縁膜105に対して、絶縁膜105の材質によりそれぞれ相異する食刻溶液を使用する第2食刻工程を実施して、トレンチ115が第1幅w1より広い第2幅w2を有するようにトレンチ115の幅を拡張する。前記第2食刻工程はウェットベンチ方式、シングルスピンステイション方式、または化学スピンステイション方式で実施され、これらの工程に対しては前述した実施例と同様である。
本実施例において、絶縁膜105が酸化物やフッ化物からなる場合にはフッ化水素(HF)、フッ化アンモニウム(NHF)、過酸化水素(H)を含む食刻溶液を使用して、トレンチ115を含む絶縁膜105を食刻する。また、絶縁膜105が窒化物からなる場合にはフッ化水素、燐酸及び脱イオン水を含む食刻溶液を使用して、トレンチ115を含む絶縁膜105を食刻する。このとき、前記食刻溶液は約40〜60Å/分程度の食刻速度で絶縁膜105を食刻するので、例えばトレンチ115が約1000〜1200Åの第1幅w1を有する場合、約6〜10分第2食刻工程を実施しながらトレンチ115の第2幅w2を約1500〜2400Åに拡張しすると、トレンチ115内に同一な寸法を有する導電性パターンを正確に形成することができる。一方、トレンチ115内に銅からなる導電性パターンを形成する場合には、前記食刻溶液は導電性パターンの酸化を防止するためにトレンチ115の表面で不溶性被膜を形成して金属を保護するベンゾトリアゾール(BTA)のような酸化防止剤をさらに含むことができる。
図12に示すように、前記第2食刻工程を通じて拡張された第2幅w2を有するトレンチ115を満たしながら、絶縁膜105上にスパッタリング方法、化学気相蒸着方法、電気鍍金方法などを利用して導電層(図示せず)を形成する。この場合、前記導電層は銅、ダングステン、アルミニウム、チタン、チタン窒化物などからなる。
続いて、エッチバック工程または化学機械的研磨工程で絶縁膜105上に形成された導電層を研磨して、トレンチ115内に半導体装置の金属配線、電極、コンタクト、パッドなどとして機能する導電性パターン120を形成する。
本実施例によると、フォトリソグラフィ工程である第1食刻工程を通じて、マスクであるフォトレジストパターンを安定的な構造に形成し、相対的に狭い第1幅を有するトレンチを形成した後、絶縁膜の種類により多様な組成を有する食刻溶液を使用する第2食刻工程を通じて相対的に広い第2幅を有するトレンチを形成する。従って、拡張された幅を有するトレンチ内に、要求されるサイズを有する導電性パターンを形成することができる。
(第四実施例)
図13から図17は、本発明の第四実施例による半導体装置の製造方法を示す断面図である。本実施例において、デュアルダマシン工程を利用した半導体装置の製造方法を説明する。
半導体装置において、デュアルダマシン構造(dual damascene structure)は、下部の導電体との電気的な連結のためのコンタクトが形成される部分であるバイアホールと、金属配線が形成される部分であるトレンチとが形成された構造である。このようなデュアルダマシン構造は大体バイアホールを先に形成した後トレンチを形成する方法、トレンチを先に形成した後バイアホールを形成する方法、またはバイアホール及びトレンチを同時に形成する方法に区分される。本実施例においてはバイアホールを先に形成しトレンチを形成する方法を中心にデュアルダマシン工程を利用した半導体装置の製造方法を説明する。
図13に示すように、まず、半導体基板150上にメモリーセル領域と周辺回路領域を限定する素子分離膜(図示せず)を形成した後、素子分離膜により定義されるセル領域上に一般的なトランジスター製造工程によってトランジスター構造物(図示せず)を形成する。前記素子分離膜は図6から図9に示したような工程により基板150に第1トレンチ(図示せず)を形成し第1トレンチに酸化膜を形成する工程で形成することができる。また、前記素子分離膜は一般的な熱酸化法、シリコン部分酸化法またはシャロートレンチ素子分離方法(STI)で形成することもできる。
続いて、トランジスター構造物を含む半導体装基板150上に酸化物、フッ化物または窒化物で構成された第1絶縁膜155を形成した後、フォトリソグラフィ工程である第1食刻工程を通じて第1絶縁膜155の所定部分を食刻して第1絶縁膜155に第2トレンチ160を形成する。
続けて、前述したように第1絶縁膜155に、膜の種類により相異する組成を有する食刻溶液を使用する第2食刻工程を実施して、第2トレンチ160の幅を拡張させる。本実施例において、第2食刻工程の間使用される食刻溶液及びこれによる第2トレンチ160拡張の効果は前述した実施例と同一であるため、これについての説明は省略する。
図14に示すように、前記第2トレンチ160を満たしながら第1絶縁膜155上にスパッタリング工程、化学気相蒸着工程、電気鍍金工程などを利用して第1導電層(図示せず)を形成した後、前記第1導電層をエッチバックまたは化学機械的研磨工程で研磨して、第2トレンチ160を埋立てその上面が露出する第1導電性パターン165を形成する。
続けて、第1導電性パターン165を含む第1絶縁膜155上にシリコン炭化物のような炭素化合物または窒化物を含む非酸化物系物質を使用して第1阻止膜170を形成した後、第1阻止膜170の上部に酸化物、窒化物またはフッ化物からなる第2絶縁膜175を形成する。第1阻止膜170は後続して実施される第3トレンチ及びバイアホールを形成するための食刻工程でその下に位置する第1導電性パターン165を保護する役割をする。この場合、第2絶縁膜175は第1絶縁膜155と同一な物質を使用して形成されるが、第1絶縁膜155及び第2絶縁膜175は互いに相異する物質からなることもできる。前記第2絶縁膜175には後続工程で第1導電性パターン165に電気的に連結されるコンタクトが位置するバイアホールが形成されるため、第2絶縁膜175は隣接するバイアホールを互いに電気的に絶縁させる役割をする。
図15に示すように、第2絶縁膜175上に順次にシリコン窒化物またはシリコン炭化物のような炭素化合物乃至窒化物からなる第2阻止膜180と、酸化物からなる第3絶縁膜185とを形成する。第3絶縁膜185には第2絶縁膜175に形成されるバイアホールと部分的に連通されて金属配線が位置する第3トレンチが形成される。このとき、第3絶縁膜185は隣接する第3トレンチを互いに電気的に絶縁させる役割をする。一方、前記第2阻止膜180は第3絶縁膜185に第3トレンチを形成するために第3絶縁膜185を食刻する工程の間、正確な地点まで食刻が実施されるように食刻終了点を表示する。しかし、全体的な半導体装置の製造工程の簡略化のために第2阻止膜180は形成されない場合もある。
続いて、前記第3絶縁膜185上に酸化物またはフッ化物を使用してギャッピング膜190を形成する。例えば、ギャッピング膜190はドーピングされていないシリコン酸化物(SiO)、PE‐OX、USGまたはTEOSを使用して形成するだけではなく、フッ化物であるシリコン酸化物(SiOF)を使用して形成することもできる。
続けて、前記ギャッピング膜190上に第1フォトレジスト膜(図示せず)を塗布した後、第1フォトレジスト膜を露光及び現像工程を通じてパターニングすることで、ギャッピング膜190上にバイアホール200を形成するための第1フォトレジストパターン195を形成する。
続いて、第1フォトレジストパターン195をマスクとして使用して、その下に第1導電性パターン165が位置する第1阻止膜170の一部が露出するようにギャッピング膜190、第3絶縁膜185、第2阻止膜180及び第2絶縁膜175を部分的に食刻して、第2絶縁膜175にコンタクトが位置するバイアホール200を形成する。
図16に示すように、アッシング及びストリッピング工程で第1フォトレジストパターン195を除去した後、ギャッピング膜190上に第2フォトレジスト膜(図示せず)を塗布する。
続いて、前記第2フォトレジスト膜を露光及び現像して前記バイアホール200及びバイアホール200の周辺のギャッピング膜190を露出させる第2フォトレジストパターン205を形成する。
続けて、第2フォトレジストパターン205をマスクとして利用するフォトリソグラフィ工程である第1食刻工程を通じて、前記ギャッピング膜190、第3絶縁膜185、第2阻止膜180及び第1阻止膜170を部分的に食刻して、第1導電層性パターン165を露出させる一方前記バイアホール200より広い面積を有しバイアホール200に連通される第3トレンチ210を形成する。このとき、第3トレンチ210は前記第1食刻工程を通じて相対的に狭い幅に形成される。
図17に示すように、前記第2フォトレジストパターン205を除去した後、前述したようにギャッピング膜190、第3絶縁膜185及び第2阻止膜180の種類により異なる組成を有する食刻溶液を使用する第2食刻工程を実施して、第3トレンチ210の幅を拡張させる。このとき、ギャッピング膜190、第3絶縁膜185及び第2阻止膜180の膜により選択される食刻溶液によって、ギャッピング膜190、第3絶縁膜185及び第2阻止膜180が同時に食刻されるか順次に食刻される。また、第2食刻工程に使用される食刻溶液により第2絶縁膜175をギャッピング膜190、第3絶縁膜185または第2阻止膜180と同時に食刻するか順次に食刻して、バイアホール200の直径も共に増加させることができる。本実施例において、前記第3トレンチ210の寸法を増加させる過程とその効果は前述した実施例と同一であるため省略する。
続けて、拡張された幅を有する第3トレンチ210及びバイアホール200を満たしながら、前記ギャッピング膜190上に銅、アルミニウム、ダングステン、チタンなどのような金属をスパッタリング方法、化学気相蒸着方法または電気鍍金方法を用いて蒸着して第2導電層を形成した後、第3絶縁膜185が露出するまで前記第2導電層をエッチバックまたは化学機械的研磨工程で研磨して、バイアホール200及び第3トレンチ210に第1導電性パターン165に電気的に連結される第2導電性パターン215及び第3導電性パターン220を同時に形成する。従って、デュアルダマシン構造を含む半導体装置が形成される。このとき、第2導電性パターン215は半導体装置のビットラインのような金属配線に当り、第3導電性パターン220は金属配線を相互連結させるためのコンタクトに当る。前記第2導電層を研磨する間に第3絶縁膜185上のギャッピング膜190は全部除去される。
本発明によると、フォトリソグラフィ工程のような第1食刻工程を通じて、マスクであるフォトレジストパターンの構造的な安定性を保持しながら第1寸法を有するトレンチを形成した後、半導体基板または絶縁膜の種類により相異する組成を有する食刻溶液を使用する第2食刻工程を通じてトレンチの寸法を拡張させることができる。従って、拡張された構造を有するトレンチ内に、要求されるサイズの金属配線や素子分離膜またはコンタクトなどを正確に形成することができる。その結果、トレンチの形成のためのフォトレジストパターンの崩れにより惹起される半導体装置の不良を防止することができるので、半導体装置の信頼性を改善すると同時に製造工程の数率を向上させることができる。
以上、本発明の実施例を詳細に説明したが、本発明はこれに限定されず本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明の実施例を修正または変更できる。
従来のトレンチ形成方法を示す断面図である。 従来のトレンチ形成方法を示す断面図である。 本発明の第一実施例によるトレンチ形成方法を示す断面図である。 本発明の第一実施例によるトレンチ形成方法を示す断面図である。 本発明の第一実施例によるトレンチ形成方法を示す断面図である。 本発明の第二実施例による素子分離膜形成方法を示す断面図である。 本発明の第二実施例による素子分離膜形成方法を示す断面図である。 本発明の第二実施例による素子分離膜形成方法を示す断面図である。 本発明の第二実施例による素子分離膜形成方法を示す断面図である。 本発明の第三実施例による導電性パターンの形成方法を示す断面図である。 本発明の第三実施例による導電性パターンの形成方法を示す断面図である。 本発明の第三実施例による導電性パターンの形成方法を示す断面図である。 本発明の第四実施例による半導体装置の製造方法を示す断面図である。 本発明の第四実施例による半導体装置の製造方法を示す断面図である。 本発明の第四実施例による半導体装置の製造方法を示す断面図である。 本発明の第四実施例による半導体装置の製造方法を示す断面図である。 本発明の第四実施例による半導体装置の製造方法を示す断面図である。
符号の説明
50 半導体基板、55 絶縁膜、60 フォトレジストパターン、65 トレンチ、80 半導体基板、85 フォトレジストパターン、90 トレンチ、95 素子分離膜、100 半導体基板、105 絶縁膜、110 フォトレジストパターン、115 トレンチ、120 導電性パターン、150 半導体基板、155 第1絶縁膜、160 第2トレンチ、165 第1導電性パターン、170 第1阻止膜、175 第2絶縁膜、180 第2阻止膜、185 第3絶縁膜、195 第1フォトレジストパターン、200 バイアホール、205 第2フォトレジストパターン、210 第3トレンチ、215 第2導電性パターン、220 第3導電性パターン

Claims (25)

  1. 基板上に絶縁膜を形成する段階と、
    前記絶縁膜にフォトレジストパターンを形成する段階と、
    第1食刻工程を通じて、前記フォトレジストパターンをマスクとして利用して前記絶縁膜に第1寸法を有するトレンチを形成する段階と、
    第2食刻工程を通じて前記トレンチを含む前記絶縁膜を食刻し、第2寸法を有する拡張されたトレンチを形成する段階と、
    を含むことを特徴とするトレンチ形成方法。
  2. 前記第2食刻工程前に前記フォトレジストパターンを除去する段階をさらに含むことを特徴とする請求項1記載のトレンチ形成方法。
  3. 前記第1寸法は第1幅及び第1深さを含み、前記第2寸法は前記第1幅より広い第2幅と、前記第1深さと実質的に同一な第2深さとを含むことを特徴とする請求項1記載のトレンチ形成方法。
  4. 前記絶縁膜は、酸化物、窒化物及びフッ化物からなるグループから選択されたいずれか1つを使用して形成することを特徴とする請求項1記載のトレンチ形成方法。
  5. 前記第2食刻工程は、ウェットベンチ方式、シングルスピンステイション方式または化学スピンステイション方式のいずれかで実施されることを特徴とする請求項4記載のトレンチ形成方法。
  6. 前記第2食刻工程は、酸化物またはフッ化物を食刻する食刻溶液を使用して実施することを特徴とする請求項4記載のトレンチ形成方法。
  7. 前記食刻溶液は、フッ化水素(HF)、フッ化アンモニウム(NHF)、過酸化水素(H)及び脱イオン水(HO)を含むことを特徴とする請求項6記載のトレンチ形成方法。
  8. 前記食刻溶液は、フッ化水素(HF)、フッ化アンモニウム(NHF)、過酸化水素(H)及び脱イオン水を1:1〜10:1〜10:100〜500の体積比で含有することを特徴とする請求項7記載のトレンチ形成方法。
  9. 前記食刻溶液は、40〜60Å/分の食刻速度で前記絶縁膜を食刻することを特徴とする請求項7記載のトレンチ形成方法。
  10. 前記食刻溶液は、前記拡張されたトレンチ内に形成される金属層の酸化を防止するための酸化防止剤を含むことを特徴とする請求項6記載のトレンチ形成方法。
  11. 前記酸化防止剤は、ベンゾトリアゾールを含むことを特徴とする請求項10記載のトレンチ形成方法。
  12. 前記第2食刻工程は、窒化物を食刻する食刻溶液を使用して実施することを特徴とする請求項4記載のトレンチ形成方法。
  13. 前記食刻溶液は、フッ化水素、燐酸(HPO)及び脱イオン水を含むことを特徴とする請求項12記載のトレンチ形成方法。
  14. 前記食刻溶液は、前記拡張されたトレンチ内に形成される金属層の酸化を防止するための酸化防止剤を含むことを特徴とする請求項12記載のトレンチ形成方法。
  15. 前記酸化防止剤は、ベンゾトリアゾールを含むことを特徴とする請求項14記載のトレンチ形成方法。
  16. 基板上にフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをマスクとして利用する第1食刻工程を通じて前記基板に第1寸法を有するトレンチを形成する段階と、
    前記トレンチを含む前記基板を第2食刻工程で食刻し、第2寸法を有する拡張されたトレンチを形成する段階と、
    前記拡張されたトレンチ内を埋立てる酸化膜を形成する段階と、
    を含むことを特徴とする半導体装置の素子分離膜形成方法。
  17. 前記酸化膜を形成する段階は、
    前記トレンチを満たしながら前記基板上に酸化膜を形成する段階と、
    前記基板上の酸化膜を除去し、前記トレンチ内を前記酸化膜で埋立てる段階と、
    を含むことを特徴とする請求項16記載の半導体装置の素子分離膜形成方法。
  18. 前記第2食刻工程は、シリコンを食刻する食刻溶液を利用して実施することを特徴とする請求項16記載の半導体装置の素子分離膜形成方法。
  19. 前記食刻溶液は、フッ化水素、硝酸(NHO)及び脱イオン水を含むことを特徴とする請求項18記載の半導体装置の素子分離膜形成方法。
  20. 基板上に絶縁膜を形成する段階と、
    前記絶縁膜上にフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをマスクとして利用する第1食刻工程を通じて前記絶縁膜に第1幅を有するトレンチを形成する段階と、
    前記トレンチを含む前記絶縁膜を第2食刻工程を通じて食刻し、第2幅を有する拡張されたトレンチを形成する段階と、
    前記拡張されたトレンチ内に導電性パターンを形成する段階と、
    を含むことを特徴とする半導体装置の導電性パターン形成方法。
  21. 前記絶縁膜が酸化物またはフッ化物を含むとき、前記第2食刻工程はフッ化水素、フッ化アンモニウム、過酸化水素及び脱イオン水を含む食刻溶液を使用して実施することを特徴とする請求項20記載の半導体装置の導電性パターン形成方法。
  22. 前記絶縁膜が窒化物を含むとき、前記第2食刻工程はフッ化水素、燐酸及び脱イオン水を含む食刻溶液を使用して実施することを特徴とする請求項20記載の半導体装置の導電性パターン形成方法。
  23. 前記導電性パターンは、銅またはアルミニウムを含むことを特徴とする請求項20記載の半導体装置の導電性パターン形成方法。
  24. 前記第2食刻工程は、前記導電性パターンの酸化を防止するためにベンゾトリアゾールを含む食刻溶液を使用して実施することを特徴とする請求項23記載の半導体装置の導電性パターン形成方法。
  25. 第1導電性パターンが形成された第1絶縁膜を半導体基板上に形成する段階と、
    前記第1絶縁膜上に少なくとも1つの阻止膜及び第2絶縁膜を交互に形成する段階と、
    前記第2絶縁膜上に第1フォトレジストパターンを形成する段階と、
    前記第1フォトレジストパターンをマスクとして利用して前記阻止膜及び前記第2絶縁膜を食刻し、前記第1導電性パターンを露出させるバイアホールを形成する段階と、
    前記第1フォトレジストパターンを除去した後、前記第2絶縁膜上に第2フォトレジストパターンを形成し、前記第2フォトレジストパターンをマスクとして利用して前記阻止膜及び前記第2絶縁膜を食刻し、前記バイアホール上に第1幅を有するトレンチを形成する段階と、
    前記トレンチを含む前記第2絶縁膜を食刻し、第2幅を有する拡張されたトレンチを形成する段階と、
    前記バイアホール及び前記拡張されたトレンチにそれぞれ第2導電性パターン及び第3導電性パターンを形成する段階と、
    を含むことを特徴とする半導体装置の製造方法。
JP2004049740A 2003-02-28 2004-02-25 半導体装置の素子分離膜形成方法及び半導体装置の製造方法 Expired - Fee Related JP4718785B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0012763A KR100485388B1 (ko) 2003-02-28 2003-02-28 트렌치 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
KR2003-12763 2003-02-28

Publications (2)

Publication Number Publication Date
JP2004266276A true JP2004266276A (ja) 2004-09-24
JP4718785B2 JP4718785B2 (ja) 2011-07-06

Family

ID=32906575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004049740A Expired - Fee Related JP4718785B2 (ja) 2003-02-28 2004-02-25 半導体装置の素子分離膜形成方法及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7183226B2 (ja)
JP (1) JP4718785B2 (ja)
KR (1) KR100485388B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652062B1 (ko) 2005-06-30 2006-12-01 엘지.필립스 엘시디 주식회사 인쇄판의 제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672933B1 (ko) * 2003-06-04 2007-01-23 삼성전자주식회사 세정 용액 및 이를 이용한 반도체 소자의 세정 방법
KR100506943B1 (ko) * 2003-09-09 2005-08-05 삼성전자주식회사 식각정지막으로 연결홀의 저측면에 경사를 갖는 반도체소자의 제조 방법들
DE112004002798B4 (de) * 2004-03-16 2015-03-26 Ishikawajima-Harima Heavy Industries Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004037089A1 (de) * 2004-07-30 2006-03-16 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
US7480990B2 (en) * 2006-01-06 2009-01-27 International Business Machines Corporation Method of making conductor contacts having enhanced reliability
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US8585915B2 (en) * 2007-10-29 2013-11-19 Micron Technology, Inc. Methods for fabricating sub-resolution alignment marks on semiconductor structures
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
KR20100072514A (ko) * 2008-12-22 2010-07-01 주식회사 동부하이텍 반도체 소자의 제조 방법
CN102365713B (zh) 2009-03-27 2015-11-25 应用纳米技术控股股份有限公司 增强光和/或激光烧结的缓冲层
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
US9598776B2 (en) 2012-07-09 2017-03-21 Pen Inc. Photosintering of micron-sized copper particles
CN105225979A (zh) * 2014-06-19 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件制程预测系统和方法
US10170419B2 (en) 2016-06-22 2019-01-01 International Business Machines Corporation Biconvex low resistance metal wire
US12400863B2 (en) 2022-03-25 2025-08-26 Tokyo Electron Limited Method for etching for semiconductor fabrication

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290155A (ja) * 1986-06-09 1987-12-17 Seiko Epson Corp 半導体装置の製造方法
JPH07263537A (ja) * 1994-03-16 1995-10-13 Sony Corp トレンチ素子分離の形成方法
JPH08288256A (ja) * 1995-04-13 1996-11-01 Sony Corp トレンチエッチング方法
JPH0964174A (ja) * 1995-08-18 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法
JPH11307630A (ja) * 1998-04-17 1999-11-05 Toshiba Corp 半導体装置及びその製造方法
JP2001217201A (ja) * 2000-02-03 2001-08-10 Samsung Electronics Co Ltd 半導体集積回路の自己整列コンタクト構造体形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686373A (en) * 1983-08-31 1987-08-11 Texas Instruments Incorporated Infrared imager
JPS60235428A (ja) 1984-05-09 1985-11-22 Nec Corp 半導体装置の製造方法
KR100292938B1 (ko) * 1998-07-16 2001-07-12 윤종용 고집적디램셀커패시터및그의제조방법
US6420261B2 (en) * 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
US6180506B1 (en) * 1998-09-14 2001-01-30 International Business Machines Corporation Upper redundant layer for damascene metallization
US6245669B1 (en) * 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6635566B1 (en) * 2000-06-15 2003-10-21 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit
US6506254B1 (en) * 2000-06-30 2003-01-14 Lam Research Corporation Semiconductor processing equipment having improved particle performance
KR100350811B1 (ko) * 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
US6479405B2 (en) * 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
US6440842B1 (en) * 2001-02-02 2002-08-27 Macronix International Co. Ltd. Method of forming a dual damascene structure by patterning a sacrificial layer to define the plug portions of the structure
US6936854B2 (en) * 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate
KR100390922B1 (ko) 2001-06-29 2003-07-12 주식회사 하이닉스반도체 다마신공정을 이용한 반도체소자의 금속배선 형성방법
US6534397B1 (en) * 2001-07-13 2003-03-18 Advanced Micro Devices, Inc. Pre-treatment of low-k dielectric for prevention of photoresist poisoning
JP4733869B2 (ja) 2001-07-25 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6967136B2 (en) * 2003-08-01 2005-11-22 International Business Machines Corporation Method and structure for improved trench processing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290155A (ja) * 1986-06-09 1987-12-17 Seiko Epson Corp 半導体装置の製造方法
JPH07263537A (ja) * 1994-03-16 1995-10-13 Sony Corp トレンチ素子分離の形成方法
JPH08288256A (ja) * 1995-04-13 1996-11-01 Sony Corp トレンチエッチング方法
JPH0964174A (ja) * 1995-08-18 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法
JPH11307630A (ja) * 1998-04-17 1999-11-05 Toshiba Corp 半導体装置及びその製造方法
JP2001217201A (ja) * 2000-02-03 2001-08-10 Samsung Electronics Co Ltd 半導体集積回路の自己整列コンタクト構造体形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652062B1 (ko) 2005-06-30 2006-12-01 엘지.필립스 엘시디 주식회사 인쇄판의 제조방법

Also Published As

Publication number Publication date
US7183226B2 (en) 2007-02-27
US20070117378A1 (en) 2007-05-24
US20040171211A1 (en) 2004-09-02
JP4718785B2 (ja) 2011-07-06
KR100485388B1 (ko) 2005-04-27
KR20040077265A (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
US20070117378A1 (en) Method of forming a trench for use in manufacturing a semiconductor device
US10957581B2 (en) Self aligned via and pillar cut for at least a self aligned double pitch
JP2003142576A (ja) 半導体装置およびその製造方法
US20070218684A1 (en) Method for fabricating storage node contact plug of semiconductor device
CN101378034A (zh) 在半导体器件中形成接触的方法
JP2005340398A (ja) 半導体装置およびその製造方法
US20030087514A1 (en) Hard mask damascene process used to form a semiconductor device
US7026242B2 (en) Method for filling a hole with a metal
US6261960B1 (en) High density contacts having rectangular cross-section for dual damascene applications
KR100558008B1 (ko) 반도체 소자의 배선 방법
JP2006054251A (ja) 半導体装置の製造方法
US6380082B2 (en) Method of fabricating Cu interconnects with reduced Cu contamination
JP2004343041A (ja) 半導体素子の高抵抗領域の形成方法
KR100327580B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100831981B1 (ko) 반도체 소자의 콘택플러그 제조 방법
TWI871927B (zh) 形成半導體結構之方法
KR100961193B1 (ko) 자기정합 콘택홀을 갖는 반도체 메모리장치의 제조방법
US20040137680A1 (en) Manufacturing method of semiconductor device
TWI833380B (zh) 形成半導體結構之方法
JP2011249678A (ja) 半導体装置及びその製造方法
JP2012156356A (ja) 半導体装置の製造方法
KR20040029219A (ko) 반도체 소자의 제조 방법
KR100485180B1 (ko) 반도체 소자의 제조 방법
JP2006156474A (ja) 半導体装置およびその製造方法
KR20040074769A (ko) 금속-절연체-금속 커패시터의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100413

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100827

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

R150 Certificate of patent or registration of utility model

Ref document number: 4718785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees