JPH07263537A - トレンチ素子分離の形成方法 - Google Patents
トレンチ素子分離の形成方法Info
- Publication number
- JPH07263537A JPH07263537A JP7256794A JP7256794A JPH07263537A JP H07263537 A JPH07263537 A JP H07263537A JP 7256794 A JP7256794 A JP 7256794A JP 7256794 A JP7256794 A JP 7256794A JP H07263537 A JPH07263537 A JP H07263537A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- semiconductor substrate
- insulating film
- forming
- chemical mechanical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、絶縁膜用の研磨剤と半導体基体用
の研磨剤とを使い分けることによって、研磨速度を速め
てかつ半導体基体の研磨面側を高品質に保って、表面の
平坦化を図る。 【構成】 第１工程で、半導体基体11の表面側に溝12を
形成した後、その溝12の内部を埋め込む状態にして半導
体基体11の表面に絶縁膜13を形成する。次いで第２工程
で、酸化セリウム系の研磨剤を含む研磨液を用いた化学
的機械研磨によって、絶縁膜13の表面側を除去して半導
体基体11を露出させ、第３工程で、シリカ系の研磨剤を
含む研磨液を用いた化学的機械研磨によって、主として
半導体基体11の表面側を除去する。
の研磨剤とを使い分けることによって、研磨速度を速め
てかつ半導体基体の研磨面側を高品質に保って、表面の
平坦化を図る。 【構成】 第１工程で、半導体基体11の表面側に溝12を
形成した後、その溝12の内部を埋め込む状態にして半導
体基体11の表面に絶縁膜13を形成する。次いで第２工程
で、酸化セリウム系の研磨剤を含む研磨液を用いた化学
的機械研磨によって、絶縁膜13の表面側を除去して半導
体基体11を露出させ、第３工程で、シリカ系の研磨剤を
含む研磨液を用いた化学的機械研磨によって、主として
半導体基体11の表面側を除去する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の素子分離
技術に関し、特にはトレンチ素子分離の形成方法に関す
るものである。
技術に関し、特にはトレンチ素子分離の形成方法に関す
るものである。
【０００２】
【従来の技術】化学的機械研磨を用いた素子分離領域の
形成方法は、特願昭５９−１３６９４３号に開示されて
いるように、化学的機械研磨を１回のみ行う方法、１回
の化学的機械研磨とフッ酸を用いたウェットエッチング
処理とを組み合わせた方法が提案されている。上記いず
れの場合も、研磨剤にはシリカ系のものまたは酸化セリ
ウム系のものが用いられている。
形成方法は、特願昭５９−１３６９４３号に開示されて
いるように、化学的機械研磨を１回のみ行う方法、１回
の化学的機械研磨とフッ酸を用いたウェットエッチング
処理とを組み合わせた方法が提案されている。上記いず
れの場合も、研磨剤にはシリカ系のものまたは酸化セリ
ウム系のものが用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、シリカ
系の研磨剤を用いて研磨を行った場合には、酸化シリコ
ンの研磨に非常に時間がかかる。通常、シリカ系の研磨
剤は主としてシリコン基体を研磨するものであって、絶
縁膜である酸化シリコンに対する研磨速度が非常に遅い
ためである。一方、酸化セリウム系の研磨剤を用いて酸
化シリコンを研磨する条件で研磨を行った場合には、酸
化シリコンは短時間に研磨される。しかしながら、酸化
シリコンの研磨が進行してシリコン基体が露出したと
き、シリコン基体の研磨面側には深さが０．２μｍまた
はそれ以下の深さに転移，結晶欠陥等の加工変質層が発
生する。そのため、例えばリーク電流が多くなるので、
シリコン基体を半導体装置の基体として用いることがで
きない。また、１回の化学的機械研磨のみでは、シリコ
ン基体と酸化シリコンとのエッチング速度が異なるため
に、シリコン基体の表面と酸化シリコンとの表面とを互
いに同様な高さに形成することは困難である。上記説明
したように、シリコン基体表面が平坦な素子分離構造を
形成することが困難になっている。
系の研磨剤を用いて研磨を行った場合には、酸化シリコ
ンの研磨に非常に時間がかかる。通常、シリカ系の研磨
剤は主としてシリコン基体を研磨するものであって、絶
縁膜である酸化シリコンに対する研磨速度が非常に遅い
ためである。一方、酸化セリウム系の研磨剤を用いて酸
化シリコンを研磨する条件で研磨を行った場合には、酸
化シリコンは短時間に研磨される。しかしながら、酸化
シリコンの研磨が進行してシリコン基体が露出したと
き、シリコン基体の研磨面側には深さが０．２μｍまた
はそれ以下の深さに転移，結晶欠陥等の加工変質層が発
生する。そのため、例えばリーク電流が多くなるので、
シリコン基体を半導体装置の基体として用いることがで
きない。また、１回の化学的機械研磨のみでは、シリコ
ン基体と酸化シリコンとのエッチング速度が異なるため
に、シリコン基体の表面と酸化シリコンとの表面とを互
いに同様な高さに形成することは困難である。上記説明
したように、シリコン基体表面が平坦な素子分離構造を
形成することが困難になっている。
【０００４】本発明は、半導体装置の素子分離におい
て、その表面を平坦化したトレンチ素子分離の形成方法
を提供することを目的とする。
て、その表面を平坦化したトレンチ素子分離の形成方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたトレンチ素子分離の形成方法であ
る。すなわち、第１工程で、半導体基体の表面側に溝を
形成した後、その溝の内部を埋め込む状態にして半導体
基体の表面に絶縁膜を形成する。次いで第２工程で、酸
化セリウム系の研磨剤を含む研磨液を用いた化学的機械
研磨によって、絶縁膜の表面側を除去して半導体基体を
露出させる。そして第３工程で、シリカ系の研磨剤を含
む研磨液を用いた化学的機械研磨によって、主として半
導体基体の表面側を除去する。上記第２工程での化学的
機械研磨では、半導体基体に対する研磨選択比を２以上
に設定するのがよい。また第３工程の化学的機械研磨で
は、絶縁膜に対する研磨選択比を２以上に設定するのが
よい。
成するためになされたトレンチ素子分離の形成方法であ
る。すなわち、第１工程で、半導体基体の表面側に溝を
形成した後、その溝の内部を埋め込む状態にして半導体
基体の表面に絶縁膜を形成する。次いで第２工程で、酸
化セリウム系の研磨剤を含む研磨液を用いた化学的機械
研磨によって、絶縁膜の表面側を除去して半導体基体を
露出させる。そして第３工程で、シリカ系の研磨剤を含
む研磨液を用いた化学的機械研磨によって、主として半
導体基体の表面側を除去する。上記第２工程での化学的
機械研磨では、半導体基体に対する研磨選択比を２以上
に設定するのがよい。また第３工程の化学的機械研磨で
は、絶縁膜に対する研磨選択比を２以上に設定するのが
よい。
【０００６】
【作用】上記トレンチ素子分離の形成方法では、酸化セ
リウム系の研磨剤を含む研磨液を用いて、絶縁膜を研磨
して半導体基体を露出させてから、シリカ系の研磨剤を
含む研磨液を用いて主として半導体基体の表面側を研磨
する。そのため、初めの研磨では絶縁膜が優先的に研磨
されるので、研磨によって露出した半導体基体表面より
も絶縁膜表面のほうが低くなる。そして次の研磨では半
導体基体が優先的に研磨されるので、研磨時間を調節す
ることによって、半導体基体表面と絶縁膜表面とがほぼ
同一平面上になるようになる。また第２工程の研磨で、
半導体基体に対する研磨選択比を２以上に設定すること
から、半導体基体に対して絶縁膜が優先的に研磨され
る。また第３工程の研磨で、絶縁膜に対する研磨選択比
を２以上に設定することから、絶縁膜に対して半導体基
体が優先的に研磨される。
リウム系の研磨剤を含む研磨液を用いて、絶縁膜を研磨
して半導体基体を露出させてから、シリカ系の研磨剤を
含む研磨液を用いて主として半導体基体の表面側を研磨
する。そのため、初めの研磨では絶縁膜が優先的に研磨
されるので、研磨によって露出した半導体基体表面より
も絶縁膜表面のほうが低くなる。そして次の研磨では半
導体基体が優先的に研磨されるので、研磨時間を調節す
ることによって、半導体基体表面と絶縁膜表面とがほぼ
同一平面上になるようになる。また第２工程の研磨で、
半導体基体に対する研磨選択比を２以上に設定すること
から、半導体基体に対して絶縁膜が優先的に研磨され
る。また第３工程の研磨で、絶縁膜に対する研磨選択比
を２以上に設定することから、絶縁膜に対して半導体基
体が優先的に研磨される。
【０００７】
【実施例】本発明の実施例を図１の形成工程図により説
明する。図１の（１）に示すように、第１工程を行う。
この工程では、通常のリソグラフィー技術とドライエッ
チング（例えば、反応性イオンエッチング，ＥＣＲプラ
ズマエッチング等）とによって、半導体基体（例えばシ
リコン基体）１１の表面側における素子分離領域の形成
部分に溝１２を形成する。以下、半導体基体１１はシリ
コン基体１１と記す。また図ではシリコン基体１１と記
す。なお、図では、エッチングマスクに用いたレジスト
膜の図示は省略した。そして溝１２を形成した後、アッ
シング処理またはウェットエッチングによって、上記レ
ジストからなるエッチングマスクを除去する。
明する。図１の（１）に示すように、第１工程を行う。
この工程では、通常のリソグラフィー技術とドライエッ
チング（例えば、反応性イオンエッチング，ＥＣＲプラ
ズマエッチング等）とによって、半導体基体（例えばシ
リコン基体）１１の表面側における素子分離領域の形成
部分に溝１２を形成する。以下、半導体基体１１はシリ
コン基体１１と記す。また図ではシリコン基体１１と記
す。なお、図では、エッチングマスクに用いたレジスト
膜の図示は省略した。そして溝１２を形成した後、アッ
シング処理またはウェットエッチングによって、上記レ
ジストからなるエッチングマスクを除去する。
【０００８】その後、化学的気相成長（以下ＣＶＤと記
す）法，蒸着法，スパッタ法等に代表される成膜技術に
よって、上記溝１２の内部を埋め込む状態にしてシリコ
ン基体１１の表面に絶縁膜１３を形成する。この絶縁膜
１３は、例えば酸化シリコンからなる。
す）法，蒸着法，スパッタ法等に代表される成膜技術に
よって、上記溝１２の内部を埋め込む状態にしてシリコ
ン基体１１の表面に絶縁膜１３を形成する。この絶縁膜
１３は、例えば酸化シリコンからなる。
【０００９】なお、図示はしないが、素子分離機能を確
実にするため、絶縁膜１３を形成する前に犠牲酸化を行
ってもよい。また、絶縁膜１３を成膜する前に溝１２の
内壁に熱酸化膜（図示せず）を形成してもよい。
実にするため、絶縁膜１３を形成する前に犠牲酸化を行
ってもよい。また、絶縁膜１３を成膜する前に溝１２の
内壁に熱酸化膜（図示せず）を形成してもよい。
【００１０】次いで図１の（２）に示す第２工程を行
う。この工程では、酸化セリウム系の研磨剤を含む研磨
液を用いた化学的機械研磨（例えばメカノケミカルポリ
シング）を行って、絶縁膜１３の２点鎖線で示す部分を
研磨する。そして、シリコン基体１１の表面１１ａを露
出させる。このとき、絶縁膜１３は表面１１ａよりも少
しだけ低く研磨される。上記化学的機械研磨では、例え
ば、研磨砥粒には粒径が３００ｎｍ〜６００ｎｍ程度の
酸化セリウム（ＣｅＯ2 ）を用い、研磨液にはアルカリ
性溶液（ｐＨ＝１０〜１１程度）を用いる。またポリシ
ングクロスには、硬度としてＡｓｋｅｒ−Ｃが６０〜９
０程度のものを用いる。
う。この工程では、酸化セリウム系の研磨剤を含む研磨
液を用いた化学的機械研磨（例えばメカノケミカルポリ
シング）を行って、絶縁膜１３の２点鎖線で示す部分を
研磨する。そして、シリコン基体１１の表面１１ａを露
出させる。このとき、絶縁膜１３は表面１１ａよりも少
しだけ低く研磨される。上記化学的機械研磨では、例え
ば、研磨砥粒には粒径が３００ｎｍ〜６００ｎｍ程度の
酸化セリウム（ＣｅＯ2 ）を用い、研磨液にはアルカリ
性溶液（ｐＨ＝１０〜１１程度）を用いる。またポリシ
ングクロスには、硬度としてＡｓｋｅｒ−Ｃが６０〜９
０程度のものを用いる。
【００１１】その後図１の（３）に示す第３工程を行
う。この工程では、シリカ系の研磨剤を含む研磨液を用
いた化学的機械研磨（例えばメカノケミカルポリシン
グ）を行って、主としてシリコン基体１１の表面側（２
点鎖線で示す部分）を研磨する。そして、シリコン基体
１１の表面１１ｂと溝１２内の絶縁膜１３の表面１３ｂ
とをほぼ同一高さに形成する。上記化学的機械研磨で
は、例えば、研磨砥粒には粒径が１０ｎｍ〜２０ｎｍ程
度のコロイダルシリカを用い、研磨液にはシリコン基体
１１に対してエッチング性を有するアルカリ性溶液（例
えばｐＨ＝１０〜１１程度）を用いる。このアルカリ性
溶液としては、例えばアンモニア水を用いる。
う。この工程では、シリカ系の研磨剤を含む研磨液を用
いた化学的機械研磨（例えばメカノケミカルポリシン
グ）を行って、主としてシリコン基体１１の表面側（２
点鎖線で示す部分）を研磨する。そして、シリコン基体
１１の表面１１ｂと溝１２内の絶縁膜１３の表面１３ｂ
とをほぼ同一高さに形成する。上記化学的機械研磨で
は、例えば、研磨砥粒には粒径が１０ｎｍ〜２０ｎｍ程
度のコロイダルシリカを用い、研磨液にはシリコン基体
１１に対してエッチング性を有するアルカリ性溶液（例
えばｐＨ＝１０〜１１程度）を用いる。このアルカリ性
溶液としては、例えばアンモニア水を用いる。
【００１２】上記トレンチ素子分離の形成方法では、酸
化セリウム系の研磨剤を含む研磨液を用いて、絶縁膜１
３を研磨してシリコン基体１１の表面を露出させてか
ら、シリカ系の研磨剤を含む研磨液を用いて主としてシ
リコン基体１１の表面側を研磨する。そのため、初めの
研磨では絶縁膜１３が優先的に研磨されるので、研磨に
よって露出したシリコン基体１１の表面よりも絶縁膜１
２の表面のほうが低くなる。そして次の研磨ではシリコ
ン基体１１が優先的に研磨されるので、研磨時間を調節
することによって、シリコン基体１１の表面１１ｂと絶
縁膜１３の表面１１ｂとがほぼ同一平面になる。
化セリウム系の研磨剤を含む研磨液を用いて、絶縁膜１
３を研磨してシリコン基体１１の表面を露出させてか
ら、シリカ系の研磨剤を含む研磨液を用いて主としてシ
リコン基体１１の表面側を研磨する。そのため、初めの
研磨では絶縁膜１３が優先的に研磨されるので、研磨に
よって露出したシリコン基体１１の表面よりも絶縁膜１
２の表面のほうが低くなる。そして次の研磨ではシリコ
ン基体１１が優先的に研磨されるので、研磨時間を調節
することによって、シリコン基体１１の表面１１ｂと絶
縁膜１３の表面１１ｂとがほぼ同一平面になる。
【００１３】また上記第２工程の研磨では、シリコン基
体１１に対する研磨選択比を２以上に設定して行うこと
が好ましい。研磨の選択比を高める方法としては、例え
ば、フッ酸とフッ化アンモニウムと酢酸との混合液のよ
うなシリコンに対して酸化シリコンを選択的にエッチン
グするような液を研磨液に用いる。このように、シリコ
ン基体１１に対する研磨選択比を２以上に設定すること
から、シリコン基体１１に対して絶縁膜１３が優先的に
研磨される。
体１１に対する研磨選択比を２以上に設定して行うこと
が好ましい。研磨の選択比を高める方法としては、例え
ば、フッ酸とフッ化アンモニウムと酢酸との混合液のよ
うなシリコンに対して酸化シリコンを選択的にエッチン
グするような液を研磨液に用いる。このように、シリコ
ン基体１１に対する研磨選択比を２以上に設定すること
から、シリコン基体１１に対して絶縁膜１３が優先的に
研磨される。
【００１４】さらに上記第３工程の研磨では、絶縁膜１
３に対する研磨選択比を２以上に設定して行うことが好
ましい。研磨の選択比を高める方法としては、例えば、
フッ硝酸のような酸化シリコンに対してシリコンを選択
的にエッチングするような液を研磨液に用いる。このよ
うに、絶縁膜１３に対する研磨選択比を２以上に設定す
ることから、絶縁膜１３に対してシリコン基体１１が優
先的に研磨される。
３に対する研磨選択比を２以上に設定して行うことが好
ましい。研磨の選択比を高める方法としては、例えば、
フッ硝酸のような酸化シリコンに対してシリコンを選択
的にエッチングするような液を研磨液に用いる。このよ
うに、絶縁膜１３に対する研磨選択比を２以上に設定す
ることから、絶縁膜１３に対してシリコン基体１１が優
先的に研磨される。
【００１５】
【発明の効果】以上、説明したように本発明によれば、
第２工程の絶縁膜の研磨は、研磨速度が速い酸化セリウ
ム系の研磨剤を用いた化学的機械研磨で行うので、絶縁
膜を優先的に研磨することができる。また第３工程の半
導体基体の研磨は、シリカ系の研磨剤を用いた化学的機
械研磨で行うので、半導体基体を優先的に研磨すること
ができる。そのため、研磨時間を調節することによっ
て、半導体基体表面と絶縁膜表面とをほぼ同一平面に形
成することができる。さらに第２工程で研磨された半導
体基体表面を研磨するため、先の研磨で形成された加工
変質層を除去することができる。そのため、半導体基体
は高品質になるので、そこに形成された素子の性能の向
上が図れる。
第２工程の絶縁膜の研磨は、研磨速度が速い酸化セリウ
ム系の研磨剤を用いた化学的機械研磨で行うので、絶縁
膜を優先的に研磨することができる。また第３工程の半
導体基体の研磨は、シリカ系の研磨剤を用いた化学的機
械研磨で行うので、半導体基体を優先的に研磨すること
ができる。そのため、研磨時間を調節することによっ
て、半導体基体表面と絶縁膜表面とをほぼ同一平面に形
成することができる。さらに第２工程で研磨された半導
体基体表面を研磨するため、先の研磨で形成された加工
変質層を除去することができる。そのため、半導体基体
は高品質になるので、そこに形成された素子の性能の向
上が図れる。
【図１】実施例の形成工程図である。
１１ 半導体基体 １２ 溝 １３ 絶縁膜
Claims (3)
- 【請求項１】 半導体基体の表面側に溝を形成した後、
該溝の内部を埋め込む状態にして該半導体基体の表面に
絶縁膜を形成する第１工程と、 酸化セリウム系の研磨剤を含む研磨液を用いた化学的機
械研磨によって、前記絶縁膜の表面側を除去して前記半
導体基体を露出させる第２工程と、 シリカ系の研磨剤を含む研磨液を用いた化学的機械研磨
によって、主として前記半導体基体の表面側を除去する
第３工程とからなることを特徴とするトレンチ素子分離
の形成方法。 - 【請求項２】 請求項１記載のトレンチ素子分離の形成
方法において、 前記第２工程の化学的機械研磨は、半導体基体に対する
研磨選択比を２以上に設定して行うことを特徴とするト
レンチ素子分離の形成方法。 - 【請求項３】 請求項１または請求項２記載のトレンチ
素子分離の形成方法において、 前記第３工程の化学的機械研磨は、絶縁膜に対する研磨
選択比を２以上に設定して行うことを特徴とするトレン
チ素子分離の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7256794A JPH07263537A (ja) | 1994-03-16 | 1994-03-16 | トレンチ素子分離の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7256794A JPH07263537A (ja) | 1994-03-16 | 1994-03-16 | トレンチ素子分離の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263537A true JPH07263537A (ja) | 1995-10-13 |
Family
ID=13493084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7256794A Pending JPH07263537A (ja) | 1994-03-16 | 1994-03-16 | トレンチ素子分離の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263537A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204184B1 (en) | 1998-03-30 | 2001-03-20 | Hitachi, Ltd. | Method of manufacturing semiconductor devices |
| JP2003517720A (ja) * | 1999-03-29 | 2003-05-27 | スピードファム−アイピーイーシー コーポレイション | 半導体ウェハ上のダマシン構造のための２ステップｃｍｐ |
| JP2004266276A (ja) * | 2003-02-28 | 2004-09-24 | Samsung Electronics Co Ltd | トレンチ形成方法及びこれを利用した半導体装置の製造方法 |
| CN100464394C (zh) * | 2005-07-11 | 2009-02-25 | 富士通微电子株式会社 | 使用cmp的半导体器件的制造方法 |
-
1994
- 1994-03-16 JP JP7256794A patent/JPH07263537A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204184B1 (en) | 1998-03-30 | 2001-03-20 | Hitachi, Ltd. | Method of manufacturing semiconductor devices |
| US6380085B2 (en) | 1998-03-30 | 2002-04-30 | Hitachi, Ltd. | Method of manufacturing semiconductor devices |
| US6498100B2 (en) | 1998-03-30 | 2002-12-24 | Hitachi, Ltd. | Method of manufacturing semiconductor devices |
| JP2003517720A (ja) * | 1999-03-29 | 2003-05-27 | スピードファム−アイピーイーシー コーポレイション | 半導体ウェハ上のダマシン構造のための２ステップｃｍｐ |
| JP4750948B2 (ja) * | 1999-03-29 | 2011-08-17 | スピードファム−アイピーイーシー コーポレイション | 半導体ウェハ上のダマシン構造のための２ステップｃｍｐ |
| JP2004266276A (ja) * | 2003-02-28 | 2004-09-24 | Samsung Electronics Co Ltd | トレンチ形成方法及びこれを利用した半導体装置の製造方法 |
| CN100464394C (zh) * | 2005-07-11 | 2009-02-25 | 富士通微电子株式会社 | 使用cmp的半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3076244B2 (ja) | 多層配線の研磨方法 | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| JP2870054B2 (ja) | 半導体装置の製造方法 | |
| JP4593521B2 (ja) | 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法 | |
| JP3163719B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| JP3443358B2 (ja) | 半導体装置の製造方法 | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| TWI321813B (ja) | ||
| JP3161425B2 (ja) | Ｓｔｉの形成方法 | |
| US20060261041A1 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| US6110795A (en) | Method of fabricating shallow trench isolation | |
| JPS59136943A (ja) | 半導体装置の素子分離方法 | |
| US6287983B2 (en) | Selective nitride etching with silicate ion pre-loading | |
| KR100300876B1 (ko) | 화학적 기계적 평탄화를 이용한 소자분리막제조방법 | |
| JP3271111B2 (ja) | トレンチ素子分離領域の形成方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| US6080677A (en) | Method for preventing micromasking in shallow trench isolation process etching | |
| JPH0555358A (ja) | 半導体装置の製造方法 | |
| JP4258159B2 (ja) | 半導体装置の製造方法 | |
| EP1216485A1 (en) | Method of manufacturing a semiconductor device by using chemical mechanical polishing | |
| KR100560288B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR19990048785A (ko) | 반도체 소자의 세정방법 | |
| JPH08279605A (ja) | 張り合わせ基板の製造方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JPH1050818A (ja) | 半導体素子の隔離膜形成方法 |