JP2004335706A - 半導体素子の形成方法 - Google Patents
半導体素子の形成方法 Download PDFInfo
- Publication number
- JP2004335706A JP2004335706A JP2003129063A JP2003129063A JP2004335706A JP 2004335706 A JP2004335706 A JP 2004335706A JP 2003129063 A JP2003129063 A JP 2003129063A JP 2003129063 A JP2003129063 A JP 2003129063A JP 2004335706 A JP2004335706 A JP 2004335706A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- forming
- semiconductor layer
- semiconductor element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
- H10F71/107—Continuous treatment of the devices, e.g. roll-to roll processes or multi-chamber deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F10/00—Individual photovoltaic cells, e.g. solar cells
- H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
- H10F10/17—Photovoltaic cells having only PIN junction potential barriers
- H10F10/172—Photovoltaic cells having only PIN junction potential barriers comprising multiple PIN junctions, e.g. tandem cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
- H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】本発明は、多数のシリコン系薄膜が積層された構成をもつ半導体素子を、効率よく形成することができる半導体素子の形成方法、さらには、ロット間の特性のばらつきが少なく、より優れた均一性と特性をもつ半導体素子の形成方法、および密着性、耐環境性などに優れた半導体素子を提供することを目的としている。
【解決手段】基板上にシリコン系薄膜からなる複数のｐｉｎ接合をもつ半導体素子を高周波プラズマＣＶＤ法により形成する方法であって、第一の半導体層を形成する工程と、前記第一の半導体層の表面を、０．０１〜０．５重量％の水分を含む部材で接触させて覆う工程と、前記部材を取り除く工程と、前記第一の半導体層上に第二の半導体層を形成する工程とをこの順序で行なうことを特徴とする。
【選択図】 図１
【解決手段】基板上にシリコン系薄膜からなる複数のｐｉｎ接合をもつ半導体素子を高周波プラズマＣＶＤ法により形成する方法であって、第一の半導体層を形成する工程と、前記第一の半導体層の表面を、０．０１〜０．５重量％の水分を含む部材で接触させて覆う工程と、前記部材を取り除く工程と、前記第一の半導体層上に第二の半導体層を形成する工程とをこの順序で行なうことを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の形成方法に関するものである。
【０００２】
【従来の技術】
高周波プラズマＣＶＤ法は、大面積化や低温形成が容易であり、プロセススループットが向上するという利点を有し、シリコン系薄膜の形成方法として有力な手段である。
【０００３】
シリコン系薄膜からなる半導体接合を有する半導体素子の例として太陽電池を考えてみると、化石燃料を利用した既存のエネルギーに比べて、シリコン系薄膜を用いた太陽電池は、エネルギー源が無尽蔵であること、発電過程がクリーンであるという利点があるものの、普及を進めるためには、発電電力量あたりの単価をさらに下げることが必要である。そのために、低コスト化を実現する生産技術の確立や、光電変換効率を高めるための技術の確立、さらには安定して所望の特性をもつ半導体素子を形成するための均一性に関する技術や、屋外に設置されることが多いという実使用条件を考慮した耐環境性を高めるための技術は、重要な技術課題となっている。
【０００４】
シリコン系薄膜からなる半導体接合を有する半導体素子の生産方法としては、単一の半導体形成容器で所望とする導電型の半導体層を順次形成する方法、不純物ガスの混入を防ぐためにバッチ方式と呼ばれるｐ層、ｉ層、ｎ層を独立の半導体形成容器で形成する方法などが知られている。また、不純物の混合を防ぎ、低コスト化を実現する生産方法として、米国特許４，４００，４０９号には、ロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した、連続プラズマＣＶＤ法が開示されている。さらに、さらなる特性と生産性の向上に対して、特開２００２−１７０９７３には、半導体界面にて酸素雰囲気中に曝す工程を有することを特徴とする半導体素子の形成方法が開示されている。
【０００５】
【発明が解決しようとする課題】
開示されている高周波プラズマ法は、半導体素子の形成方法として優れたものであるが、ｐｉｎ接合が複数含まれている場合や、ｐ層、ｉ層、ｎ層が多層構成になっている場合には、必要となる半導体形成容器の数が増加することになる。ここで、半導体素子の形成工程において、すべての半導体形成容器が連続的に連結され、半導体層を連続的に形成する構成とした場合には、一部の半導体形成容器のメンテナス・点検・修理などが必要となる度に、装置全体の稼動を静止させる必要がある。また、半導体の形成の途中で大気中に取り出すような場合、堆積条件、環境条件、保管条件にもよるが、各ロット間での特性、特に光電変換効率のばらつきが認められることがある。
【０００６】
本発明は、多数のシリコン系薄膜が積層された構成をもつ半導体素子を、効率よく形成することができる半導体素子の形成方法、さらには、ロット間の特性のばらつきが少なく、より優れた均一性と特性をもつ半導体素子の形成方法、および密着性、耐環境性などに優れた半導体素子を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明は、基板上にシリコン系薄膜からなる複数のｐｉｎ接合をもつ半導体素子を高周波プラズマＣＶＤ法により形成する方法であって、第一の半導体層を形成する工程と、前記第一の半導体層の表面を０．０１〜０．５重量％の水分を含む部材で接触させて覆う工程と、前記部材を取り除く工程と、前記第一の半導体層上に第二の半導体層を形成する工程とをこの順序で行なうことを特徴とする半導体素子の形成方法を提供する。
【０００８】
本発明において、前記部材が１０ｇ／ｃｍ２から１００ｇ／ｃｍ２の圧力で前記第一の半導体表面に接触していることが好ましい。より好ましくは２０ｇ／ｃｍ２から８０ｇ／ｃｍ２である。
【０００９】
本発明において、前記第一の半導体表面を前記部材で接触させて覆う工程においての前記第一の半導体表面の温度が、前記部材を取り除く工程においての前記第一の半導体表面の温度より高く、その間で徐々に温度を低下させることが好ましい。
【００１０】
本発明において、前記第一の半導体表面を前記部材で接触させて覆う工程から前記部材を取り除く工程までの少なくとも一部に大気中に保持する工程を有することが好ましい。前記部材で接触させて覆う工程を真空中で行って、その後、大気中において保管し、また、前記部材を取り除く工程を真空中で行なうことが好ましいが、前記部材で接触させて覆う工程と前記部材を取り除く工程を大気中で行っても良い。また、乾燥窒素雰囲気中に保持することが好ましい。また、密閉空間中に保持することが好ましい。
【００１１】
本発明において、前記部材は不織布からなることが好ましい。
【００１２】
本発明の好適な様態として、前記第一の半導体層が一導伝型半導体からなり、前記第二の半導体層が該一導伝型半導体と異なる他導伝型半導体からなる構成や、前記第一の半導体層が及び、前記第二の半導体層が同じ導伝型半導体からなる構成が挙げられる。
【００１３】
本発明の好適な様態として、前記高周波プラズマＣＶＤ法が、ロール・ツー・ロール法であることが挙げられる。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施の形態を説明するが、本発明は本実施形態に限定されるものではない。
【００１５】
Ｒｏｌｌ ｔｏ Ｒｏｌｌ法では、従来から基板を分離するために、アラミド紙やＰＥＴなどのフィルムが用いられてきたが、半導体層の形成の途中で、大気中に取り出すような場合、堆積条件、環境条件、保管条件にもよるが、各ロット間での特性、特に光電変換効率のばらつきが認められることがあった。我々は、鋭意研究を重ねた結果、半導体表面を覆う部材の処理方法やロールの扱いによって、部材の水分量と光電変換効率のばらつきとの間に相関があることを見出した。これは、基板を分離している部材からの水分が半導体層に表面に影響を与えていると考えられた。
【００１６】
そこで、部材として０．０５ｍｍのアラミド紙（デュポン社製のノーメックス）を用いて、後に述べる図１の手順にて水分量を変えた部材を用い、途中まで半導体素子を形成し、乾燥窒素雰囲気中、密閉空間に１日放置して、引き続いて、残りの半導体素子を形成したところ、部材の水分量によって、光電変換効率のばらつきが大きくなる領域が見られた。水分量が０．５％より多いと光電変換効率の低下の傾向が見られ、ロット間の光電変換効率のばらつきが大きくなる傾向が認められた。また、水分量が０．０１％以下では、ロット間の光電変換効率のばらつきが大きくなる傾向が見られた。
【００１７】
光電変換効率がばらつく原因の詳細は不明であるが、半導体層界面に適度に形成される微細な酸素原子層によりドーパントの拡散を抑制する効果と、水分の半導体層への吸着、或いは、結合による半導体層の変性が原因であると考えられる。ただし、過剰に進むと半導体層の変性が増大して、シリーズ抵抗の増大、曲線因子（以下ＦＦ）の低下につながり、光電変換効率の低下、光電変換効率のばらつきが起こると考えられる。他方、水分量が少ない場合、部材のこしが強くなり、半導体表面に部材が、均一に接触していないことが分かった。このために、半導体層が変性した層の形成が不均一になり、光電変換効率のばらつきが大きくなったものと考えられる。
【００１８】
また、以上のことから、均一に接触していないと光電変換効率のばらつきが起こると考えられる。本発明者らの知見によれば、部材が半導体層に接触している圧力が、１０ｇ／ｃｍ２から１００ｇ／ｃｍ２の間が好ましい。
【００１９】
前記第一の半導体表面を前記部材で接触させて覆う工程においての前記第一の半導体表面の温度が、前記部材を取り除く工程においての前記第一の半導体表面の温度より高く、その間で徐々に温度を低下させることが好ましい。温度が高いほうが反応は進みやすいく、また、反応が進むにつれて反応自体が遅くなるので、部材に接触した直後に温度が高く、その後、徐々に低くなるほうが、最初にある程度速く半導体層が変性が進み、その後、温度の低下と厚さの増大により徐々に進むようになるので、厚さが均一でばらつきの少なくなり、光電変換効率のばらつきが少なくなると考えられる。また、界面での応力を緩和すると考えられるので、密着性も向上する。
【００２０】
本発明は、真空中など減圧下で保管されている場合はより条件が安定であるが、一方、真空環境に維持する装置などが必要となる。前記第一の半導体表面を前記部材で接触させて覆う工程から前記部材を取り除く工程までの少なくとも一部に大気中に保持する工程を有することによって、メンテナンスをしていない装置で、必要に応じて半導体素子の一部のｐｉｎ接合を作り、保管しておくことも可能であるため、トータル的な生産性を向上させることが可能になる。また半導体形成装置を複数台準備しておき、メンテナンス頻度の高い半導体層をより多くの半導体形成装置で形成するように行なうことにより、生産性をより高めることが可能になる。また、このとき、乾燥窒素雰囲気中や密閉空間中で保持することにより、より温度などの環境条件が安定するので光電変換効率のばらつきが少なくなる。従って、乾燥窒素雰囲気中に保持することがより好ましく、また、密閉空間中に保持することがより好ましい。
【００２１】
前記部材は、例えば、繊維状のものである不織布、ポリエチレン、ポリエステル、ＰＥＴ、ポリイミド、ポリアミドなどの樹脂類などを用いることができるが、適度に水分を保持できる素材であることから不織布が好ましい。
【００２２】
前記第一の半導体層がｐ層、または、ｎ層などの一導伝型半導体で形成され、前記第二の半導体層がｎ層、または、ｐ層などの一導伝型半導体と異なる他導電型からなる半導体で形成される場合、該界面では、逆方向接合となるため整流性を持つと光電変換効率の低下につながる。そこで、なるべく欠陥等を介した電流が流れることが重要であり、かつ、導電型層としての特性を維持するため、過剰な不純物の相互拡散は少なくする必要がある。本発明では、半導体が変性した層が形成されるので不純物の相互拡散が少なく、かつ、界面には欠陥が多く存在し、その効果が特に認められ、好適である。
【００２３】
前記第一の半導体層と及び前記第二の半導体層が同じ導電型からなる半導体で形成される場合、導電型層の間に水分によって半導体層が変性した層ができ、第二の半導体層をｐｎ界面側に好適ドーパント濃度に高くしても、第一の半導体層側へのドーパントの拡散を抑制することができる。また、半導体層が変性した層を内部に形成することにより、ワイドギャップ化がはかられ、入射光の吸収を抑制することができるために好ましい。また、半導体層が変性した層が入射光を散乱される効果をもつために、光吸収層の入射光の吸収量が増加することが期待できる。
【００２４】
本発明の好適な適用例として、ロール・ツー・ロール法が挙げられる。
【００２５】
図１は本発明の半導体素子を形成する方法の一例を示したものである。図１において、１０１は基板、１０２は部材である。本発明では以下の手順で形成を行なう。
【００２６】
（ａ）第一の半導体層までを形成する。
【００２７】
（ｂ）基板１０１に部材１０２を接触させて覆う。
【００２８】
（ｃ）保管。
【００２９】
（ｄ）基板１０１から部材１０２を取り除く。
【００３０】
（ｅ）第二の半導体層以降を形成する。
【００３１】
図２には可撓性基板を用いた場合の一例を示している。
【００３２】
（ａ）は部材で覆う工程を示している。
【００３３】
部材送り出し器２０４より、部材２０３が送り出され、可撓性基板２０１と交互に巻き取りボビン２０２に巻き取られる。このとき、可撓性基板２０１は引っ張り応力を受けて巻かれており、部材２０３は可撓性基板２０１にある圧力で押し付けられている。このとき、可撓性基板が巻かれる圧力Ｐは、Ｐ＝ｆ／ｒ／ｄで表される。ここで、ｆは引っ張り応力、ｒは半径、ｄは基板幅である。
【００３４】
同様に（ｂ）は部材を取り除く工程を示している。
【００３５】
可撓性基板２０１と交互に巻かれた送り出しボビン２０５から部材巻き取り器２０６に部材２０３が巻き取られ、可撓性基板２０１から部材２０３が取り除かれる。可撓性基板は送り出される。
【００３６】
本発明の形成方法が好適に用いられる半導体素子として、特開２００２−１７０９７３に説明されている光起電力素子が挙げられる。
【００３７】
（実施例）
以下の実施例では、半導体素子として太陽電池を例に挙げて本発明を具体的にするが、これらの実施例は本発明の内容を何ら限定するものではない。
【００３８】
（実施例１）
図４に示した堆積膜形成装置４０１を用い、以下の手順で図３に示した光起電力素子を形成した。図３は本発明のシリコン系薄膜を有する光起電力素子３０１の一例を示す模式的な断面図である。図中の３０２は基板、３０３は反射層、３０４は第一のｐｉｎ接合を有する光起電力素子、３０５は第二のｐｉｎ接合を有する光起電力素子、３０６は透明電極である。
【００３９】
図４は、本発明のシリコン系薄膜及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図である。図４に示す堆積膜形成装置４０１は、基板送り出し容器４０８、半導体形成用真空容器４１０〜４１３、基板巻き取り容器４０９が、ガスゲート４１４を介して結合することによって構成されている。この堆積膜形成装置４０１には、各容器及び各ガスゲートを貫いて帯状の導電性基板４０２がセットされる。帯状の導電性基板４０２は、基板送り出し容器４０８に設置された送り出しボビン４０４から巻き出され、基板巻き取り容器４０９で巻き取りボビン４０５に巻き取られる。このとき、部材巻き取り器４０６で部材４０３が送り出しボビン４０４より巻き取られる。部材送り出し器４０７で部材４０３が巻き取りボビン４０５に巻き取られる。半導体形成用真空容器４１０〜４１３は、それぞれプラズマ生起領域を形成する堆積室を有している。また、基板４０２を加熱するためにヒーター４１６を有している。
【００４０】
不図示の高周波導入部には、不図示の高周波電源から高周波電力を印加することによってグロー放電を生起させ、それによって原料ガスを分解し導電性基板４０２上に半導体層を堆積させる。また、各半導体形成用真空容器４１０〜４１３には、原料ガスや希釈ガスを導入するためのガス導入管１１５が接続されている。また、不図示の排気系が接続されている。
【００４１】
まず、ステンレス（ＳＵＳ４３０ＢＡ）からなる帯状の基板（幅５０ｃｍ、長さ１５００ｍ、厚さ０．１２５ｍｍ）を十分に脱脂、洗浄し、不図示の連続スパッタリング装置に装着し、Ａｇ電極をターゲットとして厚さ１００ｎｍのＡｇ薄膜をスパッタ蒸着させた。さらにＺｎＯターゲットを用いて、厚さ２．０μｍのＺｎＯ薄膜をＡｇ薄膜の上にスパッタ蒸着し、帯状の導電性基板４０２を形成した。
【００４２】
次に基板送り出し容器４０８に、導電性基板４０２を巻いた送り出しボビン４０４を装着し、導電性基板４０２を搬入側のガスゲート４１４、半導体形成用真空容器４１０〜４１３、搬出側のガスゲート４１４を介し、基板巻き取り容器４０９まで通し、帯状の導電性基板４０２がたるまないように８０ｋｇで引っ張り応力を加えた。半径がだんだん大きくなると圧力も変化するが、約２０から６０ｇ／ｃｍ２の圧力で巻かれている。
【００４３】
このとき、部材送り出し器４０７には水分量を調整した厚さ０．０５ｍｍのアラミド紙（デュポン社製のノーメックス）をセットし、基板４０２とともに巻き取りボビン４０５に巻き取られるようにした。基板送り出し容器４０８、半導体形成用真空容器４１０〜４１３、基板巻き取り容器４０９を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。部材の水分量は、１３０℃オーブンにおいて乾燥し、乾燥時間で調整した。
【００４４】
水分量は部材を１．０ｇとなるようにカットし、カールフィッシャー水分計（京都電子製 ＭＫＣ−５１０）にて、その水分量を測定し決定した。その結果を表１に示す。
【００４５】
真空排気系を作動させつつ、半導体形成用真空容器４１１、４１２、４１３へガス導入管４１５から原料ガス及び希釈ガスを供給した。同時に不図示の各ゲートガス供給管から、各ガスゲート４１４にゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器４１１、４１２、４１３内の圧力を所定の圧力に調整した。形成条件は表２に示す通りである。
【００４６】
半導体形成用真空容器４１１、４１２、４１３内の圧力が安定したところで、基板送り出し容器４０８から基板巻き取り容器４０９の方向に、導電性基板４０２の移動を開始した。
【００４７】
次に、半導体形成用真空容器４１１、４１２、４１３内の堆積室内にグロー放電を生起し、導電性基板４０２上に、アモルファスｎ型半導体層、微結晶ｉ型半導体層、微結晶ｐ型半導体層を形成しボトムセルのｐｉｎ接合を形成した。ｐ層を形成した後に、強制的に冷却することなく、部材を接触させて、巻き取りボビン４０５に巻き取っている。
【００４８】
ボトムセルのｐｉｎ接合の形成が終了したら、基板巻き取り容器４０９をリークして、導電性基板４０２を取り出して、乾燥窒素雰囲気中、密閉環境で堆積膜形成装置４０１の準備ができるまで、２４時間保存した。
【００４９】
その後、続いて、トップセルのｐｉｎ接合の形成を行なった。基板送り出し容器４０８に、導電性基板４０２を巻いたボビンを装着し、導電性基板４０２を搬入側のガスゲート４１４、半導体形成用真空容器４１０〜４１３、搬出側のガスゲート４１４を介し、基板巻き取り容器４０９まで通し、帯状の導電性基板４０２がたるまないように８０ｋｇで引っ張り応力を加えた。そして、基板送り出し容器４０８、半導体形成用真空容器４１０〜４１３、基板巻き取り容器４０９を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００５０】
真空排気系を作動させつつ、半導体形成用真空容器４１１、４１２、４１３へガス導入管４１５から原料ガス及び希釈ガスを供給した。同時に不図示の各ゲートガス供給管から、各ガスゲート４１４にゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器４１１、４１２、４１３内の圧力を所定の圧力に調整した。形成条件は表３に示す通りである。
【００５１】
半導体形成用真空容器４１１、４１２、４１３内の圧力が安定したところで、基板送り出し容器４０８から基板巻き取り容器４０９の方向に、導電性基板４０２の移動を開始した。
【００５２】
次に、半導体形成用真空容器４１１、４１２、４１３内の堆積室内にグロー放電を生起し、導電性基板４０２上に、アモルファスｎ型半導体層、アモルファスｉ型半導体層、微結晶ｐ型半導体層を形成しトップセルのｐｉｎ接合を形成した。
【００５３】
次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。このようにして部材の水分量を変えて、５サンプル（実施例１−Ａ〜実施例１−Ｃ、比較例１−Ａ、比較例１−Ｂ）を作製した。１サンプルにつき、１０ロット作製した中から、１０００枚のモジュールを無作為に抽出して、山下電装株式会社製のＹＳＳ−１５０を使用し、ＡＭ１．５のスペクトル、強度１００ｍＷ／ｃｍ２で光照射した状態で電流電圧特性を測定した。測定した電流電圧特性から光電変換効率［η（％）］ を求めた。また、温度８５℃、湿度８５％に３０分、その後、７０分かけて温度−２０℃まで下げて、３０分保持再び７０分かけて８５℃、８５％まで戻すサイクルを１００回繰り返し、その後、碁盤目テープ法（切り傷の隙間間隔１ｍｍ、升目の数１００）を用いて、密着性を調べた。
【００５４】
結果は光電変換効率の分布を実施例１−Ｂの平均値を１として相対値として図５に示す。また、結果をまとめて、表６に示す。
【００５５】
結果は図５に示すとおり、比較例１−Ａは若干、光電変換効率の平均値の低下と光電変換効率のばらつきの増加が見られた。実施例１−Ａから実施例１−Ｃはほとんど同等の分布が得られている。比較例１−Ｂの平均値はほぼ同等であるが、光電変換効率のばらつきが若干増加している。密着性は実施例１−Ａ〜実施例１−Ｃ、比較例１−Ａは０から３個の剥がれであったのに対し、比較例１−Ｂのみ、若干多く、９個であった。
【００５６】
以上のことから、水分量が０．０１％から０．５％の間で、光電変換効率が良好で、かつ、光電変換効率のばらつきの小さな光起電力素子が得られ、かつ、密着性、耐環境性に優れることが分かった。
【００５７】
（実施例２）
図４に示した堆積膜形成装置４０１を用い、以下の手順で図３に示した光起電力素子を形成した。
【００５８】
表２と表４の条件で作製した以外は、実施例１と同様に行った。
【００５９】
結果をまとめて、表７に示す。
【００６０】
比較例１−Ａは若干、光電変換効率の平均値の低下と光電変換効率のばらつきの増加が見られた。実施例１−Ａから実施例１−Ｃはほとんど同等の分布が得られている。比較例１−Ｂの平均値はほぼ同等であるが、光電変換効率のばらつきが若干増加している。密着性は実施例１−Ａ〜実施例１−Ｃ、比較例１−Ａは０から４個の剥がれであったのに対し、比較例１−Ｂのみ、若干多く、１１個であった。
【００６１】
以上のことから、水分量が０．０１％から０．５％の間で、光電変換効率が良好で、かつ、光電変換効率のばらつきの小さな光起電力素子が得られ、かつ、密着性、耐環境性に優れることが分かった。
【００６２】
【表１】
【００６３】
【表２】
【００６４】
【表３】
【００６５】
【表４】
【００６６】
【表５】
【００６７】
【表６】
【００６８】
【発明の効果】
本発明により、多数のシリコン系薄膜が積層された構成をもつ半導体素子を、効率よく形成することができ、さらには、ロット間の特性のばらつきが少なく、より優れた均一性と特性をもつ半導体素子を形成することが可能であり、さらには、密着性、耐環境性などに優れた半導体素子を形成することが可能である。
【図面の簡単な説明】
【図１】本発明の半導体素子を形成する方法を示す模式的な図
【図２】他の本発明の半導体素子を形成する方法を示す模式的な図
【図３】本発明の形成方法が好適に用いられる半導体素子を含む光起電力素子の一例を示す模式的な断面図
【図４】本発明の形成方法が好適に用いられる半導体素子を製造する堆積膜形成装置の一例を示す模式的な断面図
【図５】光起電力素子の光電変換効率の分布
【符号の説明】
１０１ 基板
１０２ 部材
２０１ 基板
２０２ 巻き取りボビン
２０３ 部材
２０４ 部材送り出し器
２０５ 送り出しボビン
２０６ 部材巻き取り器
３０１ 光起電力素子
３０２ 基板
３０３ 反射層
３０４ 第一の光起電力素子
３０５ 第二の光起電力素子
３０６ 透明電極
４０１ 堆積膜形成装置
４０２ 基板
４０３ 部材
４０４ 送り出しボビン
４０５ 巻き取りボビン
４０６ 部材巻き取り器
４０７ 部材送り出し器
４０８ 基板送り出し容器
４０９ 基板巻き取り容器
４１０、４１１、４１２、４１３ 半導体形成用真空容器
４１４ ガスゲート
４１５ ガス導入管
４１６ ヒーター
【発明の属する技術分野】
本発明は半導体素子の形成方法に関するものである。
【０００２】
【従来の技術】
高周波プラズマＣＶＤ法は、大面積化や低温形成が容易であり、プロセススループットが向上するという利点を有し、シリコン系薄膜の形成方法として有力な手段である。
【０００３】
シリコン系薄膜からなる半導体接合を有する半導体素子の例として太陽電池を考えてみると、化石燃料を利用した既存のエネルギーに比べて、シリコン系薄膜を用いた太陽電池は、エネルギー源が無尽蔵であること、発電過程がクリーンであるという利点があるものの、普及を進めるためには、発電電力量あたりの単価をさらに下げることが必要である。そのために、低コスト化を実現する生産技術の確立や、光電変換効率を高めるための技術の確立、さらには安定して所望の特性をもつ半導体素子を形成するための均一性に関する技術や、屋外に設置されることが多いという実使用条件を考慮した耐環境性を高めるための技術は、重要な技術課題となっている。
【０００４】
シリコン系薄膜からなる半導体接合を有する半導体素子の生産方法としては、単一の半導体形成容器で所望とする導電型の半導体層を順次形成する方法、不純物ガスの混入を防ぐためにバッチ方式と呼ばれるｐ層、ｉ層、ｎ層を独立の半導体形成容器で形成する方法などが知られている。また、不純物の混合を防ぎ、低コスト化を実現する生産方法として、米国特許４，４００，４０９号には、ロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した、連続プラズマＣＶＤ法が開示されている。さらに、さらなる特性と生産性の向上に対して、特開２００２−１７０９７３には、半導体界面にて酸素雰囲気中に曝す工程を有することを特徴とする半導体素子の形成方法が開示されている。
【０００５】
【発明が解決しようとする課題】
開示されている高周波プラズマ法は、半導体素子の形成方法として優れたものであるが、ｐｉｎ接合が複数含まれている場合や、ｐ層、ｉ層、ｎ層が多層構成になっている場合には、必要となる半導体形成容器の数が増加することになる。ここで、半導体素子の形成工程において、すべての半導体形成容器が連続的に連結され、半導体層を連続的に形成する構成とした場合には、一部の半導体形成容器のメンテナス・点検・修理などが必要となる度に、装置全体の稼動を静止させる必要がある。また、半導体の形成の途中で大気中に取り出すような場合、堆積条件、環境条件、保管条件にもよるが、各ロット間での特性、特に光電変換効率のばらつきが認められることがある。
【０００６】
本発明は、多数のシリコン系薄膜が積層された構成をもつ半導体素子を、効率よく形成することができる半導体素子の形成方法、さらには、ロット間の特性のばらつきが少なく、より優れた均一性と特性をもつ半導体素子の形成方法、および密着性、耐環境性などに優れた半導体素子を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明は、基板上にシリコン系薄膜からなる複数のｐｉｎ接合をもつ半導体素子を高周波プラズマＣＶＤ法により形成する方法であって、第一の半導体層を形成する工程と、前記第一の半導体層の表面を０．０１〜０．５重量％の水分を含む部材で接触させて覆う工程と、前記部材を取り除く工程と、前記第一の半導体層上に第二の半導体層を形成する工程とをこの順序で行なうことを特徴とする半導体素子の形成方法を提供する。
【０００８】
本発明において、前記部材が１０ｇ／ｃｍ２から１００ｇ／ｃｍ２の圧力で前記第一の半導体表面に接触していることが好ましい。より好ましくは２０ｇ／ｃｍ２から８０ｇ／ｃｍ２である。
【０００９】
本発明において、前記第一の半導体表面を前記部材で接触させて覆う工程においての前記第一の半導体表面の温度が、前記部材を取り除く工程においての前記第一の半導体表面の温度より高く、その間で徐々に温度を低下させることが好ましい。
【００１０】
本発明において、前記第一の半導体表面を前記部材で接触させて覆う工程から前記部材を取り除く工程までの少なくとも一部に大気中に保持する工程を有することが好ましい。前記部材で接触させて覆う工程を真空中で行って、その後、大気中において保管し、また、前記部材を取り除く工程を真空中で行なうことが好ましいが、前記部材で接触させて覆う工程と前記部材を取り除く工程を大気中で行っても良い。また、乾燥窒素雰囲気中に保持することが好ましい。また、密閉空間中に保持することが好ましい。
【００１１】
本発明において、前記部材は不織布からなることが好ましい。
【００１２】
本発明の好適な様態として、前記第一の半導体層が一導伝型半導体からなり、前記第二の半導体層が該一導伝型半導体と異なる他導伝型半導体からなる構成や、前記第一の半導体層が及び、前記第二の半導体層が同じ導伝型半導体からなる構成が挙げられる。
【００１３】
本発明の好適な様態として、前記高周波プラズマＣＶＤ法が、ロール・ツー・ロール法であることが挙げられる。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施の形態を説明するが、本発明は本実施形態に限定されるものではない。
【００１５】
Ｒｏｌｌ ｔｏ Ｒｏｌｌ法では、従来から基板を分離するために、アラミド紙やＰＥＴなどのフィルムが用いられてきたが、半導体層の形成の途中で、大気中に取り出すような場合、堆積条件、環境条件、保管条件にもよるが、各ロット間での特性、特に光電変換効率のばらつきが認められることがあった。我々は、鋭意研究を重ねた結果、半導体表面を覆う部材の処理方法やロールの扱いによって、部材の水分量と光電変換効率のばらつきとの間に相関があることを見出した。これは、基板を分離している部材からの水分が半導体層に表面に影響を与えていると考えられた。
【００１６】
そこで、部材として０．０５ｍｍのアラミド紙（デュポン社製のノーメックス）を用いて、後に述べる図１の手順にて水分量を変えた部材を用い、途中まで半導体素子を形成し、乾燥窒素雰囲気中、密閉空間に１日放置して、引き続いて、残りの半導体素子を形成したところ、部材の水分量によって、光電変換効率のばらつきが大きくなる領域が見られた。水分量が０．５％より多いと光電変換効率の低下の傾向が見られ、ロット間の光電変換効率のばらつきが大きくなる傾向が認められた。また、水分量が０．０１％以下では、ロット間の光電変換効率のばらつきが大きくなる傾向が見られた。
【００１７】
光電変換効率がばらつく原因の詳細は不明であるが、半導体層界面に適度に形成される微細な酸素原子層によりドーパントの拡散を抑制する効果と、水分の半導体層への吸着、或いは、結合による半導体層の変性が原因であると考えられる。ただし、過剰に進むと半導体層の変性が増大して、シリーズ抵抗の増大、曲線因子（以下ＦＦ）の低下につながり、光電変換効率の低下、光電変換効率のばらつきが起こると考えられる。他方、水分量が少ない場合、部材のこしが強くなり、半導体表面に部材が、均一に接触していないことが分かった。このために、半導体層が変性した層の形成が不均一になり、光電変換効率のばらつきが大きくなったものと考えられる。
【００１８】
また、以上のことから、均一に接触していないと光電変換効率のばらつきが起こると考えられる。本発明者らの知見によれば、部材が半導体層に接触している圧力が、１０ｇ／ｃｍ２から１００ｇ／ｃｍ２の間が好ましい。
【００１９】
前記第一の半導体表面を前記部材で接触させて覆う工程においての前記第一の半導体表面の温度が、前記部材を取り除く工程においての前記第一の半導体表面の温度より高く、その間で徐々に温度を低下させることが好ましい。温度が高いほうが反応は進みやすいく、また、反応が進むにつれて反応自体が遅くなるので、部材に接触した直後に温度が高く、その後、徐々に低くなるほうが、最初にある程度速く半導体層が変性が進み、その後、温度の低下と厚さの増大により徐々に進むようになるので、厚さが均一でばらつきの少なくなり、光電変換効率のばらつきが少なくなると考えられる。また、界面での応力を緩和すると考えられるので、密着性も向上する。
【００２０】
本発明は、真空中など減圧下で保管されている場合はより条件が安定であるが、一方、真空環境に維持する装置などが必要となる。前記第一の半導体表面を前記部材で接触させて覆う工程から前記部材を取り除く工程までの少なくとも一部に大気中に保持する工程を有することによって、メンテナンスをしていない装置で、必要に応じて半導体素子の一部のｐｉｎ接合を作り、保管しておくことも可能であるため、トータル的な生産性を向上させることが可能になる。また半導体形成装置を複数台準備しておき、メンテナンス頻度の高い半導体層をより多くの半導体形成装置で形成するように行なうことにより、生産性をより高めることが可能になる。また、このとき、乾燥窒素雰囲気中や密閉空間中で保持することにより、より温度などの環境条件が安定するので光電変換効率のばらつきが少なくなる。従って、乾燥窒素雰囲気中に保持することがより好ましく、また、密閉空間中に保持することがより好ましい。
【００２１】
前記部材は、例えば、繊維状のものである不織布、ポリエチレン、ポリエステル、ＰＥＴ、ポリイミド、ポリアミドなどの樹脂類などを用いることができるが、適度に水分を保持できる素材であることから不織布が好ましい。
【００２２】
前記第一の半導体層がｐ層、または、ｎ層などの一導伝型半導体で形成され、前記第二の半導体層がｎ層、または、ｐ層などの一導伝型半導体と異なる他導電型からなる半導体で形成される場合、該界面では、逆方向接合となるため整流性を持つと光電変換効率の低下につながる。そこで、なるべく欠陥等を介した電流が流れることが重要であり、かつ、導電型層としての特性を維持するため、過剰な不純物の相互拡散は少なくする必要がある。本発明では、半導体が変性した層が形成されるので不純物の相互拡散が少なく、かつ、界面には欠陥が多く存在し、その効果が特に認められ、好適である。
【００２３】
前記第一の半導体層と及び前記第二の半導体層が同じ導電型からなる半導体で形成される場合、導電型層の間に水分によって半導体層が変性した層ができ、第二の半導体層をｐｎ界面側に好適ドーパント濃度に高くしても、第一の半導体層側へのドーパントの拡散を抑制することができる。また、半導体層が変性した層を内部に形成することにより、ワイドギャップ化がはかられ、入射光の吸収を抑制することができるために好ましい。また、半導体層が変性した層が入射光を散乱される効果をもつために、光吸収層の入射光の吸収量が増加することが期待できる。
【００２４】
本発明の好適な適用例として、ロール・ツー・ロール法が挙げられる。
【００２５】
図１は本発明の半導体素子を形成する方法の一例を示したものである。図１において、１０１は基板、１０２は部材である。本発明では以下の手順で形成を行なう。
【００２６】
（ａ）第一の半導体層までを形成する。
【００２７】
（ｂ）基板１０１に部材１０２を接触させて覆う。
【００２８】
（ｃ）保管。
【００２９】
（ｄ）基板１０１から部材１０２を取り除く。
【００３０】
（ｅ）第二の半導体層以降を形成する。
【００３１】
図２には可撓性基板を用いた場合の一例を示している。
【００３２】
（ａ）は部材で覆う工程を示している。
【００３３】
部材送り出し器２０４より、部材２０３が送り出され、可撓性基板２０１と交互に巻き取りボビン２０２に巻き取られる。このとき、可撓性基板２０１は引っ張り応力を受けて巻かれており、部材２０３は可撓性基板２０１にある圧力で押し付けられている。このとき、可撓性基板が巻かれる圧力Ｐは、Ｐ＝ｆ／ｒ／ｄで表される。ここで、ｆは引っ張り応力、ｒは半径、ｄは基板幅である。
【００３４】
同様に（ｂ）は部材を取り除く工程を示している。
【００３５】
可撓性基板２０１と交互に巻かれた送り出しボビン２０５から部材巻き取り器２０６に部材２０３が巻き取られ、可撓性基板２０１から部材２０３が取り除かれる。可撓性基板は送り出される。
【００３６】
本発明の形成方法が好適に用いられる半導体素子として、特開２００２−１７０９７３に説明されている光起電力素子が挙げられる。
【００３７】
（実施例）
以下の実施例では、半導体素子として太陽電池を例に挙げて本発明を具体的にするが、これらの実施例は本発明の内容を何ら限定するものではない。
【００３８】
（実施例１）
図４に示した堆積膜形成装置４０１を用い、以下の手順で図３に示した光起電力素子を形成した。図３は本発明のシリコン系薄膜を有する光起電力素子３０１の一例を示す模式的な断面図である。図中の３０２は基板、３０３は反射層、３０４は第一のｐｉｎ接合を有する光起電力素子、３０５は第二のｐｉｎ接合を有する光起電力素子、３０６は透明電極である。
【００３９】
図４は、本発明のシリコン系薄膜及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図である。図４に示す堆積膜形成装置４０１は、基板送り出し容器４０８、半導体形成用真空容器４１０〜４１３、基板巻き取り容器４０９が、ガスゲート４１４を介して結合することによって構成されている。この堆積膜形成装置４０１には、各容器及び各ガスゲートを貫いて帯状の導電性基板４０２がセットされる。帯状の導電性基板４０２は、基板送り出し容器４０８に設置された送り出しボビン４０４から巻き出され、基板巻き取り容器４０９で巻き取りボビン４０５に巻き取られる。このとき、部材巻き取り器４０６で部材４０３が送り出しボビン４０４より巻き取られる。部材送り出し器４０７で部材４０３が巻き取りボビン４０５に巻き取られる。半導体形成用真空容器４１０〜４１３は、それぞれプラズマ生起領域を形成する堆積室を有している。また、基板４０２を加熱するためにヒーター４１６を有している。
【００４０】
不図示の高周波導入部には、不図示の高周波電源から高周波電力を印加することによってグロー放電を生起させ、それによって原料ガスを分解し導電性基板４０２上に半導体層を堆積させる。また、各半導体形成用真空容器４１０〜４１３には、原料ガスや希釈ガスを導入するためのガス導入管１１５が接続されている。また、不図示の排気系が接続されている。
【００４１】
まず、ステンレス（ＳＵＳ４３０ＢＡ）からなる帯状の基板（幅５０ｃｍ、長さ１５００ｍ、厚さ０．１２５ｍｍ）を十分に脱脂、洗浄し、不図示の連続スパッタリング装置に装着し、Ａｇ電極をターゲットとして厚さ１００ｎｍのＡｇ薄膜をスパッタ蒸着させた。さらにＺｎＯターゲットを用いて、厚さ２．０μｍのＺｎＯ薄膜をＡｇ薄膜の上にスパッタ蒸着し、帯状の導電性基板４０２を形成した。
【００４２】
次に基板送り出し容器４０８に、導電性基板４０２を巻いた送り出しボビン４０４を装着し、導電性基板４０２を搬入側のガスゲート４１４、半導体形成用真空容器４１０〜４１３、搬出側のガスゲート４１４を介し、基板巻き取り容器４０９まで通し、帯状の導電性基板４０２がたるまないように８０ｋｇで引っ張り応力を加えた。半径がだんだん大きくなると圧力も変化するが、約２０から６０ｇ／ｃｍ２の圧力で巻かれている。
【００４３】
このとき、部材送り出し器４０７には水分量を調整した厚さ０．０５ｍｍのアラミド紙（デュポン社製のノーメックス）をセットし、基板４０２とともに巻き取りボビン４０５に巻き取られるようにした。基板送り出し容器４０８、半導体形成用真空容器４１０〜４１３、基板巻き取り容器４０９を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。部材の水分量は、１３０℃オーブンにおいて乾燥し、乾燥時間で調整した。
【００４４】
水分量は部材を１．０ｇとなるようにカットし、カールフィッシャー水分計（京都電子製 ＭＫＣ−５１０）にて、その水分量を測定し決定した。その結果を表１に示す。
【００４５】
真空排気系を作動させつつ、半導体形成用真空容器４１１、４１２、４１３へガス導入管４１５から原料ガス及び希釈ガスを供給した。同時に不図示の各ゲートガス供給管から、各ガスゲート４１４にゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器４１１、４１２、４１３内の圧力を所定の圧力に調整した。形成条件は表２に示す通りである。
【００４６】
半導体形成用真空容器４１１、４１２、４１３内の圧力が安定したところで、基板送り出し容器４０８から基板巻き取り容器４０９の方向に、導電性基板４０２の移動を開始した。
【００４７】
次に、半導体形成用真空容器４１１、４１２、４１３内の堆積室内にグロー放電を生起し、導電性基板４０２上に、アモルファスｎ型半導体層、微結晶ｉ型半導体層、微結晶ｐ型半導体層を形成しボトムセルのｐｉｎ接合を形成した。ｐ層を形成した後に、強制的に冷却することなく、部材を接触させて、巻き取りボビン４０５に巻き取っている。
【００４８】
ボトムセルのｐｉｎ接合の形成が終了したら、基板巻き取り容器４０９をリークして、導電性基板４０２を取り出して、乾燥窒素雰囲気中、密閉環境で堆積膜形成装置４０１の準備ができるまで、２４時間保存した。
【００４９】
その後、続いて、トップセルのｐｉｎ接合の形成を行なった。基板送り出し容器４０８に、導電性基板４０２を巻いたボビンを装着し、導電性基板４０２を搬入側のガスゲート４１４、半導体形成用真空容器４１０〜４１３、搬出側のガスゲート４１４を介し、基板巻き取り容器４０９まで通し、帯状の導電性基板４０２がたるまないように８０ｋｇで引っ張り応力を加えた。そして、基板送り出し容器４０８、半導体形成用真空容器４１０〜４１３、基板巻き取り容器４０９を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００５０】
真空排気系を作動させつつ、半導体形成用真空容器４１１、４１２、４１３へガス導入管４１５から原料ガス及び希釈ガスを供給した。同時に不図示の各ゲートガス供給管から、各ガスゲート４１４にゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器４１１、４１２、４１３内の圧力を所定の圧力に調整した。形成条件は表３に示す通りである。
【００５１】
半導体形成用真空容器４１１、４１２、４１３内の圧力が安定したところで、基板送り出し容器４０８から基板巻き取り容器４０９の方向に、導電性基板４０２の移動を開始した。
【００５２】
次に、半導体形成用真空容器４１１、４１２、４１３内の堆積室内にグロー放電を生起し、導電性基板４０２上に、アモルファスｎ型半導体層、アモルファスｉ型半導体層、微結晶ｐ型半導体層を形成しトップセルのｐｉｎ接合を形成した。
【００５３】
次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。このようにして部材の水分量を変えて、５サンプル（実施例１−Ａ〜実施例１−Ｃ、比較例１−Ａ、比較例１−Ｂ）を作製した。１サンプルにつき、１０ロット作製した中から、１０００枚のモジュールを無作為に抽出して、山下電装株式会社製のＹＳＳ−１５０を使用し、ＡＭ１．５のスペクトル、強度１００ｍＷ／ｃｍ２で光照射した状態で電流電圧特性を測定した。測定した電流電圧特性から光電変換効率［η（％）］ を求めた。また、温度８５℃、湿度８５％に３０分、その後、７０分かけて温度−２０℃まで下げて、３０分保持再び７０分かけて８５℃、８５％まで戻すサイクルを１００回繰り返し、その後、碁盤目テープ法（切り傷の隙間間隔１ｍｍ、升目の数１００）を用いて、密着性を調べた。
【００５４】
結果は光電変換効率の分布を実施例１−Ｂの平均値を１として相対値として図５に示す。また、結果をまとめて、表６に示す。
【００５５】
結果は図５に示すとおり、比較例１−Ａは若干、光電変換効率の平均値の低下と光電変換効率のばらつきの増加が見られた。実施例１−Ａから実施例１−Ｃはほとんど同等の分布が得られている。比較例１−Ｂの平均値はほぼ同等であるが、光電変換効率のばらつきが若干増加している。密着性は実施例１−Ａ〜実施例１−Ｃ、比較例１−Ａは０から３個の剥がれであったのに対し、比較例１−Ｂのみ、若干多く、９個であった。
【００５６】
以上のことから、水分量が０．０１％から０．５％の間で、光電変換効率が良好で、かつ、光電変換効率のばらつきの小さな光起電力素子が得られ、かつ、密着性、耐環境性に優れることが分かった。
【００５７】
（実施例２）
図４に示した堆積膜形成装置４０１を用い、以下の手順で図３に示した光起電力素子を形成した。
【００５８】
表２と表４の条件で作製した以外は、実施例１と同様に行った。
【００５９】
結果をまとめて、表７に示す。
【００６０】
比較例１−Ａは若干、光電変換効率の平均値の低下と光電変換効率のばらつきの増加が見られた。実施例１−Ａから実施例１−Ｃはほとんど同等の分布が得られている。比較例１−Ｂの平均値はほぼ同等であるが、光電変換効率のばらつきが若干増加している。密着性は実施例１−Ａ〜実施例１−Ｃ、比較例１−Ａは０から４個の剥がれであったのに対し、比較例１−Ｂのみ、若干多く、１１個であった。
【００６１】
以上のことから、水分量が０．０１％から０．５％の間で、光電変換効率が良好で、かつ、光電変換効率のばらつきの小さな光起電力素子が得られ、かつ、密着性、耐環境性に優れることが分かった。
【００６２】
【表１】
【表２】
【表３】
【表４】
【表５】
【表６】
【発明の効果】
本発明により、多数のシリコン系薄膜が積層された構成をもつ半導体素子を、効率よく形成することができ、さらには、ロット間の特性のばらつきが少なく、より優れた均一性と特性をもつ半導体素子を形成することが可能であり、さらには、密着性、耐環境性などに優れた半導体素子を形成することが可能である。
【図面の簡単な説明】
【図１】本発明の半導体素子を形成する方法を示す模式的な図
【図２】他の本発明の半導体素子を形成する方法を示す模式的な図
【図３】本発明の形成方法が好適に用いられる半導体素子を含む光起電力素子の一例を示す模式的な断面図
【図４】本発明の形成方法が好適に用いられる半導体素子を製造する堆積膜形成装置の一例を示す模式的な断面図
【図５】光起電力素子の光電変換効率の分布
【符号の説明】
１０１ 基板
１０２ 部材
２０１ 基板
２０２ 巻き取りボビン
２０３ 部材
２０４ 部材送り出し器
２０５ 送り出しボビン
２０６ 部材巻き取り器
３０１ 光起電力素子
３０２ 基板
３０３ 反射層
３０４ 第一の光起電力素子
３０５ 第二の光起電力素子
３０６ 透明電極
４０１ 堆積膜形成装置
４０２ 基板
４０３ 部材
４０４ 送り出しボビン
４０５ 巻き取りボビン
４０６ 部材巻き取り器
４０７ 部材送り出し器
４０８ 基板送り出し容器
４０９ 基板巻き取り容器
４１０、４１１、４１２、４１３ 半導体形成用真空容器
４１４ ガスゲート
４１５ ガス導入管
４１６ ヒーター
Claims (10)
- 基板上にシリコン系薄膜からなる複数のｐｉｎ接合をもつ半導体素子を高周波プラズマＣＶＤ法により形成する方法であって、
第一の半導体層を形成する工程と、
前記第一の半導体層の表面を、０．０１〜０．５重量％の水分を含む部材で接触させて覆う工程と、
前記部材を取り除く工程と、
前記第一の半導体層上に第二の半導体層を形成する工程とをこの順序で行なうことを特徴とする半導体素子の形成方法。 - 前記部材が１０ｇ／ｃｍ２から１００ｇ／ｃｍ２の圧力で前記第一の半導体表面に接触していることを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記第一の半導体表面を前記部材で接触させて覆う工程においての前記第一の半導体表面の温度が、前記部材を取り除く工程においての前記第一の半導体表面の温度より高く、その間で徐々に温度を低下させることを特徴とする請求項１〜２に記載の半導体素子の形成方法。
- 前記第一の半導体表面を前記部材で接触させて覆う工程から前記部材を取り除く工程までの少なくとも一部に、大気中に保持する工程を有することを特徴とした請求項１〜３に記載の半導体素子の形成方法。
- 前記工程中に、さらに、乾燥窒素雰囲気中に保持する工程を有することを特徴とした請求項１〜４に記載の半導体素子の形成方法。
- 前記工程中に、さらに、密閉空間中に保持する工程を有することを特徴とした請求項１〜５に記載の半導体素子の形成方法。
- 前記部材は不織布からなることを特徴とする請求項１〜６に記載の半導体素子の形成方法。
- 前記第一の半導体層が一導伝型半導体からなり、前記第二の半導体層が該一導伝型半導体と異なる他導伝型半導体からなることを特徴とする請求項１〜７に記載の半導体素子の形成方法。
- 前記第一の半導体層及び、前記第二の半導体層が同じ導伝型半導体からなることを特徴とする請求項１〜７に記載の半導体素子の形成方法。
- 前記高周波プラズマＣＶＤ法が、ロール・ツー・ロール法であることを特徴とした請求項１〜９に記載の半導体素子の形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003129063A JP2004335706A (ja) | 2003-05-07 | 2003-05-07 | 半導体素子の形成方法 |
| CNA2004100366809A CN1551299A (zh) | 2003-05-07 | 2004-04-28 | 半导体器件的形成方法 |
| US10/834,836 US7071081B2 (en) | 2003-05-07 | 2004-04-30 | Method of forming semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003129063A JP2004335706A (ja) | 2003-05-07 | 2003-05-07 | 半導体素子の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004335706A true JP2004335706A (ja) | 2004-11-25 |
Family
ID=33505021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003129063A Withdrawn JP2004335706A (ja) | 2003-05-07 | 2003-05-07 | 半導体素子の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7071081B2 (ja) |
| JP (1) | JP2004335706A (ja) |
| CN (1) | CN1551299A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2453766A (en) * | 2007-10-18 | 2009-04-22 | Novalia Ltd | Method of fabricating an electronic device |
| US20120006394A1 (en) * | 2010-07-08 | 2012-01-12 | Solarworld Industries America, Inc. | Method for manufacturing of electrical contacts on a solar cell, solar cell, and method for manufacturing a rear side contact of a solar cell |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400409A (en) * | 1980-05-19 | 1983-08-23 | Energy Conversion Devices, Inc. | Method of making p-doped silicon films |
| DE69410301T2 (de) * | 1993-01-29 | 1998-09-24 | Canon Kk | Verfahren zur Herstellung funktioneller niedergeschlagener Schichten |
| US5981934A (en) * | 1996-09-12 | 1999-11-09 | Canon Kabushiki Kaisha | Photovoltaic element having a transparent conductive layer with specified fractal dimension and fractal property |
| US6252158B1 (en) * | 1998-06-16 | 2001-06-26 | Canon Kabushiki Kaisha | Photovoltaic element and solar cell module |
| US6472248B2 (en) * | 1999-07-04 | 2002-10-29 | Canon Kabushiki Kaisha | Microcrystalline series photovoltaic element and process for fabrication of same |
| JP2002134772A (ja) * | 2000-10-24 | 2002-05-10 | Canon Inc | シリコン系薄膜及び光起電力素子 |
| JP2002170973A (ja) | 2000-12-01 | 2002-06-14 | Canon Inc | 半導体素子の形成方法及び半導体素子 |
| US6706336B2 (en) * | 2001-02-02 | 2004-03-16 | Canon Kabushiki Kaisha | Silicon-based film, formation method therefor and photovoltaic element |
-
2003
- 2003-05-07 JP JP2003129063A patent/JP2004335706A/ja not_active Withdrawn
-
2004
- 2004-04-28 CN CNA2004100366809A patent/CN1551299A/zh active Pending
- 2004-04-30 US US10/834,836 patent/US7071081B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7071081B2 (en) | 2006-07-04 |
| CN1551299A (zh) | 2004-12-01 |
| US20040266143A1 (en) | 2004-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2719230B2 (ja) | 光起電力素子 | |
| US6184456B1 (en) | Photovoltaic device | |
| JPH02275676A (ja) | 光起電力素子 | |
| CN1384551A (zh) | 薄膜多晶太阳能电池及其形成方法 | |
| JPH02192771A (ja) | 光起電力素子 | |
| JP2002134772A (ja) | シリコン系薄膜及び光起電力素子 | |
| US6379994B1 (en) | Method for manufacturing photovoltaic element | |
| JP3025179B2 (ja) | 光電変換素子の形成方法 | |
| JP2002305315A (ja) | 半導体素子の形成方法及び半導体素子 | |
| JPWO2010023947A1 (ja) | 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム | |
| JP2005167264A (ja) | 堆積膜形成方法、半導体素子の製造方法、及び光電変換素子の製造方法 | |
| JPH11220154A (ja) | 光起電力素子および光起電力素子モジュール | |
| JP2004335706A (ja) | 半導体素子の形成方法 | |
| JP2002170973A (ja) | 半導体素子の形成方法及び半導体素子 | |
| JPH11261087A (ja) | 光起電力素子 | |
| JP2000349314A (ja) | 光起電力素子の製造方法 | |
| JP2895213B2 (ja) | 光起電力素子 | |
| JP3710312B2 (ja) | 光起電力素子及びその製造方法 | |
| JP3624120B2 (ja) | 光起電力素子の製造方法、光起電力素子製造装置 | |
| TWI511309B (zh) | 具有雙層電池結構之串聯式薄膜矽太陽能電池 | |
| JP4012106B2 (ja) | 光起電力素子形成方法 | |
| Kim et al. | Large-area thin-film free-standing monocrystalline Si solar cells by layer transfer | |
| JP4086693B2 (ja) | 光起電力素子および光起電力素子形成方法 | |
| JP2757896B2 (ja) | 光起電力装置 | |
| JP3754816B2 (ja) | 堆積膜形成方法、半導体素子の製造方法、及び光電変換素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |