JP2004336032A

JP2004336032A - 静電気放電エネルギーを導通するための集積回路の構造

Info

Publication number: JP2004336032A
Application number: JP2004126501A
Authority: JP
Inventors: Jonathan Brodsky; ブロッドスキージョナサン; Robert Steinhoff; スタインホッフロバート; Sameer P Pendharkar; ピーペンダーカーサミアー
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2003-04-30
Filing date: 2004-04-22
Publication date: 2004-11-25
Also published as: EP1473773A1; DE602004009986T2; EP1473773B1; US20040217425A1; DE602004009986D1; US6919603B2; TW200509360A; TWI340453B

Abstract

【課題】信号端子間の静電気放電（ESD）に対して保護するためのESD保護構造を提供すること。
【解決手段】 ESD保護は、第１の極性において、第１の信号端子（PIN1）に接続されたコレクタコンタクト（72;172）、及び第２の信号端子（PIN2）に接続されたそのエミッタ領域（68;168）とベース（66;166）を有する、ｎウエル（64;164）に形成されたバイポーラトランジスタ４Ｃによって、設けられる。逆極性のESD保護に対して、ダイオード（25）が、アノードとして働く第２の信号端子（PIN2）に接続されたｐ+領域（78;178）によって同じｎウエル（64;164）に形成される。カソードは、コレクタコンタクト（72;172）によってコンタクトされるｎウエル自体に対応することができる。双方のデバイスに対して同じｎウエル（64;164）を使用することによって、このピンからピンへの保護を実施するのに必要な集積回路のチップ領域が非常に減少される。
【選択図】図５（Ａ）

Description

本発明は、半導体集積回路の分野に関し、特に、静電気放電事象（イベント）からこれらの回路を保護するための一体化構造に関する。

最近の高密度集積回路は、帯電された基体（人間又はその他）が集積回路に物理的に接触すると、帯電された基体の静電気放電(electrostatic discharge: ESD)から損傷を受け易いことが知られている。電荷量が集積回路を通る導電路の能力を越えると、ＥＳＤ損傷が発生する。一般的なＥＳＤ故障のメカニズムは、接合の短絡を生じる熱暴走(thermal runaway)及びゲート接合の短絡(例えば、ＭＯＳにおけるコンテクスト(context)）を生じる誘電破壊を含む。

ＥＳＤからの損傷を避けるために、最近の集積回路は、各々の外部端子にＥＳＤ保護デバイスまたは構造を内蔵している。ＥＳＤ保護デバイスは、一般に高容量の導通路を設けることによって動作し、その結果、短時間ではあるが、大量のＥＳＤ電荷がそのイベントを扱うことができない回路から安全に流されることができる。ある場合には、ＥＳＤ保護は、ＥＳＤ電荷を吸収することができる極めて大きなｐ-ｎ接合に接続する電源端子の場合のように特定の端子に固有である。他方、入力や出力は、一般に機能的な端子に平行に加えられた個別のＥＳＤ保護デバイスを有している。理想的なＥＳＤ保護デバイスは、ＥＳＤ電荷を安全且つ急速に導通するように、ＥＳＤイベントに応答して素早くターンオンするが、正常な動作中はオフのままであり、負荷を示さない。

ＥＳＤ保護デバイスの例は、この分野でよく知られている。ＭＯＳ技術の場合、初期のＥＳＤ保護デバイスは、特許文献１及び２（レファレンスによってここに取り込まれる）に記載されているように、ＥＳＤ電流によってターンオンされた密な寄生フィールド酸化膜ＭＯＳトランジスタによって与えられた。ＭＯＳ集積回路のフィーチャサイズが小さくなるに従って、及びコンプリメンタリＭＯＣ（ＣＭＯＳ）技術の出現に伴って、最も一般的なＥＳＤ保護デバイスは、非特許文献１、特許文献３及び４（レファレンスによってここに取り込まれる）に記載されているように、ＥＳＤ電流を導通するためにサイリスタ(silicon controlled rectifier:ＳＣＲ）構造によってトリガーされる寄生バイポーラデバイスを利用した。

図１は、外部端子がデバイスの基板接地に対して静電気放電による損傷から保護される、従来のＥＳＤ保護回路及び構造を有する集積回路を示す。図１に示されるように、外部端子PIN1、PIN2は、機能回路１０２対する入力、出力、または両方として働く。外部端子ＧＮＤは、一般にデバイスの接地として働く集積回路の基板に接続される。この分野の当業者は、外部端子PIN1、PIN2及びＧＮＤをいろいろな方法で物理的に実現することができることを理解するであろう。一般に、これらの外部端子は、ボンドワイヤまたはリードフレームによってデバイスパッケージの外部端子（例えば、パッケージピン、表面取り付けパッケージまたはハンダバンプ）に接続されるか、または回路基板、またはマルチチップ基板のランドに直接ハンダ付けされる、集積回路のチップ自体の表面上にあるボンドパッドを含む。とにかく、端子PIN1、PIN2及びＧＮＤは、信号を伝達しまたはバイアス電圧を受取るために、集積回路の外へ電気的に接続され、静電気放電を受電することができる。

従来の装置において、端子PIN1、PIN2からデバイスの接地ＧＮＤへの静電気放電（ＥＳＤ）は、ｎ-p-ｎトランジスタ４Ａ、４Ｂのそれぞれによって安全に導通される。端子PIN1のための保護回路の例を参照すると、ｎ-p-ｎトランジスタ４Ａは、機能回路１０と並列に、端子PIN1に接続されたそのコレクタと基板の接地ＧＮＤに接続されたそのエミッタを有している。トリガー回路６Ａと抵抗７Ａは、端子PIN1と基板の接地ＧＮＤ間に直列に接続されており、トランジスタ４Ａのベースは、トリガー回路６Ａと抵抗７Ａ間のノードに接続されている。一般に、トリガー回路６Ａは、トランジスタ４Ａのターンオンを規定するデバイスまたは素子に対応する。ある場合、トリガー回路６Ａは、特定の要素ではなく（すなわち、短に接続である）、その場合、トランジスタ４Ａは、正極性ＥＳＤイベントに応答して、そのベース−コレクタ接合が（電圧ＢＶ_cboで）破壊すると、ターンオンする。他の例では、トリガー回路６Ａは、キャパシタであるか、またはトランジスタ４Ａのベース−エミッタ接合を順方向バイアスするこの電流により、抵抗７Ａの両端の電圧降下を伴う著しい正極性ＥＳＤイベントによって超えた電圧で破壊するツェナーダイオードのような素子であればよい。代わりに、このＥＳＤ保護スキームは、トランジスタ４Ａ、例えば、周知のｎチャネルMOSFETのような電界効果デバイスを含むことができる。いずれにしても、トランジスタ４Ａは、基板接地ＧＮＤの低インピーダンス路を通してＥＳＤエネルギーを安全に導通し、エネルギーの損傷密度は機能回路１０を通して導通されないことを保証する。通常のデバイスの動作中に、充分高いトリガー電圧を想定すると、トランジスタ４Ａ、４Ｂはオフのままであり、従って、集積回路の動作に影響を与えることがない。

端子PIN1、PIN2における負極性のＥＳＤイベントに対する保護は、ダイオード５Ａ、５Ｂによってそれぞれ得られる。一般に、ダイオード５Ａ、５Ｂは、トランジスタ４Ａ、４Ｂのコレクタとして働くｎ型領域とｐ型基板間の単なる寄生ダイオードである。ダイオード５Ａ、５Ｂは、端子PIN1、PIN2のそれぞれにおける負のＥＳＤイベントによって順バイアスされ、その結果ＥＳＤエネルギーは、この低インピーダンス路を通して安全に導通される。正常な動作では、基板の接地ＧＮＤは、これらのダイオード５Ａ、５Ｂが逆バイアスされたままである端子PIN1、PIN2における特定電圧に対して充分低い電圧であり、端子PIN1、PIN2における電圧レベル及び機能回路１０の動作のいずれにも影響を与えない。

近年の集積回路の幾つかの形式は、端子PIN1、PIN2と基板接地ＧＮＤ間のＥＳＤ保護ばかりでなく、基板の接地ＧＮＤを含まない、その与えられた対の信号端子間（端子PIN1、PIN2間）のＥＳＤイベントに対する保護も必要とする。これらの形式の回路は、ディジタル及びアナログの両方を含む、いわゆる混合信号集積回路を含む。これらの混合信号デバイスの例は、電荷ポンプ回路、電圧レギュレータ回路、ブートストラップまたは“フライイング”ゲートドライバ(flying gate drivers)などを含む。図２は、端子PIN1、PIN2間に従来のＥＳＤ保護回路を有する集積回路を示す。

この例では、ｎ-p-ｎトランジスタ４Ｃは、端子PIN1に接続されたそのコレクタと端子PIN2に接続されたそのエミッタを有する。トリガー回路６Ｃ及び抵抗７Ｃは、また端子PIN1、PIN2間に直列に接続され、トランジスタ４Ｃのベースは、トリガー回路６Ｃと抵抗７Ｃ間のノードに接続されている。これらのデバイスは、端子PIN2に対する端子PIN1における正極性のＥＳＤイベントにより損傷から機能回路１０を保護する。

しかし、トランジスタ４Ｃのコレクタにおける寄生ダイオード５Ｃは、端子PIN2に接続されていないが、代わりに、基板の接地ＧＮＤにおいて基板に接続されている。このように、端子PIN2に対する端子PIN1における負極性ＥＳＤイベントにおいて、端子PIN1が、構造５Ｃ及び構造４Ｂの直列結合か、またはトランジスタ４Ｃの構造のいずれかによってクランプされる電圧は、効果的なＥＳＤ保護性能に対して必要以上に高いであろう。代わりに、ピンからピンへ（ピン・ツー・ピン）の負極性ＥＳＤイベントに対する保護は、端子PIN1にカソードを、そして端子PIN2にアノードを有する、分離されたダイオード１５Ｃによって与えられる。再び、図１の場合におけるように、端子PIN2に対する端子PIN1における負極性ＥＳＤイベントは、分離されたダイオード１５Ｃを順バイアスし、その結果、このエネルギーに対して低インピーダンス路が与えられ、機能回路１０２対する損傷を防止する。

この明細書を参照する当業者は、端子PIN2、PIN1（すなわち、端子PIN2にそのコレクタ及び端子PIN1にそのエミッタを有するｎ-ｐ-ｎトランジスタを含む）間にミラーイメージのＥＳＤ構造を設ける必要がないことを理解するであろう。むしろ、分離されたダイオード１５Ｃを含む、図２の回路は、いずれかの方向において端子PIN1、PIN2の双方を保護することができる。

信号端子PIN1、PIN2間のＥＳＤ構造（特に、分離されたダイオード１５Ｃ）の向きは、機能回路１０によって、一つの信号端子（例えば、PIN1）上の電圧が正常な動作において他の信号端子（例えば、PIN2）上の電圧を超えることができる状況を考慮すべきである。更に、従来技術のように、同様なＥＳＤ保護回路は、このような保護を有する必要がある各対の端子間に設けられる。

図２の回路配置はＥＳＤイベントの全ての組み合わせに対して優れたＥＳＤ保護を与えるけれども、特に、追加的な分離されたダイオード１５Ｃを設ける、ピン・ツー・ピンの保護を行なう従来の実施は実際には効率的でなかった。図３は、図２に示されたピン・ツー・ピンのＥＳＤ保護回路の従来の物理的実施を断面図で示す。

図３に示された従来例において、集積回路は、軽くドープされたｐ型基板３０に形成される。ｎ型埋め込み層３２は、基板３０の表面の一部の下にある重くドープされたｎ型領域であり、ｎ-ｐ-ｎトランジスタ４Ｃのためにサブコレクタを与える。トランジスタ４Ｃのコレクタは、ｎ型埋め込み層３２上に設けられたｎウエルによって与えられ、トランジスタ４Ｃのベースは、表面からｎウエル３４に拡散されたｐ型領域である。トランジスタ４Ｃのエミッタは、ｐ領域３６に拡散されたｎ+領域３８によって実現され、ｎ+領域は、金属導体（図示せず）によって信号端子PIN2に接続される。ｐ+領域４０もｐ領域３６内に設けられており、抵抗７Ｃ、一般にポリシリコンまたは拡散された抵抗及び対応する金属導体（図示せず）によって信号端子PIN2に接続されている。ｎ型埋め込み層３２にあるサブコレクタは、ｎ+領域４２及び対応する金属導体（図示せず）の上にある埋め込みコンタクト４４（一般には、重くドープされた埋め込み領域）によって信号端子PIN1に接続さている。

この例では、トリガー回路６Ｃは、単純にコレクタ領域４２への接続及びコレクタ領域自体である。信号端子PIN1、PIN2間の充分なエネルギーの正のＥＳＤイベントは、トランジスタ４Ｃのコレクタ−ベース接合を破壊するであろう。この破壊電流は、トランジスタ４Ｃのベースへ流れ、抵抗７Ｃを通して信号端子PIN2へ流れ、エミッタ・ベース接合を順バイアスし、バイポーラ導通を開始する。一旦トランジスタ４Ｃがターンオンすると、コレクタ−エミッタ電流は、信号端子PIN1からｎ+領域４２、埋め込みコンタクト４４、ｎ型埋め込み層３２、ｎウエル３４、ｐ型領域３６及びｎ+領域３８を通って安全に導通される。

この従来の配列では、負極性のＥＳＤイベントは、分離されたオード１５Ｃによって取り扱われる。分離されたダイオード１５Ｃは、ｎウエル４６内に設けられたｐ+領域４８によって形成されたアノード及びｎウエル４６内に設けられたｎ+領域５０によって形成されたカソードを有する。ｐ+領域４８とｎ+領域５０は、通常の金属導体（図示せず）によって信号端子PIN2、PIN1にそれぞれ接続される。寄生ダイオード５Ｃは、ｎ+領域５０とｎウエル４６、及びｐ型基板３０の間に与えられる。この配列において、信号端子PIN2に対して信号端子PIN1における負極性ＥＳＤイベントは、これらの信号端子間でＥＳＤエネルギーを安全に導通する、分離されたダイオード１５Ｃを順バイアする。

しかし、図３に示されたこの従来の配列においては、分離したダイオード１５Ｃに対して設けられたｎウエル４６の第２の例は、大量のシリコン領域を占有する。特に、従来の集積回路は、一般に、主にパンチスルーを避けるために、隣り合うｎウエル間の最小の受け入れ可能なスペースを特定する設計ルールを有している。図３の例において、隣り合うｎウエル３４、４６間のウエルからウエルまでのスペースは、距離ＷＷによって示されている。高電圧能力を有する従来の混合された信号デバイスにおける距離ＷＷに対する仕様は、１５〜２０μｍである。特に、対応する分離したダイオード１５Ｃは、デバイスにおける信号端子の各対間に必要とされ、ダイオードとウエルからウエルまでのスペースのために必要とされる領域は重要となる。

US. Patent No. 4,692,781 US. Patent No. 4,855,620 US. Patent No. 5,012,317 US. Patent No. 5,307,462 "A Process Tolerant Input Protection Circuit for Advanced COM Processes" 1988 EOS/ESD Symposium, pp. 201-205

従って、本発明の目的は、デバイスの信号端子間に順及び逆極性の保護を与える静電気放電の保護構造を提供することである。

更に、本発明の目的は、デバイス領域の観点から、実施するのに特に効率的な構造を提供することである。

更に、本発明の目的は、寄生抵抗が減少されるこのような保護構造を提供することである。

更に、本発明の目的は、高電圧及び混合信号の応用に使用するのに適したこのような保護構造を提供することである。

更に、本発明の目的は、デバイスの信号端子からこの構造の逆極性部分への接続における寄生抵抗を減少するこのような保護構造を提供することである。

本発明の他の目的は、以下の明細書と共にその図面を参照すれば、当業者に明らかになるであろう。

本発明は、集積回路の２つの信号端子間に接続された静電気放電保護構造を形成することによって実施される。この構造は、共通のウエル内にトランジスタと逆極性保護ダイオードの双方を含む。バイポーラ保護トランジスタの例では、共通のウエルは、バイポーラトランジスタのコレクタの導電型と同じ導電型を有する。第１の信号端子がバイポーラトランジスタのエミッタに接続され、一方、第２の信号端子がそのトランジスタのベースにそれぞれ接続される。第１と第２の信号端子は、ダイオードのカソードとアノードに接続される。このバイポーラトランジスタは、第１極性のＥＳＤエネルギーを導通し、ダイオードは、逆極性のＥＳＤエネルギーを導通する。ダイオードは、バイポーラトランジスタのトリガー電圧より大きな逆破壊電圧を有するように構成され、その結果、ダイオードは、集積回路の通常の動作に影響を与えないし、第１極性のＥＳＤストレスによって損傷されない。

本発明の好適な実施例、特に、従来のバイポーラ及びコンプリメンタリー金属酸化物半導体（ＢiＣＭＯＳ）技術により構成された集積回路を含む好適な実施例について説明する。この説明は、例示のみによって行なわれ、請求項に記載された本発明の範囲を限定するために行なわれるものでないことを理解すべきである。

本発明の好適な実施例によるＥＳＤ保護回路を内蔵する集積回路の例を図４に概略示す。図４の集積回路は、図４に示された素子が全て同じ集積回路デバイス上に実現されている単一“チップ”の集積回路である。従って、この集積回路は、集積回路の外部の回路への接続を行うための複数の端子を有しており、静電気放電（ＥＳＤ）イベントが与えられるべきであるのは、これらの端子においてである。特に、この発明は、信号ピン間にＥＳＤ保護を与え、機能回路がＥＳＤイベントによって損傷されないように２つの信号ピン間にＥＳＤエネルギーと電流を安全に導通する。

従来のＥＳＤ保護回路は、図１及び図２を参照して、本発明の背景として上述した。これらの図面及び図４から明らかなように、従来のＥＳＤ保護回路における幾つかの素子は、本発明の好適な実施例によるＥＳＤ回路においても存在する。明らかにするために、図１及び図２の回路素子と同じである回路素子を参照するために、同じ参照番号が図４においても用いられる。

この例において、外部端子PIN1、PIN2は、機能回路１０に接続された信号端子（入力、出力、または共通のＩ/Ｏ端子）として働く。外部端子ＧＮＤは、一般に集積回路の基板に接続され、従って、そのｐ-ｎ接合における大量の過渡的な電荷を吸収し、一般に基板は、デバイスの接地として働く。当業者は、外部端子PIN1、PIN2及びＧＮＤはいろいろな方法で物理的に実現されることを理解するであろう。これらの端子は、集積回路のパッケージ、マルチチップモジュールにおける基板、または回路板への接続が容易に行なわれる、少なくとも集積回路上のいわゆるボンドパッドを有する。これらの接続は、パッケージヘッダまたはリードフレームへの従来のワイヤボンドによって、または他の形式のパッケージにおけるテープまたはビームリードによって行なわれる。いずれにしても、外部信号端子PIN1、PIN2は、機能回路から、または機能回路へ信号を伝達するために集積回路の外部に電気的に接続され、外部端子ＧＮＤは、基準電圧を受けるために接続される。勿論、他の信号端子や電源端子を含む他の端子は、集積回路内に設けられているが、明りょうにするために、信号端子PIN1、PIN2及び基準電圧端子ＧＮＤのみが図４に示されている。

これら外部端子の各々は、静電気放電（ＥＳＤ）イベントに曝される。一般に、ＥＳＤイベントは、有限ではあるが、集積回路を通して放電される大きな量の電荷を有する極めて高電圧の形態である。本発明の好適な実施例のＥＳＤ保護回路の機能は、例えば、図４に示されるように、この過渡電流に充分低いインピーダンス路を与えることであり、その結果この高い過渡電流は、デバイスの敏感な機能回路１０を通して導通されない。

図４の集積回路において、端子PIN1、PIN2のいずれかからデバイスの接地ＧＮＤへのＥＳＤエネルギーは、ｎ-ｐ-ｎトランジスタ４Ａ、４Ｂのそれぞれの端子を通して導通される。信号端子PIN1は、ｎ-ｐ-ｎトランジスタ４Ａのコレクタ及び機能回路１０に接続され、トランジスタ４Ａのエミッタは、基板の接地ＧＮＤ（機能回路１０である）に接続されている。トリガー回路６Ａは、信号端子PIN1とトランジスタ４Ａのベース間に接続され、抵抗７Ａは、トランジスタ４Ａのベースにあるノードとデバイスの接地ＧＮＤ間に接続される。前述のように、トリガー回路６Ａは、トランジスタ４Ａのターンオンを規定する従来の素子である。トリガー回路６Ａのための１例は、単にトランジスタ４Ａのコレクタへの直接接続である。この場合、トランジスタ４Ａは、ＥＳＤイベントから生じるコレクタ−ベース接合の破壊によってターンオンされなければならない。トリガー回路６Ａは、加の素子、例えば、ツェナーダイオードであってもよい。このツェナーダイオードは、それが逆バイアスで破壊されると、信号端子PIN1からトランジスタ４Ａと抵抗７Ａに電流を導通する。抵抗７Ａは、ポリシリコン抵抗として実施されるのが好ましい。トランジスタ４Ｂは、信号端子PIN2と外部端子ＧＮＤ間に同様に構成される。

トランジスタ４Ａ、４Ｂの各々は、基板の接地ＧＮＤに対して外部端子PIN1、PIN2における正極性のＥＳＤエネルギーを導通する。このようなイベントにおいて、バイポーラトランジスタ４Ａ、４Ｂの対応する一方がコレクタ−エミッタ電流としてＥＳＤ電流を安全に導通する。従って、このＥＳＤ電流は、機能回路から短絡されて、それをＥＳＤエベントからの過電流による損傷から保護する。

図１及び図２に関して上述した従来の構造におけるように、ダイオード５Ａ、５Ｂは、基板の接地ＧＮＤに対して負極性のＥＳＤイベントによる損傷から外部端子PIN1、PIN2を保護する。一般に、ダイオード５Ａ、５Ｂは、トランジスタ４Ａ、４Ｂのコレクタとして働くｎ型領域とｐ型基板間の単なる寄生接合ダイオードである。端子PIN1、PIN2における負極性のＥＳＤイベントは、ダイオード5Ａ、5Ｂを順バイアスし、低インピーダンス路を提供するであろう。正常な動作では、端子PIN1、PIN2に対する基板の接地ＧＮＤにおける低い電圧は、ダイオード５Ａ、５Ｂを逆バイアスに保ち、機能回路１０を通過させる。

本発明の好適な実施例によれば、ＥＳＤ保護は、外部端子PIN1、PIN2の間に、基板接地ＧＮＤと無関係に、両極性で設けられる。このピン・ツー・ピンのＥＳＤ保護は、ある形式の集積回路には特に重要であり、しばしば必要とされる。電荷ポンプ回路、電圧レギュレータ、及びアナログとディジタル機能の双方を有する他の混合された信号の集積回路は、一般に、この保護を必要とする。更に、混合された信号の機能回路１０の通常の動作中に、一方の信号端子（例えば、PIN1）上の電圧が他方の信号端子（例えば、PIN2）上の電圧を越えるかも知れない。この動作は、信号ピン間にＥＳＤ保護構造を構成する場合に、考慮されなければならない。

本発明の好適な実施例において、図２の従来の場合におけるように、ｎ-ｐ-ｎトランジスタ４Ｃは、一方の極性（図４の例では端子PIN1から端子PIN2へ）でこの保護を与える。外部端子PIN1は、トランジスタ４Ｃのコレクタに接続され、外部端子PIN2は、このデバイスのエミッタに接続される。トリガー６Ｃと抵抗７Ｃは、トリガー６Ｃと抵抗７Ｃ間のノードに接続されたトランジスタのベースと共に、端子PIN1、PIN2間に直列に接続される。トランジスタ４Ｃは、端子PIN2に対して端子PIN1における正極性のＥＳＤイベントに応答してターンオンし、上述したように、このＥＳＤエネルギーのための低インピーダンス路を与える。

本発明の好適な実施例によると、反対極性のＥＳＤイベントに対して機能回路１０を保護するために、ダイオード２５が信号端子PIN1とPIN2間に設けられる。この場合、信号端子PIN2に対して信号端子PIN1は負である。本発明の好適な実施例によれば、ダイオード２５は、接合ダイオードであって、そのアノードは、信号端子PIN2に接続され、そのカソードは、トランジスタ４Ｃのコレクタを介して信号端子PIN1に接続されている。以下の記載から明らかなように、本発明の好適な実施例によれば、ダイオード２５は、特に、分離されたダイオード１５Ｃを有する図３の従来の例と比較して、非常にスペース効率のよい方法で実施される。

図５（Ａ）及び図５（Ｂ）は、本発明の第１の好適な実施例による、図４の回路に相当するＥＳＤ保護構造の構成の断面図及び平面図をそれぞれ示す。上述したように、この保護構造は、信号端子間、例えば、信号端子ピンPIN1、PIN2間にいずれかの極性のＥＳＤイベントによる機能回路１０への損傷に対して保護するために提供される。

図５（Ａ）及び図５（Ｂ）に示されるように、その構造は、ｐ型基板６０の表面に形成され、この場合、ｐ型基板６０は、通常の動作において基板接地端子ＧＮＤから直接、または間接的にバイアスされる。基板の選ばれた位置において、ｎ型埋め込み層６２が設けられ、この例ではトランジスタ４Ｃに対してサブコレクタとして動作する。ｎ型埋め込み層６２は、例えば、US. Patent No. 4,958,213に記載され、レファレンスによってここに取り込まれる従来の方法で形成される。ｎウエル６４は、従来の方法で、例えば、US. Patent No. 4,958,213に記載され、埋め込み層６２と実質的に一致している埋め込み層６２の上に形成されたエピタキシャル層内に注入された領域としてｎ型埋め込み層６２上に形成される。従って、図５（Ｂ）の平面図において埋め込み層６２は見えないが、実質的にｎウエル６４の下にある。

トランジスタ４Ｃは、ｎウエル６４内に従来の方法で形成されたｐ型ウエル６６内に形成されるそのベース領域を有している。トランジスタ４Ｃのエミッタは、ｐウエル６６内に形成されたイオン注入されたｎ+領域６８によって、例えば、集積回路内の他のどこかにＭＯＳトランジスタのためのｎ型ソース/ドレイン領域を形成するために用いられた同じイオン注入プロセスによって形成される。本発明の実施例によれば、また、ｐ+領域７０は、集積回路の他のどこかにＭＯＳデバイスのためのｐ型ソース/ドレイン領域を形成するために用いられた同じｐ型イオン注入によっても形成される。このｐ+領域７０は、抵抗７Ｃ（図示されないが、好ましくはポリシリコンから形成される）によって信号端子PIN2に接続され、ｎ+領域６８は、信号端子、例えば、金属導体（図示されず）によって信号端子PIN2に直接接続される。

本発明のこの実施例において、信号端子PIN1のコレクタコンタクトは、ｎ+領域７２及び埋め込まれた層６２に直接コンタクト（または、ある場合アプローチのみ）する埋め込まれたコンタクトプラグ７4によって作られる。埋め込まれたコンタクトプラグ７4は、例えば、従来技術によって形成された重くドープされた埋め込み領域の形状でｎ型埋め込み層６２への導電性コンタクトである。その後、ｎ+領域７２は、例えば、基板６０の表面の残部がエピタキシャル層に形成される場合、プラグ７４の上にあるエピタキシャル層に形成される。

この例では、図４の回路図を参照すると、トリガー６Ａは、トランジスタのコレクタへの信号端子PIN1の接続によって簡単に実施され、その結果、トランジスタ４Ｃは、コレクタ−ベース接合を破壊するのに充分な、信号端子PIN1とPIN2間の正極性のＥＳＤイベントに応答してターンオンする。図５（Ａ）を参照すると、この破壊はｎ型領域６４とｐウエル６６間に発生する可能性がある。この接合が破壊すると、信号端子PIN1からの電流は、ｎ+領域６８を介して、及びｐ+領域７０と抵抗７Ｃを介して、信号端子PIN2へ流れるであろう。この電流は、ｎ+領域６８におけるベース−エミッタ接合を順バイアスし、トランジスタ４Ｃを介してバイポーラ導通を開始し、従って、ＥＳＤエネルギーのための低インピーダンスのコレクタ−エミッタ電流路を与える。

本発明のこの実施例によれば、ダイオード２５は、ｎウエル６４内の位置にｐ+領域７８を配置するよって形成される。図５（Ａ）及び図５（Ｂ）から明らかなように、ｐ+領域７８は、トランジスタ４Ｃが、好ましくは、トランジスタベースからｎ+領域７２のコレクタコンタクトの他の側に設けられた同じｎウエル６４内に配置される。このｐ+領域７８は、金属導体（図示せず）によって信号端子PIN2に接続される。

ｐ+領域７８のドーパント濃度及び接合深さは、好ましくは、ダイオード２５のための正しい特性を保証するように選択される。図４の回路図を参照すると、ダイオード２５の逆バイアス破壊電圧は、トランジスタ４Ｃのターンオン電圧のそれより大きな電圧であることが重要であり、その結果、トランジスタ４Ｃ（ダイオード２５とは異なる）が正極性のＥＳＤエネルギーを導通する。上述したように、この例において、トランジスタ４Ｃは、そのコレクタ−ベース接合の破壊によってターンオンする。従って、ダイオード２５の逆バイアス破壊電圧は、トランジスタ４Ｃのコレクタ−ベース接合の破壊電圧より高くなければならない。これは、ｐ+領域７８を比較的深い深さに、ｎ+領域７２のドーピング濃度より低いドーピング濃度を伴って、形成することによって保証される。例えば、ｐ+領域７８は、ｐウエルの注入を受ける領域内に形成されることができる。ｐ+領域７８に対するこれらの特性は、この例では、基板６０に形成されている集積回路に対して設定されたフィーチャにおいて利用可能であることが考えられる。

ある実施例では、ｎウエル内のｐ+領域７８は、ラッチアップの弱点をその構造へ挿入するかもしれない。しかし、ｎ型埋め込み層６２とプラグ７４の存在が本発明のこの実施例において寄生サイリスタの導通を防止し、従って、ラッチアップは、この実施例では多分ほとんど心配にならないであろう。

従って、ｎウエル６４とｐ+領域７８間の接合におけるダイオード２５は、信号端子PIN1からPIN2への方向における導通に対して低インピーダンス路を与えることによって、負極性（信号端子PIN1からPIN2への）ＥＳＤイベントに対する保護を与える。もし、信号端子PIN2が信号端子PIN1に対して正極性のＥＳＤエネルギーを受け取るならば、ｐ+領域７８におけるｐ-ｎ接合はｎウエル６４に対して順バイアスになるであろう。その後、電流は、ｐ+領域７８からｎウエル６４、埋め込みプラグ７４及びｎ+領域７２を通って信号端子PIN1へ安全に導通されることができる。従って、機能回路１０は、この実施例では、ダイオード２５によって保護されるであろう。

図５（Ａ）、（Ｂ）と図３の比較から明らかなように、ｐ+領域７８の備え、従って、ｎウエル６４内のダイオード２５は、集積回路の製造において重要な働きを提供する。図３ではｎウエル３４に対して分離されたダイオード１５であったが、図５のダイオード２５は、ｎウエルから分離していないので、ウエルからウエルまでのスペースＷＷを必要としない。一般的なウエルからウエルまでのスペース要求は、近年の技術では、１５〜２０μｍのオーダであることを考慮すると、これによって集積回路においては重要なチップ領域を節約することができる。このスペースは、デバイスの各対の信号端子間でＥＳＤ構造を実施する必要があることを考慮すると、本発明により節約されたチップ面積は、実質的な価値がある。更に、ウエルからウエルまでのスペース上で接続を行なうことによって生じる寄生抵抗も除かれ、ＥＳＤイベントに応答して、改善されたデバイス性能を与える。

信号ピン間の保護用のＥＳＤ保護構造の、本発明による他の構成も考えられる。これらのいろいろな回路配置は、特定の製造技術に対してまたはある性能目的を達成するために要求される更なる要素を含むことができる。図６（Ａ）と図（Ｂ）は、このような他の配置例の断面図及び平面図をそれぞれ示す。明りょうにするために、金属レベルは、図６（Ｂ）平面図では示されていない。

図６（Ａ）と図（Ｂ）から明らかなように、本発明のこの実施例によるＥＳＤ構造は、単一のｎウエル１６４内にバイポーラトランジスタ４Ｃ及びダイオード２５（図４）を含む。この例では、ｎウエル１６４は、ｎ型埋め込み層１６２の上にあり、これら双方は、上述のように形成さる。ｐウエル１６６は、ｎウエル１６４内に設けられ、トランジスタ４Ｃのベースとして働き、また、トランジスタ４Ｃのエミッタとして働く多数のｎ+領域１６８を含む。ｎ+領域１６８は、金属導体（図示せず）によって信号端子PIN2接続されている。信号端子PIN2は、一対のポリシリコン抵抗１０７Ｃを介して周辺ではあるがｐウエル内にあるｐ+領域１７０にも接続されている。ｎ型埋め込み層１６２にあるトランジスタ４Ｃのコレクタは、前述のように、信号端子PIN1に接続される埋め込みプラグ１７４によって接続されている。

本発明のこの実施例では、トリガー６Ａは、ツェナーダイオードによって実施される。このダイオードは、ｐウエル１６６に形成され、信号端子PIN1に接続されているｎ+領域１７５によって形成される。従来の方法で、ｎ+領域１７５とｐウエル１６６間の接合に形成されたツェナーダイオードは、信号端子PIN2に対して信号端子PIN1において正極性のＥＳＤイベントに応答して、ほぼ特定の電圧で破壊する。この破壊が起きると、電流は、信号端子PIN1からｐウエル１６６へ流れ、そしてｐ+領域１７0と抵抗1０７Ｃを介して、及びｎ+領域１６８を介して信号端子PIN2へ流れる。ｎ+領域１６８及びｐウエル１６６にあるエミッタ−ベース接合は順バイアスになり、信号端子PIN1からプラグ１７４及びｎ型埋め込み層１６２を介して、ｐウエル１６６のベースを通りｎ+領域１６８にあるエミッタからのコレクタ−エミッタ電流を可能にする。

負極性ＥＳＤイベント（信号端子PIN1より高い電位にある信号端子PIN2）に対して、本発明のこの実施例では、ダイオード２５が与えられる。特に、ダイオード２５のアノードは、信号端子PIN2に（金属導体によって、図示せず）接続された、ｎウエル１６４内のｐ+領域１７８によって形成される。ダイオード２５のカソードは、信号端子PIN1から埋め込みプラグコンタクト１７４及びｎ型埋め込み層１６２を介してコンタクトが行なわれるｎウエル１６４自体によって設けられる。この方法で、信号端子PIN1に対する、信号端子PIN2におけるＥＳＤイベントによる正電位は、ｐ+領域1７８とｎウエル１６４間の接合を順バイアスし、ｎ型埋め込み層１６２とプラグコンタクト１７４を介して信号端子PIN1への安全な導通路を与える。

もし必要なら、及びもしこの技術から利用可能なら、ｐ+領域１７８は、ｎウエル１６４に設けられたｐ型ベース注入領域内に形成することができる。これはダイオード２５のための異なる特性を、特にその逆破壊電圧を増加することによって与えることができる。

また、本発明のこの実施例において、ｐ+領域１７８は、ｎ+/ｐ+チェーン１８０によって囲まれる。これらのチェーン１８０は隣接して注入されたｎ+とｐ+領域によって実施され、水平方向（図６（Ｂ）において）に沿ってに交互にされている。チェーン１８０における両導電型領域は、金属導体（図示せず）によって信号端子PIN1に接続される。ｎ+/ｐ+チェーン１８０は、ｐ+領域１７８とｐウエル間にｎウエル１６４を通して側面に始まることができる全ての寄生p-n-pトランジスタ作用を無効にすることによって、ラッチアップに対する追加の保護を提供する。

本発明のこの実施例によって、ＥＳＤ保護構造は、従来のデバイスにおけるように、逆バイアスダイオードがそれ自体のウエルにおいて分離されたならば可能であるより、集積回路の著しく小さな領域において実施される。本発明による構成は、逆極性のＥＳＤ保護ダイオードと順極性のＥＳＤ保護バイポーラトランジスタ間のウエルからウエルまでのスペースの必要性を除く。この減少されたチップ領域は、これらの保護構造が全体のデバイスにおいて各信号端子対の間で実施されなければならないことを考慮すれば、特に重要である。更に、小さな構造領域は、保護素子へのコンタクトを行う導体の寄生抵抗を減少し、デバイス性能を更に改善する。

他の実施及び変更が本発明に関連して用いることができることは当業者に明らかであろう。いろいろな順極性構造が、特に、サイリスタ（ＳＣＲｓ）、ＭＯＳトランジスタ等のデバイスを含んで、用いることができる。更に、本発明は、上述した混合信号デバイスばかりでなく、ＭＯＳ、バイポーラ、ＢiＣＭＯＳ及び他の技術によって製造される、純粋なディジタル及びアナログの集積回路を含む広い範囲のデバイスに関して有用である。

以上の説明に関連して、以下の各項目を開示する。
（１）第１及び第２の信号端子間の静電気放電（ＥＳＤ）イベントからのエネルギーを導通するための、集積回路における構造であって、
前記第１及び第２の信号端子間に接続され、第１の導電型のウエルに形成され、前記第１の信号端子から前記第２の信号端子へＥＳＤエネルギーを導通するためのトランジスタと、
前記第２の信号端子に接続されたアノード及び前記第１の信号端子に接続されたカソードを有し、前記ウエルに形成された第２導電型の拡散領域間の接合に形成されたダイオードと、
を有することを特徴とする構造。

（２）前記ダイオードのカソードは、ウエルを有することを特徴とする前記（１）項に記載の構造。

（３）前記ダイオードのアノードは、拡散領域を有することを特徴とする前記（１）項に記載の構造。

（４）前記トランジスタは、バイポーラトランジスタであり、
前記ウエル内に形成され、前記第２の信号端子に接続された前記第２導電型のベース領域と、
前記ベース領域内に形成され、前記第２の信号端子に接続された第１導電型のエミッタ領域と、
前記第１の信号端子を前記ウエルに接続するコレクタのコンタクト構造と、
を有することを特徴とする前記（３）項に記載の構造。

（５）前記コレクタのコンタクト構造は、前記ウエルの表面に形成された前記第１導電型の拡散領域を有することを特徴とする前記（４）に記載の構造。

（６）前記バイポーラトランジスタは、更に、前記ウエルの下にある前記第１導電型の埋め込み層を有し、
前記コレクタのコンタクト構造は、更に、第１導電型の拡散領域と前記埋め込み層に接触している埋め込みコンタクトプラグを有することを特徴とする前記（５）項に記載の構造。

（７）更に、前記バイポーラトランジスタのターンオン条件を規定するための、前記第１の信号端子に接続されたトリガー素子を有することを特徴とする前記（４）項に記載の構造。

（８）前記トリガー素子は、前記ベース領域内に形成され、且つ、前記第１の信号端子に接続された前記第１導電型の拡散領域を有することを特徴とする前記（７）項に記載の構造。

前記ダイオードは、更に、前記ウエル内に形成され、前記第１の信号端子に接続された前記第１と第２導電型の隣接する拡散領域を有することを特徴とする前記（１）項に記載の構造。

前記ダイオードのアノードは、第２導電型の複数の拡散アノード領域を有し、その各々は前記第２の信号端子に接続されており、且つ
前記隣接する拡散領域は、前記ウエル内に形成された前記第１及び第２導電型の隣接する拡散領域の複数のチェーンとして配列され、前記複数のチェーンの１つは、前記複数の拡散アノード領域の第１及び第２拡散型の間に設けられていることを特徴とする前記（９）に記載の構造。

信号端子間の静電気放電（ESD）に対して保護するためのＥＳＤ保護構造を開示する。ＥＳＤ保護は、第１の極性において、第１の信号端子（PIN1）に接続されたコレクタコンタクト（72;172）、及び第２の信号端子（PIN2）に接続されたそのエミッタ領域（68;168）とベース（66;166）を有する、ｎウエル（64;164）に形成されたバイポーラトランジスタ４Ｃによって、設けられる。逆極性のＥＳＤ保護に対して、ダイオード（25）が、アノードとして働く第２の信号端子（PIN2）に接続されたｐ+領域（78;178）によって同じｎウエル（64;164）に形成される。カソードは、コレクタコンタクト（72;172）によってコンタクトされるｎウエル自体に対応することができる。双方のデバイスに対して同じｎウエル（64;164）を使用することによって、このピンからピンへの保護を実施するのに必要な集積回路のチップ領域が非常に減少される。

本発明は、その好適な実施例により説明されたけれども、これらの実施例の変更や代替物、例えば、本発明の利点を得る変更や代替物は、本明細書及びその図面を参照することによって当業者に明らかであろうと考えられる。このような変更及び代替物は、特許請求の範囲に記載された本発明の範囲内であると考えら得る。

従来の静電気放電（ＥＳＤ）保護回路の概略図。信号ピン間に保護を与える従来のＥＳＤ保護回路の概略図。図２の従来のＥＳＤ構造の断面図。本発明の好適な実施例による静電気放電（ＥＳＤ）保護回路の概略図。本発明の第１の好適な実施例による静電気放電（ＥＳＤ）保護構造の概略断面図。本発明の第１の好適な実施例による静電気放電（ＥＳＤ）保護構造の概略平面図。本発明の第２の好適な実施例によるＥＳＤ保護構造の断面図。本発明の第２の好適な実施例によるＥＳＤ保護構造の平面図。

Claims

第１及び第２の信号端子間の静電気放電（ＥＳＤ）イベントからのエネルギーを導通するための、集積回路における構造であって、
前記第１及び第２の信号端子間に接続され、第１の導電型のウエルに形成され、前記第１の信号端子から前記第２の信号端子へＥＳＤエネルギーを導通するためのトランジスタと、
前記第２の信号端子に接続されたアノード及び前記第１の信号端子に接続されたカソードを有し、前記ウエルに形成された第２導電型の拡散領域間の接合に形成されたダイオードと、
を有することを特徴とする構造。