JP2004342632A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004342632A JP2004342632A JP2003133837A JP2003133837A JP2004342632A JP 2004342632 A JP2004342632 A JP 2004342632A JP 2003133837 A JP2003133837 A JP 2003133837A JP 2003133837 A JP2003133837 A JP 2003133837A JP 2004342632 A JP2004342632 A JP 2004342632A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- metal
- metal wiring
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/083—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being via holes penetrating underlying conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/42—Vias, e.g. via plugs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】下地金属配線の酸化金属形成量を製造ライン内で簡便に定量化することを目的とする。また、定量化した結果をエッチング装置のプロセス条件やエッチング時間制御にフィードバックしてコンタクト抵抗のばらつきを抑制することを目的とする。
【解決手段】ヴィアホール形成工程において、エッチング直後のヴィアホール１７ｂの深さと、酸化金属膜除去後のヴィアホール１７ｂの深さを非接触測定法で測定することにより、金属酸化量を製造ライン内で簡便に定量化することができると共に、定量化した結果をエッチング装置のプロセス条件やエッチング時間制御にフィードバックすることにより、コンタクト抵抗のばらつきを抑制することができる。
【選択図】 図１
【解決手段】ヴィアホール形成工程において、エッチング直後のヴィアホール１７ｂの深さと、酸化金属膜除去後のヴィアホール１７ｂの深さを非接触測定法で測定することにより、金属酸化量を製造ライン内で簡便に定量化することができると共に、定量化した結果をエッチング装置のプロセス条件やエッチング時間制御にフィードバックすることにより、コンタクト抵抗のばらつきを抑制することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法、特に配線構造の製造に関するものである。
【０００２】
【従来の技術】
近年の半導体集積回路は、配線材料としてアルミニウムより抵抗が低い銅が用いられるようになってきた。その加工工程ではドライエッチング技術を用いて層間絶縁膜に配線溝を形成し、その配線溝に配線材料を埋め込むダマシン法が用いられている。
【０００３】
以下、図４，図５を参照して、従来の配線の製造方法を説明する。
図４は半導体装置の製造における銅酸化量とコンタクト抵抗の関係を示す図である。また、図５は従来の銅配線を用いた半導体装置の製造方法を示す工程断面図であり、図５（ａ）は従来のヴィアホールのレジストパターン形成工程を示す工程断面図、図５（ｂ）は従来のヴィアホール形成工程を示す工程断面図、図５（ｃ）は従来のレジストパターンを除去する工程を示す工程断面図、図５（ｄ）は従来の絶縁膜を開口する工程を示す工程断面図、図５（ｅ）は従来のヴィアホール底面の洗浄工程を示す工程断面図、図５（ｆ）は従来の金属プラグの形成工程を示す工程断面図である。
【０００４】
まず、図５（ａ）に示すレジストパターン形成工程において、例えば、シリコンからなる半導体基板７１上に、銅配線７３をその周囲が酸化シリコンからなる絶縁膜７２により覆われるように形成する。続いて、絶縁膜７２上における銅配線７３の上方に窒化シリコンからなる絶縁膜７４を形成し、絶縁膜７４上に酸化シリコンからなる絶縁膜７５を形成した後に、開口部７７を有するレジストパターン７６を形成する。
【０００５】
次に、図５（ｂ）に示すヴィアホール形成工程において、プラズマドライエッチング法により、絶縁膜７５に対してレジストパターン７６をマスクとするエッチングを行って、ヴィアホール７７ａを形成する。
【０００６】
次に、図５（ｃ）に示すアッシング工程にてレジストパターン７６を除去した後、図５（ｄ）に示す金属配線露出工程において、プラズマドライエッチング法により半導体装置表面を全面エッチバックして絶縁膜７４に銅配線７３を露出するヴィアホール７７ｂを形成する。この工程では、例えば、平行平板型ＲＩＥ装置を用いて、エッチングガスであるＣＦ４流量を５０ｓｃｃｍとし、エッチング堆積物の制御ガスであるＯ２流量を１０ｓｃｃｍとし、基板温度を２５℃とし、ＲＦ出力を３００Ｗとし、圧力を５Ｐａとする。この際、エッチング反応生成物である堆積物の制御としてＯ２を用いているため、下地銅配線７３の表面が酸化し、酸化銅層７８が形成される。
【０００７】
最後に、図５（ｅ）に示すように、フッ化アンモニウムおよび酢酸アンモニウムのような有機酸を含む洗浄等に代表される酸化銅／銅のエッチング選択比がほとんど無限大の薬液で半導体装置の洗浄を行い、酸化銅層７８を除去した後、図５（ｆ）に示すようにヴィアホール７７ｂの底面及び壁面を含めて上層配線の一部であり同じく銅からなる金属プラグ７９を形成する。
【０００８】
図５（ｄ）に示すように、絶縁膜７４をプラズマドライエッチング法により加工する際、エッチング装置のプラズマ発生用高周波（ＲＦ）出力やエッチング時間に依存して、下地銅配線７３の表面酸化が進行し、酸化銅７８が形成する。一方図５（ｅ）の工程で用いる洗浄薬液では一応酸化銅７８は除去できるのであるが、エッチング速度がたとえば０．５ｎｍ程度と小さく、工程のスループットあるいは生産性を考慮して１０〜２０分が処理限界である。したがって酸化銅７８の形成量が大きいと、薬液でのエッチングが不十分となり、図４に示す銅酸化量と銅配線―銅プラグのコンタクト抵抗の関係から分かるように、１０ｎｍを越えて厚くなるとコンタクト抵抗のばらつきが大きくなるという問題があった。そのため絶縁膜７４のドライエッチングにおいて酸化銅７８の成長量およびエッチング装置の高周波出力、エッチング時間を管理、制御することが必要とされている。
【０００９】
従来、銅配線の酸化量を定量化するためには、ＳＩＭＳ分析など製造ライン外での測定評価が必要であった。そのため製造工程中に銅酸化が過剰に進行した場合でも検知に時間がかかり、またドライエッチング条件などプロセスフィードバックが速やかにできないという問題点があった（例えば、特許文献１参照）。
【００１０】
【特許文献１】
特開２００１−２０８５３１号公報
【００１１】
【発明が解決しようとする課題】
上記問題点を解決するために、本発明の半導体装置の製造方法は、下地銅配線の酸化銅形成量を製造ライン内で簡便に定量化することを目的とする。また、定量化した結果をエッチング装置のプロセス条件やエッチング時間制御にフィードバックしてコンタクト抵抗のばらつきを抑制することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の請求項１記載の半導体装置の製造方法は、半導体基板上に形成した回路に金属配線を施す工程と、前記金属配線の上に絶縁膜を形成する工程と、プラズマドライエッチング法により前記絶縁膜を選択的にエッチングして前記金属配線の表面部を露出するように前記絶縁膜にヴィアホールを形成する工程と、前記金属配線表面部と前記絶縁膜表面との第１の段差を非接触測定法で測定する工程と、前記金属膜表面部を洗浄して前記金属膜表面部の酸化金属膜を除去する工程と、前記金属膜表面部と前記絶縁膜表面との第２の段差を非接触測定法で測定する工程と、前記第１の段差と第２の段差の差より前記金属配線の酸化量を求める工程とを有することを特徴とする。
【００１３】
請求項２記載の半導体装置の製造方法は、半導体基板上に形成した回路に金属配線を施す工程と、前記金属配線の上に絶縁膜を形成する工程と、プラズマドライエッチング法により酸素を含むエッチングガスで前記絶縁膜を選択的にエッチングして前記金属配線の表面部を露出するように前記絶縁膜にヴィアホールを形成する工程と、前記金属配線表面部と前記絶縁膜表面との第１の段差を非接触測定法で測定する工程と、前記金属膜表面部の酸化金属膜を薬液を用いて除去する工程と、前記金属膜表面部と前記絶縁膜表面との第２の段差を非接触測定法で測定する工程と、前記第１の段差と第２の段差の差より前記金属配線の酸化量を求める工程とを有することを特徴とする。
【００１４】
請求項３記載の半導体装置の製造方法は、請求項２記載の半導体装置の製造方法において、前記金属は銅であり、前記薬液はフッ化アンモニウムを含む有機酸であることを特徴とする。
【００１５】
請求項４記載の半導体装置の製造方法は、請求項１または請求項２または請求項３記載の半導体装置の製造方法において、前記非接触測定法は、原子間力顕微鏡を用いて行うことを特徴とする。
【００１６】
請求項５記載の半導体装置の製造方法は、請求項１または請求項２または請求項３記載の半導体装置の製造方法において、前記非接触測定方法は、分光エリプソメーターにより行うことを特徴とする。
【００１７】
請求項６記載の半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４または請求項５記載の半導体装置の製造方法において、前記金属配線の酸化量より、前記プラズマドライエッチングに用いる最適なドライエッチング装置の高周波出力を求めて次のプラズマドライエッチングにフィードバックすることを特徴とする。
【００１８】
請求項７記載の半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４または請求項５記載の半導体装置の製造方法において、前記金属配線の酸化量より、前記プラズマドライエッチングにおける最適なエッチング時間を求めて次のプラズマドライエッチングにフィードバックすることを特徴とする。
【００１９】
請求項８記載の半導体装置の製造方法は、請求項７記載の半導体装置の製造方法において、前記エッチング時間は、下記の式（１）で求められるものであることを特徴とする。
ｔ＝ｔｔｙｐ＋｛Ｔｔａｒｇ ｅ ｔ−（Ｈ１−Ｈ０）｝／ＲＣｕＯ （１）
ここで、
ｔ（ｓｅｃ）：求められる最適なエッチング時間
Ｈ０（ｎｍ）：第１の段差
Ｈ１（ｎｍ）：第２の段差
Ｔｔａｒｇ ｅ ｔ（ｎｍ）：許容されるＨ１−Ｈ０値
ｔｔｙｐ：実績エッチング時間
ＲＣｕＯ（ｎｍ／ｍｉｎ）：エッチング中の金属酸化速度
以上により、下地銅配線の酸化銅形成量を製造ライン内で簡便に定量化することができる。また、定量化した結果をエッチング装置のプロセス条件やエッチング時間制御にフィードバックしてコンタクト抵抗のばらつきを抑制することができる。
【００２０】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１に係る半導体装置の製造方法について図１，図４を参照しながら説明する。
【００２１】
図１は本発明の銅配線を用いた半導体装置の製造方法を示す工程断面図であり、図１（ａ）は本発明のヴィアホールのレジストパターン形成工程を示す工程断面図、図１（ｂ）は本発明のヴィアホール形成工程を示す工程断面図、図１（ｃ）は本発明のレジストパターンを除去する工程を示す工程断面図、図１（ｄ）は本発明の絶縁膜を開口する工程を示す工程断面図、図１（ｅ）は本発明のヴィアホール底面の洗浄工程を示す工程断面図、図１（ｆ）は本発明の金属プラグの形成工程を示す工程断面図である。
【００２２】
まず、図１（ａ）に示すレジストパターン形成工程において、例えばシリコンからなる半導体基板１１上に、銅配線１３をその周囲が酸化シリコンからなる絶縁膜１２により覆われるように形成する。続いて、絶縁膜１２上における銅配線１３の上方に窒化シリコンからなる絶縁膜１４を形成し、絶縁膜１４上に酸化シリコンからなる絶縁膜１５を形成した後に、開口部１７を有するレジストパターン１６を形成する。
【００２３】
次に、図１（ｂ）に示すヴィアホール形成工程において、プラズマドライエッチング法により、絶縁膜１５に対してレジストパターン１６をマスクとするエッチングを行って、ヴィアホール１７ａを形成する。
【００２４】
次に、図１（ｃ）に示すアッシング工程にてレジストパターン１６を除去した後、図１（ｄ）に示す銅配線表面露出工程において、プラズマドライエッチング法により半導体装置表面全面のエッチバックを行い、絶縁膜１４に銅配線１３を露出するヴィアホール１７ｂを形成する。このときのエッチング条件は例えば、平行平板型ＲＩＥ装置を用いて、エッチングガスであるＣＦ４流量を５０ｓｃｃｍ、エッチング堆積物の制御ガスであるＯ２流量を１０ｓｃｃｍ、基板温度を２５℃、ＲＦ出力を３００Ｗ、圧力を５Ｐａとする。この際、絶縁膜１４とエッチングガスの反応生成物であるエッチング堆積物形成過程の制御としてＯ２を用いているため下地銅配線１３が酸化し、酸化銅層１８が形成する。そしてプラズマドライエッチング終了後、原始間力顕微鏡（以下、ＡＦＭと称す）をもちいて絶縁膜１５の表面から酸化銅層１８の表面までの距離段差Ｈ０を測定する。
【００２５】
次に、図１（ｅ）に示すように、フッ化アンモニウムと酢酸アンモニウムなどの有機酸洗浄等に代表される酸化銅１８／銅配線１３および酸化銅１８／絶縁膜１５のエッチング選択比がほとんど無限大の薬液で半導体装置の洗浄を行って酸化銅層１８を除去した後、図１（ｄ）と同様の方法で絶縁膜１５の表面から銅配線１３の表面までの段差Ｈ１を測定する。測定後、図１（ｆ）に示すようにヴィアホール１７ｂの底面及び壁面を含めて銅などの金属プラグ１９からなる上層配線の一部を形成する。
【００２６】
以上で工程を終了するが、ここで、下地銅配線１３に形成した酸化銅層１８の膜厚は、以下の関係式（２）により簡便に定量化する事ができる。
（酸化銅層１８）＝（Ｈ１）−（Ｈ０） （２）
以上のように、実施の形態１によると半導体装置の銅配線形成工程において、酸化銅１８の形成前後でＡＦＭという非接触方式で段差を測定することにより、容易に銅配線の酸化量を定量化することができる。本方法は簡便、非接触で、さらに精度が高いので製造中にサンプル半導体基板を抜き取り測定し、測定終了後その基板を製造ラインに戻すことができる。すなわちインライン管理に用いることが可能である。そのため、従来のＳＩＭＳなどによる基板破壊を伴う検査とは異なり半導体装置の銅配線表面の過剰酸化をインライン管理で検出し、銅配線と銅プラグとのコンタクト抵抗バラツキを未然に検出することができる。
【００２７】
例えば、製造中の半導体基板を１枚取り出し、そのスクライブレーン上に形成されたプロセスモニタパターンのうち１０個のコンタクトについてＨ０、Ｈ１を測定し、その差が、図４を参考にして銅酸化膜厚７ｎｍ以下であればそのまま工程を続行し、７ｎｍ以上であればドライエッチング条件を変更するなどの対策を講じることができる。
【００２８】
なお、本実施の形態ではプラズマドライエッチング工程後の銅酸化量の定量方法を記載したが、酸素プラズマを用いるプラズマアッシング工程において銅酸化が起これば、この銅酸化量も本方法を用いて同様に定量化ができる。また、本実施の形態では配線材料に銅を用いたが、Ｗ配線やＡｌ配線でも同様の効果が得られる。また、本実施の形態では段差Ｈ０、Ｈ１の測定にＡＦＭを用いたが、分光エリプソメーターも非接触で銅酸化膜の膜厚を測定できるので同様の測定が可能である。
（実施の形態２）
以下、本発明の実施の形態２に係る半導体装置の製造方法について図１，図２を参照しながら説明する。なお、本実施の形態における製造工程は実施の形態１に示すものと同様であり、前述のように図１（ｄ）のドライエッチングによる絶縁膜１４を開口する工程において、ドライエッチング後に酸化銅が形成する。
【００２９】
図２はドライエッチング装置のＲＦ出力と銅酸化量およびコンタクト抵抗の関係を示した図である。
図２よりＲＦ出力が増加するにしたがって酸化銅の形成量は増加し、ＲＦ出力３２０Ｗ、銅酸化量が１０ｎｍ以上になったところでコンタクト抵抗のばらつきが大きくなる。これはプラズマ中でイオン化した酸素が半導体基板表面付近に生じたバイアス電圧により加速して銅配線１３の中に打ち込まれるため、絶縁層である酸化銅層１８が形成するためである。
【００３０】
このように、銅酸化量およびコンタクト抵抗はＲＦ出力に敏感なパラメータであることから、半導体装置の製造工程において銅酸化量を実施の形態１で述べた測定方法によりインラインで測定することにより、例えば、銅酸化量が所定の量より多くなったことでＲＦ出力異常であることを検出し、次のプラズマドライエッチング装置のＲＦ出力を調整してコンタクト抵抗のばらつきを抑制する。
【００３１】
以上のように実施の形態２によると、銅配線の酸化量をインライン管理で容易に定量化することができ、プラズマドライエッチング装置のＲＦ出力異常の検知にフィードバックしてコンタクト抵抗のばらつきを抑制することができる。
（実施の形態３）
本発明の実施の形態３に係る半導体装置の製造方法について図１，図３，図４を参照しながら説明する。なお、実施の形態３に係る半導体装置の製造方法における工程順の断面構成は、実施の形態１と同様であるが、関係式（２）より銅酸化量の定量化を行い、測定結果を絶縁膜１４のエッチング時間にフィードバックする工程を含んでいる。
【００３２】
前述のように、図１（ｄ）のドライエッチングによる絶縁膜１４を開口する工程において、ドライエッチング後に酸化銅層１８が成長している。
図３は絶縁膜のエッチング時間と銅酸化量および絶縁膜残膜の関係を示す図であり、実験において、絶縁膜１４のエッチング開始から測定したエッチング時間と、銅配線１３の表面が露出した後の銅酸化量および絶縁膜１４の残膜の関係を示している。
【００３３】
図３において、絶縁膜１４のエッチング時間の増加につれ、絶縁膜１４の残膜が減少しヴィアホール１７ｂが形成されて銅配線１３の表面が露出する。さらにエッチングを続けていくと銅配線１３上に酸化銅４８が形成され、エッチング時間とともに増加していくことが示されている。しかし、図４に示すように、銅酸化量が増加するにつれコンタクト抵抗ばらつきは増大し、銅酸化量が約１０ｎｍ以上になるとばらつきは顕著になる。
【００３４】
以上の結果から、本実施の形態では、絶縁膜残膜が０（ヴィアホール１７ｂが完全に開口した状態）となり、その後の銅酸化量が０〜約８ｎｍの許容範囲になるように絶縁膜１４のエッチング時間を抑制することにより、コンタクト抵抗のばらつきをお抑制するものである。このエッチング時間は以下の関係式（３）から算出することができる。
ｔ＝ｔｔｙｐ＋｛Ｔｔａｒｇ ｅ ｔ−（Ｈ１−Ｈ０）｝／ＲＣｕＯ （３）
ｔ（ｓｅｃ）：銅酸化量が許容範囲内になるようにフィードバックした後のエッチング時間
ｔｔｙｐ（ｓｅｃ）：予め決定された絶縁膜のエッチング時間
Ｔｔａｒｇ ｅ ｔ（ｎｍ）：許容銅酸化量ターゲット値（定数）
（Ｈ１−Ｈ０）（ｎｍ）：工程中に測定された銅酸化量
ＲＣｕＯ（ｎｍ／ｍｉｎ）：エッチング中の銅の酸化速度（定数）
上式をさらに説明する。ｔは予め決定された絶縁膜のエッチング時間で、これは絶縁膜１４をちょうどエッチングし終わる時間と、銅配線の表面が露出した後のオーバーエッチング時間との和であり、これが工程中で実際にエッチングした時間となる。（Ｈ１−Ｈ０）は、実際にエッチングした結果生じた銅酸化量でああるから、Ｔｔａｒｇ ｅ ｔ−（Ｈ１−Ｈ０）は銅酸化量の許容値からのずれであり、ＲＣｕＯはエッチング中の銅酸化速度であるから｛Ｔｔａｒｇ ｅ ｔ−（Ｈ１−Ｈ０）｝／ＲＣｕＯは許容値からのずれに対応するエッチングずれ時間、すなわち銅酸化量を許容銅酸化量に戻すのに必要な時間である。したがって銅酸化量が許容範囲内になるような絶縁膜のエッチング時間は（３）式となる。
【００３５】
例えば、工程で実施したエッチング時間ｔｔｙｐを５４ｓｅｃとし、銅酸化量ターゲット値Ｔｔａｒｇ ｅ ｔを４ｎｍとし、銅の酸化速度ＲＣｕＯを１．４ｎｍ／ｓｅｃ（図３から算出）とする。図１（ｄ）、（ｅ）で測定した（Ｈ１−Ｈ０）＝２ｎｍとすると、フィードバック後のエッチング時間ｔは
となる。
以上のように、実施の形態３によると、銅配線の酸化量をインライン管理で容易に定量化でき、銅酸化量はプラズマドライエッチング時間に依存することから、銅酸化量を絶縁膜１４のエッチング時間制御にフィードバック調整し、このフィードバック調整された絶縁膜のエッチング時間を、次にエッチング処理する半導体基板上に形成された絶縁膜１４に適用することにより、酸化量を許容値に設定してコンタクト抵抗のばらつきを防止する事ができる。
【００３６】
以上第１から３の実施の形態では金属配線として銅の例を示したが、タングステン、アルミニウム、あるいはそれらを主成分とする材料にも適用することができる。
【００３７】
【発明の効果】
以上のように本発明の半導体装置の製造方法によると、ヴィアホール形成工程において、エッチング直後のヴィアホールの深さと、酸化金属膜除去後のヴィアホールの深さを非接触測定法で測定することにより、金属酸化量を製造ライン内で簡便に定量化することができると共に、定量化した結果をエッチング装置のプロセス条件やエッチング時間制御にフィードバックすることにより、コンタクト抵抗のばらつきを抑制することができる。
【図面の簡単な説明】
【図１】（ａ）本発明のヴィアホールのレジストパターン形成工程を示す工程断面図
（ｂ）本発明のヴィアホール形成工程を示す工程断面図
（ｃ）本発明のレジストパターンを除去する工程を示す工程断面図
（ｄ）本発明の絶縁膜を開口する工程を示す工程断面図
（ｅ）本発明のヴィアホール底面の洗浄工程を示す工程断面図
（ｆ）本発明の金属プラグの形成工程を示す工程断面図
【図２】ドライエッチング装置のＲＦ出力と銅酸化量およびコンタクト抵抗の関係を示した図
【図３】絶縁膜のエッチング時間と銅酸化量および絶縁膜残膜の関係を示す図
【図４】半導体装置の製造における銅酸化量とコンタクト抵抗の関係を示す図
【図５】（ａ）従来のヴィアホールのレジストパターン形成工程を示す工程断面図
（ｂ）従来のヴィアホール形成工程を示す工程断面図
（ｃ）従来のレジストパターンを除去する工程を示す工程断面図
（ｄ）従来の絶縁膜を開口する工程を示す工程断面図
（ｅ）従来のヴィアホール底面の洗浄工程を示す工程断面図
（ｆ）従来の金属プラグの形成工程を示す工程断面図
【符号の説明】
１１ 半導体基板
１２ 絶縁膜
１３ 銅配線
１４ 絶縁膜
１５ 絶縁膜
１６ レジストパターン
１７ 開口部
１７ａ ヴィアホール
１７ｂ ヴィアホール
１８ 酸化銅層
１９ 金属プラグ
７１ 半導体基板
７２ 絶縁膜
７３ 銅配線
７４ 絶縁膜
７５ 絶縁膜
７６ レジストパターン
７７ 開口部
７７ａ ヴィアホール
７７ｂ ヴィアホール
７８ 酸化銅層
【発明の属する技術分野】
本発明は半導体装置の製造方法、特に配線構造の製造に関するものである。
【０００２】
【従来の技術】
近年の半導体集積回路は、配線材料としてアルミニウムより抵抗が低い銅が用いられるようになってきた。その加工工程ではドライエッチング技術を用いて層間絶縁膜に配線溝を形成し、その配線溝に配線材料を埋め込むダマシン法が用いられている。
【０００３】
以下、図４，図５を参照して、従来の配線の製造方法を説明する。
図４は半導体装置の製造における銅酸化量とコンタクト抵抗の関係を示す図である。また、図５は従来の銅配線を用いた半導体装置の製造方法を示す工程断面図であり、図５（ａ）は従来のヴィアホールのレジストパターン形成工程を示す工程断面図、図５（ｂ）は従来のヴィアホール形成工程を示す工程断面図、図５（ｃ）は従来のレジストパターンを除去する工程を示す工程断面図、図５（ｄ）は従来の絶縁膜を開口する工程を示す工程断面図、図５（ｅ）は従来のヴィアホール底面の洗浄工程を示す工程断面図、図５（ｆ）は従来の金属プラグの形成工程を示す工程断面図である。
【０００４】
まず、図５（ａ）に示すレジストパターン形成工程において、例えば、シリコンからなる半導体基板７１上に、銅配線７３をその周囲が酸化シリコンからなる絶縁膜７２により覆われるように形成する。続いて、絶縁膜７２上における銅配線７３の上方に窒化シリコンからなる絶縁膜７４を形成し、絶縁膜７４上に酸化シリコンからなる絶縁膜７５を形成した後に、開口部７７を有するレジストパターン７６を形成する。
【０００５】
次に、図５（ｂ）に示すヴィアホール形成工程において、プラズマドライエッチング法により、絶縁膜７５に対してレジストパターン７６をマスクとするエッチングを行って、ヴィアホール７７ａを形成する。
【０００６】
次に、図５（ｃ）に示すアッシング工程にてレジストパターン７６を除去した後、図５（ｄ）に示す金属配線露出工程において、プラズマドライエッチング法により半導体装置表面を全面エッチバックして絶縁膜７４に銅配線７３を露出するヴィアホール７７ｂを形成する。この工程では、例えば、平行平板型ＲＩＥ装置を用いて、エッチングガスであるＣＦ４流量を５０ｓｃｃｍとし、エッチング堆積物の制御ガスであるＯ２流量を１０ｓｃｃｍとし、基板温度を２５℃とし、ＲＦ出力を３００Ｗとし、圧力を５Ｐａとする。この際、エッチング反応生成物である堆積物の制御としてＯ２を用いているため、下地銅配線７３の表面が酸化し、酸化銅層７８が形成される。
【０００７】
最後に、図５（ｅ）に示すように、フッ化アンモニウムおよび酢酸アンモニウムのような有機酸を含む洗浄等に代表される酸化銅／銅のエッチング選択比がほとんど無限大の薬液で半導体装置の洗浄を行い、酸化銅層７８を除去した後、図５（ｆ）に示すようにヴィアホール７７ｂの底面及び壁面を含めて上層配線の一部であり同じく銅からなる金属プラグ７９を形成する。
【０００８】
図５（ｄ）に示すように、絶縁膜７４をプラズマドライエッチング法により加工する際、エッチング装置のプラズマ発生用高周波（ＲＦ）出力やエッチング時間に依存して、下地銅配線７３の表面酸化が進行し、酸化銅７８が形成する。一方図５（ｅ）の工程で用いる洗浄薬液では一応酸化銅７８は除去できるのであるが、エッチング速度がたとえば０．５ｎｍ程度と小さく、工程のスループットあるいは生産性を考慮して１０〜２０分が処理限界である。したがって酸化銅７８の形成量が大きいと、薬液でのエッチングが不十分となり、図４に示す銅酸化量と銅配線―銅プラグのコンタクト抵抗の関係から分かるように、１０ｎｍを越えて厚くなるとコンタクト抵抗のばらつきが大きくなるという問題があった。そのため絶縁膜７４のドライエッチングにおいて酸化銅７８の成長量およびエッチング装置の高周波出力、エッチング時間を管理、制御することが必要とされている。
【０００９】
従来、銅配線の酸化量を定量化するためには、ＳＩＭＳ分析など製造ライン外での測定評価が必要であった。そのため製造工程中に銅酸化が過剰に進行した場合でも検知に時間がかかり、またドライエッチング条件などプロセスフィードバックが速やかにできないという問題点があった（例えば、特許文献１参照）。
【００１０】
【特許文献１】
特開２００１−２０８５３１号公報
【００１１】
【発明が解決しようとする課題】
上記問題点を解決するために、本発明の半導体装置の製造方法は、下地銅配線の酸化銅形成量を製造ライン内で簡便に定量化することを目的とする。また、定量化した結果をエッチング装置のプロセス条件やエッチング時間制御にフィードバックしてコンタクト抵抗のばらつきを抑制することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の請求項１記載の半導体装置の製造方法は、半導体基板上に形成した回路に金属配線を施す工程と、前記金属配線の上に絶縁膜を形成する工程と、プラズマドライエッチング法により前記絶縁膜を選択的にエッチングして前記金属配線の表面部を露出するように前記絶縁膜にヴィアホールを形成する工程と、前記金属配線表面部と前記絶縁膜表面との第１の段差を非接触測定法で測定する工程と、前記金属膜表面部を洗浄して前記金属膜表面部の酸化金属膜を除去する工程と、前記金属膜表面部と前記絶縁膜表面との第２の段差を非接触測定法で測定する工程と、前記第１の段差と第２の段差の差より前記金属配線の酸化量を求める工程とを有することを特徴とする。
【００１３】
請求項２記載の半導体装置の製造方法は、半導体基板上に形成した回路に金属配線を施す工程と、前記金属配線の上に絶縁膜を形成する工程と、プラズマドライエッチング法により酸素を含むエッチングガスで前記絶縁膜を選択的にエッチングして前記金属配線の表面部を露出するように前記絶縁膜にヴィアホールを形成する工程と、前記金属配線表面部と前記絶縁膜表面との第１の段差を非接触測定法で測定する工程と、前記金属膜表面部の酸化金属膜を薬液を用いて除去する工程と、前記金属膜表面部と前記絶縁膜表面との第２の段差を非接触測定法で測定する工程と、前記第１の段差と第２の段差の差より前記金属配線の酸化量を求める工程とを有することを特徴とする。
【００１４】
請求項３記載の半導体装置の製造方法は、請求項２記載の半導体装置の製造方法において、前記金属は銅であり、前記薬液はフッ化アンモニウムを含む有機酸であることを特徴とする。
【００１５】
請求項４記載の半導体装置の製造方法は、請求項１または請求項２または請求項３記載の半導体装置の製造方法において、前記非接触測定法は、原子間力顕微鏡を用いて行うことを特徴とする。
【００１６】
請求項５記載の半導体装置の製造方法は、請求項１または請求項２または請求項３記載の半導体装置の製造方法において、前記非接触測定方法は、分光エリプソメーターにより行うことを特徴とする。
【００１７】
請求項６記載の半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４または請求項５記載の半導体装置の製造方法において、前記金属配線の酸化量より、前記プラズマドライエッチングに用いる最適なドライエッチング装置の高周波出力を求めて次のプラズマドライエッチングにフィードバックすることを特徴とする。
【００１８】
請求項７記載の半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４または請求項５記載の半導体装置の製造方法において、前記金属配線の酸化量より、前記プラズマドライエッチングにおける最適なエッチング時間を求めて次のプラズマドライエッチングにフィードバックすることを特徴とする。
【００１９】
請求項８記載の半導体装置の製造方法は、請求項７記載の半導体装置の製造方法において、前記エッチング時間は、下記の式（１）で求められるものであることを特徴とする。
ｔ＝ｔｔｙｐ＋｛Ｔｔａｒｇ ｅ ｔ−（Ｈ１−Ｈ０）｝／ＲＣｕＯ （１）
ここで、
ｔ（ｓｅｃ）：求められる最適なエッチング時間
Ｈ０（ｎｍ）：第１の段差
Ｈ１（ｎｍ）：第２の段差
Ｔｔａｒｇ ｅ ｔ（ｎｍ）：許容されるＨ１−Ｈ０値
ｔｔｙｐ：実績エッチング時間
ＲＣｕＯ（ｎｍ／ｍｉｎ）：エッチング中の金属酸化速度
以上により、下地銅配線の酸化銅形成量を製造ライン内で簡便に定量化することができる。また、定量化した結果をエッチング装置のプロセス条件やエッチング時間制御にフィードバックしてコンタクト抵抗のばらつきを抑制することができる。
【００２０】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１に係る半導体装置の製造方法について図１，図４を参照しながら説明する。
【００２１】
図１は本発明の銅配線を用いた半導体装置の製造方法を示す工程断面図であり、図１（ａ）は本発明のヴィアホールのレジストパターン形成工程を示す工程断面図、図１（ｂ）は本発明のヴィアホール形成工程を示す工程断面図、図１（ｃ）は本発明のレジストパターンを除去する工程を示す工程断面図、図１（ｄ）は本発明の絶縁膜を開口する工程を示す工程断面図、図１（ｅ）は本発明のヴィアホール底面の洗浄工程を示す工程断面図、図１（ｆ）は本発明の金属プラグの形成工程を示す工程断面図である。
【００２２】
まず、図１（ａ）に示すレジストパターン形成工程において、例えばシリコンからなる半導体基板１１上に、銅配線１３をその周囲が酸化シリコンからなる絶縁膜１２により覆われるように形成する。続いて、絶縁膜１２上における銅配線１３の上方に窒化シリコンからなる絶縁膜１４を形成し、絶縁膜１４上に酸化シリコンからなる絶縁膜１５を形成した後に、開口部１７を有するレジストパターン１６を形成する。
【００２３】
次に、図１（ｂ）に示すヴィアホール形成工程において、プラズマドライエッチング法により、絶縁膜１５に対してレジストパターン１６をマスクとするエッチングを行って、ヴィアホール１７ａを形成する。
【００２４】
次に、図１（ｃ）に示すアッシング工程にてレジストパターン１６を除去した後、図１（ｄ）に示す銅配線表面露出工程において、プラズマドライエッチング法により半導体装置表面全面のエッチバックを行い、絶縁膜１４に銅配線１３を露出するヴィアホール１７ｂを形成する。このときのエッチング条件は例えば、平行平板型ＲＩＥ装置を用いて、エッチングガスであるＣＦ４流量を５０ｓｃｃｍ、エッチング堆積物の制御ガスであるＯ２流量を１０ｓｃｃｍ、基板温度を２５℃、ＲＦ出力を３００Ｗ、圧力を５Ｐａとする。この際、絶縁膜１４とエッチングガスの反応生成物であるエッチング堆積物形成過程の制御としてＯ２を用いているため下地銅配線１３が酸化し、酸化銅層１８が形成する。そしてプラズマドライエッチング終了後、原始間力顕微鏡（以下、ＡＦＭと称す）をもちいて絶縁膜１５の表面から酸化銅層１８の表面までの距離段差Ｈ０を測定する。
【００２５】
次に、図１（ｅ）に示すように、フッ化アンモニウムと酢酸アンモニウムなどの有機酸洗浄等に代表される酸化銅１８／銅配線１３および酸化銅１８／絶縁膜１５のエッチング選択比がほとんど無限大の薬液で半導体装置の洗浄を行って酸化銅層１８を除去した後、図１（ｄ）と同様の方法で絶縁膜１５の表面から銅配線１３の表面までの段差Ｈ１を測定する。測定後、図１（ｆ）に示すようにヴィアホール１７ｂの底面及び壁面を含めて銅などの金属プラグ１９からなる上層配線の一部を形成する。
【００２６】
以上で工程を終了するが、ここで、下地銅配線１３に形成した酸化銅層１８の膜厚は、以下の関係式（２）により簡便に定量化する事ができる。
（酸化銅層１８）＝（Ｈ１）−（Ｈ０） （２）
以上のように、実施の形態１によると半導体装置の銅配線形成工程において、酸化銅１８の形成前後でＡＦＭという非接触方式で段差を測定することにより、容易に銅配線の酸化量を定量化することができる。本方法は簡便、非接触で、さらに精度が高いので製造中にサンプル半導体基板を抜き取り測定し、測定終了後その基板を製造ラインに戻すことができる。すなわちインライン管理に用いることが可能である。そのため、従来のＳＩＭＳなどによる基板破壊を伴う検査とは異なり半導体装置の銅配線表面の過剰酸化をインライン管理で検出し、銅配線と銅プラグとのコンタクト抵抗バラツキを未然に検出することができる。
【００２７】
例えば、製造中の半導体基板を１枚取り出し、そのスクライブレーン上に形成されたプロセスモニタパターンのうち１０個のコンタクトについてＨ０、Ｈ１を測定し、その差が、図４を参考にして銅酸化膜厚７ｎｍ以下であればそのまま工程を続行し、７ｎｍ以上であればドライエッチング条件を変更するなどの対策を講じることができる。
【００２８】
なお、本実施の形態ではプラズマドライエッチング工程後の銅酸化量の定量方法を記載したが、酸素プラズマを用いるプラズマアッシング工程において銅酸化が起これば、この銅酸化量も本方法を用いて同様に定量化ができる。また、本実施の形態では配線材料に銅を用いたが、Ｗ配線やＡｌ配線でも同様の効果が得られる。また、本実施の形態では段差Ｈ０、Ｈ１の測定にＡＦＭを用いたが、分光エリプソメーターも非接触で銅酸化膜の膜厚を測定できるので同様の測定が可能である。
（実施の形態２）
以下、本発明の実施の形態２に係る半導体装置の製造方法について図１，図２を参照しながら説明する。なお、本実施の形態における製造工程は実施の形態１に示すものと同様であり、前述のように図１（ｄ）のドライエッチングによる絶縁膜１４を開口する工程において、ドライエッチング後に酸化銅が形成する。
【００２９】
図２はドライエッチング装置のＲＦ出力と銅酸化量およびコンタクト抵抗の関係を示した図である。
図２よりＲＦ出力が増加するにしたがって酸化銅の形成量は増加し、ＲＦ出力３２０Ｗ、銅酸化量が１０ｎｍ以上になったところでコンタクト抵抗のばらつきが大きくなる。これはプラズマ中でイオン化した酸素が半導体基板表面付近に生じたバイアス電圧により加速して銅配線１３の中に打ち込まれるため、絶縁層である酸化銅層１８が形成するためである。
【００３０】
このように、銅酸化量およびコンタクト抵抗はＲＦ出力に敏感なパラメータであることから、半導体装置の製造工程において銅酸化量を実施の形態１で述べた測定方法によりインラインで測定することにより、例えば、銅酸化量が所定の量より多くなったことでＲＦ出力異常であることを検出し、次のプラズマドライエッチング装置のＲＦ出力を調整してコンタクト抵抗のばらつきを抑制する。
【００３１】
以上のように実施の形態２によると、銅配線の酸化量をインライン管理で容易に定量化することができ、プラズマドライエッチング装置のＲＦ出力異常の検知にフィードバックしてコンタクト抵抗のばらつきを抑制することができる。
（実施の形態３）
本発明の実施の形態３に係る半導体装置の製造方法について図１，図３，図４を参照しながら説明する。なお、実施の形態３に係る半導体装置の製造方法における工程順の断面構成は、実施の形態１と同様であるが、関係式（２）より銅酸化量の定量化を行い、測定結果を絶縁膜１４のエッチング時間にフィードバックする工程を含んでいる。
【００３２】
前述のように、図１（ｄ）のドライエッチングによる絶縁膜１４を開口する工程において、ドライエッチング後に酸化銅層１８が成長している。
図３は絶縁膜のエッチング時間と銅酸化量および絶縁膜残膜の関係を示す図であり、実験において、絶縁膜１４のエッチング開始から測定したエッチング時間と、銅配線１３の表面が露出した後の銅酸化量および絶縁膜１４の残膜の関係を示している。
【００３３】
図３において、絶縁膜１４のエッチング時間の増加につれ、絶縁膜１４の残膜が減少しヴィアホール１７ｂが形成されて銅配線１３の表面が露出する。さらにエッチングを続けていくと銅配線１３上に酸化銅４８が形成され、エッチング時間とともに増加していくことが示されている。しかし、図４に示すように、銅酸化量が増加するにつれコンタクト抵抗ばらつきは増大し、銅酸化量が約１０ｎｍ以上になるとばらつきは顕著になる。
【００３４】
以上の結果から、本実施の形態では、絶縁膜残膜が０（ヴィアホール１７ｂが完全に開口した状態）となり、その後の銅酸化量が０〜約８ｎｍの許容範囲になるように絶縁膜１４のエッチング時間を抑制することにより、コンタクト抵抗のばらつきをお抑制するものである。このエッチング時間は以下の関係式（３）から算出することができる。
ｔ＝ｔｔｙｐ＋｛Ｔｔａｒｇ ｅ ｔ−（Ｈ１−Ｈ０）｝／ＲＣｕＯ （３）
ｔ（ｓｅｃ）：銅酸化量が許容範囲内になるようにフィードバックした後のエッチング時間
ｔｔｙｐ（ｓｅｃ）：予め決定された絶縁膜のエッチング時間
Ｔｔａｒｇ ｅ ｔ（ｎｍ）：許容銅酸化量ターゲット値（定数）
（Ｈ１−Ｈ０）（ｎｍ）：工程中に測定された銅酸化量
ＲＣｕＯ（ｎｍ／ｍｉｎ）：エッチング中の銅の酸化速度（定数）
上式をさらに説明する。ｔは予め決定された絶縁膜のエッチング時間で、これは絶縁膜１４をちょうどエッチングし終わる時間と、銅配線の表面が露出した後のオーバーエッチング時間との和であり、これが工程中で実際にエッチングした時間となる。（Ｈ１−Ｈ０）は、実際にエッチングした結果生じた銅酸化量でああるから、Ｔｔａｒｇ ｅ ｔ−（Ｈ１−Ｈ０）は銅酸化量の許容値からのずれであり、ＲＣｕＯはエッチング中の銅酸化速度であるから｛Ｔｔａｒｇ ｅ ｔ−（Ｈ１−Ｈ０）｝／ＲＣｕＯは許容値からのずれに対応するエッチングずれ時間、すなわち銅酸化量を許容銅酸化量に戻すのに必要な時間である。したがって銅酸化量が許容範囲内になるような絶縁膜のエッチング時間は（３）式となる。
【００３５】
例えば、工程で実施したエッチング時間ｔｔｙｐを５４ｓｅｃとし、銅酸化量ターゲット値Ｔｔａｒｇ ｅ ｔを４ｎｍとし、銅の酸化速度ＲＣｕＯを１．４ｎｍ／ｓｅｃ（図３から算出）とする。図１（ｄ）、（ｅ）で測定した（Ｈ１−Ｈ０）＝２ｎｍとすると、フィードバック後のエッチング時間ｔは
以上のように、実施の形態３によると、銅配線の酸化量をインライン管理で容易に定量化でき、銅酸化量はプラズマドライエッチング時間に依存することから、銅酸化量を絶縁膜１４のエッチング時間制御にフィードバック調整し、このフィードバック調整された絶縁膜のエッチング時間を、次にエッチング処理する半導体基板上に形成された絶縁膜１４に適用することにより、酸化量を許容値に設定してコンタクト抵抗のばらつきを防止する事ができる。
【００３６】
以上第１から３の実施の形態では金属配線として銅の例を示したが、タングステン、アルミニウム、あるいはそれらを主成分とする材料にも適用することができる。
【００３７】
【発明の効果】
以上のように本発明の半導体装置の製造方法によると、ヴィアホール形成工程において、エッチング直後のヴィアホールの深さと、酸化金属膜除去後のヴィアホールの深さを非接触測定法で測定することにより、金属酸化量を製造ライン内で簡便に定量化することができると共に、定量化した結果をエッチング装置のプロセス条件やエッチング時間制御にフィードバックすることにより、コンタクト抵抗のばらつきを抑制することができる。
【図面の簡単な説明】
【図１】（ａ）本発明のヴィアホールのレジストパターン形成工程を示す工程断面図
（ｂ）本発明のヴィアホール形成工程を示す工程断面図
（ｃ）本発明のレジストパターンを除去する工程を示す工程断面図
（ｄ）本発明の絶縁膜を開口する工程を示す工程断面図
（ｅ）本発明のヴィアホール底面の洗浄工程を示す工程断面図
（ｆ）本発明の金属プラグの形成工程を示す工程断面図
【図２】ドライエッチング装置のＲＦ出力と銅酸化量およびコンタクト抵抗の関係を示した図
【図３】絶縁膜のエッチング時間と銅酸化量および絶縁膜残膜の関係を示す図
【図４】半導体装置の製造における銅酸化量とコンタクト抵抗の関係を示す図
【図５】（ａ）従来のヴィアホールのレジストパターン形成工程を示す工程断面図
（ｂ）従来のヴィアホール形成工程を示す工程断面図
（ｃ）従来のレジストパターンを除去する工程を示す工程断面図
（ｄ）従来の絶縁膜を開口する工程を示す工程断面図
（ｅ）従来のヴィアホール底面の洗浄工程を示す工程断面図
（ｆ）従来の金属プラグの形成工程を示す工程断面図
【符号の説明】
１１ 半導体基板
１２ 絶縁膜
１３ 銅配線
１４ 絶縁膜
１５ 絶縁膜
１６ レジストパターン
１７ 開口部
１７ａ ヴィアホール
１７ｂ ヴィアホール
１８ 酸化銅層
１９ 金属プラグ
７１ 半導体基板
７２ 絶縁膜
７３ 銅配線
７４ 絶縁膜
７５ 絶縁膜
７６ レジストパターン
７７ 開口部
７７ａ ヴィアホール
７７ｂ ヴィアホール
７８ 酸化銅層
Claims (8)
- 半導体基板上に形成した回路に金属配線を施す工程と、
前記金属配線の上に絶縁膜を形成する工程と、
プラズマドライエッチング法により前記絶縁膜を選択的にエッチングして前記金属配線の表面部を露出するように前記絶縁膜にヴィアホールを形成する工程と、
前記金属配線表面部と前記絶縁膜表面との第１の段差を非接触測定法で測定する工程と、
前記金属膜表面部を洗浄して前記金属膜表面部の酸化金属膜を除去する工程と、
前記金属膜表面部と前記絶縁膜表面との第２の段差を非接触測定法で測定する工程と、
前記第１の段差と第２の段差の差より前記金属配線の酸化量を求める工程と
を有することを特徴とする半導体装置の製造方法。 - 半導体基板上に形成した回路に金属配線を施す工程と、
前記金属配線の上に絶縁膜を形成する工程と、
プラズマドライエッチング法により酸素を含むエッチングガスで前記絶縁膜を選択的にエッチングして前記金属配線の表面部を露出するように前記絶縁膜にヴィアホールを形成する工程と、
前記金属配線表面部と前記絶縁膜表面との第１の段差を非接触測定法で測定する工程と、
前記金属膜表面部の酸化金属膜を薬液を用いて除去する工程と、
前記金属膜表面部と前記絶縁膜表面との第２の段差を非接触測定法で測定する工程と、
前記第１の段差と第２の段差の差より前記金属配線の酸化量を求める工程と
を有することを特徴とする半導体装置の製造方法。 - 前記金属は銅であり、前記薬液はフッ化アンモニウムを含む有機酸であることを特徴とする請求項２記載の半導体装置の製造方法。
- 前記非接触測定法は、原子間力顕微鏡を用いて行うことを特徴とする請求項１または請求項２または請求項３記載の半導体装置の製造方法。
- 前記非接触測定方法は、分光エリプソメーターにより行うことを特徴とする請求項１または請求項２または請求項３記載の半導体装置の製造方法。
- 前記金属配線の酸化量より、前記プラズマドライエッチングに用いる最適なドライエッチング装置の高周波出力を求めて次のプラズマドライエッチングにフィードバックすることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５記載の半導体装置の製造方法。
- 前記金属配線の酸化量より、前記プラズマドライエッチングにおける最適なエッチング時間を求めて次のプラズマドライエッチングにフィードバックすることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５記載の半導体装置の製造方法。
- 前記エッチング時間は、下記の式（１）で求められるものであることを特徴とする請求項７記載の半導体装置の製造方法。
ｔ＝ｔｔｙｐ＋｛Ｔｔａｒｇ ｅ ｔ−（Ｈ１−Ｈ０）｝／ＲＣｕＯ （１）
ここで、
ｔ（ｓｅｃ）：求められる最適なエッチング時間
Ｈ０（ｎｍ）：第１の段差
Ｈ１（ｎｍ）：第２の段差
Ｔｔａｒｇ ｅ ｔ（ｎｍ）：許容されるＨ１−Ｈ０値
ｔｔｙｐ：実績エッチング時間
ＲＣｕＯ（ｎｍ／ｍｉｎ）：エッチング中の金属酸化速度
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133837A JP2004342632A (ja) | 2003-05-13 | 2003-05-13 | 半導体装置の製造方法 |
| US10/843,364 US6869810B2 (en) | 2003-05-13 | 2004-05-12 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133837A JP2004342632A (ja) | 2003-05-13 | 2003-05-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004342632A true JP2004342632A (ja) | 2004-12-02 |
Family
ID=33410656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003133837A Pending JP2004342632A (ja) | 2003-05-13 | 2003-05-13 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6869810B2 (ja) |
| JP (1) | JP2004342632A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012028357A (ja) * | 2010-07-20 | 2012-02-09 | Hitachi High-Technologies Corp | プラズマ処理装置及びプラズマ処理方法 |
| WO2015146023A1 (ja) * | 2014-03-25 | 2015-10-01 | 株式会社Ｊｏｌｅｄ | エッチング方法、および、これを用いた有機ｅｌ表示パネルの製造方法 |
| JP2021007151A (ja) * | 2010-02-26 | 2021-01-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303500B1 (en) * | 1999-02-24 | 2001-10-16 | Micron Technology, Inc. | Method and apparatus for electroless plating a contact pad |
| US7299151B2 (en) * | 2004-02-04 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Microdevice processing systems and methods |
| JP2005347587A (ja) * | 2004-06-04 | 2005-12-15 | Sony Corp | ドライエッチング後の洗浄液組成物および半導体装置の製造方法 |
| US7259463B2 (en) * | 2004-12-03 | 2007-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Damascene interconnect structure with cap layer |
| US20070184666A1 (en) * | 2006-02-08 | 2007-08-09 | Texas Instruments Inc. | Method for removing residue containing an embedded metal |
| DE102007004860B4 (de) * | 2007-01-31 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema |
| JP2009027048A (ja) * | 2007-07-23 | 2009-02-05 | Panasonic Corp | 半導体装置の製造方法 |
| KR20100051211A (ko) * | 2008-11-07 | 2010-05-17 | 주식회사 동부하이텍 | 이미지 센서의 금속배선 형성방법 |
| US9437540B2 (en) * | 2014-09-12 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Additional etching to increase via contact area |
| US9887160B2 (en) * | 2015-09-24 | 2018-02-06 | International Business Machines Corporation | Multiple pre-clean processes for interconnect fabrication |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02124406A (ja) | 1988-11-01 | 1990-05-11 | Mitsubishi Electric Corp | 半導体製造装置 |
| JP2978748B2 (ja) * | 1995-11-22 | 1999-11-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5888906A (en) * | 1996-09-16 | 1999-03-30 | Micron Technology, Inc. | Plasmaless dry contact cleaning method using interhalogen compounds |
| US6313042B1 (en) * | 1999-09-03 | 2001-11-06 | Applied Materials, Inc. | Cleaning contact with successive fluorine and hydrogen plasmas |
-
2003
- 2003-05-13 JP JP2003133837A patent/JP2004342632A/ja active Pending
-
2004
- 2004-05-12 US US10/843,364 patent/US6869810B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021007151A (ja) * | 2010-02-26 | 2021-01-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US11049733B2 (en) | 2010-02-26 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2022023883A (ja) * | 2010-02-26 | 2022-02-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US11682562B2 (en) | 2010-02-26 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US12033867B2 (en) | 2010-02-26 | 2024-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2012028357A (ja) * | 2010-07-20 | 2012-02-09 | Hitachi High-Technologies Corp | プラズマ処理装置及びプラズマ処理方法 |
| WO2015146023A1 (ja) * | 2014-03-25 | 2015-10-01 | 株式会社Ｊｏｌｅｄ | エッチング方法、および、これを用いた有機ｅｌ表示パネルの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040229389A1 (en) | 2004-11-18 |
| US6869810B2 (en) | 2005-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7169440B2 (en) | Method for removing photoresist and etch residues | |
| US6849559B2 (en) | Method for removing photoresist and etch residues | |
| US6232209B1 (en) | Semiconductor device and manufacturing method thereof | |
| US5747380A (en) | Robust end-point detection for contact and via etching | |
| JP5193604B2 (ja) | フォトレジスト及びエッチング残渣の低圧除去方法 | |
| US7700494B2 (en) | Low-pressure removal of photoresist and etch residue | |
| JP2004342632A (ja) | 半導体装置の製造方法 | |
| TWI404140B (zh) | 乾蝕刻方法 | |
| JP4745273B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP3643580B2 (ja) | プラズマ処理装置及び半導体製造装置 | |
| US6461878B1 (en) | Feedback control of strip time to reduce post strip critical dimension variation in a transistor gate electrode | |
| US6756241B2 (en) | Method of manufacturing semiconductor device and system for manufacturing the same | |
| US7786005B2 (en) | Method for manufacturing semiconductor device to form a via hole | |
| WO2010110878A1 (en) | Plasma etching method | |
| US8034721B2 (en) | Manufacturing method of semiconductor device | |
| JP2004253516A (ja) | 試料のドライエッチング方法及びドライエッチング装置 | |
| US20130071955A1 (en) | Plasma etching method | |
| US8492174B2 (en) | Etch tool process indicator method and apparatus | |
| JP2010050419A (ja) | コンタクトホール側壁の抵抗値測定方法 | |
| JP3527165B2 (ja) | コンタクトホール形成方法 | |
| JP3123499B2 (ja) | ドライエッチングのモニター方法 | |
| JP2002270589A (ja) | エッチング方法 | |
| JP2006073701A (ja) | エッチング工程のモニター方法 | |
| KR20080011541A (ko) | 식각공정을 모니터링하기 위한 방법 | |
| JP2004079609A (ja) | 半導体装置の製造方法 |