JP2004349676A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2004349676A
JP2004349676A JP2003383104A JP2003383104A JP2004349676A JP 2004349676 A JP2004349676 A JP 2004349676A JP 2003383104 A JP2003383104 A JP 2003383104A JP 2003383104 A JP2003383104 A JP 2003383104A JP 2004349676 A JP2004349676 A JP 2004349676A
Authority
JP
Japan
Prior art keywords
contact
semiconductor substrate
temperature
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003383104A
Other languages
English (en)
Other versions
JP4508607B2 (ja
Inventor
Seok Kiu Lee
錫 奎 李
Il-Wook Kim
一 旭 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2004349676A publication Critical patent/JP2004349676A/ja
Application granted granted Critical
Publication of JP4508607B2 publication Critical patent/JP4508607B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/12—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
    • H10P32/1204—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase from a plasma phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H10P70/234—Cleaning during device manufacture during, before or after processing of insulating materials the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】自然酸化膜によるコンタクト抵抗増加を防止できる半導体素子の製造方法を提供する。
【解決手段】接合領域４２を含んだ所定の下部構造物が形成された半導体基板４１を用意する段階と、前記半導体基板の上面全面に層間絶縁膜４３を形成する段階と、前記層間絶縁膜をエッチングして接合領域を露出させるコンタクトホール４５を形成する段階と、前記コンタクトホールにより露出された半導体基板の表面に対し順次に乾式及び湿式洗浄する段階と、前記洗浄された半導体基板のコンタクト表面を還元性ガス雰囲気で前処理してコンタクト表面に形成された自然酸化膜を除去する段階と、前記前処理されたコンタクト表面での不純物損失が補償されるようにイン−シトウ（ｉｎ−ｓｉｔｕ）で接合領域の表面に不純物を追加ドーピングする段階と、前記コンタクトホール及び層間絶縁膜上にイン−シトウで導電膜４６を蒸着する段階とを含む。
【選択図】図９

Description

本発明は半導体素子の製造方法に関するものであり、特に、自然酸化膜によるコンタクト抵抗の増加を防止することができる半導体素子の製造方法に関するものである。
半導体素子の高集積化が進行するに伴い、集積回路パターンの大きさが益々減少してきており、このような傾向に符合して優秀な素子特性を得るための多様な工程技術が適用及び開発されている。
特に、素子の動作効率を高めるためにコンタクト工程に対する新しい工程技術が開発されてきている。このようなコンタクト工程に対し新しい技術が要求されるのは、パターンの大きさの微細化が達成されても、上下部パターン間のコンタクトが不安定であったり、またはコンタクト抵抗が増加する場合、素子の信頼性が確保されないだけでなく、高速動作が実行困難なためである。
以下に、従来のコンタクト工程の一例を簡略に説明する。
図１乃至図３は従来技術による半導体素子の製造方法を説明するための工程別断面図である。
図１を参照すると、接合領域２を含んだ所定の下部構造物が形成されたシリコン基板１を用意する。その次に、前記下部構造物を覆うようにシリコン基板１の上面全面に層間絶縁膜３を蒸着する。続いて、層間絶縁膜３上に公知の工程によってコンタクトの形成領域を限定するエッチングマスク、例えば、感光膜パターン４を形成する。
図２を参照すると、感光膜パターンを利用して層間絶縁膜３をエッチングし、それにより、接合領域２を露出させるコンタクトホール５を形成する。以後、エッチングマスクとして利用された感光膜パターン４を除去する。
図３を参照すると、コンタクトホール５を埋め立てるように層間絶縁膜４上に導電膜、例えば、金属膜を蒸着して、その次に、金属膜をパターニングしてシリコン基板１の接合領域２とコンタクトされる金属配線６を形成する。
ここで、金属配線６を形成するとき、金属配線６と接合領域２との間のコンタクトは、図４に示すように、中間プラグ物質、すなわち、多結晶シリコン膜７を介して行うこともできる。図４で、未説明の図面符号８は酸化膜を示す。
従来では、半導体素子の製造時に、コンタクトエッチング時に生成されたエッチング残留物及び基板表面の自然酸化膜を除去しなければならない。そして、エッチングダメージを回復させるために、コンタクトホールを形成した後に、ＮＦ３／Ｏ２、ＳＦ６／Ｏ２、ＣＦ４／Ｏ２またはＡｒ／Ｏ２などを利用したプラズマ乾式洗浄と湿式洗浄を順次行なって、その後に、金属膜が蒸着される（例えば、特許文献１参照）。
しかしながら、コンタクト導電膜の形成時、すなわち、スパッタ装置での金属膜蒸着、または、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置での多結晶シリコン膜の蒸着は、洗浄がなされた基板の表面が空気中に晒された後になされるために、図５に示すように、コンタクト表面での自然酸化膜１０の形成を避けられない。これにより、金属配線６とシリコン基板１の接合領域２との間に完全なオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）をなすことができないために、コンタクト抵抗が増加し、これにより、半導体素子の品質低下が引き起こされる。
また、上記問題を解決するために、従来では金属膜を蒸着する前にイン−シトウ（ｉｎ−ｓｉｔｕ）の前処理としてＡｒプラズマで物理的スパッタリングを行なうか、または、多結晶シリコン膜の蒸着装置においては自然酸化膜の形成を最小化するために、基板装入部で基板を装入した後、基板装入部を別途に密閉して高純度窒素を流して酸素濃度を１００ｐｐｍ以下に落とした状態で基板装入部と高温蒸着チューブとの間のドアをあけて高温蒸着チューブに基板を装入するなどの措置を行なっている。
しかし、これらの措置は自然酸化膜の影響を最小化するだけで、完全にクリーンなコンタクト界面を提供することはできないために、結局、界面の不良によるコンタクト抵抗の増加を避けられない。
特開２００１−０３６０３１号公報
そこで、本発明は上記従来の半導体素子の製造方法における問題点に鑑みてなされたものであって、本発明の目的は、自然酸化膜によるコンタクト抵抗増加を防止できる半導体素子の製造方法を提供することにある。
また、本発明の他の目的は、クリーンなコンタクト界面を提供することによって素子特性及び製造収率を向上させることができる半導体素子の製造方法を提供することにある。
上記目的を達成するためになされた本発明による半導体素子の製造方法は、接合領域を含んだ所定の下部構造物が形成された半導体基板を用意する段階と、前記半導体基板の上面全面に層間絶縁膜を形成する段階と、前記層間絶縁膜をエッチングして接合領域を露出させるコンタクトホールを形成する段階と、前記コンタクトホールにより露出された半導体基板の表面に対し順次に乾式及び湿式洗浄する段階と、前記洗浄された半導体基板のコンタクト表面を還元性ガス雰囲気で前処理してコンタクト表面に形成された自然酸化膜を除去する段階と、前記前処理されたコンタクト表面での不純物損失が補償されるようにイン−シトウ（ｉｎ−ｓｉｔｕ）で接合領域の表面に不純物を追加ドーピングする段階と、前記コンタクトホール及び層間絶縁膜上にイン−シトウで導電膜を蒸着する段階とを含むこと特徴とする。
ここで、前記還元性ガスは、水素またはアンモニアガスを含むことが好ましく、前記還元性ガス雰囲気での前処理は、低温プラズマ処理または高温熱処理で行うことが好ましく、前記低温プラズマ処理は水素ガスを１〜１０００ｓｃｃｍの流量で流しながら１〜３００Ｔｏｒｒの圧力及び常温〜６００℃の温度下で行うことが好ましく、前記高温熱処理は水素ガスを１〜５ｓｌｍの流量で流しながら１〜３００Ｔｏｒｒの圧力及び７００〜１０００℃の温度下で行うことが好ましい。
また、前記コンタクト表面に不純物を追加ドーピングする段階は、損失された不純物を内包する物質を装置内に供給した後、低温プラズマ処理または高温熱処理することにより行われるのが好ましい。
本発明によれば、コンタクトホールの洗浄後にコンタクト導電膜を形成する装置で水素ガスまたはその他の還元性ガスを流してコンタクトの表面に形成された自然酸化膜を除去し、イン−シトウでコンタクト導電膜を蒸着することによって、自然酸化膜が除去されたクリーンなコンタクト界面を提供することができ、これにより、自然酸化膜によるコンタクト抵抗の増加を効果的に防止することができる効果がある。
また、本発明はイン−シトウ前処理過程で損失された不純物を補充した後、コンタクト導電膜を蒸着するために素子特性の低下も防止することができる。したがって、本発明は理想的なオーミックコンタクトを形成することができるために、素子特性及び製造収率を向上させることができる効果がある。
次に、本発明に係る半導体素子の製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
図６乃至図９は、本発明の実施例による半導体素子の製造方法を説明するための工程別断面図である。
図６を参照すると、接合領域４２を含んだ所定の下部構造物が形成されたシリコン基板４１を用意する。接合領域４２での不純物の種類、濃度及び深さによって半導体の伝導度が調節される。
図７を参照すると、接合領域４２を含んだ下部構造物を覆うようにシリコン基板４１の上面全面に層間絶縁膜４３を蒸着する。その次に、公知の工程によって層間絶縁膜４３をエッチングして接合領域４２を露出させるコンタクトホール４５を形成する。
次に、基板コンタクト表面に対するエッチング残留物及びシリコン格子欠陥などによるエッチングダメージを回復させるために、ＮＦ３／Ｏ２、ＳＦ６／Ｏ２、ＣＦ４／Ｏ２またはＡｒ／Ｏ２などを利用したプラズマ乾式洗浄を行なって、ひきつづきシリコン酸化膜のエッチング溶液で湿式洗浄を行なう。
ここで、シリコンコンタクトの場合、プラズマ乾式洗浄によって主にコンタクトホール乾式エッチングにより蓄積された物理的ダメージが除去される。カーボン系のエッチング残留物が酸化され除去された後、残った酸化膜はフッ酸系の化学溶液を用いた湿式洗浄により除去されて、この結果、クリーンなコンタクト表面が得られる。
図８を参照すると、前記基板結果物を時間の遅延なしにコンタクト導電膜、すなわち、金属膜を蒸着するスパッタ装置、または多結晶シリコン膜を蒸着する化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置に装入（ｌｏａｄｉｎｇ）させる。この時、基板結果物を装置内に装入させる過程でコンタクト表面には自然酸化膜が生成される。
したがって、このような自然酸化膜を除去するために本発明では、基板の結果物を装置内に装入させた後、まず、水素またはアンモニアガスのような還元性ガス、望ましくは、水素ガス雰囲気で前処理を行なう。
ここで、水素ガス雰囲気の前処理は水素ガスを１〜１０００ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ）程度の流量で流しながら、１〜３００Ｔｏｒｒ圧力下で常温〜６００℃の温度下で低温プラズマ処理で行なうか、または、水素ガスを１〜５ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｅｒ／ｍｉｎ）程度の流量で流しながら、１〜３００Ｔｏｒｒ圧力下で６００℃以上、望ましくは７００〜１０００℃の温度下で高温熱処理で行なう。
この水素ガス雰囲気の前処理時に、水素の強い還元特性により基板の表面、すなわち、接合領域４２の不純物が水素と結合して水素化合物を形成しガスの形態で放出するようになる。このような還元反応によりコンタクト界面に形成された自然酸化膜は除去され、従って、クリーンなコンタクト表面を得ることができるようになる。しかし、リン（Ｐ）ドーピング接合領域の場合、このような還元反応によりコンタクト界面に形成された自然酸化膜だけでなくリン（Ｐ）不純物も水素と結合することができＰＨ３のガス形態で放出する。
一方、このように接合領域４２の不純物と水素が結合して抜け出るようになると、接合領域４２の伝導度は低下し、よって接触抵抗の上昇が誘発される。したがって、本発明では水素ガス雰囲気の前処理後にイン−シトウで該当不純物を内包する物質を装置内に供給した後、低温プラズマ処理を行なうか、または高温熱処理を行なって接合領域４２での不純物損失を補償する。例えば、リン（Ｐ）ドーピング接合領域の場合、ＰＨ３ガスを１０〜１０００ｓｃｃｍ程度の流量で流して１〜３００Ｔｏｒｒ圧力及び常温〜６００℃の温度下でプラズマを発生させるか、または、ＰＨ３ガスを１〜５ｓｌｍ程度の流量で流して１〜３００Ｔｏｒｒ圧力及び７００〜１０００℃温度下で熱分解させてコンタクト表面に追加でリン（Ｐ）がドーピングされるようにする。
図９を参照すると、コンタクト界面に対する前処理を行なった基板の結果物上にイン−シトウでコンタクトホール４５を埋め立てるように金属膜を蒸着する。その次に、金属膜をパターニングして接合領域４２とコンタクトされる金属配線４６を形成する。
以後、公知の後続工程を順次遂行して本発明による半導体素子を完成する。
一方、金属配線４６と接合領域４２との間のコンタクトは直接でない、多結晶シリコン膜のような中間プラグ物質を介してなすこともできる。この場合、多結晶シリコン膜の蒸着後にエッチバック（ｅｔｃｈ ｂａｃｋ）またはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を通じてプラグを形成し、その次に、酸化膜の蒸着及びエッチングを通じてコンタクトホールを形成し、その後に、中間プラグ物質とコンタクトされる金属配線４６を形成する。
上述したように本発明の方法によれば、金属配線は水素等の還元性ガスを利用した前処理、損失された不純物を補償するための追加ドーピング及びコンタクト導電膜の蒸着を同一装置で連続してイン−シトウで遂行することにより形成されるために、理想的なオーミック（ｏｈｍｉｃ）コンタクト界面を有した状態で形成することができる。
したがって、本発明の半導体素子はコンタクト界面での自然酸化膜を完全に除去することができ、コンタクト抵抗を低く維持することができる。
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
従来技術による半導体素子の製造方法を説明するための工程別断面図である。 従来技術による半導体素子の製造方法を説明するための工程別断面図である。 従来技術による半導体素子の製造方法を説明するための工程別断面図である。 従来の技術による他の半導体素子の製造方法を説明するための断面図である。 従来技術による半導体素子の製造方法での問題点を説明するための断面図である。 本発明の実施例による半導体素子の製造方法を説明するための工程別断面図である。 本発明の実施例による半導体素子の製造方法を説明するための工程別断面図である。 本発明の実施例による半導体素子の製造方法を説明するための工程別断面図である。 本発明の実施例による半導体素子の製造方法を説明するための工程別断面図である。
符号の説明
４１ シリコン基板
４２ 接合領域
４３ 層間絶縁膜
４５ コンタクトホール
４６ 金属配線

Claims (6)

  1. 接合領域を含んだ所定の下部構造物が形成された半導体基板を用意する段階と、
    前記半導体基板の上面全面に層間絶縁膜を形成する段階と、
    前記層間絶縁膜をエッチングして接合領域を露出させるコンタクトホールを形成する段階と、
    前記コンタクトホールにより露出された半導体基板の表面に対し順次に乾式及び湿式洗浄する段階と、
    前記洗浄された半導体基板のコンタクト表面を還元性ガス雰囲気で前処理してコンタクト表面に形成された自然酸化膜を除去する段階と、
    前記前処理されたコンタクト表面での不純物損失が補償されるようにイン−シトウ（ｉｎ−ｓｉｔｕ）で接合領域の表面に不純物を追加ドーピングする段階と、
    前記コンタクトホール及び層間絶縁膜上にイン−シトウで導電膜を蒸着する段階とを含むこと特徴とする半導体素子の製造方法。
  2. 前記還元性ガスは、水素ガスまたはアンモニアガスを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記還元性ガス雰囲気での前処理は、低温プラズマ処理または高温熱処理で遂行することを特徴とする請求項１に記載の半導体素子の製造方法。
  4. 前記低温プラズマ処理は、水素ガスを１〜１０００ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ）の流量で流しながら、１〜３００Ｔｏｒｒの圧力、及び常温〜６００℃の温度下で遂行することを特徴とする請求項３に記載の半導体素子の製造方法。
  5. 前記高温熱処理は、水素ガスを１〜５ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｅｒ／ｍｉｎ）の流量で流しながら、１〜３００Ｔｏｒｒの圧力、及び７００〜１０００℃の温度下で遂行することを特徴とする請求項３に記載の半導体素子の製造方法。
  6. 前記コンタクト表面に不純物を追加ドーピングする段階は、損失された不純物を内包する物質を装置内に供給した後、低温プラズマ処理または高温熱処理することにより遂行されることを特徴とする請求項１に記載の半導体素子の製造方法。
JP2003383104A 2003-05-21 2003-11-12 半導体素子の製造方法 Expired - Fee Related JP4508607B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0032210A KR100518228B1 (ko) 2003-05-21 2003-05-21 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
JP2004349676A true JP2004349676A (ja) 2004-12-09
JP4508607B2 JP4508607B2 (ja) 2010-07-21

Family

ID=36592766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003383104A Expired - Fee Related JP4508607B2 (ja) 2003-05-21 2003-11-12 半導体素子の製造方法

Country Status (5)

Country Link
US (1) US6979633B2 (ja)
JP (1) JP4508607B2 (ja)
KR (1) KR100518228B1 (ja)
CN (1) CN1282999C (ja)
TW (1) TWI234203B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593678B (zh) * 2008-05-30 2012-05-16 中芯国际集成电路制造(北京)有限公司 掺杂区形成方法
CN101969048B (zh) * 2009-07-27 2012-07-25 中芯国际集成电路制造(上海)有限公司 存储器件的制作方法
CN101724896B (zh) * 2009-11-26 2012-08-08 上海宏力半导体制造有限公司 一种非选择性生长锗硅外延的方法
KR101062862B1 (ko) * 2010-07-07 2011-09-07 주식회사 하이닉스반도체 측벽접합을 구비한 반도체장치 제조 방법
CN103346126A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 闪存存储单元的形成方法
US20150093889A1 (en) * 2013-10-02 2015-04-02 Intermolecular Methods for removing a native oxide layer from germanium susbtrates in the fabrication of integrated circuits
CN104091762A (zh) * 2014-07-16 2014-10-08 上海先进半导体制造股份有限公司 双极型晶体管的制备方法
CN108538780A (zh) * 2018-04-18 2018-09-14 睿力集成电路有限公司 位线/存储节点接触栓塞和多晶硅接触薄膜的制造方法
CN110911265A (zh) * 2018-09-17 2020-03-24 长鑫存储技术有限公司 在氮化钛生成工艺中去除氧化硅的方法
US11088147B2 (en) 2019-06-26 2021-08-10 Micron Technology, Inc. Apparatus with doped surfaces, and related methods with in situ doping
CN111446156A (zh) * 2020-04-03 2020-07-24 合肥晶合集成电路有限公司 半导体结构的形成方法及半导体结构
CN114063320B (zh) * 2020-07-31 2024-09-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US12278142B2 (en) 2022-05-11 2025-04-15 Nanya Technology Corporation Method for manfacturing semiconductor device for reducing partcle-induced defects
TWI826174B (zh) * 2022-05-11 2023-12-11 南亞科技股份有限公司 半導體元件的製備方法
US12211739B2 (en) 2022-05-11 2025-01-28 Nanya Technology Corporation Method for manufacturing semiconductor device comprising contact void surrounding bit line
CN115458409A (zh) * 2022-08-25 2022-12-09 上海华力集成电路制造有限公司 一种SiGe沟道的形成方法
US20240331999A1 (en) * 2023-03-31 2024-10-03 Applied Materials, Inc. Systems and methods for nanohole wet cleans

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669152A (ja) * 1992-08-20 1994-03-11 Matsushita Electron Corp 半導体装置およびその製造方法
JPH11204455A (ja) * 1998-01-13 1999-07-30 Sony Corp 半導体装置の製造方法
JP2003115462A (ja) * 2001-10-05 2003-04-18 Kawasaki Microelectronics Kk コンタクト構造の形成方法
JP2003124140A (ja) * 2001-10-12 2003-04-25 Hynix Semiconductor Inc 半導体素子の製造方法
JP2003124314A (ja) * 2001-10-08 2003-04-25 Hynix Semiconductor Inc 半導体素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618236B2 (ja) 1987-07-01 1994-03-09 富士電機株式会社 半導体素子の製造方法
JP2978748B2 (ja) 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
JP4663038B2 (ja) * 1997-05-28 2011-03-30 三菱電機株式会社 コンタクトホールの形成方法
US6242331B1 (en) * 1999-12-20 2001-06-05 Taiwan Semiconductor Manufacturing Company Method to reduce device contact resistance using a hydrogen peroxide treatment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669152A (ja) * 1992-08-20 1994-03-11 Matsushita Electron Corp 半導体装置およびその製造方法
JPH11204455A (ja) * 1998-01-13 1999-07-30 Sony Corp 半導体装置の製造方法
JP2003115462A (ja) * 2001-10-05 2003-04-18 Kawasaki Microelectronics Kk コンタクト構造の形成方法
JP2003124314A (ja) * 2001-10-08 2003-04-25 Hynix Semiconductor Inc 半導体素子の製造方法
JP2003124140A (ja) * 2001-10-12 2003-04-25 Hynix Semiconductor Inc 半導体素子の製造方法

Also Published As

Publication number Publication date
TW200426942A (en) 2004-12-01
JP4508607B2 (ja) 2010-07-21
TWI234203B (en) 2005-06-11
KR100518228B1 (ko) 2005-10-04
CN1282999C (zh) 2006-11-01
CN1574290A (zh) 2005-02-02
US20040235282A1 (en) 2004-11-25
US6979633B2 (en) 2005-12-27
KR20040100015A (ko) 2004-12-02

Similar Documents

Publication Publication Date Title
JP4508607B2 (ja) 半導体素子の製造方法
JPH06140372A (ja) 半導体装置の製造方法
US20230420295A1 (en) Treatment of tungsten surface for tungsten gap-fill
KR20020083770A (ko) 반도체 소자의 콘택 플러그 형성방법
US6444518B2 (en) Method and manufacturing a device separation film in a semiconductor device
JPH08306781A (ja) 半導体装置の製造方法
JP4798688B2 (ja) 半導体装置の製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JP2000058643A (ja) プラグの形成方法
US20070087573A1 (en) Pre-treatment method for physical vapor deposition of metal layer and method of forming metal silicide layer
JP2008305921A (ja) 半導体装置及びその製造方法
US20070045227A1 (en) Method of stripping photoresist
JPH02139932A (ja) 半導体装置の製造方法
CN104465518A (zh) 栅极制作方法
KR100273716B1 (ko) 반도체 소자의 제조방법
CN114068399B (zh) 半导体结构的形成方法
JP3550632B2 (ja) 半導体装置
TWI489551B (zh) 製造具有微小圖案之半導體元件的方法
KR100372655B1 (ko) 반도체소자의도선층형성방법
JPH1187272A (ja) 半導体装置の製造方法
KR100197652B1 (ko) 반도체소자의 도전배선 형성방법
KR100687876B1 (ko) 반도체 소자의 금속 콘택 형성 방법
KR20060011396A (ko) 반도체 소자의 다층 금속배선 형성방법
JP2004039879A (ja) 半導体装置の製造方法
US6472270B1 (en) Elimination of voids at the oxide/silicon interface in trench-based structures

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees