JP2004356230A - 発光装置およびその製造方法 - Google Patents

発光装置およびその製造方法 Download PDF

Info

Publication number
JP2004356230A
JP2004356230A JP2003149752A JP2003149752A JP2004356230A JP 2004356230 A JP2004356230 A JP 2004356230A JP 2003149752 A JP2003149752 A JP 2003149752A JP 2003149752 A JP2003149752 A JP 2003149752A JP 2004356230 A JP2004356230 A JP 2004356230A
Authority
JP
Japan
Prior art keywords
light
light emitting
type semiconductor
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003149752A
Other languages
English (en)
Inventor
Kazunari Kuzuhara
一功 葛原
Nobuyuki Takakura
信之 高倉
Masaharu Yasuda
正治 安田
Takanori Akeda
孝典 明田
Shigenari Takami
茂成 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2003149752A priority Critical patent/JP2004356230A/ja
Publication of JP2004356230A publication Critical patent/JP2004356230A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】外部への光取り出し効率を向上できる発光装置およびその製造方法を提供する。
【解決手段】発光装置は、発光ダイオード素子Aと、発光ダイオード素子Aが実装されたベース基板Bとを備えている。発光ダイオード素子Aは、発光層4と、発光層4の厚み方向の一方側に設けられ発光層4よりもバンドギャップが大きなn形半導体層3と、発光層4の厚み方向の他方側に設けられ発光層4よりもバンドギャップの大きなp形半導体層5とからなるダブルへテロ構造を有しており、n形半導体層3における発光層4とは反対側の表面を外部への光取り出し面としている。n形半導体層3の光取り出し面にはグレーティング3aを設けてある。また、発光ダイオード素子Aとベース基板Bとの間の隙間には樹脂からなる封止部14を設けてある。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、発光装置およびその製造方法に関するものである。
【0002】
【従来の技術】
従来から、図7に示すように、サファイア基板41の厚み方向の一表面(図7における下面)側に、バッファ層42、n形半導体層43、発光層44、p形半導体層45が順次形成された発光ダイオード素子A’が提案されている(例えば、特許文献1参照)。なお、バッファ層42、n形半導体層43、発光層44、p形半導体層45は、それぞれ窒化ガリウム系の化合物半導体材料(例えば、GaN、InGaNなど)により形成されている。
【0003】
上述の発光ダイオード素子A’は、サファイア基板41の厚み方向の他表面(図7における上面)を光取り出し面としたものであって、図示しない基板にフリップチップ実装して使用される。すなわち、発光層44にて発光した光はサファイア基板41を通して外部へ放射されることになる。なお、発光ダイオード素子A’と上記基板とで発光装置が構成される。
【0004】
ところで、上述の発光ダイオード素子A’は、n形半導体層43上にn電極48が形成され、p形半導体層45上に電流拡散膜46を介してp電極47が形成されている。ここに、上述の発光ダイオード素子A’では、電流拡散膜46が導電性を有し且つ反射率の高い金属材料により形成されているので、発光層44からp形半導体層45側へ放射された光をn形半導体層43側へ反射させることができ、外部への光取り出し効率を高めることができる。なお、図7中の矢印Eは、発光層44からn形半導体層43側へ放射されサファイア基板41の光取り出し面を通して外部へ放射された光を示し、同図中の矢印Rは、電流拡散膜46にて反射されサファイア基板41の光取り出し面を通して外部へ放射された光を示している。
【0005】
【特許文献1】
特開平11−220170号公報
【0006】
【発明が解決しようとする課題】
ところで、上記従来構成の発光装置では、発光層44にて発光した光が少なくともn形半導体層43とサファイア基板41とを通して外部へ放出するものであるが、サファイア基板41とn形半導体層43との屈折率差に起因してサファイア基板41とn形半導体層43との界面に到達した光の約50%が当該界面で全反射して発光層44に再吸収されてしまうので、外部への光取り出し効率の更なる向上が望まれている。なお、図7中の矢印Lは、上記界面で全反射して発光層44に再吸収される光を示している。
【0007】
本発明は上記事由に鑑みて為されたものであり、その目的は、外部への光取り出し効率を向上できる発光装置およびその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、半導体材料からなる発光層、発光層の厚み方向の一方側に設けられ発光層よりもバンドギャップが大きなn形半導体層、発光層の厚み方向の他方側に設けられ発光層よりもバンドギャップの大きなp形半導体層、p形半導体層における発光層とは反対側の表面側に設けられp形半導体層に電気的に接続されたp電極、n形半導体層における発光層と同じ側の表面に設けられn形半導体層に電気的に接続されたn電極を備えた発光ダイオード素子と、発光ダイオード素子のp電極およびn電極それぞれがバンプを介して電気的に接続される導体部が発光ダイオード素子との対向面に設けられたベース基板とを備え、発光ダイオード素子のn形半導体層における発光層とは反対側の表面を光取り出し面としてなることを特徴とする。この発明によれば、n形半導体層における発光層とは反対側の表面を光取り出し面としていることにより、外部への光取り出し効率を向上させることができる。また、発光層の厚み方向に沿った装置全体の厚さ寸法を小さくできて装置全体の小型化を図れるという利点もある。
【0009】
請求項2の発明は、請求項1の発明において、前記n形半導体層における光取り出し面にグレーティングを設けてなることを特徴とする。この発明によれば、前記n形半導体層と空気との屈折率差に起因した全反射を抑制することができ、外部への光取り出し効率をより向上させることができる。
【0010】
請求項3の発明は、請求項1または請求項2の発明において、前記p電極および前記n電極は金属材料により形成されてなることを特徴とする。この発明によれば、前記発光層から放射され前記p電極および前記n電極それぞれに到達した光を前記光取り出し面側へ反射させることができ、外部への光取り出し効率をより向上させることができる。
【0011】
請求項4の発明は、請求項1ないし請求項3の発明において、前記発光ダイオード素子と前記ベース基板との間の隙間を埋める樹脂からなる封止部を備えてなることを特徴とする。この発明によれば、前記発光ダイオード素子における前記ベース基板側の表面を保護することができて且つ前記発光ダイオード素子と前記ベース基板との接合強度が向上するので、取り扱いが容易になるとともに、接合信頼性が向上する。
【0012】
請求項5の発明は、請求項1ないし請求項4の発明において、前記ベース基板における前記発光ダイオード素子との対向面とは反対側の面に前記各導体部それぞれに電気的に接続されたパッドが設けられてなることを特徴とする。この発明によれば、前記ベース基板において前記発光ダイオード素子を実装する側の面にパッドを設ける場合に比べて前記ベース基板の平面サイズを小さくすることができ、実装基板への実装面積を小さくすることができる。
【0013】
請求項6の発明は、請求項1ないし請求項5のいずれか1項に記載の発光装置の製造方法であって、発光ダイオード素子を形成するための犠牲基板の一表面側にn形半導体層、発光層、p形半導体層を順次成長する結晶成長工程と、結晶成長工程の後でn電極およびp電極を形成する電極形成工程と、n電極およびp電極それぞれをベース基板の導体部へバンプを介して接続する実装工程と、実装工程の後で犠牲基板を除去してn形半導体層における発光層とは反対側の表面全体を露出させる露出工程とを備えることを特徴とする。この発明によれば、n形半導体層における発光層とは反対側の表面が光取り出し面となり外部への光取り出し効率が向上した発光装置を提供できる。また、犠牲基板の一表面側に形成した発光ダイオード素子をベース基板に実装した後で犠牲基板を除去するので、発光ダイオード素子から犠牲基板を除去した後で発光ダイオード素子をベース基板に実装する場合に比べて、製造途中で発光ダイオード素子が破損するのを防止することができ、製造歩留まりが向上する。
【0014】
請求項7の発明は、請求項4記載の発光装置の製造方法であって、発光ダイオード素子を形成するための犠牲基板の一表面側にn形半導体層、発光層、p形半導体層を順次成長する結晶成長工程と、結晶成長工程の後でn電極およびp電極を形成する電極形成工程と、n電極およびp電極それぞれをベース基板の導体部へバンプを介して接続する実装工程と、実装工程の後で犠牲基板を除去してn形半導体層における発光層とは反対側の表面全体を露出させる露出工程とを備え、実装工程よりも前にベース基板における導体部が設けられている側の面に封止部用の樹脂を配設する樹脂配設工程を備えることを特徴とする。この発明によれば、n形半導体層における発光層とは反対側の表面が光取り出し面となり外部への光取り出し効率が向上した発光装置を提供できる。また、犠牲基板の一表面側に形成した発光ダイオード素子をベース基板に実装した後で犠牲基板を除去するので、発光ダイオード素子から犠牲基板を除去した後で発光ダイオード素子をベース基板に実装する場合に比べて、製造途中で発光ダイオード素子が破損するのを防止することができ、製造歩留まりが向上する。また、実装工程よりも前にベース基板における導体部が設けられている側の面に封止部用の樹脂を配設しているので、封止部用の樹脂がn形半導体層の外周面に沿って這い上がるのを防止することができる。
【0015】
【発明の実施の形態】
(実施形態1)
本実施形態の発光装置は、図1に示すように、発光ダイオード素子Aと、発光ダイオード素子Aが実装されたベース基板Bとを備えている。
【0016】
発光ダイオード素子Aは、発光層4と、発光層4の厚み方向の一方側に設けられ発光層4よりもバンドギャップが大きなn形半導体層3と、発光層4の厚み方向の他方側に設けられ発光層4よりもバンドギャップの大きなp形半導体層5とからなるダブルへテロ構造を有している。なお、発光層4、n形半導体層3、p形半導体層5はそれぞれ窒化ガリウム系の化合物半導体材料(例えば、GaN、InGaNなど)により形成されている。
【0017】
また、発光ダイオード素子Aは、p形半導体層5に電気的に接続される金属材料からなるp電極(アノード電極)7がp形半導体層5における発光層4とは反対の表面側に低抵抗の導電性材料からなる電流拡散膜6を介して設けられ、n形半導体層3に電気的に接続される金属材料からなるn電極(カソード電極)8がn形半導体層3における発光層4と同じ側の表面に設けられている。ここにおいて、n形半導体層3は、発光層4およびp形半導体層5よりも厚み方向に直交する面の面積が大きく形成されており、発光層4およびp形半導体層5に重ならない部分にn電極8が設けられている。また、電流拡散膜6は、発光層4に流れる電流の面内均一性を高めるために設けてあるが、低抵抗で且つ反射率の高い導電性材料(例えば、アルミニウムなど)により形成されており、発光層4からp形半導体層5側へ放射された光をn形半導体層3側へ反射させる反射膜としての機能も有している。
【0018】
ベース基板Bは、発光ダイオード素子Aとの対向面(図1の上面)において発光ダイオード素子Aのp電極7およびn電極8それぞれに対応する部位に導体部11a,11bが設けられており、発光ダイオード素子Aの各電極7,8が対向する各導体部11a,11bそれぞれに金属材料(例えば、金、半田など)からなるバンプ9a,9bを介して電気的に接続されている。また、ベース基板Bは、発光ダイオード素子Aとの対向面とは反対側の面(図1の下面)に各導体部11a,11bそれぞれに電気的に接続されたパッド12a,12bが設けられており、各パッド12a,12b下には金属材料(例えば、半田など)からなるボール状のバンプ15a,15bが設けられている。なお、各導体部11a,11bとパッド12,12bとはベース基板Bに形成されたスルーホールに埋設された導電性材料からなる接続部13a,13bを介して電気的に接続されている。
【0019】
また、本実施形態の発光装置は、発光ダイオード素子Aとベース基板Bとの間の隙間を埋める樹脂からなる封止部14が設けられている。ここに、封止部14の樹脂としては、例えば、黒色のフィラー入りのエポキシ樹脂を用いればよい。
【0020】
以上説明した本実施形態の発光装置は、発光ダイオード素子Aのn形半導体層3における発光層4とは反対側の表面(図1における上面)を光取り出し面としてある。すなわち、図7に示した従来例では発光層44にて発光した光がサファイア基板41を通して外部へ放射されるのに対して、本実施形態の発光装置では、発光層4にて発光した光がn形半導体層3における発光層4とは反対側の表面から外部へ放射される。ここに、発光ダイオード素子Aは、n形半導体層3における光取り出し面にグレーティング3aを設けてある。なお、グレーティング3aは、n形半導体層3の光取り出し面に、図1の左右方向に周期的に配列された多数の凹部3bを設けることにより形成されている。
【0021】
しかして、本実施形態の発光装置では、n形半導体層3における発光層4とは反対側の表面を光取り出し面としていることにより、外部への光取り出し効率を向上させることができる。しかも、n形半導体層3における光取り出し面にグレーティング3aを設けてあるので、n形半導体層3と空気との屈折率差に起因した全反射を抑制することができ、外部への光取り出し効率をより向上させることができる。また、p電極7およびn電極8それぞれが金属材料により形成されているので、発光層4から放射されp電極7およびn電極8それぞれに到達した光を光取り出し面側へ反射させることができるので、各電極7,8がITO膜などの透明導電膜により形成されている場合に比べて、外部への光取り出し効率を向上させることができる。さらに、発光ダイオード素子Aとベース基板Bとの間の隙間に封止部14が設けられていることにより、発光ダイオード素子Aにおけるベース基板B側の表面を保護することができて且つ発光ダイオード素子Aとベース基板Bとの接合強度が向上するので、取り扱いが容易になるとともに、接合信頼性が向上する。その上、封止部14の樹脂として黒色のフィラー入りのエポキシ樹脂を用いているので、封止部14の樹脂として透明樹脂を用いる場合に比べて、発光ダイオード素子Aをより確実に保護することができるとともに、接合信頼性を向上させることができる。また、発光ダイオード素子Aにおけるベース基板B側から外部へ光が漏れるのを防止することができる。
【0022】
また、本実施形態の発光装置では、ベース基板Bにおける発光ダイオード素子Aとの対向面とは反対側の面に各導体部11a,11bそれぞれに電気的に接続されたパッド12a,12bを設けているので、ベース基板Bにおいて発光ダイオード素子Aを実装する側の面にパッドを設ける場合に比べてベース基板Bの平面サイズを小さくすることができ、実装基板などの他の部材への実装面積を小さくすることができる。
【0023】
また、本実施形態の発光装置では、発光ダイオード素子Aの厚さ寸法を図7に示した従来例に比べてサファイア基板41の厚さとバッファ層42の膜厚とを合わせた分だけ薄くすることが可能となるので、装置全体の薄型化を図ることができる。
【0024】
以下、本実施形態の発光装置の製造方法について図2および図3を参照しながら説明する。
【0025】
サファイア基板(α−Al基板)からなるウェハ1の厚み方向の一表面(図2(a)における下面)側に、バッファ層2、n形半導体層3、発光層4、p形半導体層5を例えば有機金属気相成長法(MOVPE法)によって順次成長(連続して成長)するエピタキシャル成長工程を行い、その後、p形半導体層5および発光層4のうちn形半導体層3におけるn電極8の形成予定領域に対応する部分などをエッチングしてから、n形半導体層3における発光層4側の露出表面にn電極8を形成し、続いて、p形半導体層5の表面に電流拡散膜6を形成してから、電流拡散膜6の表面にp電極7を形成し、更にその後、各電極7,8それぞれの表面にバンプ9a,9bを形成することによって、図2(a)に示す構造を得る。なお、本実施形態では、ウェハ1とバッファ層2とで犠牲基板を構成しており、上述のエピタキシャル成長工程が発光ダイオード素子Aを形成するための犠牲基板の一表面側にn形半導体層3、発光層4、p形半導体層5を順次成長する結晶成長工程となる。また、本実施形態では、n電極8を形成する工程とp電極7を形成する工程とを合わせて電極形成工程となる。
【0026】
次に、ウェハ1に対応する大きさに形成され一表面側に2つ1組の導体部11a,11bが複数組設けられるとともに他表面側に2つ1組のパッド12a,12bが複数組設けられ、厚み方向に重なる導体部11a,11bとパッド12a,12bとが接続部13a,13bを介して電気的に接続されたベース基板B’の一表面側に封止部14用の樹脂(黒色のフィラー入りのエポキシ樹脂)を塗布することによって図3に示す構造を得てから、各半導体層5,3において各電極7,8が設けられた側の表面が厚み方向においてベース基板B’側となるように配置して各電極7,8それぞれをベース基板B’の導体部11a,11bへバンプ9a,9bを介して接続する実装工程を行うことによって、図2(b)に示す構造を得る。すなわち、本実施形態では、一表面側に複数の発光ダイオード素子Aが形成されたウェハ1をベース基板B’にフェースダウンで実装している。なお、本実施形態では、ベース基板14の一表面側に封止部14用の樹脂を塗布する工程が樹脂配設工程となるが、封止部14用の樹脂シートをベース基板14の上記一表面側へ貼り付けるようにしてもよい。また、本実施形態では、各電極7,8それぞれの表面にバンプ9a,9bを形成してから、実装工程を行っているが、各バンプ9a,9bをベース基板B’の対応する各導体部11a,11bの表面に形成した後、封止部14用の樹脂を塗布してから実装工程を行うようにしてもよい。
【0027】
上述の実装工程を行った後、レーザ光をサファイア基板からなるウェハ1の上記他表面側からウェハ1を通してバッファ層2へ照射することでバッファ層2を熱分解してなる熱分解層2’を形成する熱分解工程を行うことによって、図2(c)に示す構造を得る。
【0028】
その後、熱分解層2’を塩酸などのエッチング液により除去してウェハ1を剥離する剥離工程を行い、続いて、n形半導体層3における発光層4とは反対側の表面にレーザ光やダイシングソーなどを利用して複数の凹部3bを設けることでグレーティング3aを形成することによって、図2(d)に示す構造を得る。なお、この種の熱分解工程や剥離工程は例えば特開2003−037286号公報に開示されているように周知技術である。また、本実施形態では、熱分解工程と剥離工程とで、ウェハ1とバッファ層2とからなる犠牲基板を除去してn形半導体層3における発光層4とは反対側の表面全体を露出させる露出工程となる。
【0029】
次に、ベース基板B’の各パッド12a,12bそれぞれの表面にバンプ15a,15bを形成することによって、図2(e)に示す構造を得る。
【0030】
続いて、ダイシングソーなどを用いて個々の発光装置に分離する切断工程を行うことによって、図2(f)に示す構造を得る。
【0031】
以上説明した製造方法によれば、n形半導体層3における発光層4とは反対側の表面が光取り出し面となり外部への光取り出し効率が向上した発光装置を提供できる。また、犠牲基板の一表面側に形成した発光ダイオード素子Aをベース基板B’に実装した後で犠牲基板を除去するので、発光ダイオード素子Aから犠牲基板を除去した後で発光ダイオード素子Aをベース基板B’に実装する場合に比べて、取り扱いが容易になるとともに、製造途中で発光ダイオード素子Aが破損するのを防止することができ、製造歩留まりが向上する。
【0032】
なお、本実施形態では、複数の発光ダイオード素子Aが形成されたウェハ1をフェースダウンでベース基板B’に実装した後で、露出工程および切断工程を行っているが、実装工程の前にウェハ1を発光ダイオード素子Aごとに切断して、あらかじめ発光ダイオード素子Aに対応する大きさに形成されたベース基板Bに、発光ダイオード素子Aをフェースダウンで実装し、n形半導体層3における発光層4とは反対側の表面全体を露出させる露出工程を行うようにしてもよい。
【0033】
(実施形態2)
本実施形態の発光装置の基本構成は実施形態1と略同じであって、図4に示すように、ベース基板Bの平面サイズが発光ダイオード素子Aの平面サイズよりもやや大きく設定されており、封止部14がn形半導体層3の外周面も覆っている点などが相違するだけである。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0034】
しかして、本実施形態の発光装置においても、実施形態1の発光装置と同様、n形半導体層3における発光層4とは反対側の表面を光取り出し面としていることにより、外部への光取り出し効率を向上させることができ、また、n形半導体層3における光取り出し面にグレーティング3aを設けてあることにより、n形半導体層3と空気との屈折率差に起因した全反射を抑制することができ、外部への光取り出し効率をより向上させることができる。
【0035】
以下、本実施形態の発光装置の製造方法について図5および図6を参照しながら説明する。
【0036】
サファイア基板(α−Al基板)からなる支持基板21の厚み方向の一表面(図5(a)における下面)側に、バッファ層2、n形半導体層3、発光層4、p形半導体層5を例えば有機金属気相成長法(MOVPE法)によって順次成長(連続して成長)するエピタキシャル成長工程を行い、その後、p形半導体層5および発光層4のうちn形半導体層3におけるn電極8の形成予定領域に対応する部分などをエッチングしてから、n形半導体層3における発光層4側の露出表面にn電極8を形成し、続いて、p形半導体層5の表面に電流拡散膜6を形成してから、電流拡散膜6の表面にp電極7を形成し、更にその後、各電極7,8それぞれの表面にバンプ9a,9bを形成することによって、図5(a)に示す構造を得る。なお、本実施形態では、支持基板21とバッファ層2とで犠牲基板を構成しており、上述のエピタキシャル成長工程が発光ダイオード素子Aを形成するための犠牲基板の一表面側にn形半導体層3、発光層4、p形半導体層5を順次成長する結晶成長工程となる。また、本実施形態では、n電極8を形成する工程とp電極7を形成する工程とを合わせて電極形成工程となる。
【0037】
次に、支持基板21よりもやや大きな平面サイズに形成され一表面側に2つ1組の導体部11a,11bが設けられるとともに他表面側に2つ1組のパッド12a,12bが設けられ、厚み方向に重なる導体部11a,11bとパッド12a,12bとが接続部13a,13bを介して電気的に接続されたベース基板B(図6参照)に対して、各半導体層5,3において各電極7,8が設けられた側の表面が厚み方向においてベース基板B側となるように配置して各電極7,8それぞれをベース基板Bの導体部11a,11bへバンプ9a,9bを介して接続する実装工程を行い、その後、発光ダイオード素子Aとベース基板Bとの間の隙間に樹脂を充填して封止部14を形成することによって、図5(b)に示す構造を得る。なお、本実施形態では、各電極7,8それぞれの表面にバンプ9a,9bを形成してから実装工程を行っているが、各バンプ9a,9bを、各電極7,8の表面に形成する代わりにベース基板Bの対応する各導体部11a,11bの表面に形成してから実装工程を行うようにしてもよい。
【0038】
上述の実装工程を行った後、レーザ光をサファイア基板からなる支持基板21の他表面側から支持基板21を通してバッファ層2へ照射することでバッファ層2を熱分解してなる熱分解層2’を形成する熱分解工程を行うことによって、図5(c)に示す構造を得る。
【0039】
その後、熱分解層2’を塩酸などのエッチング液により除去して支持基板21を剥離する剥離工程を行い、続いて、n形半導体層3における発光層4とは反対側の表面にレーザ光やダイシングソーなどを利用して複数の凹部3bを設けることでグレーティング3aを形成することによって、図5(d)に示す構造を得る。なお、本実施形態では、熱分解工程と剥離工程とで、支持基板21とバッファ層2とからなる犠牲基板を除去してn形半導体層3における発光層4とは反対側の表面全体を露出させる露出工程となる。
【0040】
次に、ベース基板Bの各パッド12a,12bそれぞれの表面にバンプ15a,15bを形成することによって、図5(e)に示す構造を得る。
【0041】
以上説明した製造方法によれば、n形半導体層3における発光層4とは反対側の表面が光取り出し面となり外部への光取り出し効率が向上した発光装置を提供できる。また、犠牲基板の一表面側に形成した発光ダイオード素子Aをベース基板Bに実装した後で犠牲基板を除去するので、発光ダイオード素子Aから犠牲基板を除去した後で発光ダイオード素子Aをベース基板Bに実装する場合に比べて、製造途中で発光ダイオード素子Aが破損するのを防止することができ、製造歩留まりが向上する。
【0042】
なお、本実施形態の製造方法では、サファイア基板からなる支持基板21の上記一表面側に発光ダイオード素子Aを形成してから、ベース基板Bに実装しているが、実施形態1の製造方法と同様に複数の発光ダイオード素子Aをサファイア基板からなるウェハ1の一表面側に形成してから、ダイシングソーなどを用いて分離することで図5(a)に示す構造を得て、その後でベース基板Bへ実装するようにしてもよいことは勿論である。
【0043】
ところで、上記各実施形態では、上述のように、発光層4、n形半導体層3、p形半導体層5の結晶材料として窒化ガリウム系の化合物半導体材料を採用しているが、発光ダイオード素子Aの所望の発光色に応じて窒化ガリウム系以外の化合物半導体材料以外を採用してもよい。ただし、n形半導体層3の材料としては、耐酸化性に優れた材料を採用することが望ましい。また、ウェハ1や支持基板21の材料についてもAlに限定するものではなく、例えば、GaN、GaAs、GaP、SiCなどの材料を発光層4、n形半導体層3、p形半導体層5の半導体材料に応じて適宜採用することも可能である。
【0044】
【発明の効果】
請求項1の発明では、n形半導体層における発光層とは反対側の表面が光取り出し面となるので、外部への取り出し効率を向上させることができるという効果がある。
【0045】
請求項2の発明では、前記n形半導体層と空気との屈折率差に起因した全反射を抑制することができ、外部への光取り出し効率をより向上させることができるという効果がある。
【0046】
請求項3の発明では、前記発光層から放射され前記p電極および前記n電極それぞれに到達した光を前記光取り出し面側へ反射させることができ、外部への光取り出し効率をより向上させることができるという効果がある。
【0047】
請求項4の発明では、前記発光ダイオード素子における前記ベース基板側の表面を保護することができて且つ前記発光ダイオード素子と前記ベース基板との接合強度が向上するので、取り扱いが容易になるとともに、接合信頼性が向上するという効果がある。
【0048】
請求項5の発明では、前記ベース基板において前記発光ダイオード素子を実装する側の面にパッドを設ける場合に比べて前記ベース基板の平面サイズを小さくすることができて、実装基板への実装面積を小さくすることができるという効果がある。
【0049】
請求項6の発明では、n形半導体層における発光層とは反対側の表面が光取り出し面となり外部への光取り出し効率が向上した発光装置を提供できるという効果がある。また、犠牲基板の一表面側に形成した発光ダイオード素子をベース基板に実装した後で犠牲基板を除去するので、発光ダイオード素子から犠牲基板を除去した後で発光ダイオード素子をベース基板に実装する場合に比べて、製造途中で発光ダイオード素子が破損するのを防止することができ、製造歩留まりが向上するという効果がある。
【0050】
請求項7の発明では、n形半導体層における発光層とは反対側の表面が光取出し面となり外部への光取り出し効率が向上した発光装置を提供できるという効果がある。また、犠牲基板の一表面側に形成した発光ダイオード素子をベース基板に実装した後で犠牲基板を除去するので、発光ダイオード素子から犠牲基板を除去した後で発光ダイオード素子をベース基板に実装する場合に比べて、製造途中で発光ダイオード素子が破損するのを防止することができ、製造歩留まりが向上するという効果がある。また、実装工程よりも前にベース基板における導体部が設けられている側の面に封止部用の樹脂を配設しているので、封止部用の樹脂がn形半導体層の外周面に沿って這い上がるのを防止することができるという効果がある。
【図面の簡単な説明】
【図1】実施形態1を示す概略断面図である。
【図2】同上の製造方法を説明するための主要工程断面図である。
【図3】同上の製造方法を説明するための主要工程断面図である。
【図4】実施形態2を示す概略断面図である。
【図5】同上の製造方法を説明するための主要工程断面図である。
【図6】同上の製造方法を説明するための主要工程断面図である。
【図7】従来例を示す概略断面図である。
【符号の説明】
A 発光ダイオード素子
B ベース基板
3 n形半導体層
4 発光層
5 p形半導体層
6 電流拡散膜
7 p電極
8 n電極
9a,9b バンプ
11a,11b 導体部
12a,12b パッド
14 封止部
15a,15b バンプ

Claims (7)

  1. 半導体材料からなる発光層、発光層の厚み方向の一方側に設けられ発光層よりもバンドギャップが大きなn形半導体層、発光層の厚み方向の他方側に設けられ発光層よりもバンドギャップの大きなp形半導体層、p形半導体層における発光層とは反対側の表面側に設けられp形半導体層に電気的に接続されたp電極、n形半導体層における発光層と同じ側の表面に設けられn形半導体層に電気的に接続されたn電極を備えた発光ダイオード素子と、発光ダイオード素子のp電極およびn電極それぞれがバンプを介して電気的に接続される導体部が発光ダイオード素子との対向面に設けられたベース基板とを備え、発光ダイオード素子のn形半導体層における発光層とは反対側の表面を光取り出し面としてなることを特徴とする発光装置。
  2. 前記n形半導体層における光取り出し面にグレーティングを設けてなることを特徴とする請求項1記載の発光装置。
  3. 前記p電極および前記n電極は金属材料により形成されてなることを特徴とする請求項1または請求項2記載の発光装置。
  4. 前記発光ダイオード素子と前記ベース基板との間の隙間を埋める樹脂からなる封止部を備えてなることを特徴とする請求項1ないし請求項3のいずれかに記載の発光装置。
  5. 前記ベース基板における前記発光ダイオード素子との対向面とは反対側の面に前記各導体部それぞれに電気的に接続されたパッドが設けられてなることを特徴とする請求項1ないし請求項4のいずれかに記載の発光装置。
  6. 請求項1ないし請求項5のいずれか1項に記載の発光装置の製造方法であって、発光ダイオード素子を形成するための犠牲基板の一表面側にn形半導体層、発光層、p形半導体層を順次成長する結晶成長工程と、結晶成長工程の後でn電極およびp電極を形成する電極形成工程と、n電極およびp電極それぞれをベース基板の導体部へバンプを介して接続する実装工程と、実装工程の後で犠牲基板を除去してn形半導体層における発光層とは反対側の表面全体を露出させる露出工程とを備えることを特徴とする発光装置の製造方法。
  7. 請求項4記載の発光装置の製造方法であって、発光ダイオード素子を形成するための犠牲基板の一表面側にn形半導体層、発光層、p形半導体層を順次成長する結晶成長工程と、結晶成長工程の後でn電極およびp電極を形成する電極形成工程と、n電極およびp電極それぞれをベース基板の導体部へバンプを介して接続する実装工程と、実装工程の後で犠牲基板を除去してn形半導体層における発光層とは反対側の表面全体を露出させる露出工程とを備え、実装工程よりも前にベース基板における導体部が設けられている側の面に封止部用の樹脂を配設する樹脂配設工程を備えることを特徴とする発光装置の製造方法。
JP2003149752A 2003-05-27 2003-05-27 発光装置およびその製造方法 Pending JP2004356230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003149752A JP2004356230A (ja) 2003-05-27 2003-05-27 発光装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003149752A JP2004356230A (ja) 2003-05-27 2003-05-27 発光装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004356230A true JP2004356230A (ja) 2004-12-16

Family

ID=34045765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003149752A Pending JP2004356230A (ja) 2003-05-27 2003-05-27 発光装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004356230A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067257A (ja) * 2005-09-01 2007-03-15 Kyocera Corp 発光素子
JP2010500780A (ja) * 2006-08-11 2010-01-07 ブリッジラックス・インク 表面実装チップ
JP2011503898A (ja) * 2007-11-14 2011-01-27 クリー・インコーポレーテッド ワイヤボンディングのないウェーハ段階のled
JP2011108911A (ja) * 2009-11-19 2011-06-02 Toshiba Corp 半導体発光装置及びその製造方法
JP2011187941A (ja) * 2010-03-04 2011-09-22 Advanced Optoelectronic Technology Inc ウエハレベルパッケージの製造方法
JP2012019201A (ja) * 2010-06-07 2012-01-26 Toshiba Corp 半導体発光装置の製造方法
JP2012244165A (ja) * 2012-04-25 2012-12-10 Toshiba Corp 半導体発光素子
WO2013079706A1 (de) * 2011-12-01 2013-06-06 Leica Geosystems Ag Entfernungsmesser
KR101333189B1 (ko) 2006-06-08 2013-11-26 신에쯔 한도타이 가부시키가이샤 웨이퍼의 제조방법
CN103582958A (zh) * 2011-06-01 2014-02-12 皇家飞利浦有限公司 将发光器件附着到支撑衬底的方法
JP2015135986A (ja) * 2015-03-23 2015-07-27 株式会社東芝 光半導体装置
JP2017073562A (ja) * 2011-07-15 2017-04-13 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体デバイスを支持基板に接合する方法
KR101873505B1 (ko) * 2017-08-30 2018-07-02 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지
CN113948502A (zh) * 2021-09-18 2022-01-18 深圳市洲明科技股份有限公司 一种led芯片及其制备方法和led显示模块制备方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067257A (ja) * 2005-09-01 2007-03-15 Kyocera Corp 発光素子
KR101333189B1 (ko) 2006-06-08 2013-11-26 신에쯔 한도타이 가부시키가이샤 웨이퍼의 제조방법
JP2010500780A (ja) * 2006-08-11 2010-01-07 ブリッジラックス・インク 表面実装チップ
JP2011503898A (ja) * 2007-11-14 2011-01-27 クリー・インコーポレーテッド ワイヤボンディングのないウェーハ段階のled
JP2011108911A (ja) * 2009-11-19 2011-06-02 Toshiba Corp 半導体発光装置及びその製造方法
JP2011187941A (ja) * 2010-03-04 2011-09-22 Advanced Optoelectronic Technology Inc ウエハレベルパッケージの製造方法
JP2012019201A (ja) * 2010-06-07 2012-01-26 Toshiba Corp 半導体発光装置の製造方法
US9431581B2 (en) 2011-06-01 2016-08-30 Koninklijke Philips N.V. Method of attaching a light emitting device to a support substrate
CN103582958B (zh) * 2011-06-01 2018-09-07 亮锐控股有限公司 将发光器件附着到支撑衬底的方法
CN103582958A (zh) * 2011-06-01 2014-02-12 皇家飞利浦有限公司 将发光器件附着到支撑衬底的方法
US9705047B2 (en) 2011-06-01 2017-07-11 Koninklijke Philips N.V. Method of attaching a light emitting device to a support substrate
JP2017073562A (ja) * 2011-07-15 2017-04-13 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体デバイスを支持基板に接合する方法
US11721788B2 (en) 2011-07-15 2023-08-08 Lumileds Llc Method of bonding a semiconductor device to a support substrate
US9677883B2 (en) 2011-12-01 2017-06-13 Leica Geosystems Ag Distance measuring device
WO2013079706A1 (de) * 2011-12-01 2013-06-06 Leica Geosystems Ag Entfernungsmesser
JP2012244165A (ja) * 2012-04-25 2012-12-10 Toshiba Corp 半導体発光素子
JP2015135986A (ja) * 2015-03-23 2015-07-27 株式会社東芝 光半導体装置
KR101873505B1 (ko) * 2017-08-30 2018-07-02 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지
CN113948502A (zh) * 2021-09-18 2022-01-18 深圳市洲明科技股份有限公司 一种led芯片及其制备方法和led显示模块制备方法

Similar Documents

Publication Publication Date Title
JP5816127B2 (ja) 半導体発光装置およびその製造方法
TWI595686B (zh) Semiconductor light-emitting device
JP6045999B2 (ja) 半導体発光装置及びその製造方法
KR101530142B1 (ko) 반도체 발광 장치 및 그 제조 방법
JP6074317B2 (ja) 半導体発光装置および光源ユニット
JP5349260B2 (ja) 半導体発光装置及びその製造方法
KR101743786B1 (ko) 순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법
KR102086365B1 (ko) 반도체 발광소자
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
JP6182050B2 (ja) 半導体発光装置
US8614455B2 (en) Semiconductor light emitting device
JP5982179B2 (ja) 半導体発光装置およびその製造方法
KR100652133B1 (ko) 플립칩 구조의 발광 소자
JP2006344971A (ja) 半導体発光素子の成長基板を除去する方法
US8648375B2 (en) Semiconductor light emitting device and light emitting module
US20130069102A1 (en) Semiconductor light-emitting device, light-emitting module and method for manufacturing the same
JP6185415B2 (ja) 半導体発光装置
KR20130054416A (ko) 광전자 반도체 칩
JP2004356230A (ja) 発光装置およびその製造方法
JP2016001750A (ja) 半導体発光装置
WO2017154975A1 (ja) 半導体発光装置
JP2006073618A (ja) 光学素子およびその製造方法
US20150280084A1 (en) Semiconductor light emitting device and method of manufacturing same
KR20090032774A (ko) 전도성 연결 배선을 구비한 발광 다이오드
KR20120043295A (ko) 고출력 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304