JP2004356464A - 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ - Google Patents
強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ Download PDFInfo
- Publication number
- JP2004356464A JP2004356464A JP2003153744A JP2003153744A JP2004356464A JP 2004356464 A JP2004356464 A JP 2004356464A JP 2003153744 A JP2003153744 A JP 2003153744A JP 2003153744 A JP2003153744 A JP 2003153744A JP 2004356464 A JP2004356464 A JP 2004356464A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- contact
- lower electrode
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
- H10P50/285—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means of materials not containing Si, e.g. PZT or Al2O3
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】強誘電体素子において、強誘電体膜の結晶構造を向上させ、強誘電体素子の特性を向上させることにある。
【解決手段】絶縁膜４上に接触膜１２，１３，１４，１５、下部電極１６、強誘電体膜１７及び上部電極１８を順次形成するステップと、上部電極１８及び強誘電体膜１７をエッチングするステップと、接触膜１２，１３，１４，１５が下部電極１６で覆われた状態で、強誘電体膜１７の熱処理を行うステップと、を含む強誘電体素子の製造方法。
【選択図】 図２
【解決手段】絶縁膜４上に接触膜１２，１３，１４，１５、下部電極１６、強誘電体膜１７及び上部電極１８を順次形成するステップと、上部電極１８及び強誘電体膜１７をエッチングするステップと、接触膜１２，１３，１４，１５が下部電極１６で覆われた状態で、強誘電体膜１７の熱処理を行うステップと、を含む強誘電体素子の製造方法。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体素子の製造方法、強誘電体素子及びＦＲＡＭに関する。
【０００２】
【従来の技術】
強誘電体素子として、例えば、ＰＺＴ、ＳＢＴ等の強誘電体膜をＰｔ等の上下電極で挟んで構成される強誘電体キャパシタがある。強誘電体キャパシタは、強誘電体膜の自発分極の性質を利用して不揮発的にデータを保持可能であり、不揮発性の半導体メモリ（ＦＲＡＭ）に利用されている。スタック型のＦＲＡＭは、トランジスタを覆う絶縁膜上に形成され、絶縁膜中に埋め込まれたコンタクトプラグによりトランジスタのソース／ドレイン領域と上下方向に接続されるため、チップ面積の低減が可能である。スタック型のＦＲＡＭは、一般的には、トランジスタのソース／ドレイン領域を露出するように絶縁膜を開口し、コンタクトプラグを埋め込み、密着膜や酸化防止膜からなる接触膜、下部電極、強誘電体膜、上部電極を順次堆積し、エッチングによりセルごとに分離する。このようなスタック型ＦＲＡＭの製造工程では、強誘電体膜の結晶化後に、強誘電体膜の結晶構造回復等のために熱処理を行うことがある。例えば、エッチングや拡散工程により強誘電体膜の非晶質化、格子欠陥、組成ずれ等の結晶構造の乱れが導入されるため、強誘電体膜の結晶構造回復のための回復熱処理を行う。この回復熱処理では、強誘電体膜を結晶構造が安定に生成する温度に一定時間保持し、結晶構造が乱れた領域を再び結晶化させる。
【０００３】
従来のＦＲＡＭの製造工程は例えば特許文献１に記載されており、この製造法では、下部電極、強誘電体膜、上部電極をエッチングした後、物質移動を防止するための拡散防止膜を下部電極、強誘電体膜、上部電極を覆うように形成する。次に、拡散防止膜の特性を強化させるための熱処理工程を酸素雰囲気において約６５０℃で３０分間実行している。
【０００４】
また、特許文献２には、密着膜、下部Ｐｔ電極膜、ＰＺＴ膜（強誘電体膜）及び上部Ｐｔ電極膜を形成し、２段階のエッチングを行っている。第１段階のエッチングでは、上部Ｐｔ電極膜、ＰＺＴ膜を除去し、下部Ｐｔ電極膜の一定の膜厚が残るようにエッチングする。その後、上部Ｐｔ電極膜、ＰＺＴ膜及び下部Ｐｔ電極膜を覆うように水素バリア膜を形成し、第２段階のエッチングにより、水素バリア膜、下部Ｐｔ電極膜及び密着膜をエッチングしている。
【０００５】
【特許文献１】
特開２００１−４４３７７号公報（第８−９頁、第１１−１２図）
【０００６】
【特許文献２】
特開２００１−３６０２６号公報（第８頁、第１２−１６図）
【０００７】
【発明が解決しようとする課題】
特許文献１に記載の製造方法では、強誘電体膜を拡散防止膜で覆った状態で熱処理を行っているため、酸化物である強誘電体膜に十分な酸素が供給されず、強誘電体膜の結晶構造が劣化する虞がある。一方、特許文献２には、ＰＺＴ膜をエッチングした後に熱処理を行っておらず、強誘電体膜の結晶構造が劣化している虞がある。このように強誘電体膜の結晶構造が劣化している場合には、強誘電体キャパシタの特性が劣化する虞がある。
【０００８】
また、特許文献１及び２に記載の強誘電体キャパシタ共に、カバー膜としての拡散防止膜又は水素バリア膜が複数の層の表面に広がって形成されており、強誘電体キャパシタの面積の低減が困難である。
【０００９】
本発明の目的は、強誘電体膜の結晶構造を向上させ、強誘電体素子の特性を向上させることにある。
【００１０】
また、本発明の目的は、強誘電体素子の面積の低減を図ることにある。
【００１１】
【課題を解決するための手段】
本発明に係る強誘電体素子の製造方法は、絶縁膜上に接触膜、下部電極、強誘電体膜及び上部電極を順次形成するステップと、上部電極及び強誘電体膜をエッチングするステップと、接触膜が下部電極で覆われた状態で強誘電体膜の熱処理を行うステップとを含んでいる。ここで、接触膜は、少なくとも密着膜を含み、さらに酸化防止膜を含む場合もある。
【００１２】
別の本発明に係る強誘電体素子は、接触膜と、下部電極と、強誘電体素子と、上部電極と、第１カバー膜とを備えている。接触膜は、絶縁膜上に形成されている。下部電極は、接触膜上に接触膜と略同一の面積に形成された第１部分を有している。強誘電体膜は、下部電極上に接触膜よりも小さい面積に形成されている。上部電極は、強誘電体膜上に強誘電体膜と略同一の面積に形成されている。第１カバー膜は、上部電極及び強誘電体膜の側面から下部電極の第１部分の表面に亘って形成され、かつ、接触膜の側面と略一致するように側面が形成されている。ここで、接触膜は、少なくとも密着膜を含み、さらに酸化防止膜を含む場合もある。
【００１３】
【作用】
本発明に係る強誘電体素子の製造方法では、接触膜（酸化防止膜、密着膜）が下部電極で覆われた状態で強誘電体膜の熱処理を行うことにより、接触膜が高温酸化雰囲気に直接曝されることを防止するので、接触膜の劣化を防止しつつ、熱処理を十分な時間行うことができる。また、強誘電体膜の側面がエッチングにより露出されているので、強誘電体膜に酸素を十分に供給し熱処理を行うことができる。この結果、接触膜の劣化を防止しつつ、強誘電体膜の結晶構造を向上させ、強誘電体素子の特性を向上させることができる。
【００１４】
別の本発明に係る強誘電体素子は、強誘電体膜及び上部電極が接触膜及び下部電極の第１部分より小さい面積に形成されており、その段差を埋めるように第１カバー膜が形成されている。このため、第１カバー膜の形成により強誘電体素子の面積が拡大されることがなく、小面積化を図ることができる。
【００１５】
【発明の実施の形態】
（１）第１実施形態
〔製造工程〕
図１から図６は、第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図である。
【００１６】
図１に示すように、半導体基板１にＬＯＣＯＳ等からなる素子分離領域２で隔てられたトランジスタ３を形成し、その表面をシリコン酸化膜等の層間絶縁膜４で覆い平坦化する。そして、トランジスタ３のソース／ドレイン領域を露出するように層間絶縁膜４を開口し、タングステン（Ｗ）又はポリシリコン（ｐ−Ｓｉ）からなるコンタクトプラグ１１を埋め込む。次に、層間絶縁膜４上にＴｉＮからなる密着膜１２、ＩｒＨｆからなる密着膜１３、Ｉｒからなる酸化防止膜１４、ＩｒＯからなる酸化防止膜１５、Ｐｔからなる下部電極１６を、例えばスパッタにより順次堆積する。酸化防止膜１４，１５は、下部電極１６を介してコンタクトプラグ１１に酸素が透過することを防止すると共に、強誘電体膜１７からＰｂが層間絶縁膜４に拡散することを防止する。密着膜１２，１３は、層間絶縁膜４との密着性を高める機能を有する。酸素防止膜１４，１５、密着膜１２，１３共に、熱的に安定であり、半導体プロセスでの熱処理の温度において接触する他の材料と反応性が低く、かつ、導電性を有し、コンタクト抵抗の上昇を生じさせない材料が選択される。酸化防止膜１４，１５は、酸素の透過を防止すると共に、水素の透過をも防止する材料で形成され、上記材料の他、ＡｌＮ、ＳｒＲｕＯ３、ＺｒＯｘ、ＲｕＯｘ、ＳｒＯｘ等によって形成しても良い。ここで、密着膜１２，１３及び酸化防止膜１４，１５は、下部電極１６とコンタクトプラグ１１との間に介装される接触膜を構成する。
【００１７】
さらに、下部電極１６上からＳＢＴ（（ＳｒＢｉ２ＴａＯ９）Ｔｉ）からなる強誘電体膜１７をゾルゲル法又はスパッタにより堆積する。その後、例えば７００〜７５０℃の高温酸化雰囲気で３０分〜１時間の熱処理により、強誘電体膜１７を結晶化させる（結晶化熱処理）。この結晶化熱処理は、８００℃の高温酸化雰囲気で３０秒〜１分間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理により行っても良い。ここで、強誘電体膜１７は、ＰＺＴ（Ｐｂ（ＺｒｘＯ１−ｘ）、ＳＢＴＮ（（ＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）により形成しても良い。次に、結晶化熱処理を行った強誘電体膜１７の上に、Ｐｔからなる上部電極１８を例えばスパッタにより堆積し、ＳｉＯ２又はＴｉＮからなるハードマスク１９をプラズマＣＶＤにより堆積する。
【００１８】
次に、ハードマスク１９上にレジストパターンを形成し、図２に示すようにハードマスク１９をパターン加工した後、レジストを除去する。引き続き、ハードマスク１９を用いて第１段階のエッチングを行う。第１段階のエッチングでは、ハードマスク１９をエッチングマスクとして、上部電極１８、強誘電体膜１７と下部電極１６の表面から一定の膜厚とをエッチングする。ここでは、下部電極１６の表面から一定の膜厚をエッチングし、下部電極１６が接触膜（酸化防止膜１４，１５、密着膜１２，１３）を覆った状態で残るようにエッチングする。Ｐｔからなる上部電極１８、下部電極１６のエッチングガスにはＣｌ２＋Ａｒを用い、ＳＢＴからなる強誘電体膜１７のエッチングガスにはＣｌ２＋Ａｒ＋ＣＨＦ３を用いる。なお、ＳＢＴからなる強誘電体膜のエッチングガスには、ＨＢｒを加えたＣｌ２＋Ａｒ＋ＣＨＦ３＋ＨＢｒを用いても良い。
【００１９】
次に、強誘電体膜１７を結晶構造が安定に生成する温度に保持し、乱れた結晶構造の領域を再び結晶化させる回復熱処理を行う。この回復熱処理により、第１段階のエッチングや拡散工程により強誘電体膜１７に導入される虞のある非晶質化、格子欠陥、組成ずれ等の結晶構造の乱れを回復する。回復熱処理は、例えば７００〜７５０℃の高温酸化雰囲気で３０分〜１時間の熱処理、または、８００℃の高温酸化雰囲気で３０秒〜１分間のＲＴＡ処理により行う。
【００２０】
ここでは、酸化防止膜１４，１５及び密着膜１２，１３が下部電極１６に覆われている状態で回復熱処理し、酸化防止膜１４，１５及び密着膜１２，１３が高温酸化雰囲気に直接曝されることを防止する。即ち、酸化防止膜１４，１５及び密着膜１２，１３の酸化による特性劣化や膜剥がれを防止すると共に、酸化防止膜１４，１５、密着膜１３中のＩｒが昇華し強誘電体膜１７の側面に付着して絶縁不良を起こすことを防止する。また、密着膜１２，１３が酸化雰囲気に直接曝されないので、密着膜１２，１３を介して酸素がコンタクトプラグ１１に侵入し、コンタクトプラグ１１が酸化されることを防止する。
【００２１】
次に、図３に示すように、水素防止膜としてアルミナ（Ａｌ２Ｏ３）からなる第１カバー膜２０を堆積する。そして、図４に示すように、第２段階のエッチングとして、エッチングガスにＣｌ２＋Ａｒを用いて、第１カバー膜２０、残りの下部電極１６、酸化防止膜１４，１５、密着膜１２，１３を自己整合的にエッチングする。このとき、ハードマスク１９がエッチングストッパとして機能し、上部電極１８がエッチングされるのを防止する。ハードマスク１９をＴｉＮで形成する場合には、上記エッチングガスによりハードマスク１９もエッチングされるため、ハードマスク１９を十分な膜厚に形成しておく。このように第１カバー膜２０、ハードマスク１９を用いた自己整合的なエッチングにより、第１カバー膜２０の側面が下部電極１６、酸化防止膜１４，１５、密着膜１２，１３の側面と略一致するように、第１カバー膜２０が形成される。より詳細には、下部電極１６は、第１段階のエッチングで加工された第２部分と、第１段階のエッチングで残った第１部分とから構成されており、第１カバー膜２０は第２部分の側面と第１部分の表面に残るように形成される。これにより、第１カバー膜２０により強誘電体キャパシタの面積が拡大することを防止する。
【００２２】
次に、図５に示すように、水素防止膜としてＡｌ２Ｏ３からなる第２カバー膜２１を堆積する。ここでは、上部電極１８上にハードマスク１９を残したまま第２カバー膜２１を形成したが、第２段階のエッチング後にハードマスク１９を除去してから、第２カバー膜２１を形成するようにしても良い。その後、図６に示すように、層間絶縁膜２２を堆積し、コンタクトホールを開口して上部電極１８に接続される配線２３を形成する。
【００２３】
〔作用効果〕
本実施形態に係る強誘電体キャパシタの製造方法によれば、酸化防止膜１４，１５、密着膜１２，１３が下部電極１６で覆われた状態で、強誘電体膜１７の結晶構造の回復熱処理を行うので、酸化防止膜１４，１５、密着膜１２，１３が高温酸化雰囲気に直接曝されることを防止しつつ、回復熱処理を十分な時間行うことができる。即ち、回復熱処理において、酸化防止膜１４，１５、密着膜１２，１３の酸化による特性劣化や膜剥がれを防止すると共に、酸化防止膜１４，１５、密着膜１３中の導電物質であるＩｒが昇華し強誘電体膜１７の側面に付着して絶縁不良を起こすことを防止できる。さらに、密着膜１２，１３が酸化雰囲気に直接曝されないので、密着膜１２，１３を介して酸素がコンタクトプラグ１１に侵入し、コンタクトプラグ１１が酸化されることを防止できる。また、強誘電体膜１７の端面が露出されているので、強誘電体膜１７に酸素を十分供給して回復熱処理を行うことができる。この結果、酸化防止膜１４，１５、密着膜１２，１３及びコンタクトホールの劣化を防止しつつ、強誘電体膜１７の結晶構造を向上させ、強誘電体キャパシタの特性を向上させることができる。
【００２４】
なお、回復熱処理が窒素雰囲気で行われる場合も、酸化防止膜１４，１５、密着膜１２，１３が還元されることを防止できる。
【００２５】
また、第２段階のエッチングでは第１カバー膜２０、ハードマスク１９を用いて下部電極１６、酸化防止膜１４，１５、密着膜１２，１３を自己整合的にエッチングするので、第１カバー膜２０の側面が下部電極１６、酸化防止膜１４，１５、密着膜１２，１３の側面と略一致するように、第１カバー膜２０を形成できる。これにより、第１カバー膜２０により強誘電体キャパシタの面積が拡大することを防止し、小面積化を図ることができる。
【００２６】
（２）第２実施形態
図７から図１２は、第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図である。第１実施形態では、上部電極１８上にハードマスク１９を形成して第２段階のエッチングにおいてエッチングストッパとして用いたが、本実施形態では、ハードマスク１９を形成せずに上部電極２４をエッチングされる膜厚分だけ厚く形成する。
【００２７】
図７に示すように、第１実施形態と同様に、層間絶縁膜４上に密着膜１２，１３、酸化防止膜１４，１５、下部電極１６、強誘電体膜１７を形成した後、上部電極２４を堆積する。ここでは、第２段階のエッチングの際に上部電極２４の表面がエッチングされた後に所定膜厚が得られるように、エッチングされる膜厚分だけ所定膜厚よりも厚く形成する。次に、上部電極２４上にレジストパターンを形成した後、図８に示すように、上部電極２４、強誘電体膜１７と下部電極１６の表面から一定の膜厚とをエッチングする（第１段階のエッチング）。上部電極２４上のレジストを取り除き、強誘電体膜１７の結晶構造を回復するための回復熱処理を行う。次に、図９に示すように第１カバー膜２０を堆積し、図１０に示すように第１カバー膜２０、残りの下部電極１６、酸化防止膜１４，１５、密着膜１２，１３を自己整合的にエッチングする（第２段階のエッチング）。このとき、上部電極２４上の第１カバー膜２０がエッチングにより取り除かれた後は、上部電極２４の表面がエッチングされるが、エッチングされる膜厚分だけ予め厚く形成しているので、所定膜厚の上部電極２４が形成される。次に、図１１に示すように第２カバー膜２１を堆積し、図１２に示すように、層間絶縁膜２２を堆積し、コンタクトホールを開口して上部電極２４に接続される配線２３を形成する。
【００２８】
本実施形態によれば、第２段階のエッチングにおいてエッチングされる膜厚分だけ上部電極２４を予め厚く形成しておくことにより、第２段階のエッチング後に上部電極２４が所定の膜厚になるように形成することができる。
【００２９】
（３）第３実施形態
図１３から図１８は、第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図である。第１実施形態では、上部電極１８上にハードマスク１９を形成して第２段階のエッチングにおいてエッチングストッパとして用いたが、本実施形態では、ハードマスク１９を形成せずにレジストパターンを用いて第２段階のエッチングを行う。
【００３０】
図１３に示すように、第１実施形態と同様に、層間絶縁膜４上に密着膜１２，１３、酸化防止膜１４，１５、下部電極１６、強誘電体膜１７、上部電極１８を堆積する。次に、上部電極１８上にレジストパターンを形成した後、図１４に示すように、上部電極１８、強誘電体膜１７と下部電極１６の表面から所定膜厚とをエッチングする（第１段階のエッチング）。その後、上部電極１８のレジストを取り除き、強誘電体膜１７の結晶構造を回復するための回復熱処理を行う。次に、図１５に示すように第１カバー膜２０を堆積した後レジストパターンを形成し、図１６に示すように第１カバー膜２０、残りの下部電極１６、酸化防止膜１４，１５、密着膜１２，１３をエッチングする（第２段階のエッチング）。第１カバー膜２０上のレジストを除去し、図１７に示すように第２カバー膜２１を堆積し、図１８に示すように、層間絶縁膜２２を堆積し、コンタクトホールを開口して上部電極１８に接続される配線２３を形成する。
【００３１】
本実施形態によれば、第１カバー膜２０上にレジストパターンを形成して第２段階のエッチングを行うことにより、第２段階のエッチングにおいて上部電極１８の表面がエッチングされることを防止できる。
【００３２】
（４）他の実施形態
（ａ）上記実施形態では、強誘電体膜１７の結晶構造の乱れは主にエッチング及び拡散工程で発生するため、第１段階のエッチング後に回復熱処理を行っているが、第１カバー膜２０の形成によっても強誘電体膜１７の結晶構造の乱れが発生する場合もあるので、第２カバー膜２１を形成した後のステップにおいて、強誘電体１７の回復熱処理をさらに行っても良い。このとき、密着膜１２，１３、酸化防止膜１４，１５は、第２カバー膜２１によって覆われており、高温酸化雰囲気に直接曝されるのを防止しつつ、強誘電体膜１７の結晶構造の回復処理をさらに行うことができる。
【００３３】
（ｂ）上記実施形態では、第１段階のエッチングにおいて下部電極１６の表面から一定の膜厚をエッチングしたが、強誘電体膜１７を完全に除去すれば下部電極１６を全くエッチングしなくても良い。この場合も、酸化防止膜１４，１５、密着膜１２，１３を下部電極１６で覆った状態で回復熱処理を行うことができるので、上記実施形態と同様の作用効果を奏する。
【００３４】
【発明の効果】
本発明によれば、接触膜（酸化防止膜、密着膜）が下部電極で覆われた状態で強誘電体膜の熱処理を行うことにより、接触膜が高温酸化雰囲気に直接曝されることを防止するので、接触膜の劣化を防止しつつ、熱処理を十分な時間行うことができる。また、強誘電体膜の側面がエッチングにより露出されているので、強誘電体膜に酸素を十分に供給し熱処理を行うことができる。この結果、接触膜の劣化を防止しつつ、強誘電体膜の結晶構造を向上させ、強誘電体素子の特性を向上させることができる。
【００３５】
別の本発明によれば、強誘電体膜及び上部電極が接触膜及び下部電極の第１部分より小さい面積に形成され、その段差を埋めるように第１カバー膜が形成されるので、第１カバー膜の形成により強誘電体素子の面積が拡大されることがなく、小面積化を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その１）。
【図２】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その２）。
【図３】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その３）。
【図４】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その４）。
【図５】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その５）。
【図６】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その６）。
【図７】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その１）。
【図８】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その２）。
【図９】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その３）。
【図１０】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その４）。
【図１１】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その５）。
【図１２】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その６）。
【図１３】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その１）。
【図１４】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その２）。
【図１５】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その３）。
【図１６】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その４）。
【図１７】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その５）。
【図１８】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その６）。
【符号の説明】
１ 半導体基板
２ 素子分離領域
３ トランジスタ
４，２２ 層間絶縁膜
１１ コンタクトプラグ
１２，１３ 密着膜
１４，１５ 酸化防止膜
１６ 下部電極
１７ 強誘電体膜
１８，２４ 上部電極
１９ ハードマスク
２０ 第１カバー膜
２１ 第２カバー膜
２３ 配線
【発明の属する技術分野】
本発明は、強誘電体素子の製造方法、強誘電体素子及びＦＲＡＭに関する。
【０００２】
【従来の技術】
強誘電体素子として、例えば、ＰＺＴ、ＳＢＴ等の強誘電体膜をＰｔ等の上下電極で挟んで構成される強誘電体キャパシタがある。強誘電体キャパシタは、強誘電体膜の自発分極の性質を利用して不揮発的にデータを保持可能であり、不揮発性の半導体メモリ（ＦＲＡＭ）に利用されている。スタック型のＦＲＡＭは、トランジスタを覆う絶縁膜上に形成され、絶縁膜中に埋め込まれたコンタクトプラグによりトランジスタのソース／ドレイン領域と上下方向に接続されるため、チップ面積の低減が可能である。スタック型のＦＲＡＭは、一般的には、トランジスタのソース／ドレイン領域を露出するように絶縁膜を開口し、コンタクトプラグを埋め込み、密着膜や酸化防止膜からなる接触膜、下部電極、強誘電体膜、上部電極を順次堆積し、エッチングによりセルごとに分離する。このようなスタック型ＦＲＡＭの製造工程では、強誘電体膜の結晶化後に、強誘電体膜の結晶構造回復等のために熱処理を行うことがある。例えば、エッチングや拡散工程により強誘電体膜の非晶質化、格子欠陥、組成ずれ等の結晶構造の乱れが導入されるため、強誘電体膜の結晶構造回復のための回復熱処理を行う。この回復熱処理では、強誘電体膜を結晶構造が安定に生成する温度に一定時間保持し、結晶構造が乱れた領域を再び結晶化させる。
【０００３】
従来のＦＲＡＭの製造工程は例えば特許文献１に記載されており、この製造法では、下部電極、強誘電体膜、上部電極をエッチングした後、物質移動を防止するための拡散防止膜を下部電極、強誘電体膜、上部電極を覆うように形成する。次に、拡散防止膜の特性を強化させるための熱処理工程を酸素雰囲気において約６５０℃で３０分間実行している。
【０００４】
また、特許文献２には、密着膜、下部Ｐｔ電極膜、ＰＺＴ膜（強誘電体膜）及び上部Ｐｔ電極膜を形成し、２段階のエッチングを行っている。第１段階のエッチングでは、上部Ｐｔ電極膜、ＰＺＴ膜を除去し、下部Ｐｔ電極膜の一定の膜厚が残るようにエッチングする。その後、上部Ｐｔ電極膜、ＰＺＴ膜及び下部Ｐｔ電極膜を覆うように水素バリア膜を形成し、第２段階のエッチングにより、水素バリア膜、下部Ｐｔ電極膜及び密着膜をエッチングしている。
【０００５】
【特許文献１】
特開２００１−４４３７７号公報（第８−９頁、第１１−１２図）
【０００６】
【特許文献２】
特開２００１−３６０２６号公報（第８頁、第１２−１６図）
【０００７】
【発明が解決しようとする課題】
特許文献１に記載の製造方法では、強誘電体膜を拡散防止膜で覆った状態で熱処理を行っているため、酸化物である強誘電体膜に十分な酸素が供給されず、強誘電体膜の結晶構造が劣化する虞がある。一方、特許文献２には、ＰＺＴ膜をエッチングした後に熱処理を行っておらず、強誘電体膜の結晶構造が劣化している虞がある。このように強誘電体膜の結晶構造が劣化している場合には、強誘電体キャパシタの特性が劣化する虞がある。
【０００８】
また、特許文献１及び２に記載の強誘電体キャパシタ共に、カバー膜としての拡散防止膜又は水素バリア膜が複数の層の表面に広がって形成されており、強誘電体キャパシタの面積の低減が困難である。
【０００９】
本発明の目的は、強誘電体膜の結晶構造を向上させ、強誘電体素子の特性を向上させることにある。
【００１０】
また、本発明の目的は、強誘電体素子の面積の低減を図ることにある。
【００１１】
【課題を解決するための手段】
本発明に係る強誘電体素子の製造方法は、絶縁膜上に接触膜、下部電極、強誘電体膜及び上部電極を順次形成するステップと、上部電極及び強誘電体膜をエッチングするステップと、接触膜が下部電極で覆われた状態で強誘電体膜の熱処理を行うステップとを含んでいる。ここで、接触膜は、少なくとも密着膜を含み、さらに酸化防止膜を含む場合もある。
【００１２】
別の本発明に係る強誘電体素子は、接触膜と、下部電極と、強誘電体素子と、上部電極と、第１カバー膜とを備えている。接触膜は、絶縁膜上に形成されている。下部電極は、接触膜上に接触膜と略同一の面積に形成された第１部分を有している。強誘電体膜は、下部電極上に接触膜よりも小さい面積に形成されている。上部電極は、強誘電体膜上に強誘電体膜と略同一の面積に形成されている。第１カバー膜は、上部電極及び強誘電体膜の側面から下部電極の第１部分の表面に亘って形成され、かつ、接触膜の側面と略一致するように側面が形成されている。ここで、接触膜は、少なくとも密着膜を含み、さらに酸化防止膜を含む場合もある。
【００１３】
【作用】
本発明に係る強誘電体素子の製造方法では、接触膜（酸化防止膜、密着膜）が下部電極で覆われた状態で強誘電体膜の熱処理を行うことにより、接触膜が高温酸化雰囲気に直接曝されることを防止するので、接触膜の劣化を防止しつつ、熱処理を十分な時間行うことができる。また、強誘電体膜の側面がエッチングにより露出されているので、強誘電体膜に酸素を十分に供給し熱処理を行うことができる。この結果、接触膜の劣化を防止しつつ、強誘電体膜の結晶構造を向上させ、強誘電体素子の特性を向上させることができる。
【００１４】
別の本発明に係る強誘電体素子は、強誘電体膜及び上部電極が接触膜及び下部電極の第１部分より小さい面積に形成されており、その段差を埋めるように第１カバー膜が形成されている。このため、第１カバー膜の形成により強誘電体素子の面積が拡大されることがなく、小面積化を図ることができる。
【００１５】
【発明の実施の形態】
（１）第１実施形態
〔製造工程〕
図１から図６は、第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図である。
【００１６】
図１に示すように、半導体基板１にＬＯＣＯＳ等からなる素子分離領域２で隔てられたトランジスタ３を形成し、その表面をシリコン酸化膜等の層間絶縁膜４で覆い平坦化する。そして、トランジスタ３のソース／ドレイン領域を露出するように層間絶縁膜４を開口し、タングステン（Ｗ）又はポリシリコン（ｐ−Ｓｉ）からなるコンタクトプラグ１１を埋め込む。次に、層間絶縁膜４上にＴｉＮからなる密着膜１２、ＩｒＨｆからなる密着膜１３、Ｉｒからなる酸化防止膜１４、ＩｒＯからなる酸化防止膜１５、Ｐｔからなる下部電極１６を、例えばスパッタにより順次堆積する。酸化防止膜１４，１５は、下部電極１６を介してコンタクトプラグ１１に酸素が透過することを防止すると共に、強誘電体膜１７からＰｂが層間絶縁膜４に拡散することを防止する。密着膜１２，１３は、層間絶縁膜４との密着性を高める機能を有する。酸素防止膜１４，１５、密着膜１２，１３共に、熱的に安定であり、半導体プロセスでの熱処理の温度において接触する他の材料と反応性が低く、かつ、導電性を有し、コンタクト抵抗の上昇を生じさせない材料が選択される。酸化防止膜１４，１５は、酸素の透過を防止すると共に、水素の透過をも防止する材料で形成され、上記材料の他、ＡｌＮ、ＳｒＲｕＯ３、ＺｒＯｘ、ＲｕＯｘ、ＳｒＯｘ等によって形成しても良い。ここで、密着膜１２，１３及び酸化防止膜１４，１５は、下部電極１６とコンタクトプラグ１１との間に介装される接触膜を構成する。
【００１７】
さらに、下部電極１６上からＳＢＴ（（ＳｒＢｉ２ＴａＯ９）Ｔｉ）からなる強誘電体膜１７をゾルゲル法又はスパッタにより堆積する。その後、例えば７００〜７５０℃の高温酸化雰囲気で３０分〜１時間の熱処理により、強誘電体膜１７を結晶化させる（結晶化熱処理）。この結晶化熱処理は、８００℃の高温酸化雰囲気で３０秒〜１分間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理により行っても良い。ここで、強誘電体膜１７は、ＰＺＴ（Ｐｂ（ＺｒｘＯ１−ｘ）、ＳＢＴＮ（（ＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）により形成しても良い。次に、結晶化熱処理を行った強誘電体膜１７の上に、Ｐｔからなる上部電極１８を例えばスパッタにより堆積し、ＳｉＯ２又はＴｉＮからなるハードマスク１９をプラズマＣＶＤにより堆積する。
【００１８】
次に、ハードマスク１９上にレジストパターンを形成し、図２に示すようにハードマスク１９をパターン加工した後、レジストを除去する。引き続き、ハードマスク１９を用いて第１段階のエッチングを行う。第１段階のエッチングでは、ハードマスク１９をエッチングマスクとして、上部電極１８、強誘電体膜１７と下部電極１６の表面から一定の膜厚とをエッチングする。ここでは、下部電極１６の表面から一定の膜厚をエッチングし、下部電極１６が接触膜（酸化防止膜１４，１５、密着膜１２，１３）を覆った状態で残るようにエッチングする。Ｐｔからなる上部電極１８、下部電極１６のエッチングガスにはＣｌ２＋Ａｒを用い、ＳＢＴからなる強誘電体膜１７のエッチングガスにはＣｌ２＋Ａｒ＋ＣＨＦ３を用いる。なお、ＳＢＴからなる強誘電体膜のエッチングガスには、ＨＢｒを加えたＣｌ２＋Ａｒ＋ＣＨＦ３＋ＨＢｒを用いても良い。
【００１９】
次に、強誘電体膜１７を結晶構造が安定に生成する温度に保持し、乱れた結晶構造の領域を再び結晶化させる回復熱処理を行う。この回復熱処理により、第１段階のエッチングや拡散工程により強誘電体膜１７に導入される虞のある非晶質化、格子欠陥、組成ずれ等の結晶構造の乱れを回復する。回復熱処理は、例えば７００〜７５０℃の高温酸化雰囲気で３０分〜１時間の熱処理、または、８００℃の高温酸化雰囲気で３０秒〜１分間のＲＴＡ処理により行う。
【００２０】
ここでは、酸化防止膜１４，１５及び密着膜１２，１３が下部電極１６に覆われている状態で回復熱処理し、酸化防止膜１４，１５及び密着膜１２，１３が高温酸化雰囲気に直接曝されることを防止する。即ち、酸化防止膜１４，１５及び密着膜１２，１３の酸化による特性劣化や膜剥がれを防止すると共に、酸化防止膜１４，１５、密着膜１３中のＩｒが昇華し強誘電体膜１７の側面に付着して絶縁不良を起こすことを防止する。また、密着膜１２，１３が酸化雰囲気に直接曝されないので、密着膜１２，１３を介して酸素がコンタクトプラグ１１に侵入し、コンタクトプラグ１１が酸化されることを防止する。
【００２１】
次に、図３に示すように、水素防止膜としてアルミナ（Ａｌ２Ｏ３）からなる第１カバー膜２０を堆積する。そして、図４に示すように、第２段階のエッチングとして、エッチングガスにＣｌ２＋Ａｒを用いて、第１カバー膜２０、残りの下部電極１６、酸化防止膜１４，１５、密着膜１２，１３を自己整合的にエッチングする。このとき、ハードマスク１９がエッチングストッパとして機能し、上部電極１８がエッチングされるのを防止する。ハードマスク１９をＴｉＮで形成する場合には、上記エッチングガスによりハードマスク１９もエッチングされるため、ハードマスク１９を十分な膜厚に形成しておく。このように第１カバー膜２０、ハードマスク１９を用いた自己整合的なエッチングにより、第１カバー膜２０の側面が下部電極１６、酸化防止膜１４，１５、密着膜１２，１３の側面と略一致するように、第１カバー膜２０が形成される。より詳細には、下部電極１６は、第１段階のエッチングで加工された第２部分と、第１段階のエッチングで残った第１部分とから構成されており、第１カバー膜２０は第２部分の側面と第１部分の表面に残るように形成される。これにより、第１カバー膜２０により強誘電体キャパシタの面積が拡大することを防止する。
【００２２】
次に、図５に示すように、水素防止膜としてＡｌ２Ｏ３からなる第２カバー膜２１を堆積する。ここでは、上部電極１８上にハードマスク１９を残したまま第２カバー膜２１を形成したが、第２段階のエッチング後にハードマスク１９を除去してから、第２カバー膜２１を形成するようにしても良い。その後、図６に示すように、層間絶縁膜２２を堆積し、コンタクトホールを開口して上部電極１８に接続される配線２３を形成する。
【００２３】
〔作用効果〕
本実施形態に係る強誘電体キャパシタの製造方法によれば、酸化防止膜１４，１５、密着膜１２，１３が下部電極１６で覆われた状態で、強誘電体膜１７の結晶構造の回復熱処理を行うので、酸化防止膜１４，１５、密着膜１２，１３が高温酸化雰囲気に直接曝されることを防止しつつ、回復熱処理を十分な時間行うことができる。即ち、回復熱処理において、酸化防止膜１４，１５、密着膜１２，１３の酸化による特性劣化や膜剥がれを防止すると共に、酸化防止膜１４，１５、密着膜１３中の導電物質であるＩｒが昇華し強誘電体膜１７の側面に付着して絶縁不良を起こすことを防止できる。さらに、密着膜１２，１３が酸化雰囲気に直接曝されないので、密着膜１２，１３を介して酸素がコンタクトプラグ１１に侵入し、コンタクトプラグ１１が酸化されることを防止できる。また、強誘電体膜１７の端面が露出されているので、強誘電体膜１７に酸素を十分供給して回復熱処理を行うことができる。この結果、酸化防止膜１４，１５、密着膜１２，１３及びコンタクトホールの劣化を防止しつつ、強誘電体膜１７の結晶構造を向上させ、強誘電体キャパシタの特性を向上させることができる。
【００２４】
なお、回復熱処理が窒素雰囲気で行われる場合も、酸化防止膜１４，１５、密着膜１２，１３が還元されることを防止できる。
【００２５】
また、第２段階のエッチングでは第１カバー膜２０、ハードマスク１９を用いて下部電極１６、酸化防止膜１４，１５、密着膜１２，１３を自己整合的にエッチングするので、第１カバー膜２０の側面が下部電極１６、酸化防止膜１４，１５、密着膜１２，１３の側面と略一致するように、第１カバー膜２０を形成できる。これにより、第１カバー膜２０により強誘電体キャパシタの面積が拡大することを防止し、小面積化を図ることができる。
【００２６】
（２）第２実施形態
図７から図１２は、第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図である。第１実施形態では、上部電極１８上にハードマスク１９を形成して第２段階のエッチングにおいてエッチングストッパとして用いたが、本実施形態では、ハードマスク１９を形成せずに上部電極２４をエッチングされる膜厚分だけ厚く形成する。
【００２７】
図７に示すように、第１実施形態と同様に、層間絶縁膜４上に密着膜１２，１３、酸化防止膜１４，１５、下部電極１６、強誘電体膜１７を形成した後、上部電極２４を堆積する。ここでは、第２段階のエッチングの際に上部電極２４の表面がエッチングされた後に所定膜厚が得られるように、エッチングされる膜厚分だけ所定膜厚よりも厚く形成する。次に、上部電極２４上にレジストパターンを形成した後、図８に示すように、上部電極２４、強誘電体膜１７と下部電極１６の表面から一定の膜厚とをエッチングする（第１段階のエッチング）。上部電極２４上のレジストを取り除き、強誘電体膜１７の結晶構造を回復するための回復熱処理を行う。次に、図９に示すように第１カバー膜２０を堆積し、図１０に示すように第１カバー膜２０、残りの下部電極１６、酸化防止膜１４，１５、密着膜１２，１３を自己整合的にエッチングする（第２段階のエッチング）。このとき、上部電極２４上の第１カバー膜２０がエッチングにより取り除かれた後は、上部電極２４の表面がエッチングされるが、エッチングされる膜厚分だけ予め厚く形成しているので、所定膜厚の上部電極２４が形成される。次に、図１１に示すように第２カバー膜２１を堆積し、図１２に示すように、層間絶縁膜２２を堆積し、コンタクトホールを開口して上部電極２４に接続される配線２３を形成する。
【００２８】
本実施形態によれば、第２段階のエッチングにおいてエッチングされる膜厚分だけ上部電極２４を予め厚く形成しておくことにより、第２段階のエッチング後に上部電極２４が所定の膜厚になるように形成することができる。
【００２９】
（３）第３実施形態
図１３から図１８は、第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図である。第１実施形態では、上部電極１８上にハードマスク１９を形成して第２段階のエッチングにおいてエッチングストッパとして用いたが、本実施形態では、ハードマスク１９を形成せずにレジストパターンを用いて第２段階のエッチングを行う。
【００３０】
図１３に示すように、第１実施形態と同様に、層間絶縁膜４上に密着膜１２，１３、酸化防止膜１４，１５、下部電極１６、強誘電体膜１７、上部電極１８を堆積する。次に、上部電極１８上にレジストパターンを形成した後、図１４に示すように、上部電極１８、強誘電体膜１７と下部電極１６の表面から所定膜厚とをエッチングする（第１段階のエッチング）。その後、上部電極１８のレジストを取り除き、強誘電体膜１７の結晶構造を回復するための回復熱処理を行う。次に、図１５に示すように第１カバー膜２０を堆積した後レジストパターンを形成し、図１６に示すように第１カバー膜２０、残りの下部電極１６、酸化防止膜１４，１５、密着膜１２，１３をエッチングする（第２段階のエッチング）。第１カバー膜２０上のレジストを除去し、図１７に示すように第２カバー膜２１を堆積し、図１８に示すように、層間絶縁膜２２を堆積し、コンタクトホールを開口して上部電極１８に接続される配線２３を形成する。
【００３１】
本実施形態によれば、第１カバー膜２０上にレジストパターンを形成して第２段階のエッチングを行うことにより、第２段階のエッチングにおいて上部電極１８の表面がエッチングされることを防止できる。
【００３２】
（４）他の実施形態
（ａ）上記実施形態では、強誘電体膜１７の結晶構造の乱れは主にエッチング及び拡散工程で発生するため、第１段階のエッチング後に回復熱処理を行っているが、第１カバー膜２０の形成によっても強誘電体膜１７の結晶構造の乱れが発生する場合もあるので、第２カバー膜２１を形成した後のステップにおいて、強誘電体１７の回復熱処理をさらに行っても良い。このとき、密着膜１２，１３、酸化防止膜１４，１５は、第２カバー膜２１によって覆われており、高温酸化雰囲気に直接曝されるのを防止しつつ、強誘電体膜１７の結晶構造の回復処理をさらに行うことができる。
【００３３】
（ｂ）上記実施形態では、第１段階のエッチングにおいて下部電極１６の表面から一定の膜厚をエッチングしたが、強誘電体膜１７を完全に除去すれば下部電極１６を全くエッチングしなくても良い。この場合も、酸化防止膜１４，１５、密着膜１２，１３を下部電極１６で覆った状態で回復熱処理を行うことができるので、上記実施形態と同様の作用効果を奏する。
【００３４】
【発明の効果】
本発明によれば、接触膜（酸化防止膜、密着膜）が下部電極で覆われた状態で強誘電体膜の熱処理を行うことにより、接触膜が高温酸化雰囲気に直接曝されることを防止するので、接触膜の劣化を防止しつつ、熱処理を十分な時間行うことができる。また、強誘電体膜の側面がエッチングにより露出されているので、強誘電体膜に酸素を十分に供給し熱処理を行うことができる。この結果、接触膜の劣化を防止しつつ、強誘電体膜の結晶構造を向上させ、強誘電体素子の特性を向上させることができる。
【００３５】
別の本発明によれば、強誘電体膜及び上部電極が接触膜及び下部電極の第１部分より小さい面積に形成され、その段差を埋めるように第１カバー膜が形成されるので、第１カバー膜の形成により強誘電体素子の面積が拡大されることがなく、小面積化を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その１）。
【図２】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その２）。
【図３】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その３）。
【図４】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その４）。
【図５】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その５）。
【図６】第１実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その６）。
【図７】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その１）。
【図８】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その２）。
【図９】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その３）。
【図１０】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その４）。
【図１１】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その５）。
【図１２】第２実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その６）。
【図１３】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その１）。
【図１４】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その２）。
【図１５】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その３）。
【図１６】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その４）。
【図１７】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その５）。
【図１８】第３実施形態に係る強誘電体キャパシタを含むＦＲＡＭの製造工程の説明図（その６）。
【符号の説明】
１ 半導体基板
２ 素子分離領域
３ トランジスタ
４，２２ 層間絶縁膜
１１ コンタクトプラグ
１２，１３ 密着膜
１４，１５ 酸化防止膜
１６ 下部電極
１７ 強誘電体膜
１８，２４ 上部電極
１９ ハードマスク
２０ 第１カバー膜
２１ 第２カバー膜
２３ 配線
Claims (19)
- 絶縁膜上に接触膜、下部電極、強誘電体膜及び上部電極を順次形成するステップと、
前記上部電極及び強誘電体膜をエッチングするステップと、
前記接触膜が前記下部電極で覆われた状態で、前記強誘電体膜の熱処理を行うステップと、
を含む強誘電体素子の製造方法。 - 前記絶縁膜はトランジスタが形成された半導体基板上に形成されており、前記絶縁膜には前記トランジスタと前記接触膜とを接続するコンタクトプラグが埋め込まれている、請求項１に記載の強誘電体素子の製造方法。
- 前記上部電極及び強誘電体膜をエッチングするステップでは、前記下部電極の一部もエッチングする、請求項１又は２に記載の強誘電体素子の製造方法。
- 前記熱処理の後、前記上部電極、強誘電体膜及び下部電極を覆うように第１カバー膜を形成するステップと、
前記第１カバー膜、下部電極及び接触膜をエッチングするステップと、
を含む請求項１から３のいずれかに強誘電体素子の製造方法。 - 前記第１カバー膜、下部電極及び接触膜をエッチングするステップでは、前記第１カバー膜、下部電極及び接触膜を自己整合的にエッチングする、請求項４に記載の強誘電体素子の製造方法。
- 前記上部電極上にハードマスクを形成するステップを含み、
前記第１カバー膜、下部電極及び接触膜をエッチングするステップでは、前記ハードマスクをエッチングストッパとして用いる、
請求項５に記載の強誘電体素子の製造方法。 - 前記第１カバー膜、下部電極及び接触膜をエッチングするステップでは、前記第１カバー膜上にレジストパターンを形成してエッチングする、請求項４に記載の強誘電体素子の製造方法。
- 前記第１カバー膜、下部電極及び接触膜をエッチングするステップの後に、第２カバー膜を形成するステップを含む、請求項４から７のいずれかに記載の強誘電体素子の製造方法。
- 前記第２カバー膜を形成するステップの後に、前記強誘電体膜の熱処理をさらに行うステップを含む、請求項８に記載の強誘電体素子の製造方法。
- 前記接触膜は密着膜を含む、請求項１から９のいずれかに記載の強誘電体素子の製造方法。
- 前記接触膜は酸化防止膜をさらに含む、請求項１０に記載の強誘電体素子の製造方法。
- 前記強誘電体膜の熱処理は、前記強誘電体膜の結晶構造回復のための回復熱処理である、請求項１から１１のいずれかに記載の強誘電体素子の製造方法。
- 絶縁膜上に形成される接触膜と、
前記接触膜上に前記接触膜と略同一の面積に形成された第１部分を有する下部電極と、
前記下部電極上に前記接触膜よりも小さい面積に形成された強誘電体膜と、
前記強誘電体膜上に前記強誘電体膜と略同一の面積に形成された上部電極と、
前記上部電極及び強誘電体膜の側面から前記下部電極の第１部分の表面に亘って形成され、かつ、前記接触膜の側面と略一致するように側面が形成された第１カバー膜と、
を備えた強誘電体素子。 - 前記絶縁膜はトランジスタが形成された半導体基板上に形成されており、前記絶縁膜には前記トランジスタと前記接触膜とを接続するコンタクトプラグが埋め込まれている、請求項１３に記載の強誘電体素子。
- 前記下部電極は、前記第１部分上に前記強誘電体膜と略同一の面積に形成された第２部分を有する、請求項１３又は１４に記載の強誘電体素子。
- 前記接触膜、下部電極、強誘電体膜、上部電極及び第１カバー膜を覆うように形成された第２カバー膜をさらに備えた、請求項１３から１５のいずれかに記載の強誘電体素子。
- 前記接触膜は密着膜を含む、請求項１３から１６のいずれかに記載の強誘電体素子。
- 前記接触膜は酸化防止膜をさらに含む、請求項１７に記載の強誘電体素子。
- トランジスタが形成された半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成され、前記トランジスタに接続されたコンタクトプラグと、
前記絶縁膜上に前記コンタクトプラグと接続されて形成された接触膜と、
前記接触膜上に前記接触膜と略同一の面積に形成された第１部分を有する下部電極と、
前記下部電極上に前記接触膜よりも小さい面積に形成された強誘電体膜と、
前記強誘電体膜上に前記強誘電体膜と略同一の面積に形成された上部電極と、
前記上部電極及び強誘電体膜の側面から前記下部電極の第１部分の表面に亘って形成され、かつ、前記接触膜の側面と略一致するように側面が形成された第１カバー膜と、
を備えたＦＲＡＭ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003153744A JP2004356464A (ja) | 2003-05-30 | 2003-05-30 | 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ |
| US10/743,073 US20040238862A1 (en) | 2003-05-30 | 2003-12-23 | Ferroelectrics device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003153744A JP2004356464A (ja) | 2003-05-30 | 2003-05-30 | 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004356464A true JP2004356464A (ja) | 2004-12-16 |
Family
ID=33447837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003153744A Pending JP2004356464A (ja) | 2003-05-30 | 2003-05-30 | 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040238862A1 (ja) |
| JP (1) | JP2004356464A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332594A (ja) * | 2005-04-27 | 2006-12-07 | Toshiba Corp | 強誘電体記憶装置及びその製造方法 |
| JP2007115972A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2007242930A (ja) * | 2006-03-09 | 2007-09-20 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 |
| WO2007116440A1 (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Limited | 半導体装置の製造方法 |
| JP2007299889A (ja) * | 2006-04-28 | 2007-11-15 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法 |
| JP2011091456A (ja) * | 2011-02-08 | 2011-05-06 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| US8852961B2 (en) | 2005-06-02 | 2014-10-07 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US10714500B2 (en) | 2018-08-20 | 2020-07-14 | Samsung Electronics Co., Ltd. | Electronic device and method of manufacturing the same |
| CN112951979A (zh) * | 2019-12-11 | 2021-06-11 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器自对准顶电极的形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006100737A1 (ja) * | 2005-03-18 | 2008-08-28 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4617227B2 (ja) * | 2005-09-01 | 2011-01-19 | 富士通セミコンダクター株式会社 | 強誘電体メモリ装置およびその製造方法 |
| JP5455352B2 (ja) * | 2008-10-28 | 2014-03-26 | 太陽誘電株式会社 | 薄膜ｍｉｍキャパシタ及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080499A (en) * | 1997-07-18 | 2000-06-27 | Ramtron International Corporation | Multi-layer approach for optimizing ferroelectric film performance |
| US6236113B1 (en) * | 1999-03-05 | 2001-05-22 | Sharp Laboratories Of America, Inc. | Iridium composite barrier structure and method for same |
| US6611014B1 (en) * | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| US6399521B1 (en) * | 1999-05-21 | 2002-06-04 | Sharp Laboratories Of America, Inc. | Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same |
| KR100396879B1 (ko) * | 2000-08-11 | 2003-09-02 | 삼성전자주식회사 | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 |
| KR100338781B1 (ko) * | 2000-09-20 | 2002-06-01 | 윤종용 | 반도체 메모리 소자 및 그의 제조방법 |
| US6887716B2 (en) * | 2000-12-20 | 2005-05-03 | Fujitsu Limited | Process for producing high quality PZT films for ferroelectric memory integrated circuits |
| DE10112276C2 (de) * | 2001-03-14 | 2003-02-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten ferroelektrischen Halbleiterspeichers und integrierter ferroelektrischer Halbleiterspeicher |
| US6730951B2 (en) * | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
| JP2003332536A (ja) * | 2002-05-10 | 2003-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2003
- 2003-05-30 JP JP2003153744A patent/JP2004356464A/ja active Pending
- 2003-12-23 US US10/743,073 patent/US20040238862A1/en not_active Abandoned
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7700987B2 (en) | 2005-04-27 | 2010-04-20 | Kabushiki Kaisha Toshiba | Ferroelectric memory device and method of manufacturing the same |
| JP2006332594A (ja) * | 2005-04-27 | 2006-12-07 | Toshiba Corp | 強誘電体記憶装置及びその製造方法 |
| US8852961B2 (en) | 2005-06-02 | 2014-10-07 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| JP2007115972A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2007242930A (ja) * | 2006-03-09 | 2007-09-20 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 |
| WO2007116440A1 (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Limited | 半導体装置の製造方法 |
| JP5018772B2 (ja) * | 2006-03-30 | 2012-09-05 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2007299889A (ja) * | 2006-04-28 | 2007-11-15 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法 |
| JP2011091456A (ja) * | 2011-02-08 | 2011-05-06 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| US10714500B2 (en) | 2018-08-20 | 2020-07-14 | Samsung Electronics Co., Ltd. | Electronic device and method of manufacturing the same |
| US11177283B2 (en) | 2018-08-20 | 2021-11-16 | Samsung Electronics Co., Ltd. | Electronic device and method of manufacturing the same |
| US11711923B2 (en) | 2018-08-20 | 2023-07-25 | Samsung Electronics Co., Ltd. | Electronic device and method of manufacturing the same |
| US12089416B2 (en) | 2018-08-20 | 2024-09-10 | Samsung Electronics Co., Ltd. | Electronic device and method of manufacturing the same |
| CN112951979A (zh) * | 2019-12-11 | 2021-06-11 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器自对准顶电极的形成方法 |
| CN112951979B (zh) * | 2019-12-11 | 2023-03-21 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器自对准顶电极的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040238862A1 (en) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4535076B2 (ja) | 強誘電体キャパシタとその製造方法 | |
| US7927890B2 (en) | Method of manufacturing a semiconductor device | |
| JP2009253033A (ja) | 半導体記憶装置及びその製造方法 | |
| US7776621B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004356464A (ja) | 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ | |
| JPH11111930A (ja) | 半導体記憶素子の製造方法 | |
| JP4303389B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP5251129B2 (ja) | 半導体装置及びその製造方法 | |
| JP4105656B2 (ja) | 半導体装置及びその製造方法 | |
| JP4690234B2 (ja) | 半導体装置及びその製造方法 | |
| JP4445191B2 (ja) | 半導体装置およびその製造方法 | |
| JP4703937B2 (ja) | 半導体装置の製造方法 | |
| JP4657545B2 (ja) | 半導体装置の製造方法 | |
| JP3921401B2 (ja) | 容量素子の製造方法 | |
| JP2004039699A (ja) | 半導体装置及びその製造方法 | |
| JP2002203948A (ja) | 半導体装置 | |
| JP2004193430A (ja) | 半導体装置及びその製造方法 | |
| JP2004023086A (ja) | 半導体装置の製造方法 | |
| US20070212796A1 (en) | Method for manufacturing ferroelectric memory device and ferroelectric memory device | |
| JP2004193176A (ja) | 半導体装置およびその製造方法 | |
| JP4578777B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006261483A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP2005129852A (ja) | 半導体装置 | |
| JP4749218B2 (ja) | 強誘電体素子の製造方法 | |
| KR100652354B1 (ko) | 하부전극과 콘택 플러그 사이에 낮은 접촉 저항을 갖는 반도체장치의 커패시터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |