JP2004356570A - 電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置 - Google Patents
電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置 Download PDFInfo
- Publication number
- JP2004356570A JP2004356570A JP2003155374A JP2003155374A JP2004356570A JP 2004356570 A JP2004356570 A JP 2004356570A JP 2003155374 A JP2003155374 A JP 2003155374A JP 2003155374 A JP2003155374 A JP 2003155374A JP 2004356570 A JP2004356570 A JP 2004356570A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- effect transistor
- layer
- field effect
- voltage changing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/84—Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0163—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including enhancement-mode IGFETs and depletion-mode IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】高精度に閾値電圧を設定することができる電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置を提供する。
【解決手段】電界効果型トランジスタのチャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により前記電界効果型トランジスタの閾値電圧を変更する電界効果型トランジスタとする。特に、前記閾値電圧変更層は半導体基板に形成する。また、閾値電圧変更層は、不純物のイオン注入により形成する。かかる電界効果型トランジスタを搭載した半導体装置とした。
【選択図】 図１
【解決手段】電界効果型トランジスタのチャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により前記電界効果型トランジスタの閾値電圧を変更する電界効果型トランジスタとする。特に、前記閾値電圧変更層は半導体基板に形成する。また、閾値電圧変更層は、不純物のイオン注入により形成する。かかる電界効果型トランジスタを搭載した半導体装置とした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置に関するものであり、特に閾値電圧を精度よく設定可能とした電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置に関するものである。
【０００２】
【従来の技術】
携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などの移動体通信装置においては、高周波信号を利用しているため、高周波集積回路であるＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を使用して高周波信号の送受信を行っている。
【０００３】
かかるＭＭＩＣにおいては、ディジタル制御回路を内蔵したスイッチＩＣやロジック回路を内蔵したスイッチＩＣなどの付加価値を高めたものが要求されている。
【０００４】
上記スイッチＩＣには、閾値電圧の異なったデプリーション型電界効果トランジスタ（以下、「ＤＦＥＴ」という。）と、エンハンスメント型電界効果トランジスタ（以下、「ＥＦＥＴ」という。）とを用いており、これらを同一基板上に設けて構成している。
【０００５】
同一基板上に閾値電圧の異なるＤＦＥＴとＥＦＥＴとを有する半導体装置を形成するために、ＥＦＥＴのゲートコンタクト層は、ゲートコンタクト層形成後にエッチングして薄膜化しており、ＥＦＥＴのゲート電極とキャリア供給層との距離を、ＤＦＥＴのゲート電極とキャリア供給層との距離よりも短くすることで、ＥＦＥＴとＤＦＥＴの閾値電圧を異ならせていた（例えば特許文献１参照。）。
【０００６】
すなわち、図９を用いながら簡単に説明すると、ＤＦＥＴ１２０とＥＦＥＴ１２１とを有する半導体装置１１９は、はじめに、半絶縁性ＧａＡｓ基板１１１の上にアンドープのＧａＡｓからなるバッファ層１１２、アンドープＧａＡｓからなるチャネル層１１３、ＡｌＧａＡｓからなる障壁層１１４をエピタキシャル成長により順次形成している。
【０００７】
特に、障壁層１１４は、ＡｌＧａＡｓからなるスペーサ層１１４ａ、ｎ型不純物をドープしたＡｌＧａＡｓからなる電子供給層１１４ｂ、アンドープのＡｌＧａＡｓからなるゲートコンタクト層１１４ｃをこの順に形成している。
【０００８】
そして、半絶縁性ＧａＡｓ基板１１１上面にレジスト膜からなるマスクを形成して、素子形成領域以外の障壁層１１４、チャネル層１１３、バッファ層１１２を順次エッチング除去することにより素子分離を行い、その後、半絶縁ＧａＡｓ基板１１１に絶縁膜１１５を形成している。
【０００９】
絶縁膜１１５の形成後、絶縁膜１１５のＤＦＥＴ１２０における埋め込みゲート領域１１４ｄ及びＥＦＥＴ１２１における埋め込みゲート領域１１４ｅには、エッチングによってゲート開口部１１５ａ、１１５ｂをそれぞれ形成している。
【００１０】
そして、ＤＦＥＴ１２０におけるゲート開口部１１５ａは適宜のレジスト膜によって閉塞し、ＥＦＥＴ１２１におけるゲート開口部１１５ｂから、ゲートコンタクト層１１４ｃをエッチングすることにより、ＥＦＥＴ１２１側のゲートコンタクト層１１４ｃのみを薄くしている。
【００１１】
その後、ＤＦＥＴ１２０におけるゲート開口部１１５ａを閉塞していたレジストマスクを除去して、ゲート開口部１１５ａ、１１５ｂからゲートコンタクト層１１４ｃに不純物を拡散させて埋め込みゲート領域１１４ｄ、１１４ｅをそれぞれ形成している。
【００１２】
そして、ＤＦＥＴ１２０及びＥＦＥＴ１２１には、ゲート電極１１８ａ、１１８ｂをそれぞれ形成し、さらに、ソース電極１１６ａ、１１６ｂ、ドレイン電極１１７ａ、１１７ｂを形成して、ＤＦＥＴ１２０とＥＦＥＴ１２１を同時に形成している。
【００１３】
【特許文献１】
特開平２−１４８７４０号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、上記の電界効果型トランジスタにあっては、所望の閾値電圧を正確な値で実現するためには、ゲートコンタクト層を数ｎｍの精度でエッチングする必要があるものの、エッチングでは、数ｎｍの精度を実現することが困難であったため、閾値電圧を高精度に調整した電界効果型トランジスタを安定的に製造することができず、製品の歩留まりを低下させるおそれがあった。
【００１５】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、電界効果型トランジスタのチャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により電界効果型トランジスタの閾値電圧を変更する構成とした。
【００１６】
また、請求項２に係る本発明では、閾値電圧変更層を基板に設ける構成とした。
【００１７】
また、請求項３に係る本発明では、閾値電圧変更層を、不純物のイオン注入により形成する構成とした。
【００１８】
また、請求項４に係る本発明では、半導体基板上に、閾値電圧の異なる複数個の電界効果型トランジスタを形成した半導体装置において、複数個の電界効果型トランジスタのうちの少なくとも一個の電界効果型トランジスタは、チャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により電界効果型とランジスタの閾値電圧を変更する構成とした。
【００１９】
【発明の実施の形態】
本発明の電界効果型トランジスタは、ソース・ドレイン間に形成したチャネル層でのキャリアの濃度を増減させることによって閾値電圧を変更する閾値電圧変更層を設けたものである。
【００２０】
このように、閾値電圧変更層を設けることにより電界効果型トランジスタの閾値電圧を変更することによって、電界効果型トランジスタの閾値電圧を高精度かつ任意に変更することができる。しかも、そのような電界効果型トランジスタを安定して製造することができ、製品の歩留まりを向上させることができる。
【００２１】
閾値電圧変更層は、チャネル層でのキャリアの濃度を増減させることができればどこに形成してもよいが、半導体基板に形成した場合には、その後の製造工程として従来の製造工程をそのまま利用することができ、製造コストが増大するのを防止することができる。
【００２２】
また、閾値電圧変更層は、種々の形成方法によって形成することができるが、特に不純物のイオン注入によって形成した場合には、注入する不純物の濃度や量を精度よく制御することができるので、電界効果型トランジスタの閾値電圧をより一層高精度に調整することができる。
【００２３】
なお、閾値電圧変更層は、チャネル層でのキャリアとして機能する電子又は正孔の濃度を増減させるものであればよく、ｐ型又はｎ型のいずれの極性のものであってもよい。
【００２４】
以下に、本実施形態の半導体装置１の具体的な構造及びその製造方法について、図面を参照しながら説明する。
【００２５】
本実施形態の半導体装置１は、図１に示すように、閾値電圧の異なるＤＦＥＴ２とＥＦＥＴ３を同一基板１１上に形成したものであり、特に半絶縁性ＧａＡｓ基板１１のＥＦＥＴ形成領域８部分に閾値電圧変更層１０を設けている。
【００２６】
この閾値電圧変更層１０の深さ条件と、閾値電圧変更層１０中に含まれるｐ型不純物の濃度条件は、ＥＦＥＴ３の閾値電圧を所定の値とすることができる条件としている。
【００２７】
このようにしてＥＦＥＴ３の内部に閾値電圧変更層１０を設けたことにより、ソース・ドレイン間をキャリアが移動する経路となるチャネル層１３において高い移動度をもったキャリアの濃度を増減させて閾値電圧を変更することができ、従来のエッチングによる閾値電圧の変更に比べて、高い精度で閾値電圧の変更を行うことができる。
【００２８】
更に、閾値電圧変更層１０は、アンドープＧａＡｓよりなるバッファ層１２を形成する前に、ＥＦＥＴ形成領域８の半絶縁性ＧａＡｓ基板１１内部に形成するため、閾値電圧変更層１０を形成した後の製造工程には従来の製造工程をそのまま利用することができる。
【００２９】
以下において、本実施形態の半導体装置１の製造方法を図２〜図８を参照しながら詳細に説明する。
【００３０】
まず、図２に示すように、半絶縁性ＧａＡｓ基板１１上には、ＥＦＥＴ形成領域８部分を開口した、レジスト膜９からなるマスクを形成し、イオン注入によりｐ型不純物を導入する。
【００３１】
次に、図３に示すように、レジスト膜９を除去した後、高温でアニール処理を行って、閾値電圧変更層１０を形成する。ここで形成する閾値電圧変更層１０の深さ及び閾値電圧変更層１０に含まれるｐ型不純物の濃度は、それぞれ所望の深さ及び濃度としている。特に、この閾値電圧変更層１０をイオン注入によって形成する工程では、注入するイオンのドーズ量と注入するイオンに印加する加速電圧を正確かつ任意に制御することが可能なため、従来の、エッチングによる閾値電圧変更の制御に比べて、高精度かつ任意に閾値電圧を変更することができる。
【００３２】
次に、半絶縁性ＧａＡｓ基板１１上には、アンドープＧａＡｓよりなるバッファ層１２、アンドープＧａＡｓよりなるチャネル層１３、ＡｌＧａＡｓよりなる障壁層１４をエピタキシャル成長により順次形成する。
【００３３】
特に、ＡｌＧａＡｓよりなる障壁層１４は、アンドープＡｌＧａＡｓよりなるスペーサ層１４ａと、ｎ型不純物をドープしたＡｌＧａＡｓよりなるキャリア供給層１４ｂと、アンドープＡｌＧａＡｓよりなるゲートコンタクト層１４ｃとを順次積層して構成している。
【００３４】
ここでのエピタキシャル成長は、閾値電圧変更層１０を形成した後の製造工程であるため、ＤＦＥＴ形成領域７とＥＦＥＴ形成領域８に対して従来の製造工程をそのまま利用できる。
【００３５】
キャリア供給層１４ｂにドープするｎ型不純物は、例えばシリコン（Ｓｉ）が一般的であり、半絶縁性ＧａＡｓ基板１１に埋め込まれる閾値電圧変更層１０にドープするｐ型不純物は、例えば亜鉛（Ｚｎ）が一般的である。
【００３６】
次に、ＤＦＥＴ形成領域７とＥＦＥＴ形成領域８との間、及びその他の素子の形成予定領域以外の領域における障壁層１４、チャネル層１３、バッファ層１２を順次エッチングして図４に示すように素子間分離を行う。エッチングには、例えばリン酸と過酸化水素水と水の混合液を用いている。
【００３７】
次に、半絶縁性ＧａＡｓ基板１１には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により窒化珪素（ＳｉＮ）からなる絶縁膜１５を形成する。
【００３８】
その後、絶縁膜１５上面には適宜のレジストマスクを形成してエッチングを行うことにより図６に示すように、絶縁膜１５にゲート開口部１５ａ、１５ｂを形成する。
【００３９】
次に、図７に示すように、絶縁膜１５をマスクとしてゲート開口部１５ａ、１５ｂから気相拡散法によりｐ型不純物である亜鉛（Ｚｎ）をゲートコンタクト層１４ｃに拡散させ埋め込みゲート領域１４ｄ、１４ｅを形成する。このとき、ＤＦＥＴ２とＥＦＥＴ３の埋め込みゲート領域１４ｄ、１４ｅは同時に形成されるため、埋め込みゲート領域１４ｄ、１４ｅの深さと、埋め込みゲート領域１４ｄ、１４ｅ内部に含まれるｐ型不純物の濃度は同じとなる。ただし、ＥＦＥＴ形成領域８の半絶縁性ＧａＡｓ基板１１内部の所定の場所に予めｐ型不純物をイオン注入した閾値電圧変更層１０を形成しているため、ＥＦＥＴ３のチャネル層１３に蓄積される高い移動度を持ったキャリアの濃度が低くなり最終的に形成されるＥＦＥＴ３の閾値電圧は、最終的に形成されるＤＦＥＴ２の閾値電圧に比べ＋側へシフトすることとなる。
【００４０】
次に、図８に示すように、半絶縁性ＧａＡｓ基板１１には、各埋め込みゲート領域１４ｄ、１４ｅの上部に、チタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）を順次蒸着することにより、ゲート電極１８ａ、１８ｂを形成する。
【００４１】
次に、ＤＦＥＴ２とＥＦＥＴ３のソース・ドレインをそれぞれ形成する部分の絶縁膜１５を図示しないレジスト膜をマスクとしてエッチングにより除去してソース開口部とドレイン開口部を形成し、このソース開口部とドレイン開口部にそれぞれソース電極１６ａ、１６ｂとドレイン電極１７ａ、１７ｂを形成して、図１に示すように、同一基板１１上に閾値電圧の異なるＤＦＥＴ２とＥＦＥＴ３を形成する。
【００４２】
この製造方法によれば、ＥＦＥＴ形成領域８において、半絶縁性ＧａＡｓ基板１１内部の所定の場所に形成する閾値電圧変更層１０の深さと、閾値電圧変更層１０中のｐ型不純物の濃度と、ゲートコンタクト層１４ｃ内部に形成した埋め込みゲート領域１４ｅの深さと、埋め込みゲート領域１４ｅ中のｐ型不純物の濃度を適切に設定することによって、ＥＦＥＴ３の閾値電圧を高精度かつ任意に変更できる。
【００４３】
さらに上記の製造方法によって製造した電界効果型トランジスタにおいて、閾値電圧変更層１０をイオン注入によって形成する工程では、注入するイオンのドーズ量と注入するイオンに印加する加速電圧を適切に制御することができるため、従来のエッチングによる閾値電圧の変更を行って製造した電界効果型トランジスタに比べて閾値電圧を高精度かつ任意に変更することができる。
【００４４】
そのため、高精度で、かつ任意に閾値電圧を変更することが可能な、電界効果型トランジスタを安定的に製造することができ、製品の歩留まりを向上させることができる。
【００４５】
なお、上記の説明では、ＤＦＥＴ２、ＥＦＥＴ３として、高周波特性がよい、ノイズが少ない、消費電力が低い、高速動作が可能である等の理由で近年電界効果型トランジスタの主流となっている高電子移動度電界効果型トランジスタであるＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を例にとって説明したが、本発明における電界効果型トランジスタはＨＥＭＴに限られるものではない。
【００４６】
【発明の効果】
請求項１記載の本発明によれば、電界効果型トランジスタのチャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により電界効果型トランジスタの閾値電圧を変更しているため、高精度かつ任意に閾値電圧を変更できる電界効果型トランジスタを安定して製造することができ、製品の歩留まりを向上させることができる。
【００４７】
請求項２記載の本発明によれば、閾値電圧変更層を基板に設けているため、閾値電圧変更層を形成した後の製造工程では、従来の製造工程をそのまま用いることができるので新規の製造装置にかかるコストを削減できる。
【００４８】
請求項３記載の本発明によれば、閾値電圧変更層を不純物のイオン注入により形成しているため、注入するイオンのドーズ量と注入するイオンに印加する加速電圧を正確かつ任意に制御することができ、より一層高精度かつ任意に閾値電圧を変更することができる。
【００４９】
請求項４記載の本発明によれば、半導体基板上に、閾値電圧の異なる複数個の電界効果型トランジスタを形成した半導体装置において、複数個の電界効果型トランジスタのうちの少なくとも一個の電界効果型トランジスタは、チャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により電界効果型トランジスタの閾値電圧を変更しているため、同一基板上に高精度かつ任意に変更した異なる閾値電圧を有する複数個の電界効果型トランジスタを安定的に製造することができ、製品の歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の断面模式図である。
【図２】半導体装置の製造工程説明図である。
【図３】半導体装置の製造工程説明図である。
【図４】半導体装置の製造工程説明図である。
【図５】半導体装置の製造工程説明図である。
【図６】半導体装置の製造工程説明図である。
【図７】半導体装置の製造工程説明図である。
【図８】半導体装置の製造工程説明図である。
【図９】従来の半導体装置の断面模式図である。
【符号の説明】
１ 半導体装置
２ ＤＦＥＴ
３ ＥＦＥＴ
７ ＤＦＥＴ形成領域
８ ＥＦＥＴ形成領域
９ レジスト
１０ 閾値電圧変更層
１１ 半絶縁性基板
１２ バッファ層
１３ チャネル層
１４ 障壁層
１４ａ スペーサ層
１４ａ キャリア供給層
１４ｃ ゲートコンタクト層
１４ｄ，１４ｅ 埋め込みゲート領域
１５ 絶縁膜
１５ａ，１５ｂ ゲート開口部
１６ａ，１６ｂ ソース電極
１７ａ，１７ｂ ドレイン電極
１８ａ，１８ｂ ゲート電極
【発明の属する技術分野】
本発明は、電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置に関するものであり、特に閾値電圧を精度よく設定可能とした電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置に関するものである。
【０００２】
【従来の技術】
携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などの移動体通信装置においては、高周波信号を利用しているため、高周波集積回路であるＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を使用して高周波信号の送受信を行っている。
【０００３】
かかるＭＭＩＣにおいては、ディジタル制御回路を内蔵したスイッチＩＣやロジック回路を内蔵したスイッチＩＣなどの付加価値を高めたものが要求されている。
【０００４】
上記スイッチＩＣには、閾値電圧の異なったデプリーション型電界効果トランジスタ（以下、「ＤＦＥＴ」という。）と、エンハンスメント型電界効果トランジスタ（以下、「ＥＦＥＴ」という。）とを用いており、これらを同一基板上に設けて構成している。
【０００５】
同一基板上に閾値電圧の異なるＤＦＥＴとＥＦＥＴとを有する半導体装置を形成するために、ＥＦＥＴのゲートコンタクト層は、ゲートコンタクト層形成後にエッチングして薄膜化しており、ＥＦＥＴのゲート電極とキャリア供給層との距離を、ＤＦＥＴのゲート電極とキャリア供給層との距離よりも短くすることで、ＥＦＥＴとＤＦＥＴの閾値電圧を異ならせていた（例えば特許文献１参照。）。
【０００６】
すなわち、図９を用いながら簡単に説明すると、ＤＦＥＴ１２０とＥＦＥＴ１２１とを有する半導体装置１１９は、はじめに、半絶縁性ＧａＡｓ基板１１１の上にアンドープのＧａＡｓからなるバッファ層１１２、アンドープＧａＡｓからなるチャネル層１１３、ＡｌＧａＡｓからなる障壁層１１４をエピタキシャル成長により順次形成している。
【０００７】
特に、障壁層１１４は、ＡｌＧａＡｓからなるスペーサ層１１４ａ、ｎ型不純物をドープしたＡｌＧａＡｓからなる電子供給層１１４ｂ、アンドープのＡｌＧａＡｓからなるゲートコンタクト層１１４ｃをこの順に形成している。
【０００８】
そして、半絶縁性ＧａＡｓ基板１１１上面にレジスト膜からなるマスクを形成して、素子形成領域以外の障壁層１１４、チャネル層１１３、バッファ層１１２を順次エッチング除去することにより素子分離を行い、その後、半絶縁ＧａＡｓ基板１１１に絶縁膜１１５を形成している。
【０００９】
絶縁膜１１５の形成後、絶縁膜１１５のＤＦＥＴ１２０における埋め込みゲート領域１１４ｄ及びＥＦＥＴ１２１における埋め込みゲート領域１１４ｅには、エッチングによってゲート開口部１１５ａ、１１５ｂをそれぞれ形成している。
【００１０】
そして、ＤＦＥＴ１２０におけるゲート開口部１１５ａは適宜のレジスト膜によって閉塞し、ＥＦＥＴ１２１におけるゲート開口部１１５ｂから、ゲートコンタクト層１１４ｃをエッチングすることにより、ＥＦＥＴ１２１側のゲートコンタクト層１１４ｃのみを薄くしている。
【００１１】
その後、ＤＦＥＴ１２０におけるゲート開口部１１５ａを閉塞していたレジストマスクを除去して、ゲート開口部１１５ａ、１１５ｂからゲートコンタクト層１１４ｃに不純物を拡散させて埋め込みゲート領域１１４ｄ、１１４ｅをそれぞれ形成している。
【００１２】
そして、ＤＦＥＴ１２０及びＥＦＥＴ１２１には、ゲート電極１１８ａ、１１８ｂをそれぞれ形成し、さらに、ソース電極１１６ａ、１１６ｂ、ドレイン電極１１７ａ、１１７ｂを形成して、ＤＦＥＴ１２０とＥＦＥＴ１２１を同時に形成している。
【００１３】
【特許文献１】
特開平２−１４８７４０号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、上記の電界効果型トランジスタにあっては、所望の閾値電圧を正確な値で実現するためには、ゲートコンタクト層を数ｎｍの精度でエッチングする必要があるものの、エッチングでは、数ｎｍの精度を実現することが困難であったため、閾値電圧を高精度に調整した電界効果型トランジスタを安定的に製造することができず、製品の歩留まりを低下させるおそれがあった。
【００１５】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、電界効果型トランジスタのチャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により電界効果型トランジスタの閾値電圧を変更する構成とした。
【００１６】
また、請求項２に係る本発明では、閾値電圧変更層を基板に設ける構成とした。
【００１７】
また、請求項３に係る本発明では、閾値電圧変更層を、不純物のイオン注入により形成する構成とした。
【００１８】
また、請求項４に係る本発明では、半導体基板上に、閾値電圧の異なる複数個の電界効果型トランジスタを形成した半導体装置において、複数個の電界効果型トランジスタのうちの少なくとも一個の電界効果型トランジスタは、チャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により電界効果型とランジスタの閾値電圧を変更する構成とした。
【００１９】
【発明の実施の形態】
本発明の電界効果型トランジスタは、ソース・ドレイン間に形成したチャネル層でのキャリアの濃度を増減させることによって閾値電圧を変更する閾値電圧変更層を設けたものである。
【００２０】
このように、閾値電圧変更層を設けることにより電界効果型トランジスタの閾値電圧を変更することによって、電界効果型トランジスタの閾値電圧を高精度かつ任意に変更することができる。しかも、そのような電界効果型トランジスタを安定して製造することができ、製品の歩留まりを向上させることができる。
【００２１】
閾値電圧変更層は、チャネル層でのキャリアの濃度を増減させることができればどこに形成してもよいが、半導体基板に形成した場合には、その後の製造工程として従来の製造工程をそのまま利用することができ、製造コストが増大するのを防止することができる。
【００２２】
また、閾値電圧変更層は、種々の形成方法によって形成することができるが、特に不純物のイオン注入によって形成した場合には、注入する不純物の濃度や量を精度よく制御することができるので、電界効果型トランジスタの閾値電圧をより一層高精度に調整することができる。
【００２３】
なお、閾値電圧変更層は、チャネル層でのキャリアとして機能する電子又は正孔の濃度を増減させるものであればよく、ｐ型又はｎ型のいずれの極性のものであってもよい。
【００２４】
以下に、本実施形態の半導体装置１の具体的な構造及びその製造方法について、図面を参照しながら説明する。
【００２５】
本実施形態の半導体装置１は、図１に示すように、閾値電圧の異なるＤＦＥＴ２とＥＦＥＴ３を同一基板１１上に形成したものであり、特に半絶縁性ＧａＡｓ基板１１のＥＦＥＴ形成領域８部分に閾値電圧変更層１０を設けている。
【００２６】
この閾値電圧変更層１０の深さ条件と、閾値電圧変更層１０中に含まれるｐ型不純物の濃度条件は、ＥＦＥＴ３の閾値電圧を所定の値とすることができる条件としている。
【００２７】
このようにしてＥＦＥＴ３の内部に閾値電圧変更層１０を設けたことにより、ソース・ドレイン間をキャリアが移動する経路となるチャネル層１３において高い移動度をもったキャリアの濃度を増減させて閾値電圧を変更することができ、従来のエッチングによる閾値電圧の変更に比べて、高い精度で閾値電圧の変更を行うことができる。
【００２８】
更に、閾値電圧変更層１０は、アンドープＧａＡｓよりなるバッファ層１２を形成する前に、ＥＦＥＴ形成領域８の半絶縁性ＧａＡｓ基板１１内部に形成するため、閾値電圧変更層１０を形成した後の製造工程には従来の製造工程をそのまま利用することができる。
【００２９】
以下において、本実施形態の半導体装置１の製造方法を図２〜図８を参照しながら詳細に説明する。
【００３０】
まず、図２に示すように、半絶縁性ＧａＡｓ基板１１上には、ＥＦＥＴ形成領域８部分を開口した、レジスト膜９からなるマスクを形成し、イオン注入によりｐ型不純物を導入する。
【００３１】
次に、図３に示すように、レジスト膜９を除去した後、高温でアニール処理を行って、閾値電圧変更層１０を形成する。ここで形成する閾値電圧変更層１０の深さ及び閾値電圧変更層１０に含まれるｐ型不純物の濃度は、それぞれ所望の深さ及び濃度としている。特に、この閾値電圧変更層１０をイオン注入によって形成する工程では、注入するイオンのドーズ量と注入するイオンに印加する加速電圧を正確かつ任意に制御することが可能なため、従来の、エッチングによる閾値電圧変更の制御に比べて、高精度かつ任意に閾値電圧を変更することができる。
【００３２】
次に、半絶縁性ＧａＡｓ基板１１上には、アンドープＧａＡｓよりなるバッファ層１２、アンドープＧａＡｓよりなるチャネル層１３、ＡｌＧａＡｓよりなる障壁層１４をエピタキシャル成長により順次形成する。
【００３３】
特に、ＡｌＧａＡｓよりなる障壁層１４は、アンドープＡｌＧａＡｓよりなるスペーサ層１４ａと、ｎ型不純物をドープしたＡｌＧａＡｓよりなるキャリア供給層１４ｂと、アンドープＡｌＧａＡｓよりなるゲートコンタクト層１４ｃとを順次積層して構成している。
【００３４】
ここでのエピタキシャル成長は、閾値電圧変更層１０を形成した後の製造工程であるため、ＤＦＥＴ形成領域７とＥＦＥＴ形成領域８に対して従来の製造工程をそのまま利用できる。
【００３５】
キャリア供給層１４ｂにドープするｎ型不純物は、例えばシリコン（Ｓｉ）が一般的であり、半絶縁性ＧａＡｓ基板１１に埋め込まれる閾値電圧変更層１０にドープするｐ型不純物は、例えば亜鉛（Ｚｎ）が一般的である。
【００３６】
次に、ＤＦＥＴ形成領域７とＥＦＥＴ形成領域８との間、及びその他の素子の形成予定領域以外の領域における障壁層１４、チャネル層１３、バッファ層１２を順次エッチングして図４に示すように素子間分離を行う。エッチングには、例えばリン酸と過酸化水素水と水の混合液を用いている。
【００３７】
次に、半絶縁性ＧａＡｓ基板１１には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により窒化珪素（ＳｉＮ）からなる絶縁膜１５を形成する。
【００３８】
その後、絶縁膜１５上面には適宜のレジストマスクを形成してエッチングを行うことにより図６に示すように、絶縁膜１５にゲート開口部１５ａ、１５ｂを形成する。
【００３９】
次に、図７に示すように、絶縁膜１５をマスクとしてゲート開口部１５ａ、１５ｂから気相拡散法によりｐ型不純物である亜鉛（Ｚｎ）をゲートコンタクト層１４ｃに拡散させ埋め込みゲート領域１４ｄ、１４ｅを形成する。このとき、ＤＦＥＴ２とＥＦＥＴ３の埋め込みゲート領域１４ｄ、１４ｅは同時に形成されるため、埋め込みゲート領域１４ｄ、１４ｅの深さと、埋め込みゲート領域１４ｄ、１４ｅ内部に含まれるｐ型不純物の濃度は同じとなる。ただし、ＥＦＥＴ形成領域８の半絶縁性ＧａＡｓ基板１１内部の所定の場所に予めｐ型不純物をイオン注入した閾値電圧変更層１０を形成しているため、ＥＦＥＴ３のチャネル層１３に蓄積される高い移動度を持ったキャリアの濃度が低くなり最終的に形成されるＥＦＥＴ３の閾値電圧は、最終的に形成されるＤＦＥＴ２の閾値電圧に比べ＋側へシフトすることとなる。
【００４０】
次に、図８に示すように、半絶縁性ＧａＡｓ基板１１には、各埋め込みゲート領域１４ｄ、１４ｅの上部に、チタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）を順次蒸着することにより、ゲート電極１８ａ、１８ｂを形成する。
【００４１】
次に、ＤＦＥＴ２とＥＦＥＴ３のソース・ドレインをそれぞれ形成する部分の絶縁膜１５を図示しないレジスト膜をマスクとしてエッチングにより除去してソース開口部とドレイン開口部を形成し、このソース開口部とドレイン開口部にそれぞれソース電極１６ａ、１６ｂとドレイン電極１７ａ、１７ｂを形成して、図１に示すように、同一基板１１上に閾値電圧の異なるＤＦＥＴ２とＥＦＥＴ３を形成する。
【００４２】
この製造方法によれば、ＥＦＥＴ形成領域８において、半絶縁性ＧａＡｓ基板１１内部の所定の場所に形成する閾値電圧変更層１０の深さと、閾値電圧変更層１０中のｐ型不純物の濃度と、ゲートコンタクト層１４ｃ内部に形成した埋め込みゲート領域１４ｅの深さと、埋め込みゲート領域１４ｅ中のｐ型不純物の濃度を適切に設定することによって、ＥＦＥＴ３の閾値電圧を高精度かつ任意に変更できる。
【００４３】
さらに上記の製造方法によって製造した電界効果型トランジスタにおいて、閾値電圧変更層１０をイオン注入によって形成する工程では、注入するイオンのドーズ量と注入するイオンに印加する加速電圧を適切に制御することができるため、従来のエッチングによる閾値電圧の変更を行って製造した電界効果型トランジスタに比べて閾値電圧を高精度かつ任意に変更することができる。
【００４４】
そのため、高精度で、かつ任意に閾値電圧を変更することが可能な、電界効果型トランジスタを安定的に製造することができ、製品の歩留まりを向上させることができる。
【００４５】
なお、上記の説明では、ＤＦＥＴ２、ＥＦＥＴ３として、高周波特性がよい、ノイズが少ない、消費電力が低い、高速動作が可能である等の理由で近年電界効果型トランジスタの主流となっている高電子移動度電界効果型トランジスタであるＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を例にとって説明したが、本発明における電界効果型トランジスタはＨＥＭＴに限られるものではない。
【００４６】
【発明の効果】
請求項１記載の本発明によれば、電界効果型トランジスタのチャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により電界効果型トランジスタの閾値電圧を変更しているため、高精度かつ任意に閾値電圧を変更できる電界効果型トランジスタを安定して製造することができ、製品の歩留まりを向上させることができる。
【００４７】
請求項２記載の本発明によれば、閾値電圧変更層を基板に設けているため、閾値電圧変更層を形成した後の製造工程では、従来の製造工程をそのまま用いることができるので新規の製造装置にかかるコストを削減できる。
【００４８】
請求項３記載の本発明によれば、閾値電圧変更層を不純物のイオン注入により形成しているため、注入するイオンのドーズ量と注入するイオンに印加する加速電圧を正確かつ任意に制御することができ、より一層高精度かつ任意に閾値電圧を変更することができる。
【００４９】
請求項４記載の本発明によれば、半導体基板上に、閾値電圧の異なる複数個の電界効果型トランジスタを形成した半導体装置において、複数個の電界効果型トランジスタのうちの少なくとも一個の電界効果型トランジスタは、チャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により電界効果型トランジスタの閾値電圧を変更しているため、同一基板上に高精度かつ任意に変更した異なる閾値電圧を有する複数個の電界効果型トランジスタを安定的に製造することができ、製品の歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の断面模式図である。
【図２】半導体装置の製造工程説明図である。
【図３】半導体装置の製造工程説明図である。
【図４】半導体装置の製造工程説明図である。
【図５】半導体装置の製造工程説明図である。
【図６】半導体装置の製造工程説明図である。
【図７】半導体装置の製造工程説明図である。
【図８】半導体装置の製造工程説明図である。
【図９】従来の半導体装置の断面模式図である。
【符号の説明】
１ 半導体装置
２ ＤＦＥＴ
３ ＥＦＥＴ
７ ＤＦＥＴ形成領域
８ ＥＦＥＴ形成領域
９ レジスト
１０ 閾値電圧変更層
１１ 半絶縁性基板
１２ バッファ層
１３ チャネル層
１４ 障壁層
１４ａ スペーサ層
１４ａ キャリア供給層
１４ｃ ゲートコンタクト層
１４ｄ，１４ｅ 埋め込みゲート領域
１５ 絶縁膜
１５ａ，１５ｂ ゲート開口部
１６ａ，１６ｂ ソース電極
１７ａ，１７ｂ ドレイン電極
１８ａ，１８ｂ ゲート電極
Claims (4)
- 電界効果型トランジスタのチャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により前記電界効果型トランジスタの閾値電圧を変更することを特徴とする電界効果型トランジスタ。
- 前記閾値電圧変更層は、半導体基板に形成したことを特徴とする請求項１記載の電界効果型トランジスタ。
- 前記閾値電圧変更層は、不純物のイオン注入により形成することを特徴とする請求項１または請求項２記載の電界効果型トランジスタ。
- 半導体基板上に、閾値電圧の異なる複数個の電界効果型トランジスタを搭載した半導体装置において、
前記複数個の電界効果型トランジスタのうちの少なくとも一個の電界効果型トランジスタは、チャネル層におけるキャリアの濃度を増減させる閾値電圧変更層を設け、この閾値電圧変更層により前記電界効果型トランジスタの閾値電圧を変更することを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155374A JP2004356570A (ja) | 2003-05-30 | 2003-05-30 | 電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置 |
| US10/853,121 US7196362B2 (en) | 2003-05-30 | 2004-05-26 | Field-effect transistor, semiconductor device including field-effect transistor, and method for manufacturing field-effect transistor and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155374A JP2004356570A (ja) | 2003-05-30 | 2003-05-30 | 電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004356570A true JP2004356570A (ja) | 2004-12-16 |
Family
ID=33549153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003155374A Abandoned JP2004356570A (ja) | 2003-05-30 | 2003-05-30 | 電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7196362B2 (ja) |
| JP (1) | JP2004356570A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011060912A (ja) * | 2009-09-08 | 2011-03-24 | Toshiba Corp | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148740A (ja) | 1988-11-29 | 1990-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5100831A (en) * | 1990-02-16 | 1992-03-31 | Sumitomo Electric Industries, Ltd. | Method for fabricating semiconductor device |
| US5369043A (en) * | 1992-12-25 | 1994-11-29 | Nippon Telegraph And Telephone Corporation | Semiconductor circuit device and method for production thereof |
| US5364816A (en) * | 1993-01-29 | 1994-11-15 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication method for III-V heterostructure field-effect transistors |
| US5777353A (en) * | 1995-11-09 | 1998-07-07 | National Science Council | Multiple-function gaas transistors with very strong negative differential resistance phenomena |
| US5798540A (en) * | 1997-04-29 | 1998-08-25 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with InAlAsSb/AlSb barrier |
-
2003
- 2003-05-30 JP JP2003155374A patent/JP2004356570A/ja not_active Abandoned
-
2004
- 2004-05-26 US US10/853,121 patent/US7196362B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050001263A1 (en) | 2005-01-06 |
| US7196362B2 (en) | 2007-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7645654B2 (en) | JFET with built in back gate in either SOI or bulk silicon | |
| US6555839B2 (en) | Buried channel strained silicon FET using a supply layer created through ion implantation | |
| US6306691B1 (en) | Body driven SOI-MOS field effect transistor and method of forming the same | |
| CN107425057B (zh) | 包括在衬底中设有栅极电极区的晶体管的半导体结构及其形成方法 | |
| KR20090023476A (ko) | 자기 정렬 게이트 ｊｆｅｔ 구조 및 방법 | |
| KR100227621B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US20030102499A1 (en) | SOI semiconductor device and method of manufacturing the same | |
| US20090065859A1 (en) | Trench transistor and method for manufacturing the same | |
| US8877575B2 (en) | Complementary junction field effect transistor device and its gate-last fabrication method | |
| US20180366579A1 (en) | Laterally diffused field effect transistor in soi configuration | |
| KR20090073419A (ko) | Ｍｏｓ 트랜지스터 제조 방법 | |
| US7736962B1 (en) | Advanced JFET with reliable channel control and method of manufacture | |
| JP2004356570A (ja) | 電界効果型トランジスタ及び同電界効果型トランジスタを搭載した半導体装置 | |
| US5824575A (en) | Semiconductor device and method of manufacturing the same | |
| US7485514B2 (en) | Method for fabricating a MESFET | |
| JP2010177297A (ja) | 半導体装置およびその製造方法 | |
| KR20040081708A (ko) | 반도체 장치의 제조 방법 | |
| EP4133523A1 (en) | Method for manufacturing a seoi integrated circuit chip | |
| JP3858888B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
| KR100595857B1 (ko) | 다공 영역을 이용한 반도체 소자 형성 방법 | |
| KR100935248B1 (ko) | Ｄｍｏｓ 트랜지스터 및 그 제조 방법 | |
| JP4222025B2 (ja) | 半導体装置の製造方法及びその方法で製造した半導体装置 | |
| KR100804146B1 (ko) | 얕은 채널깊이와 이중 게이트산화막을 갖춘 피모스 제조방법 | |
| US20100009507A1 (en) | Method of constructing cmos device tubs | |
| KR100908075B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050818 |