JP2005129923A - 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法 - Google Patents

窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法 Download PDF

Info

Publication number
JP2005129923A
JP2005129923A JP2004289955A JP2004289955A JP2005129923A JP 2005129923 A JP2005129923 A JP 2005129923A JP 2004289955 A JP2004289955 A JP 2004289955A JP 2004289955 A JP2004289955 A JP 2004289955A JP 2005129923 A JP2005129923 A JP 2005129923A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
barrier layer
temperature
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004289955A
Other languages
English (en)
Inventor
Masato Kobayakawa
真人 小早川
Hideki Tomosawa
秀喜 友澤
Mineo Okuyama
峰夫 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2004289955A priority Critical patent/JP2005129923A/ja
Publication of JP2005129923A publication Critical patent/JP2005129923A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】 結晶性に優れ、発光効率が高く、逆耐圧特性の経時劣化が少ない窒化物半導体を提供すること。
【解決手段】 基板上に窒化物半導体からなるｎ型層、発光層およびｐ型層をこの順で含み、発光層は井戸層を該井戸層よりもバンドギャップエネルギーが大きい障壁層で挟んだ量子井戸構造を含み、該障壁層は井戸層よりも高温で成長させた障壁層Ｃおよび障壁層Ｃよりも低温で成長させた障壁層Ｅを含み、障壁層Ｃは障壁層Ｅに対して基板側に位置することを特徴とする窒化物半導体
【選択図】 なし

Description

本発明は、窒化物半導体、窒化物半導体発光素子、発光ダイオード、レーザー素子、ランプおよびそれらの製造方法に関する。
近年、短波長の光を発光する発光素子用の半導体材料として、窒化物半導体材料が注目を集めている。窒化物半導体は、一般にサファイア単結晶を始めとする種々の酸化物結晶やＩＩＩ−Ｖ族化合物半導体結晶等を基板として、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）やエピタキシー法（ＭＢＥ法）あるいは水素化物気相エピタキシー法（ＨＶＰＥ法）等によってｎ型層、発光層およびｐ型層等が積層される。
現在、工業レベルで最も広く採用されている化合物半導体の結晶成長方法は、有機金属気相化学反応法（ＭＯＣＶＤ法）である。この方法では、例えば、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板を設置した反応管内にＩＩＩ族の有機金属化合物とＶ族の原料ガスを供給し、温度７００℃〜１２００℃程度の領域でｎ型層、発光層およびｐ型層を成長させる。
そして、各半導体層の成長後、基板もしくはｎ型層に負極を形成し、ｐ型層に正極を形成することによって発光素子を得ることができる。
従来の発光層は、発光波長を調整する為に組成を調整したＩｎＧａＮを用い、これをＩｎＧａＮよりバンドギャップの高い層で挟むダブルへテロ構造や、量子井戸効果を使う多重量子井戸構造が使われている。
従来の多重量子井戸構造については、例えば、ＩＩＩ−Ｖ族のＧａＮ系発光素子であるＩｎＧａＮ−ＧａＮからなる量子井戸構造が知られている（非特許文献１）。この量子井戸構造の成長方法については、まず基板温度を１０００℃に保持し、高温での障壁層を形成し、続いて基板温度を下げて保持し、ＩｎＧａＮからなる井戸層を形成する。そして、前記障壁層と前記井戸層を交互に成長し、発光層を形成している。
同種の技術において、昇温しながら障壁層を成長させること、積層中に高速で成長させること、およびキャリアガスを窒素から水素へ変更すること等が知られている（特許文献１）。この技術では発光効率の向上、発光層の形成時間の短縮化により製造コストを低減すること、および昇温しながら成長することによるＩｎの昇華防止などを利点としている。
上述の方法で積層した発光素子は、逆耐圧（Ｐ−Ｎ接合を持つ発光素子に対し、逆方向に１０μＡの電流を流すために必要とする電圧の絶対値）がエージング（発光素子に対し順方向に３０ｍＡの電流を流し、一定時間保持の前後で発光素子の逆耐圧を測定、本明細書に記載の実験では、０時間、２０時間、４０時間後に測定を行なっている）において経時的に劣化を起こすという問題がある。
また、上記従来技術に開示された方法で積層した発光素子では、所望する発光強度に足りず、さらなる高効率化が望まれている。
特開２００２−４３６１８号公報 エフ・ショルツ（F.Scholz）等、「ＧａＩｎＮ−ＧａＮ多重量子井戸構造の構造特性の研究（Investigation on Structural Properties of GaInN-GaN Multi Quantum Well Structures）」、phys.stat.sol.(a)、第１８０巻、２０００年、ｐ．３１５
本発明の目的は、逆耐圧が経時劣化を起こさず、初期の良好な逆耐圧を維持する窒化物半導体素子を提供することである。
また、本発明の別の目的は、良好な発光強度を有し、効率の良い窒化物半導体を提供することである。
さらに、本発明の別の目的は、良好な逆耐圧を維持しつつ、順方向の駆動電圧の低い窒化物半導体素子を提供することである。
本発明は下記の各発明を提供する。
（１）基板上に窒化物半導体からなるｎ型層、発光層およびｐ型層をこの順で含み、発光層は井戸層を該井戸層よりもバンドギャップエネルギーが大きい障壁層で挟んだ量子井戸構造を含み、該障壁層は井戸層よりも高温で成長させた障壁層Ｃおよび障壁層Ｃよりも低温で成長させた障壁層Ｅを含み、障壁層Ｃは障壁層Ｅに対して基板側に位置することを特徴とする窒化物半導体。
（２）窒化物半導体が一般式ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）で表わされる上記（１）に記載の窒化物半導体。
（３）障壁層が障壁層Ｃよりも低温で成長させた障壁層Ａをさらに有し、障壁層Ａ、障壁層Ｃ、障壁層Ｅの順序で積層されていることを特徴とする上記（１）または（２）に記載の窒化物半導体。
（４）障壁層が障壁層Ｃよりも低温で成長させた障壁層Ｂを障壁層Ａと障壁層Ｃとの間に有することを特徴とする上記（３）に記載の窒化物半導体。
（５）障壁層が障壁層Ｃよりも低温で成長させた障壁層Ｄを障壁層Ｃと障壁層Ｅとの間に有することを特徴とする上記（１）〜（４）のいずれか一項に記載の窒化物半導体。
（６）障壁層Ｃの成長温度と井戸層の成長温度との差が５０℃以上であることを特徴とする上記（１）〜（５）のいずれか一項に記載の窒化物半導体。
（７）障壁層Ｃの成長温度と障壁層Ｅの成長温度との差が５０℃以上であることを特徴とする上記（１）〜（６）のいずれか一項に記載の窒化物半導体。
（８）障壁層Ｃの成長温度と障壁層Ａの成長温度との差が５０℃以上であることを特徴とする上記（３）〜（７）のいずれか一項に記載の窒化物半導体。
（９）井戸層の成長温度が６００℃以上１０００℃以下であることを特徴とする上記（１）〜（８）のいずれか一項に記載の窒化物半導体。
（１０）井戸層がＧａＩｎＮからなることを特徴とする上記（２）〜（９）のいずれか一項に記載の窒化物半導体。
（１１）障壁層がＧａＩｎＮまたはＧａＮからなることを特徴とする上記（２）〜（１０）のいずれか一項に記載の窒化物半導体。
（１２）井戸層および／または障壁層がｎ型ドーパントを含んでいることを特徴とする上記（１）〜（１１）のいずれか一項に記載の窒化物半導体。
（１３）ｎ型ドーパントがＳｉである上記（１２）に記載の窒化物半導体。
（１４）ｎ型ドーパントがＧｅである上記（１２）に記載の窒化物半導体。
（１５）井戸層および／または障壁層のｎ型ドーパント濃度が周期的に変化していることを特徴とする上記（１２）〜（１４）のいずれか一項に記載の窒化物半導体。
（１６）ｎ型ドーパントを含む層とアンドープの層とが交互に積層されていることを特徴とする上記（１５）に記載の窒化物半導体。
（１７）ｎ型ドーパント濃度の低い層の厚さがｎ型ドーパント濃度の高い層の厚さ以上であることを特徴とする上記（１５）または（１６）に記載の窒化物半導体。
（１８）ｎ型ドーパントが存在する層のｎ型ドーパント濃度が１×１０16ｃｍ-3以上で５×１０19ｃｍ-3以下であることを特徴とする上記（１２）〜（１７）のいずれか一項に記載の窒化物半導体。
（１９）上記（１）〜（１８）のいずれか一項に記載の窒化物半導体のｎ型層に負極が設けられ、かつｐ型層に正極が設けられた窒化物半導体発光素子。
（２０）上記（１）〜（１８）のいずれか一項に記載の窒化物半導体を用いている発光ダイオード。
（２１）上記（１）〜（１８）のいずれか一項に記載の窒化物半導体を用いているレーザー素子。
（２２）上記（１）〜（１８）のいずれか一項に記載の窒化物半導体を用いているランプ。
（２３）基板上に窒化物半導体からなるｎ型層、量子井戸構造の発光層、およびｐ型層を順次積層させて量子井戸構造を有する窒化物半導体を製造する際に、量子井戸構造における障壁層の成長を、井戸層成長後昇温して井戸層よりも高温で成長させた後に降温し、降温された状態でさらに障壁層の成長を行なうことを特徴とする窒化物半導体の製造方法。
（２４）昇温前にもさらに障壁層の成長を行なうことを特徴とする上記（２３）に記載の窒化物半導体の製造方法。
（２５）昇温および降温中の少なくとも一の工程においてさらに障壁層を成長させることを特徴とする上記（２３）または（２４）に記載の窒化物半導体の製造方法。
（２６）障壁層がｎ型ドーパントを含有していることを特徴とする上記（２３）〜（２５）のいずれか一項に記載の窒化物半導体の製造方法。
（２７）上記（１）〜（１８）のいずれか一項に記載の窒化物半導体の発光層およびｐ型層の一部を除去してｎ型層を露出させる工程、露出したｎ型層に負極を設ける工程およびｐ型層に正極を設ける工程からなる窒化物半導体発光素子の製造方法。
（２８）上記（１９）に記載の窒化物半導体発光素子にリード線を設ける工程を含む発光ダイオードの製造方法。
（２９）上記（１９）に記載の窒化物半導体発光素子にリード線を設ける工程を含むレーザー素子の製造方法。
（３０）上記（１９）記載の窒化物半導体発光素子に蛍光体を有するカバーを設ける工程を含むランプの製造方法。
本発明によれば、井戸層の成長に適した基板温度で井戸層を成長した後に、障壁層の成長温度を制御することにより、半導体の結晶性に優れ、発光効率が高く、逆耐圧特性の劣化が少ない窒化物半導体発光素子を形成することができる。
また、成長温度を制御しつつ、井戸層および／または障壁層にｎ型ドーパントをドープすることにより、逆耐圧特性を維持しつつ、駆動電圧が低い窒化物半導体発光素子を形成することができる。
本発明は、基板上に窒化物半導体からなるｎ型層、発光層およびｐ型層を有し、発光層が井戸層と前記井戸層よりもバンドギャップエネルギーが大きい障壁層とを有する量子井戸構造の窒化物半導体において、その量子井戸構造を特定の温度条件で製造することを特徴とする。
図１は、本発明の一例である実施例１における窒化物半導体発光層の量子井戸構造成長温度プロファイルを示す図である。この成長温度プロファイル中、井戸層（６）に引き続いて低温で成長開始される障壁層（１）を以降「障壁層Ａ」、昇温過程で成長される障壁層（２）を「障壁層Ｂ」、高温度で実質的に保持されながら成長される障壁層（３）を「障壁層Ｃ」、温度降下中に成長される障壁層（４）を「障壁層Ｄ」、温度降下後に実質的に低温に保持させながら成長する障壁層（５）を「障壁層Ｅ」と表記する。
本発明の窒化物半導体において、その組成はｎ型層、発光層およびｐ型層の各層において従来公知の如何なる組成のものも使用できる。通常、一般式ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）で表わされる組成のものが、各層においてそれぞれ特定の組成比で用いられる。ｎ型層およびｐ型層には一般式ＡｌyＧａ1-yＮ（０≦ｙ＜１）で表わされる組成が好ましい。その構造も従来公知の如何なる構造のものでも使用できる。通常の構造としては、発光層をｐ型層とｎ型層で挟む構造を持ち、ｐ型層、ｎ型層の一部に電極を設けるコンタクト層を設けても良い。ｐ型層とｎ型層に接した電極から電流の注入を行い発光させる。
本発明の窒化物半導体において、基板には、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ、Ｓｉ、ＺｎＯ等その他の酸化物基板等従来公知の如何なるものでも使用できる。好ましくはサファイアである。基板上に窒化物半導体をエピタキシャル成長させるために、バッファ層（ＧａＮバッファ、ＡｌＮバッファ、ＳｉＮバッファ、ＡｌＧａＮバッファ等）を設けておいてもよい。
本発明の窒化物半導体において、発光層はバンドギャップエネルギーの小さい井戸層をバンドギャップエネルギーの大きい障壁層で挟み込んだ量子井戸構造が好ましい。井戸層と障壁層からなる量子井戸構造のペア数（井戸層および障壁層の組を１ペアとする）としては、特に制限はないが、通常は１から１００、好ましくは１から５０、より好ましくは１から２０である。１００より大きいと通常生産性が落ちるので好ましくない。
井戸層の組成はＩｎx1Ｇａ1-x1Ｎ（０≦ｘ１≦０．５）が所望の波長を得るために好ましい。ｘ１は、０．０１より大きいことがさらに好ましく、特に好ましくは０．０５より大きくする。そうすることにより所望の波長が得られやすくなる。障壁層の組成はＩｎx2Ｇａ1-x2Ｎ（０≦ｘ２＜ｘ１）がキャリアの閉じ込め効果の点で好ましい。ｘ１とｘ２との差（ｘ１-ｘ２）は０．０１より大きいことが好ましく、０．０５より大きいとさらに好ましい。この差が０．０１より小さいとキャリアの閉じ込めができない。また、ｘ２は０．１より小さいことが特に好ましい。
また、井戸層および／または障壁層にｎ型ドーパントを含有させることができる。ｎ型ドーパントを含有するか否かにかかわらず、従来例よりも高効率の発光が得られる。ｎ型ドーパントを含有した場合、輝度は若干低下するものの、駆動電圧が大幅に低下する。例えば電流２０ｍＡで、駆動電圧は０．４Ｖ程度低下する。特に、障壁層がｎ型ドーパントを含有する場合、駆動電圧の低下効果は大きい。
ｎ型ドーパントとしては、従来公知のｎ型ドーパントを何ら制限なく用いることができる。例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、硫黄（Ｓ）、セレン（Ｓｅ）およびテルル（Ｔｅ）等が挙げられる。なかでもシリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）が好ましい。
ｎ型ドーパントの含有量は、用いるドーパントの種類によって異なるが、通常１×１０16ｃｍ-3以上で５×１０19ｃｍ-3以下が好ましい。この範囲であれば、輝度はあまり低下せず、駆動電圧が大幅に低下する。
ｎ型ドーパントの濃度（含有量）は井戸層および／または障壁層全体に亙って一様でもよいが、井戸層および／または障壁層において濃度を周期的に変化させることができる。周期的に変化させた場合、各層の表面平坦性が改良されるので好ましい。周期的に変化させる場合、ドーパントの供給を３〜３０秒間隔で切り替えることが好ましく、より好ましくは５〜２０秒間隔である。周期数がこの範囲内であれば、上述の効果が発揮される。
濃度を周期的に変化させる場合、高濃度層が上述の範囲の含有量であればよい。低濃度層の含有量はさらに少なくてもよい。むしろアンドープが表面平坦性の改良に優れ、駆動電圧が低下するという点で好ましい。高濃度層および低濃度層のそれぞれの厚さは、通常０．１〜０．２ｎｍの範囲が好ましい。この範囲内で低濃度層が高濃度層よりも厚い方が、ドーパント含有層で発生するピットをアンドープ層が埋めて、優れた平坦性が得られるので好ましい。
本発明において、障壁層を形成させる際の温度は重要である。本発明の障壁層は、井戸層よりも高い温度で形成された障壁層Ｃおよび障壁層Ｃよりも低温で形成された障壁層Ｅの少なくとも２層がこの順序で積層されている。これらの層のどちらかを欠くと逆耐圧特性の経時劣化を防ぎ得ない。
井戸層の温度範囲は６００℃から１０００℃が好ましく、さらに好ましくは６５０℃から９５０℃であり、特に好ましくは７００℃から８００℃である。井戸層の温度が６００℃より低い場合には結晶性の悪化を招き、温度が１０００℃より高い場合は所望のＩｎ濃度を得ることが出来ない。障壁層Ｃの温度範囲は６５０℃から１３００℃が好ましく、さらに好ましくは７００℃から１２５０℃であり、特に好ましくは７５０℃から１２００℃である。障壁層Ｃの温度が６５０℃より低い場合は結晶性の悪化を招き、１３００℃より高い場合は井戸層へのダメージが懸念される。障壁層Ｅの温度範囲は６００℃から１２５０℃が好ましく、さらに好ましくは６５０℃から１０００℃であり、特に好ましくは７００℃から９００℃である。障壁層Ｅの温度が６００℃より低い場合は半導体の結晶性が悪化するため好ましくない。１２５０℃より高い場合は逆耐圧特性の経時劣化を防ぎ得ない。
井戸層と障壁層Ｃの温度差としては、実効温度で５０℃以上３００℃以下が好ましく、さらに好ましくは１００℃以上であり、特に好ましくは１５０℃以上である。また、障壁層Ｃと障壁層Ｅの温度差としても、実効温度で５０℃以上３００℃以下が好ましく、さらに好ましくは１００℃以上であり、特に好ましくは１５０℃以上である。井戸層と障壁層Ｃの温度差もしくは障壁層Ｃと障壁層Ｅの温度差が５０℃より小さい場合は本発明による高発光効率は得られず、エージングによる逆耐圧の低下防止効果も弱くなる。さらに温度差が３００℃より大きい場合は井戸層にダメージを与え、発光効率が低くなる。
また、障壁層ＣおよびＥを成長させる際に、温度を変更しつつ（例えば障壁層Ｃを一定温度に保たず変温させながら）成長することによっても、障壁層Ｃの温度が障壁層Ｅの温度よりも高い限り、同様に優れた発光効率と逆耐圧の低下防止効果が得られる。
さらに、障壁層Ｃよりも低温で成長させた障壁層Ａを、障壁層Ｃの手前に設けた障壁層Ａ、障壁層Ｃおよび障壁層Ｅがこの順序で積層した３層構造にすると、高い発光強度が得られるので好ましい。この場合、障壁層Ａの温度と障壁層Ｃの温度との差の好ましい範囲は、障壁層Ｅと障壁層Ｃとの場合の好ましい範囲と同様である。
また、障壁層Ｃを形成するための昇温工程および障壁層Ｅを形成するための降温工程においても障壁層を成長させて、それぞれ障壁層Ｂおよび障壁層Ｄを形成してもよい。障壁層Ｂおよび障壁層Ｄを形成させた場合、高い発光強度が得られるので好ましい。
本発明による量子井戸構造をなすために適当な井戸層の膜厚範囲は１ｎｍから８ｎｍが好ましく、さらに好ましくは１ｎｍから６ｎｍであり、特に好ましくは１ｎｍから４ｎｍである。１ｎｍ未満では良い発光強度が得られないので好ましくなく、８ｎｍより大きいと井戸層の閉じ込め効果が得られないので好ましくない。障壁層Ａ〜Ｅの合計膜厚範囲は３ｎｍから４０ｎｍが好ましく、さらに好ましくは３ｎｍから３０ｎｍであり、特に好ましくは３ｎｍから２０ｎｍである。４０ｎｍより大きいと順方向の電流特性に悪影響を及ぼすため好ましくない。３ｎｍ未満ではキャリアの閉じ込め効果が不十分となるので好ましくない。障壁層Ｃおよび障壁層Ｅの厚さはそれぞれ少なくとも１ｎｍあることが好ましい。障壁層Ｃが１ｎｍより小さいと発光強度が十分でなく、障壁層Ｅが１ｎｍより小さいと逆耐圧の経時劣化防止効果が十分でない。他の障壁層の厚さは、障壁層全体が上記の範囲に入るように適宜決めればよい。
本発明の窒化物半導体を作る方法としては、有機金属気相成長（ＭＯＣＶＤ）法が好ましいが、他に分子線エピタキシー法（ＭＢＥ法）あるいは水素化物気相エピタキシー法（ＨＶＰＥ法）等従来公知の如何なる方法を用いてもよい。
ＭＯＣＶＤ法はこの技術分野でよく知られており、従来公知の如何なる条件で行なってもよい。
例えば、キャリアガスとして水素または窒素を用いて、窒素源としてアンモニア（ＮＨ3）またはヒドラジンを用いることができる。ＩＩＩ族元素源としては、トリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、トリメチルアルミニウム（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）等を用いることができる。これら原料ガスの圧力は用いる装置によって異なるが一般に２０ｋＰａ〜１２０ｋＰａである。
また、ｎ型ドーパントの原料としては、Ｓｉ源として例えばモノシラン（ＳｉＨ4）等が使用できる。Ｇｅ源としてはゲルマンガス（ＧｅＨ4）や、テトラメチルゲルマニウム（（ＣＨ3）4Ｇｅ）やテトラエチルゲルマニウム（（Ｃ2Ｈ5）4Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。例えば、ＭＯＣＶＤ法では、Ｇｅドープｎ型窒化ガリウム層は、サファイア基板上に、（ＣＨ3）4Ｇｅを使用して形成する。ｐ型ドーパントとしてはジメチル亜鉛（Ｚｎ（ＣＨ3）2）またはシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）等を用いることができる。
以下に、本発明に係わる窒化物半導体について実施例に基づいて説明するが、本発明はこれらの実施例に限定されるものではない。
（実施例１）
本実施例１では、ＭＯＣＶＤ法を用いて、サファイア基板上にバッファ層およびｎ型層を形成し、その上に多重量子井戸構造を積層させ、さらにＭｇをドープしたｐ型ＧａＮ層を積層して窒化物半導体を作製した。
上記のＧａＮ層を含む窒化物半導体の作製は、ＭＯＣＶＤ法を用いて以下の手順で行なった。まず、サファイア基板を、誘導加熱式ヒータのＲＦコイルの中に設置された石英製の反応炉の中に導入した。サファイア基板は、加熱用のカーボン製サセプター上に載置した。基板載置後、反応炉内を真空引きしてガスを排出し、窒素ガスを流通して反応炉内をパージした。窒素ガスを１０分間に渡って流通した後、誘導加熱式ヒータを作動させ、１０分をかけて基板温度を１１７０℃に昇温した。基板温度を１１７０℃に保ったまま、水素ガスと窒素ガスを流通させながら９分間放置して、基板表面のサーマルクリーニングを行った。サーマルクリーニングを行っている間に、反応炉に接続された原料であるトリメチルガリウム（ＴＭＧ）、シクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）の入った容器（バブラ）の配管に水素キャリアガスを流通して、バブリングを開始した。各バブラの温度は、温度を調整するための恒温槽を用いて一定に調整しておいた。バブリングによって発生した原料の蒸気は、ＧａＮ層の成長工程が始まるまでは、キャリアガスと一緒に除外装置への配管へ流通させ、除外装置を通して系外へ放出した。サーマルクリーニングの終了後、誘導加熱式ヒータを調節して基板の温度を５１０℃に降温し、窒素からなるキャリアガスのバルブを切り替え、反応炉内への窒素の供給を開始した。その１０分後に、ＴＭＧの配管およびアンモニアガスの配管のバルブを切り替え、ＴＭＧとアンモニアを反応炉内へ供給し、ＧａＮからなるバッファ層を基板上に形成した。約１０分間に渡ってバッファ層の成長を行ったあと、ＴＭＧの配管のバルブを切り替えて、ＴＭＧの供給を停止し、バッファ層の成長を終了した。
バッファ層を形成した後、ｎ型層を積層した。まず、基板の温度を１０６０℃に昇温させた。昇温中、バッファ層が昇華しないように、キャリアガスである窒素と水素に加えてアンモニアガスを反応炉内に供給した。その後１１５０℃に昇温し、温度が安定したのを確認した後、ＴＭＧの配管のバルブを切り替え、これらの原料の蒸気を含む気体を反応炉内へ供給して、バッファ層上にＧａＮ層の成長を行った。約１時間に渡って上記のＧａＮ層の成長を行ったあと、ＳｉＨ4の配管バルブを切り替え、ＳｉドープされたＧａＮ層を約１時間に渡って成長させた。その後バルブ操作により、成長を中断し、８００℃まで降温し、トリエチルガリウム（ＴＥＧ）、トリメチルインジウム（ＴＭＩ）およびアンモニアガスのバルブ操作によりＩｎ0.04Ｇａ0.96Ｎからなるクラッド層を成長させた。
この後、本発明に関わる量子井戸構造の発光層を積層した。図１は本実施例に関わる量子井戸構造の温度の成長プロファイルを示す。
基板の温度を８００℃に維持したままで、キャリアガスとして窒素（１４リットル／分）を使用し、アンモニア（１４リットル／分）およびＴＥＧ（３０ｃｃ／分）を供給して、ＧａＮからなる量子井戸構造の障壁層Ａを１分間成長させた。その後１０００℃まで２分間掛けて昇温させつつ、障壁層Ｂを成長させ、１０００℃にて２分間保持しつつ障壁層Ｃを成長させた。その後８００℃に２分間掛けて降温しながら障壁層Ｄを成長させ、最後に８００℃で４分間保持しつつ障壁層Ｅを成長させた。（以後量子井戸構造の最初の障壁層を障壁層１と記載する、同様に最初の井戸層を井戸層１、次の障壁層を障壁層２、以下順次障壁層３，４，５とする。）
その後８００℃の温度を維持した状態でさらにＴＭＩ（３０ｃｃ／分）を３分間供給し、Ｉｎ0.07Ｇａ0.93Ｎからなる量子井戸構造の井戸層１を成長させた。
同様の手順を５回繰り返すことで、井戸層５まで成長させた後、さらに障壁層６を成長させ、多重量子井戸構造を作成した。原料ガスの供給圧力は５０ｋＰａであった。
このようにして、５層の井戸層からなる量子井戸構造を形成した後、温度を１，０５０℃まで加熱し、バルブ操作によりＴＭＧ、Ｃｐ2Ｍｇおよびアンモニアガスを供給し、ｐ型のＧａＮ層を成長させて本発明の窒化物半導体を作製した。
ＧａＮ層の成長を終了した後、誘導加熱式ヒータを制御して、基板の温度を室温まで２０分掛けて降温した。降温中は、反応炉内の雰囲気を成長中と同じようにアンモニアと窒素と水素から構成したが、基板の温度が４００℃となったのを確認後、アンモニアと水素の供給を停止した。その後、窒素ガスを流通しながら基板温度を室温まで降温し、作製した窒化物半導体を大気中に取り出した。
以上の工程により、ＧａＮバッファ層を有するサファイア基板上に、厚さ２μｍからなるアンドープのＧａＮ層、厚さ２μｍからなるＳｉドープのｎ型ＧａＮ層、厚さ０．２μｍからなるＩｎＧａＮクラッド層、厚さ７ｎｍからなる障壁層と厚さ３ｎｍからなる井戸層を組み合わせた多重量子井戸構造の発光層、および厚さ１５０ｎｍからなるｐ型ＧａＮ層が順次積層された本発明の窒化物半導体を得た。
この半導体のＳｉドープのｎ型ＧａＮ層に負極を、ｐ型ＧａＮ層に正極をそれぞれこの技術分野でよく知られた慣用の手段により設けて窒化物半導体発光素子を作製した。
この発光素子に順方向で３０ｍＡの電流を流し、スタート時、２０時間後および４０時間後に逆耐圧（Ｐ−Ｎ接合を持つ発光素子に対し、逆方向に１０μＡの電流を流すために必要とする電圧の絶対値）を測定するエージングテストを行なった。その結果を図５に示す。図中、１〜５が本実施例のサンプルである。４０時間後でも逆耐圧の劣化は全く観察されなかった。
また、電流２０ｍＡでの発光は、発光波長４６２ｎｍ、順方向電圧３．４ｍＶおよび出力６．０ｍＷであり、優れた発光効率を示した。
さらに、この発光素子に慣用の手段によりリード線を設け、また、蛍光体を有するカバーを設けることにより、発光ダイオード、レーザー素子およびランプを作製した。
（実施例２）
Ｉｎ0.04Ｇａ0.96Ｎからなるクラッド層の成長後すぐに昇温を始め、２分間掛けて１０００℃まで昇温し、障壁層Ｂを形成して障壁層Ａを形成しなかったこと以外は実施例１と同様に窒化物半導体および窒化物半導体発光素子を作製した。図２に本実施例に関わる量子井戸構造の温度の成長プロファイルを示す。
図５中、６〜１０が本実施例のサンプルであり、実施例１と同様に４０時間後でも逆耐圧の劣化は全く観察されなかった。
また、電流２０ｍＡでの発光は、発光波長４６２ｎｍ、順方向電圧３．４ｍＶおよび出力５．５ｍＷであり、優れた発光効率を示した。
（実施例３）
障壁層を成長させる際にＴＭＡ（２ｃｃ／分）をさらに添加し、Ａｌ0.03Ｇａ0.97Ｎからなる障壁層としたこと、および井戸層を成長させる際にＴＭＩの流量を１０ｃｃ／分とし、Ｉｎ0.03Ｇａ0.97Ｎからなる井戸層としたこと以外は実施例１と同様に窒化物半導体および窒化物半導体発光素子を作製した。
得られた発光素子を実施例１と同様に評価したところ、４０時間後でも逆耐圧の劣化は全く観察されなかった。また、電流２０ｍＡでの発光は、発光波長３９５ｎｍ、順方向電圧３．４ｍＶおよび出力６．５ｍＷであり、紫外の発光においても優れた発光効率を示した。
（実施例４）
本実施例では、実施例１におけるＳｉドープのｎ型ＧａＮ層をＧｅドープのｎ型ＧａＮ層としたこと以外は実施例１と同様の窒化物半導体および窒化物半導体発光素子を作製した。
Ｇｅドープｎ型ＧａＮ層は以下の如く形成した。実施例１におけるＳｉＨ4の代わりに、テトラメチルゲルマニウム（以下（ＣＨ3）4Ｇｅ）を流通し、その後流通を停止するサイクルを１００回繰り返し、厚さ２．０μｍのＧｅ濃度が周期的に変化するＧｅドープｎ型ＧａＮ層を形成した。それ以外は全て実施例１と同様に窒化物半導体および窒化物半導体発光素子を作製した。
得られた発光素子を実施例１と同様に評価したところ、４０時間後でも逆耐圧の劣化は全く観察されなかった。また、電流２０ｍＡでの発光は、発光波長４６１ｎｍ、順方向電圧３．４ｍＶおよび出力５．４ｍＷであり、優れた発光効率を示した。
（実施例５）
本実施例では、実施例１におけるＳｉドープのｎ型ＧａＮ層を実施例４と同様にＧｅドープのｎ型ＧａＮ層にしたこと、およびＧａＮからなる厚さ７ｎｍの障壁層をＧｅドープＧａＮからなる厚さ１６ｎｍの障壁層にしたこと以外は実施例１と同様の窒化物半導体および窒化物半導体発光素子を作製した。なお、障壁層のＧｅドープ濃度は５×１０17ｃｍ-3になるようにした。
障壁層の形成は、Ｇｅドープ濃度が５×１０17ｃｍ-3になるようにテトラエチルゲルマニウム（ＴＥＧｅ）をさらに添加したこと、障壁層Ｃおよび障壁層Ｅの成長時間をそれぞれ８分としたこと以外は実施例１と同様に行なった。
得られた発光素子を実施例１と同様に評価したところ、４０時間後でも逆耐圧の劣化は全く観察されなかった。また、電流２０ｍＡでの発光は、発光波長４６１ｎｍ、順方向電圧３．０ｍＶおよび出力５．０ｍＷであり、優れた発光効率を示した。
（比較例１）
Ｉｎ0.04Ｇａ0.96Ｎからなるクラッド層の成長までは実施例１と同じである。その後すぐに、キャリアガスとして窒素を使用してアンモニアおよびＴＥＧを供給しつつ昇温を始め、２分間掛けて１０００℃まで昇温し、アンドープのＧａＮからなる障壁層Ｂを形成し、障壁層Ａは形成しなかった。次いで１０００℃で９分間保持して障壁層Ｃを成長させた。
次にＴＥＧの供給を止め、基板の温度を８００℃まで降温し、障壁層Ｄは形成しなかった。８００℃になった時点でＴＥＧの供給を再開すると同時にＴＭＩも供給して、３分間この温度に維持して、ＩｎＧａＮからなる量子井戸構造の最初の井戸層を成長させ、障壁層Ｅは形成しなかった。
その後ＴＭＩの供給を止めて１０００℃まで昇温させ、障壁層２の障壁層Ｂを成長させた。同様の手順を５回繰り返すことで、井戸層５まで成長させた後、障壁層６を成長させ、多重量子井戸構造を作製した。原料ガスの流量および圧力は実施例１と同じである。図３に本比較例に関わる量子井戸構造の温度の成長プロファイルを示す。
このようにして、５層の井戸層からなる量子井戸構造を形成し、その後ｐ型のＧａＮ層を形成して、窒化物半導体を作製した。この窒化物半導体に実施例１と同様に負極と正極を設けて窒化物半導体発光素子とした。
実施例１と同様に、この窒化物半導体発光素子のエージングテストを行なった。その結果を図６に示す。図中、１〜５が本比較例のサンプルである。この図から明らかなとおり、２０時間後には逆耐圧が大幅に劣化した。
また、電流２０ｍＡでの発光は、発光波長４６３ｎｍ、順方向電圧３．５ｍＶおよび出力３．０ｍＷであった。
（比較例２）
障壁層Ｃ形成後、１０００℃から８００℃に降温する際にもＴＥＧの供給を続けて障壁層Ｄを形成すること以外は、比較例１と同様に窒化物半導体および窒化物半導体発光素子を作製した。図４に本比較例に関わる量子井戸構造の温度の成長プロファイルを示す。
図６中、６〜１０が本比較例のサンプルであり、比較例１と同様に２０時間後には逆耐圧が大幅に劣化した。また、電流２０ｍＡでの発光は、発光波長４６１ｎｍ、順方向電圧３．４ｍＶおよび出力３．０ｍＷであった。
（比較例３）
Ｓｉドープのｎ型ＧａＮ層およびアンドープＧａＮからなる障壁層を実施例５と同様にそれぞれＧｅドープのｎ型ＧａＮ層およびＧｅドープＧａＮからなる障壁層にしたこと以外は比較例１と同様に窒化物半導体および窒化物半導体発光素子を作製した。
得られた発光素子を実施例１と同様に評価したところ、比較例１に比べ逆耐圧の劣化は抑えられたが各実施例に比べては劣化した。また、電流２０ｍＡでの発光は、発光波長４６３ｎｍ、順方向電圧３．３Ｖおよび出力３．０ｍＷであった。
本発明によって提供される窒化物半導体は発光素子用材料として有用であり、これを用いて得られた発光素子は、青色発光素子として各種インジケーター等の電子機器に有用である。
実施例１における窒化物半導体発光層の量子井戸構造成長温度プロファイルを示す図である。 実施例２における窒化物半導体発光層の量子井戸構造成長温度プロファイルを示す図である。 比較例１における窒化物半導体発光層の量子井戸構造成長温度プロファイルを示す図である。 比較例２における窒化物半導体発光層の量子井戸構造成長温度プロファイルを示す図である。 実施例１および２におけるエージング結果を示す図である。 比較例１および２におけるエージング結果を示す図である。
符号の説明
１ 障壁層Ａ
２ 障壁層Ｂ
３ 障壁層Ｃ
４ 障壁層Ｄ
５ 障壁層Ｅ
６ 井戸層

Claims (30)

  1. 基板上に窒化物半導体からなるｎ型層、発光層およびｐ型層をこの順で含み、発光層は井戸層を該井戸層よりもバンドギャップエネルギーが大きい障壁層で挟んだ量子井戸構造を含み、該障壁層は井戸層よりも高温で成長させた障壁層Ｃおよび障壁層Ｃよりも低温で成長させた障壁層Ｅを含み、障壁層Ｃは障壁層Ｅに対して基板側に位置することを特徴とする窒化物半導体。
  2. 窒化物半導体が一般式ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）で表わされる請求項１に記載の窒化物半導体。
  3. 障壁層が障壁層Ｃよりも低温で成長させた障壁層Ａをさらに有し、障壁層Ａ、障壁層Ｃ、障壁層Ｅの順序で積層されていることを特徴とする請求項１または２に記載の窒化物半導体。
  4. 障壁層が障壁層Ｃよりも低温で成長させた障壁層Ｂを障壁層Ａと障壁層Ｃとの間に有することを特徴とする請求項３に記載の窒化物半導体。
  5. 障壁層が障壁層Ｃよりも低温で成長させた障壁層Ｄを障壁層Ｃと障壁層Ｅとの間に有することを特徴とする請求項１〜４のいずれか一項に記載の窒化物半導体。
  6. 障壁層Ｃの成長温度と井戸層の成長温度との差が５０℃以上であることを特徴とする請求項１〜５のいずれか一項に記載の窒化物半導体。
  7. 障壁層Ｃの成長温度と障壁層Ｅの成長温度との差が５０℃以上であることを特徴とする請求項１〜６のいずれか一項に記載の窒化物半導体。
  8. 障壁層Ｃの成長温度と障壁層Ａの成長温度との差が５０℃以上であることを特徴とする請求項３〜７のいずれか一項に記載の窒化物半導体。
  9. 井戸層の成長温度が６００℃以上１０００℃以下であることを特徴とする請求項１〜８のいずれか一項に記載の窒化物半導体。
  10. 井戸層がＧａＩｎＮからなることを特徴とする請求項２〜９のいずれか一項に記載の窒化物半導体。
  11. 障壁層がＧａＩｎＮまたはＧａＮからなることを特徴とする請求項２〜１０のいずれか一項に記載の窒化物半導体。
  12. 井戸層および／または障壁層がｎ型ドーパントを含んでいることを特徴とする請求項１〜１１のいずれか一項に記載の窒化物半導体。
  13. ｎ型ドーパントがＳｉである請求項１２に記載の窒化物半導体。
  14. ｎ型ドーパントがＧｅである請求項１２に記載の窒化物半導体。
  15. 井戸層および／または障壁層のｎ型ドーパント濃度が周期的に変化していることを特徴とする請求項１２〜１４のいずれか一項に記載の窒化物半導体。
  16. ｎ型ドーパントを含む層とアンドープの層とが交互に積層されていることを特徴とする請求項１５に記載の窒化物半導体。
  17. ｎ型ドーパント濃度の低い層の厚さがｎ型ドーパント濃度の高い層の厚さ以上であることを特徴とする請求項１５または１６に記載の窒化物半導体。
  18. ｎ型ドーパントが存在する層のｎ型ドーパント濃度が１×１０16ｃｍ-3以上で５×１０19ｃｍ-3以下であることを特徴とする請求項１２〜１７のいずれか一項に記載の窒化物半導体。
  19. 請求項１〜１８のいずれか一項に記載の窒化物半導体のｎ型層に負極が設けられ、かつｐ型層に正極が設けられた窒化物半導体発光素子。
  20. 請求項１〜１８のいずれか一項に記載の窒化物半導体を用いている発光ダイオード。
  21. 請求項１〜１８のいずれか一項に記載の窒化物半導体を用いているレーザー素子。
  22. 請求項１〜１８のいずれか一項に記載の窒化物半導体を用いているランプ。
  23. 基板上に窒化物半導体からなるｎ型層、量子井戸構造の発光層、およびｐ型層を順次積層させて量子井戸構造を有する窒化物半導体を製造する際に、量子井戸構造における障壁層の成長を、井戸層成長後昇温して井戸層よりも高温で成長させた後に降温し、降温された状態でさらに障壁層の成長を行なうことを特徴とする窒化物半導体の製造方法。
  24. 昇温前にもさらに障壁層の成長を行なうことを特徴とする請求項２３に記載の窒化物半導体の製造方法。
  25. 昇温および降温中の少なくとも一の工程においてさらに障壁層を成長させることを特徴とする請求項２３または２４に記載の窒化物半導体の製造方法。
  26. 障壁層がｎ型ドーパントを含有していることを特徴とする請求項２３〜２５のいずれか一項に記載の窒化物半導体の製造方法。
  27. 請求項１〜１８のいずれか一項に記載の窒化物半導体の発光層およびｐ型層の一部を除去してｎ型層を露出させる工程、露出したｎ型層に負極を設ける工程およびｐ型層に正極を設ける工程からなる窒化物半導体発光素子の製造方法。
  28. 請求項１９に記載の窒化物半導体発光素子にリード線を設ける工程を含む発光ダイオードの製造方法。
  29. 請求項１９に記載の窒化物半導体発光素子にリード線を設ける工程を含むレーザー素子の製造方法。
  30. 請求項１９記載の窒化物半導体発光素子に蛍光体を有するカバーを設ける工程を含むランプの製造方法。
JP2004289955A 2003-10-02 2004-10-01 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法 Withdrawn JP2005129923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004289955A JP2005129923A (ja) 2003-10-02 2004-10-01 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003344599 2003-10-02
JP2004289955A JP2005129923A (ja) 2003-10-02 2004-10-01 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011182842A Division JP2011238971A (ja) 2003-10-02 2011-08-24 窒化物半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2005129923A true JP2005129923A (ja) 2005-05-19

Family

ID=34655820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004289955A Withdrawn JP2005129923A (ja) 2003-10-02 2004-10-01 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2005129923A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022423A1 (en) * 2004-08-25 2006-03-02 Showa Denko K.K. Germanium-adding source for compound semiconductor, production method of compound semiconductor using the same and compound semiconductor
JP2006237281A (ja) * 2005-02-25 2006-09-07 Sony Corp 半導体装置の製造方法
JP2007036113A (ja) * 2005-07-29 2007-02-08 Showa Denko Kk 窒化ガリウム系化合物半導体積層物の製造方法
JP2007201152A (ja) * 2006-01-26 2007-08-09 Rohm Co Ltd 発光素子の製造方法
JP2010010444A (ja) * 2008-06-27 2010-01-14 Showa Denko Kk 半導体発光素子、ランプ及び半導体発光素子の製造方法
JP2011223043A (ja) * 2011-08-09 2011-11-04 Sumitomo Electric Ind Ltd 半導体発光素子、および半導体発光素子を作製する方法
US8895956B2 (en) 2010-12-15 2014-11-25 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2022101442A (ja) * 2020-12-24 2022-07-06 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
WO2023003446A1 (ko) * 2021-07-23 2023-01-26 주식회사 소프트에피 3족 질화물 반도체 발광 소자를 제조하는 방법
US12191420B2 (en) 2020-12-24 2025-01-07 Nichia Corporation Nitride semiconductor light emitting element and method of manufacturing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032349A (ja) * 1996-07-12 1998-02-03 Sony Corp 半導体の成長方法
JP2001102629A (ja) * 1999-09-28 2001-04-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP2002043618A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法
JP2003229645A (ja) * 2002-01-31 2003-08-15 Nec Corp 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032349A (ja) * 1996-07-12 1998-02-03 Sony Corp 半導体の成長方法
JP2001102629A (ja) * 1999-09-28 2001-04-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP2002043618A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法
JP2003229645A (ja) * 2002-01-31 2003-08-15 Nec Corp 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022423A1 (en) * 2004-08-25 2006-03-02 Showa Denko K.K. Germanium-adding source for compound semiconductor, production method of compound semiconductor using the same and compound semiconductor
JP2006237281A (ja) * 2005-02-25 2006-09-07 Sony Corp 半導体装置の製造方法
JP2007036113A (ja) * 2005-07-29 2007-02-08 Showa Denko Kk 窒化ガリウム系化合物半導体積層物の製造方法
JP2007201152A (ja) * 2006-01-26 2007-08-09 Rohm Co Ltd 発光素子の製造方法
JP2010010444A (ja) * 2008-06-27 2010-01-14 Showa Denko Kk 半導体発光素子、ランプ及び半導体発光素子の製造方法
US8895956B2 (en) 2010-12-15 2014-11-25 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2011223043A (ja) * 2011-08-09 2011-11-04 Sumitomo Electric Ind Ltd 半導体発光素子、および半導体発光素子を作製する方法
JP2022101442A (ja) * 2020-12-24 2022-07-06 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP7260807B2 (ja) 2020-12-24 2023-04-19 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
US12191420B2 (en) 2020-12-24 2025-01-07 Nichia Corporation Nitride semiconductor light emitting element and method of manufacturing same
WO2023003446A1 (ko) * 2021-07-23 2023-01-26 주식회사 소프트에피 3족 질화물 반도체 발광 소자를 제조하는 방법

Similar Documents

Publication Publication Date Title
JP2011238971A (ja) 窒化物半導体発光素子の製造方法
JP3639789B2 (ja) 窒化物系半導体発光素子
JP5558454B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP5279006B2 (ja) 窒化物半導体発光素子
JP4724901B2 (ja) 窒化物半導体の製造方法
JP2007134507A (ja) 半導体発光素子、および半導体発光素子を作製する方法
JPWO1999038218A1 (ja) 半導体発光素子およびその製法
JP2005129923A (ja) 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法
JP3322179B2 (ja) 窒化ガリウム系半導体発光素子
JP5334501B2 (ja) 窒化物半導体素子
JP4416044B1 (ja) ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP2713094B2 (ja) 半導体発光素子およびその製造方法
JP2008078186A (ja) 窒化物系化合物半導体の結晶成長方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP2007258529A (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法及びランプ
JP3753369B2 (ja) 窒化物系半導体発光素子
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
JPH09148626A (ja) ３−５族化合物半導体の製造方法
JP5834495B2 (ja) 窒化物半導体素子
JP4829273B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5240171B2 (ja) 窒化ガリウム系半導体、半導体光素子、半導体レーザ、発光ダイオード
JP2008277650A (ja) 窒化物系化合物半導体装置の製造方法
JP2001085735A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP3767534B2 (ja) 発光デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110831

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110929

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110930