JP2005237193A - 準共振ソフトスイッチングインバータと電源とを有する溶接セット - Google Patents

Abstract

【課題】電源とこの電源に接続されたインバータとを有する溶接セットを提供する。
【解決手段】インバータ（２８）は、少なくとも１つのスイッチング脚部（３０）を有し、この脚部は、直列配置にされたスイッチ（３２）と出力端子（３８）とを有する。電源は更に、ターンオフおよびターンオンコマンドを送信してスイッチを制御する制御回路（３８）と、出力ＤＣ電圧を送る整流器（４４）に接続された変圧器（４０）とを有する。この電源は、インバータの各スイッチの端子の電圧を検出する検出回路（５０）と、制御信号（Ｓｃ）と電圧信号（Ｓｔ）を受信し、制御信号（Ｓｃ）がターンオンコマンドに対応するときと電源電極間の電圧が実質的にゼロであるときにターンオンコマンドに対応するパイロット信号（Ｓｐ）を各スイッチに送信するように設計されたパイロット回路（６０）とを有する。
【選択図】 図２

Description

本発明は、電源と“準共振（quasi-resonant）ソフトスイッチング”型のインバータを備えた電気アーク溶接セットに関する。

“パワーエレクトロニクス”の領域には、“ソフトスイッチング”原則で作動するインバータを有しＤＣ出力電圧を送り得る幾つかの電源がある。

準共振ソフトスイッチング型インバータを有するこのような公知の電源の電気回路図が、参照のために図１に機能上の構成で示されている。

インバータ２は、ＤＣ電圧源８の基準端子４と電源端子６との間に接続されている。

概して参照符号１０、特に参照符号１０_１と１０_２とによって示された２つのスイッチングセル又は脚部が、ＤＣ電圧源８の端子４と６との間に平行に配置されている。これら脚部１０は各々が、端子４と６との間に直列接続された２つのスイッチを有している。これらスイッチは、概して参照符号１２、特に参照符号１２_１、１、１２_１、２及び１２_２、１、１２_２、２によって示されている。

各スイッチ１２は、一般には１つ以上の制御可能なトランジスタ（例えばＭＯＳＦＥＴまたはＩＧＢＴ）を有し、これらの端部にはダイオードが逆平行に設けられている。

更に、各スイッチング脚部１０の各スイッチ１２はまた、概して参照符号１４、特に参照符号１４_１、１、１４_１、２、１４_２、１、１４_２、２によって示されたスイッチング補助容量部材に対して平行に設けられている。

かくして、スイッチング脚部１０_１及び１０_２は各々が、各脚部の２つの中央スイッチの間に設けられた出力端子１６_１及び１６_２を与えている。

更に、各脚部１０の各スイッチ１２は、これの制御のためにインバータ２の外部の制御装置１６に接続されている。

インバータ２は、変圧器２０を有し、これの１次巻線が、スイッチング脚部１０_１、１０_２の２つの出力端子１６_１、１６_２間に直列接続されている。

更に、誘導部材２２が、変圧器の１次巻線と脚部１０_１の出力端子１６_１との間に直列接続されて、共振部材を形成している。

変圧器２０の２次巻線が、整流器２４に接続され、これの出力端子２６が、電源の出力部、または、溶接セットであれば溶接端子を形成している。

このような回路の作動と制御とは、従来技術において知られている。

制御装置１６は、各スイッチ１２にターンオフコマンドのみを供給する。オフの状態からオンの状態へのスイッチングは、制御装置１６から送られたコマンドを受信し次第、準共振ソフトスイッチング原則に従ってゼロ電圧で自発的に達成される。

実際は、スイッチ１２のスプリアスキャパシタンスと変圧器２０の漏れインダクタンスとが適切であれば共振部材、即ち、容量部材と誘導部材２２との内に蓄えられる無反応エネルギーが、脚部１０の出力端子１６において、ソフトスイッチング作動に対応するオフの状態からオンの状態へのスイッチングのための状態を自発的に達成するために使用される。

しかし、一般にこのような回路では、スイッチをターンオフおよびターンオンするコマンドは、端子の電圧がゼロでないときにスイッチがターンオンしないようにキャパシタを完全に放電させるために、むだ時間（dead time）だけ分離されなくてはならない。

このために、ターンオフとターンオンとのコマンドは、スイッチング脚部のどんな漏電をも防止するように完全に同期されなくてはならない。

これにより、高い電流が使用される溶接セットの、漏電に晒されないためにはむだ時間を長く規定しなければならないという大きな問題が生じる。

もう１つの問題点は、電源と準共振ソフトスイッチング型インバータとを有し、漏電に関してハイレベルの保護を与える、改善されたアーク溶接セットをどのように提案するかということである。

本発明の解決法は、ＤＣ電圧の電源端子と基準端子とを与える電気エネルギー源への接続の手段を備えた準共振ソフトスイッチング型インバータと電源とを有する溶接セットである。インバータは、少なくとも１つの準共振型スイッチング脚部を有し、各脚部は、電源と基準端子との間で直列接続された偶数のスイッチと、脚部の２つの中央のスイッチの間に設けられた出力端子とを有する。各スイッチは、キャパシティブ部材と並列接続され、共振部材を形成する誘導部材と直列接続されている。電源は更に、ターンオフとターンオンのコマンドに対応するスイッチと変圧器とに制御信号を送信するようにスイッチを制御する制御回路を有する。変圧器の１次巻線は、スイッチング脚部の出力端子に接続され、２次巻線は、電源出力ＤＣ電圧を送る整流器に接続されている。電源はまた、インバータの各スイッチの電源電極の間の電圧を検出して電圧信号を送信する検出回路と、電圧信号だけでなく制御回路によって送信された制御信号を受信し、制御信号がターンオフ信号に対応するとき並びに／もしくは電源電極間の電圧が実質的にゼロではないときにターンオフコマンドに対応するパイロット信号を各スイッチに送信し、制御信号がターンオンコマンドに対応するときと電源電極間の電圧が実質的にゼロであるときに各スイッチにターンオンコマンドに対応するパイロット信号を送信するように設計されているパイロット回路とを有する。

本発明の回路の使用により、電源とインバータとを有し、このインバータのスイッチがこれらの電源電極間にゼロに近い電圧を与えるときにのみターンオンされ得るセットが製造可能である。

状況に応じて、本発明に係わるセットは、１つ以上の以下の特性を有し得る。

各検出回路は、２つの論理的状態を有する電圧信号を供給するように設計されている。２つの論理的状態は、電源電極間の実質的にゼロである電圧に対応する高い状態と、実質的にゼロではない電圧に対応する低い状態とである。前記パイロット回路は、２つの論理的状態を有するパイロット信号を各スイッチに送信する。この２つの論理的状態は、実質的にゼロの電圧の検出と同期してターンオンコマンドを受信する高い状態と、他の状況全てに対応する低い状態とである。

前記パイロット回路は、１つのスイッチを対象とした制御信号とこのスイッチの端子の電圧信号とを入力部として夫々に受信して、パイロット信号をこれらのスイッチに送信する論理ユニットを有する。

スイッチは、２つ一組で制御され、パイロット回路は、複数の論理ユニットを有し、各論理ユニットは、２つのスイッチを対象とした制御信号と、各スイッチの端子の電圧信号とを受信し、これらスイッチに同じパイロット信号を送信する。

各検出回路は、電源電極間の最大の電圧と比較すると非常に低い値の基準電圧を生じる発生器と、基準電圧と電源電極間の電圧との相対値に応じて電圧信号を送信するように設計された比較器とを有する。

変圧器は、１次側で直列配置にされた２つの要素と、２次側で並列配置にされた２つの要素とを有する連結平面変圧器である。

本発明は、添付図面を参照して非限定的な例を用いてなされた以下の説明を読むことによってよりよく理解されるだろう。

以下の文章では、同じタイプの一対の部品が、１つの参照符号で示されている。一対の各部品は、同じ参照符号に添字をつけた形で示されている。こうした添字は、欄、列の順番に点で区切られた２つの添字を使用して、マトリクス表記法に従って割り当てられている。

図２は、本発明に係わる溶接セットのための電源の電気回路を示している。これは、図１を参照して上述されたようにＤＣ電圧源８の基準端子４と電源端子６との間で接続されたインバータ２８を有する。本形態では、電圧源８は、６００ボルトのＤＣ電圧を送る。

説明される実施形態では、ＤＣ電圧源８は、本発明の電源の外部にあり、端子が電源に接続されている。変形例として、ＤＣ電圧源８は、本発明の電源内に組み込まれていてもよい。

インバータ２８は、端子４と６との間に並列配置された２つのスイッチング脚部３０_１と３０_２とを有している。各脚部は、端子４と６との間に直列接続されたスイッチを有している。これらスイッチは、全体としては参照符号３２で、個々には参照符号３２_１、１、３２_１、２、３２_２、１、３２_２、２で示されている。各スイッチは、一般に、２つの電源電極と制御電源電極とを有する。

各スイッチ３２は、スイッチングを補助するとともに共振部材を形成する容量部材３４に並列配置されている。例えば、スイッチ３２は、ＭＯＳＦＥＴタイプのスイッチであり、例えば、ＩＸＫＮ４５Ｎ８０Ｃと示された部品と容量部材３４とが、２．２ナノファラッド（nF）キャパシタである。

スイッチング脚部１０_１は、２つのスイッチ３２_１、１と３２_１、２との間に出力端子３６_１を有し、スイッチング脚部１０_２は、スイッチ３２_２、１と３２_２、１との間に出力端子３６_２を有している。

電源はまた、インバータ２８の外部にありスイッチ３２の強制的なターンオフ制御と自発的なターンオンとのために設計された制御装置３８を有する。このような制御部は、一般的に設けられるもので、各スイッチ３２は、ターンオフとターンオンとのコマンドを伝える信号Ｓｃ_１、１、Ｓｃ_１、２、Ｓｃ_２、１、Ｓｃ_２、２を受信する。

特定の脚部のスイッチ３２の制御信号ＳＣは、互いに相互補完的で対称的であり、即ち、２つの異なる脚部の２つの対向スイッチの制御信号は等しい。

かくして、信号Ｓｃ_１、１とＳｃ_２、２は等しく、Ｓｃ_１、２とＳｃ_２、１とは等しい。スイッチ３２は、２つ一組で制御されると説明されている。

インバータ２８はまた、第１のスイッチング脚部３０_１の出力端子３６_１と変圧器４０の１次巻線との間に直接配置された誘導部材４２を有する。

この形態では、誘導部材４２は、３マイクロヘンリー（μＨ）インダクタである。

変圧器４０の２次巻線は、ＤＳＥＰ２×１０１ダイオード（１００Ａの２倍（twice 100 A）の４００ボルト）と５μＨインダクタとを用いて従来のタイプの整流器４４に接続されている。

整流器４４の出力端子は、電源の出力端子を直接に形成しており、参照符号４６で示されている。

更に、検出回路５０は、電源電極の間あるいは各スイッチ３２の端子の間に配置されている。

各検出回路５０は、スイッチ３２の端子間に接続された反転比較器５２を有し、各端子の電圧レベルを、または、スイッチ３２の端子の電圧をゼロと比較することができる。

各検出回路５０のために、基準電圧発生器５４が、比較器５２の入力端子とスイッチ３２の端子との間に挿入されている。

この基準電圧は、スイッチ３２の電源電極間に生じ得る最大電圧と比較すると低く、１７ボルトなどである。

かくして、各検出回路５０は、スイッチ３２の端子でゼロまたはゼロに近い電圧を検出するように使用可能である。このような電圧の検出は、対応するスイッチ３２の端子の電圧がゼロであるかさもなければゼロに近いときに高い論理状態となるがそれ以外は低い論理状態となる電圧信号Ｓｔを送信することによって、達成される。

最後に、本発明の装置はまた、制御装置３８とスイッチ３２との間に挿入されたパイロット回路６０によって形成された付加的な制御ステージを有する。このパイロット回路６０は、制御装置３８から送信される制御信号と、検出回路５０によって送信される電圧信号Ｓｔとを入力部として受信する。

説明されている本実施形態では、このパイロット回路６０は、各スイッチ３２についてこれの制御信号Ｓｃとこれの電圧信号Ｓｔとの間の論理的なＡＮＤ関数を与え、パイロット信号Ｓｐを対応するスイッチ３２に夫々に送信するように設計された複数の論理ユニット６２を有する。

かくして、論理ユニット６２_１、２は、スイッチ３２_１、２を対象とした制御信号Ｓｃ_１、２とスイッチ３２_１、２の端子の電圧を検出する検出回路５０_１、２によって送信された電圧検出信号Ｓｔ_１、２との間の論理的なＡＮＤ関数に対応する信号Ｓｐ_１、２を送信する。

説明されている実施形態では、パイロット信号Ｓｐは、各スイッチ３２に直接に適用可能である。

スイッチ３２の性質に応じて、インピーダンス適合回路が、スイッチに適したパイロット信号が形成可能とするように論理ユニット６２とスイッチ３２との間に配置可能である。

作業時に、制御装置３８によって送信される制御信号Ｓｃは、ターンオンコマンドのための高い論理状態とターンオフコマンドのための低い論理状態とに対応する２つのレベルを有する。

従って、パイロット回路６０は、スイッチ３２が同じ論理レベルの制御信号Ｓｃを受信したとき並びに／もしくはスイッチ３２の端子の電位差が発生器５４によって発生される基準電圧よりも大きいとき、即ち、電圧信号Ｓｔが低いレベルにあるときに、低い論理レベルのパイロット信号Ｓｐを各スイッチ３２に送ることによってターンオフコマンドを送信する。

従って、制御装置３８によって送信されるターンオフコマンドは、直接にスイッチに伝えられる。

しかし、高い論理レベルの制御信号Ｓｃに対応するターンオンコマンドは、対応するスイッチの端子でゼロまたはゼロに近い電圧が検出されたときにのみ、即ち、電圧検出信号Ｓｔがまた高いレベルにあるときにのみ、送信される。

かくして、本発明の装置は、インバータ２８のスイッチ３２がこれらの端子の電圧がゼロまたはゼロに近いときにのみ制御装置３８によって送信されたターンオンコマンドを受信することを確認するために、使用可能である。

このようなパイロット回路は、文書ＦＲ−Ａ−２５６４６６２号に詳しく説明されている。具体的には、この文書のうち３頁１２行から６頁２行までの一節を読者は参照できる。

このようなパイロット回路を、溶接セットの電源の一部を形成する変圧器に適合させると、変圧器のスイッチング脚部での漏電の防止に利用することができ、このような溶接セットの使用に伴って生じる危険が減じられ得る。このようにパイロット回路を溶接セットの変圧器に適合させることはこれまで検討されてこなかったので、結果として生じる利益は全く予期できない。

特に、溶接セットの効率が、強制的なターンオンコマンドとスイッチング補助キャパシタ３４によって補助される既存のターンオフコマンドをなくすことで著しく向上される。また、このような溶接セットの制御が簡単にされる。

更に、スイッチを２つ一組で制御する場合の変形例としては、制御装置が、２つのスイッチング脚部に属する２つの対称的な対向スイッチを夫々対象とした２つの制御信号のみを送信する。

この実施形態では、パイロット回路内に含まれる論理ユニットが、両スイッチに夫々分布され、２つのスイッチの夫々の制御信号と電圧信号との間の論理的なＡＮＤ関数に対応する単一のパイロット信号を送るように設計されている。

かくして、制御信号がターンオフコマンドに対応するとき、並びに／もしくは、２つ一組で制御される２つのスイッチのいずれかの端子で実質的にゼロでない電圧が検出されたときに、ターンオフコマンドが送信される。

一般には、ターンオンコマンドは、制御信号がターンオンコマンドに対応するときと、２つ一組で制御される２つのスイッチの端子での電圧が実質的にゼロであるときにのみ、伝えられる。

図３を参照して、以下に本発明に係わる電源を用いた溶接セットの説明をする。

溶接セット１００は、３相ネットワーク１０２などの電力移送ネットワークに接続されている。

３相ネットワーク１０２からのエネルギーは、変圧器１０４などの絶縁手段内に最初に受けられ、溶接セット１００と３相ネットワーク１０２との間に電気絶縁性を与える。

変圧器１０４は、パワーＡＣ信号を、ＤＣ電圧源を形成する整流器１０６に送る。この整流器には、図２に示されている変圧器２８に対応する変圧器１０８が接続されている。

このように結合された変圧器１０４、整流器１０６、および変圧器１０８は、ＡＣ電圧源とＤＣ電圧源との間の電力変換装置を形成している。

変圧器１０８の出力端子は、溶接端子１１０に接続されて、アーク溶接のための溶接端子を形成している。

更に、溶接セット１００はまた、溶接のためのセットポイントを入力する手段１１２を有している。このセットポイントは、図２を参照して説明された制御装置３８に対応する制御装置１１４に伝えられる。この制御装置１１４は最終的に制御信号をインバータ１０８に送り、セットポイントに対応して端子１１０で出力信号を形成する。

出力端子１１０を有するインバータ１０８は、制御装置１１４につながっており、電源を形成している。

自然に、他のタイプの制御部及びセットポイントが、必要な用途に応じて用いられ得る。特に、本発明に関わる電源は、可変デューティサイクルあるいは位相シフト制御の溶接セットで使用され得る。

更に、特にインバータで使用される部品は、違う方法でも製造され得る。

スイッチは、一般的には、これらスイッチ全体が電圧モードで一方向にのみ作用して電流モードでは双方向に作用するために電圧モードで一方向にのみ作用して電流モードで双方向に作用する複数の電子部品で作られるように、直列に配置された１つ以上の同じトランジスタ又はＭＯＳＦＥＴで作られ得る。

容量部材は、並列に接続された多数のキャパシタから構成され、誘導部材は、直列接続された多数のインダクタで構成され得る。

使用される各電子部品の数と性質とは、各スイッチの２つの端子間に与えられ得る最大電圧と最大電流とに従って変化する。

更に、様々の電子部品が統合されることが可能で、同一の部品が多数の機能を処理する。しかし、このような部品の寸法決定は、様々な機能によって与えられる制約を考慮しなくてはならない。

従来技術の電源の電気回路図である。 本発明に係わるセットのための電源の電気回路図である。 本発明に係わる電源を使用する溶接セットのブロック図である。

Claims (6)

1. ＤＣ電圧の電源端子（６）と基準端子（４）とを有する電気エネルギー源（８）への接続の手段（４、６）を備えた準共振ソフトスイッチングインバータと電源とを具備する溶接セットであって、前記インバータ（２８）は、少なくとも１つの準共振タイプのスイッチング脚部（３０）を有し、各脚部は、前記電源端子（６）と基準端子（４）との間に直列接続された偶数のスイッチ（３２）と、これらのスイッチの間に設けられた出力端子（３８）とを有し、前記各スイッチ（３２）は、共振部材を形成するように容量部材（３４）に並列にかつ誘導部材（５８）に直列に接続されており、また、前記電源は、ターンオフおよびターンオンコマンドに対応する制御信号（Ｓｃ）をスイッチに送ってこれらスイッチ（３２）を制御する制御回路（３８）と、変圧器（４０）とを有し、この変圧器の１次巻線は、スイッチング脚部（３０）の出力端子（３８）に結合され、２次巻線は、電源出力ＤＣ電圧を送る整流器（４４）に結合され、また、前記電源は、インバータ（２８）の各スイッチ（３２）の電源電極間の電圧を検出して電圧信号（Ｓｔ）を送信する検出回路（５０）と、パイロット回路（６０）とを有し、このパイロット回路は、電圧信号（Ｓｔ）に加えて制御回路（３８）によって送信される前記制御信号（Ｓｃ）を受信して、この制御信号（Ｓｃ）がターンオフコマンドに対応するとき並びに／もしくは電源電極間の電圧が実質的にゼロではないときにターンオフコマンドに対応するパイロット信号（Ｓｐ）を各スイッチ（３２）に送信し、制御信号（Ｓｃ）がターンオンコマンドに対応するときと電源電極間の電圧が実質的にゼロのときにはターンオンコマンドに対応するパイロット信号（Ｓｐ）を各スイッチ（３２）に送信するように設計されている、セット。
2. 各前記検出回路（５０）は、電圧信号に２つの論理状態を与えるように設計されており、２つの論理状態は、電源電極間の実質的にゼロの電圧に対応する高い状態と、実質的にゼロではない電圧に対応する低い状態とであり、前記パイロット回路（６０）は、２つの論理状態を有するパイロット信号（Ｓｐ）を各スイッチに送信し、２つの論理状態は、実質的にゼロの電圧を検出すると同時にターンオンコマンドを受信する高い状態と、他の状況全てに対応する低い状態とであることを特徴とする請求項１のセット。
3. 前記パイロット回路（６０）は、入力部としてスイッチ（３２）を対象とした制御信号（Ｓｃ）と前記スイッチ（３２）の端子の電圧信号（Ｓｔ）とを夫々に受信し、このスイッチにパイロット信号（Ｓｐ）を送信する複数の論理ユニット（６８）を有することを特徴とする請求項２のセット。
4. 前記スイッチは、２つ一組で制御され、前記パイロット回路は、複数の論理ユニットを有し、各論理ユニットは、２つのスイッチを対象とした制御信号と、各スイッチの端子の電圧信号とを受信し、これら２つのスイッチに同じパイロット信号を送信することを特徴とする請求項２のセット。
5. 前記各検出回路（５０）は、電源電極間の最大電圧と比較すると非常に低い値の基準電圧を生成する発生器（５４）と、前記基準電圧と電源電極間の電圧との相対値に応じて電圧信号（Ｓｔ）を送信するように設計された比較器（５２）とを有することを特徴とする請求項１乃至４のいずれか１のセット。
6. 前記変圧器（４０）は、１次側で直列配置にされた２つの要素と２次側で並列配置にされた２つの要素とを有する連結平面変圧器であることを特徴とする請求項１乃至５のいずれか１のセット。

Images