JP2005285109A - 半導体装置、ｉｃカード - Google Patents

半導体装置、ｉｃカード Download PDF

Info

Publication number
JP2005285109A
JP2005285109A JP2005059938A JP2005059938A JP2005285109A JP 2005285109 A JP2005285109 A JP 2005285109A JP 2005059938 A JP2005059938 A JP 2005059938A JP 2005059938 A JP2005059938 A JP 2005059938A JP 2005285109 A JP2005285109 A JP 2005285109A
Authority
JP
Japan
Prior art keywords
integrated circuit
emitting element
antenna
light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005059938A
Other languages
English (en)
Other versions
JP2005285109A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005059938A priority Critical patent/JP2005285109A/ja
Publication of JP2005285109A publication Critical patent/JP2005285109A/ja
Publication of JP2005285109A5 publication Critical patent/JP2005285109A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G06K19/0728—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs the arrangement being an optical or sound-based communication interface
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/08—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code using markings of different kinds or more than one marking of the same kind in the same record carrier, e.g. one marking being sensed by optical and the other by magnetic means
    • G06K19/10—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code using markings of different kinds or more than one marking of the same kind in the same record carrier, e.g. one marking being sensed by optical and the other by magnetic means at least one kind of marking being used for authentication, e.g. of credit or identity cards
    • G06K19/14—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code using markings of different kinds or more than one marking of the same kind in the same record carrier, e.g. one marking being sensed by optical and the other by magnetic means at least one kind of marking being used for authentication, e.g. of credit or identity cards the marking being sensed by radiation
    • G06K19/145—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code using markings of different kinds or more than one marking of the same kind in the same record carrier, e.g. one marking being sensed by optical and the other by magnetic means at least one kind of marking being used for authentication, e.g. of credit or identity cards the marking being sensed by radiation at least one of the further markings being adapted for galvanic or wireless sensing, e.g. an RFID tag with both a wireless and an optical interface or memory, or a contact type smart card with ISO 7816 contacts and an optical interface or memory
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/10—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices
    • H10F55/15—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 本発明は、回路規模を抑えることなく集積回路の機械的強度を高めることができる、半導体装置、ＩＤチップまたはＩＣカードの提供を課題とする。
【解決手段】 本発明の半導体装置、ＩＤチップ、ＩＣカードは、絶縁分離された薄膜の半導体膜で形成されたＴＦＴ（薄膜トランジスタ）が用いられた集積回路を有する。さらに本発明の半導体装置、ＩＤチップ、ＩＣカードは、光電変換を行なうための層に非単結晶の薄膜を用いた、発光素子及び受光素子を有する。発光素子または受光素子は、集積回路と連続して形成（一体形成）されていても良いし、別途形成して集積回路に貼り合わされていても良い。
【選択図】 図１

Description

本発明は、光通信を用いたＩＤチップまたはＩＣカードに関する。
無線で識別情報などのデータの送受信が可能なＩＤチップ、ＩＣカードは、様々な分野において実用化が進められており、新しい形態の通信情報端末としてさらなる市場の拡大が見込まれている。ＩＤチップは、無線タグ、ＲＦＩＤ（Ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣタグとも呼ばれている。ＩＤチップとＩＣカードは、アンテナと、半導体基板を用いて形成された集積回路とを有しているタイプが現在実用化されている。
集積回路を形成するのに用いられている半導体基板は、可撓性に乏しく、機械的強度が低い。集積回路自体の面積を縮小化することで、機械的強度をある程度向上させることはできる。しかしこの場合、回路規模の確保が難しくなり、ＩＤチップやＩＣカードの用途が制限されるので好ましくない。従って集積回路の回路規模の確保を重要視すると、やみくもに集積回路の面積を縮小化することは妥当ではなく、機械的強度の向上にも限界が生じている。
上記問題に鑑み、本発明は、回路規模を抑えることなく集積回路の機械的強度を高めることができる、ＩＤチップまたはＩＣカードの提供を課題とする。
本発明のＩＤチップ、ＩＣカードは、絶縁分離された薄膜の半導体膜で形成されたＴＦＴ（薄膜トランジスタ）が用いられた集積回路を有する。さらに本発明のＩＤチップ、ＩＣカードは、光電変換を行なうための層に非単結晶の薄膜を用いた、発光素子及び受光素子を有する。発光素子または受光素子は、集積回路と連続して形成（一体形成）されていても良いし、別途形成して集積回路に貼り合わされていても良い。
なお集積回路、発光素子及び受光素子は、基板上に直接形成されていても良いし、基板上に形成した後に剥離され、別途用意された基板に貼り合わされていても良い。
受光素子は、リーダ／ライタから送られてきた第１の光信号を、電気信号（第１の電気信号）に変換し、該第１の電気信号を集積回路に送ることができる。集積回路は、受光素子から送られてきた第１の電気信号に従って動作する。具体的に集積回路は、リーダ／ライタに送るための第２の電気信号を生成し、発光素子に送ることができる。そして発光素子は、集積回路から送られてきた第２の電気信号を第２の光信号に変換し、該第２の光信号をリーダ／ライタに送ることができる。
そして本発明のＩＤチップ、ＩＣカードは、集積回路、発光素子及び受光素子に加え、アンテナを有した形態も取りうる。アンテナを実装した本発明のチップは無線チップとも言う。集積回路は、アンテナで発生した交流の電圧から、電源電圧を生成することができる。なおアンテナは、集積回路と同じ基板上に形成しても良いし、集積回路とは別個に形成し、後に集積回路と電気的に接続するようにしても良い。本発明のＩＤチップ、ＩＣカードがアンテナを有していない場合、集積回路は、アンテナとの電気的な接続を行なうための接続端子を有する。
或いは、本発明のＩＤチップ、ＩＣカードは、電源電圧を供給するために電池を有していても良い。
また、本発明のＩＤチップ、ＩＤカード及び無線チップは半導体装置とも言う。
なお集積回路の基板への貼り合わせは、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離し、貼り合わせる方法、耐熱性の高い基板と集積回路の間に剥離層を設け、レーザ光の照射またはエッチングにより該剥離層を除去することで基板と集積回路とを剥離し、貼り合わせる方法、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離し、貼り合わせる方法等、様々な方法を用いることができる。
また、別途作製された集積回路どうしを貼り合わせることで、集積回路を積層し、回路規模やメモリの容量を大きくするようにしても良い。集積回路は半導体基板で作製したＩＤチップに比べて飛躍的に薄いので、複数の集積回路を積層させてもＩＤチップの機械的強度をある程度維持することができる。積層した集積回路どうしの接続は、フリップチップ法、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）法、ワイヤボンディング法などの、公知の接続方法を用いることができる。
集積回路においてＴＦＴを用い、なおかつ発光素子及び受光素子において、光電変換を行なうための層に非単結晶の薄膜を用いることで、ＩＤチップ自体の厚さを飛躍的に薄くすることができる。そして上記集積回路、発光素子及び受光素子は、半導体基板を用いなくとも良いので、可撓性を有する基板を用いることが可能である。よって、半導体基板を用いた集積回路ほど面積を小さくせずとも、高い機械的強度を得ることができる。従って、回路規模を抑えなくとも集積回路の機械的強度を高め、ＩＤチップ、ＩＣカードの用途範囲をより広げることができる。
また本発明では、絶縁分離されたＴＦＴを用いて集積回路を形成するので、半導体基板に形成されたトランジスタとは異なり、基板との間に寄生のダイオードが形成されにくい。従って、ソース領域またはドレイン領域与えられた交流の信号の電位によって、ドレイン領域に大量の電流が流れ込むことがなく、劣化または破壊が起こりにくい。また本発明では、半導体基板を用いて形成された集積回路よりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。
そして、集積回路、発光素子及び受光素子を一体形成する場合、集積回路と、発光素子または受光素子とを接続するため配線も、集積回路と一体形成することができる。また、発光素子及び受光素子を集積回路に貼り合わせる場合も、共に薄膜で形成されているので、集積回路と発光素子及び受光素子とを一体化しやすい。よって、いずれの場合においても、ＩＤチップまたはＩＣカード形成時における接続不良の発生を抑えることができる。さらに、可撓性を有する基板を用いる場合、該基板に応力が加えられることにより発生する接続不良をも抑えることができ、信頼性の向上に繋がる。
また本発明のように、信号の送受を光通信で行ない、電源電圧の供給を電波で行なうことで、光信号のみで信号の送受及び電源電圧の供給を行なう場合に比べて、高い電源電圧を集積回路に供給することが可能になる。従って、通信距離を長くしたり、電源電圧による集積回路の設計上の制約を抑えたりすることができる。
また、電波のみで信号の送受及び電源電圧の供給を行なう場合に比べて、通信エリアを容易に限定することができる。したがって、他の通信装置と同じ周波帯の電波を用いて通信を行なう場合において、通信エリアが重なり信号が混信するのを防ぐことができる。そして光信号を用いることで、速い通信速度を確保することができ、大容量のデータが含まれた信号を送受することができる。また光信号を用いる場合、信号の送受に関しては電波法の適用を受けないので、電源電圧の供給が確保される限り、通信距離を長くすることが可能である。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
図１を用いて、本発明のＩＤチップの構成について説明する。図１（Ａ）に、本発明のＩＤチップの一形態を斜視図で示す。１００は集積回路、１０１は受光素子、１０２は発光素子、１０３はアンテナに相当する。受光素子１０１、発光素子１０２、アンテナ１０３は、共に集積回路１００に電気的に接続されている。集積回路１００、受光素子１０１、発光素子１０２及びアンテナ１０３は、基板１０４上に形成されている。また基板１０４には、集積回路１００、受光素子１０１、発光素子１０２及びアンテナ１０３を間に挟んで、カバー材１０５が重なっている。
なお図１（Ａ）では、アンテナ１０３が、集積回路１００と共に基板１０４とカバー材１０５の間に挟まれている構成を示しているが、本発明はこの構成に限定されない。例えば、カバー材１０５の基板１０４とは反対側にアンテナ１０３を形成しておき、カバー材１０５に開口部を形成し、該開口部を介して集積回路１００とアンテナ１０３とを電気的に接続するようにしても良い。
なお本発明のＩＤチップは、必ずしもアンテナ１０３を有している必要はない。アンテナ１０３を有さない場合、ＩＤチップに、アンテナ１０３との電気的な接続を行なうための接続端子を設けるようにする。
また図１（Ａ）では、カバー材１０５を用いてＩＤチップの機械的強度を高めている例を示しているが、本発明のＩＤチップは必ずしもカバー材１０５を用いている必要はない。例えば、集積回路１００、受光素子１０１、発光素子１０２及びアンテナ１０３を樹脂等で覆うことで、ＩＤチップの機械的強度を高めるようにしても良い。
図１（Ｂ）に、図１（Ａ）に示した本発明のＩＤチップの、機能的な構成をブロック図で示す。
集積回路１００は、アンテナ１０３において生じる交流の電圧を、整流化するための整流回路１１０と、整流化された電圧から直流の電源電圧を生成するための電源回路１１１とを有する。なお図１（Ｂ）において１１８は、アンテナ１０３の両端子間に接続されている容量に相当する。電源回路１１１において生成された電源電圧は、集積回路１００内の各種回路に供給される。
また集積回路１００は、受光素子１０１から送られてきた電気信号を復調するための復調回路１１２と、復調回路１１２において復調された電気信号を用いて、各種演算処理を行なう論理回路１１３と、プログラムを含む各種データが格納されているメモリ１１４と、該論理回路１１３からの信号に従ってメモリ１１４の番地を指定し、データの書き込みまたは読み出しを行なうためのメモリコントロール回路１１５とを有する。また論理回路１１３では、各種演算処理またはメモリ１１４に格納されているデータを用いることにより、リーダ／ライタに送信するための電気信号を生成することができる。論理回路１１３において生成された電気信号は、発光素子１０２において光信号に変換されて、リーダ／ライタに送信される。
なお、図１（Ｂ）では、１つの論理回路１１３を有する集積回路１００を例示しているが、本発明はこの構成に限定されない。論理回路１１３において行なわれる演算処理の内容に合わせて、論理回路１１３を複数設けるようにしても良い。また、受光素子１０１において光信号から変換された電気信号を、復調回路１１２において復調する前に、アンプ１１６を用いて増幅するようにしても良い。また、論理回路１１３において生成された電気信号を、発光素子１０２に送信する前に、アンプ１１７を用いて増幅するようにしても良い。
またメモリ１１４は１つに限定されず、複数であっても良く、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦＲＡＭ（登録商標）など、各種半導体メモリを用いることができる。メモリ１１４は、演算処理時の作業エリアとしても用いることができる。
また図１（Ｂ）は、交流の電圧を生成することができる発振回路と、論理回路１１３で生成された電気信号に従って、発振回路において生成された交流の電圧に変調を加える変調回路とを有していても良い。この場合発光素子１０２は、変調が加えられた交流の電圧を、光信号に変換し、リーダ／ライタに送信することができる。
なお電源電圧を供給するための、電波の伝送方式は、図１（Ａ）、図１（Ｂ）に示したような電磁結合方式に限定されず、電磁誘導方式、マイクロ波方式、その他の伝送方式を用いていても良い。
集積回路１００は、絶縁分離されたＴＦＴが用いられている。なお集積回路１００に用いられる半導体素子はＴＦＴに限定されず、あらゆる半導体素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
次に、本発明のＩＣカードの構成について、図２及び図３を用いて説明する。図２（Ａ）に、本発明のＩＣカードの外観図を示す。２０１はカード本体であり、２０２はカード本体２０１に搭載されている表示装置２０７の画素部、２０３は受光素子、２０４は発光素子に相当する。
図２（Ｂ）に、図２（Ａ）に示したカード本体２０１に含まれる、基板２０５の構成を示す。基板２０５には、薄膜の半導体膜で形成された集積回路２０６と、受光素子２０３と、発光素子２０４と、表示装置２０７と、アンテナ２０８が形成されている。
なお図２（Ｂ）では、集積回路２０６、受光素子２０３及び発光素子２０４と共に、アンテナ２０８を形成している例を示しているが、本発明のＩＣカードはこの構成に限定されない。集積回路２０６とは別に形成しておいたアンテナを、集積回路２０６に電気的に接続しても良い。この場合、例えば銅線などをコイル状に巻き、１００μｍ程度の厚さを有する２枚のプラスチックフィルムの間に該銅線を挟んでプレスしたものを、アンテナとして用いることができる。
また図２（Ｂ）では、１つのＩＣカードにアンテナ２０８が１つだけ用いられているが、アンテナ２０８が複数用いられていても良い。
なお、図２（Ａ）、図２（Ｂ）では、表示装置２０７を有するＩＣカードの構成を示しているが、本発明はこの構成に限定されず、必ずしも表示装置を設ける必要はない。ただし、表示装置を設けることで、顔写真のデータを表示装置において表示させることができ、印刷法を用いた場合に比べて顔写真のすり替えを困難にすることができる。また顔写真以外の情報を表示することができ、ＩＣカードの高機能化を実現することができる。
図３に、図２（Ｂ）に示した本発明のＩＣカードの、機能的な構成をブロック図で示す。
集積回路２０６は、図１（Ｂ）に示したＩＤチップの場合と同様に、整流回路２１０と、電源回路２１１とを有する。また２２１は、アンテナ２０８の両端子間に接続されている容量に相当する。また集積回路２０６は、復調回路２１２と、論理回路２１３と、メモリ２１４と、メモリコントロール回路２１５とを有する。さらに集積回路２０６は、復調回路２１２において復調される前の電気信号を増幅するためのアンプ２１６、発光素子２０４に送信する前の電気信号を増幅するためのアンプ２１７を有していても良い。これら集積回路２０６に含まれる各種回路の詳しい構成及び動作については、図１（Ｂ）についての説明を参照することができる。
さらに図２（Ｂ）に示した本発明のＩＣカードの場合、集積回路２０６が、表示装置２０７に送る各種信号を生成するための、コントロール回路２１８を有している。コントロール回路２１８において生成した信号は、表示装置２０７が有する信号線駆動回路２１９及び走査線駆動回路２２０に送られる。そして信号線駆動回路２１９及び走査線駆動回路２２０によって画素部２０２の動作が制御されることで、画素部２０２に画像を表示することができる。
なお図３に示すＩＣカードは、交流の電圧を生成することができる発振回路と、論理回路２１３で生成された電気信号に従って、発振回路において生成された交流の電圧に変調を加える変調回路とを有していても良い。この場合発光素子２０４は、変調が加えられた交流の電圧を、光信号に変換し、リーダ／ライタに送信することができる。
なお電源電圧を供給するための、電波の伝送方式は、図２（Ｂ）、図３に示したような電磁結合方式に限定されず、電磁誘導方式、マイクロ波方式、その他の伝送方式を用いていても良い。
集積回路２０６は、絶縁分離されたＴＦＴが用いられている。なお集積回路２０６に用いられる半導体素子はＴＦＴに限定されず、あらゆる半導体素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
なお、図１、図２及び図３に示すＩＤチップまたはＩＣカードは、電源電圧の供給を、電波により行なっているが、本発明はこの構成に限定されない。アンテナの代わりに電池を用いて、集積回路への電源電圧の供給を行なっていても良い。図４（Ａ）に、集積回路のうち、電源電圧の生成に関わっている部分のみを、ブロック図で示す。図４（Ａ）において、３０１は電池に相当し、３０２は電源回路に相当する。電源回路は、電池３０１から供給される電源電圧を用い、各種回路に必要な高さの電源電圧を生成することができる。なお電池３０１として、化学電池、光電池などを用いることができる。
図４（Ｂ）に、光電池の一種である太陽電池３０３を用いた、ＩＣカードの外観図を示す。太陽電池３０３を用いることで、電池の交換及び電池への充電などを行なわなくとも、ＩＣカードを用いることができる。また、アンテナに加えて、電源電圧の補助を行なうための電池を、ＩＤチップまたはＩＣカードに用いるようにしても良い。
次に、本発明のＩＤチップの詳しい作製方法について説明する。なお本実施の形態では、絶縁分離されたＴＦＴと、受光素子として用いるフォトダイオードとを、半導体素子の一例として示すが、集積回路に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。
まず図５（Ａ）に示すように、スパッタ法を用いて耐熱性を有する基板（第１の基板）５００上に剥離層５０１を形成する。第１の基板５００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス（ＳＵＳ）基板を含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
剥離層５０１は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができる。剥離層５０１は、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施の形態では、膜厚５０ｎｍ程度の非晶質シリコンを減圧ＣＶＤ法で形成し、剥離層５０１として用いる。なお剥離層５０１はシリコンに限定されず、エッチングにより選択的に除去できる材料で形成すれば良い。剥離層５０１の膜厚は、５０〜６０ｎｍとするのが望ましい。セミアモルファスシリコンに関しては、３０〜５０ｎｍとしてもよい。
次に、剥離層５０１上に、下地膜５０２を形成する。下地膜５０２は第１の基板５００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜５０２は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地膜５０２は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。
本実施の形態では、膜厚１００ｎｍのＳｉＯＮ膜、膜厚５０ｎｍのＳｉＮＯ膜、膜厚１００ｎｍのＳｉＯＮ膜を順に積層して下地膜５０２を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層のＳｉＯＮ膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また、中層のＳｉＮＯ膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ3Ｎ4等）を用いてもよい。また、上層のＳｉＯＮ膜に代えて、ＳｉＯ2膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
或いは、剥離層５０１に最も近い、下地膜５０２の下層をＳｉＯＮ膜またはＳｉＯ2膜で形成し、中層をシロキサン系樹脂で形成し、上層をＳｉＯ2膜で形成しても良い。
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。
ここで、酸化珪素膜は、ＳｉＨ4／Ｏ2、ＴＥＯＳ（テトラエトキシシラン）／Ｏ2等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ4／ＮＨ3の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、窒化酸化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）は、代表的には、ＳｉＨ4／Ｎ2Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。
次に、下地膜５０２上に半導体膜５０３を形成する。半導体膜５０３は、下地膜５０２を形成した後、大気に曝さずに形成することが望ましい。半導体膜５０３の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜５０３は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体膜は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
なお半導体膜５０３は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、第１の基板５００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法と、９５０℃程度の高温アニールを組み合わせた結晶法を用いても良い。
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜５０３の耐性を高めるために、５００℃、１時間の熱アニールを該半導体膜５０３に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜５０３に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。
上述したレーザ光の照射により、結晶性がより高められた半導体膜５０３が形成される。なお、予め多結晶半導体を、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成するようにしても良い。
また本実施の形態では半導体膜５０３を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4、Ｓｉ2Ｈ6が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。
なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。
またＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体、Ｆ2などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
例えば、ＳｉＨ4にＨ2を添加したガスを用いる場合、或いはＳｉＨ4にＦ2を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてＴＦＴを作製すると、該ＴＦＴのサブスレッショルド係数（Ｓ値）を０．３５Ｖ／ｓｅｃ以下、代表的には０．２５〜０．０９Ｖ／ｓｅｃとし、移動度を１０ｃｍ2／Ｖｓｅｃとすることができる。そして上記セミアモルファス半導体を用いたＴＦＴで、例えば１９段リングオシレータを形成した場合、電源電圧３〜５Ｖにおいて、その発振周波数は１ＭＨ以上、好ましくは１００ＭＨｚ以上の特性を得ることができる。また電源電圧３〜５Ｖにおいて、インバータ１段あたりの遅延時間は２６ｎｓ、好ましくは０．２６ｎｓ以下とすることができる。
次に、図５（Ｂ）に示すように、半導体膜５０３をパターニングし、島状の半導体膜５０４〜５０７を形成する。そして、島状の半導体膜５０４〜５０７を覆うように、ゲート絶縁膜５０８を形成する。ゲート絶縁膜５０８は、プラズマＣＶＤ法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することができる。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。
なお、ゲート絶縁膜５０８を形成した後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、島状の半導体膜５０４〜５０７を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。また、後の工程において可撓性を有する第２の基板５４５上に半導体素子を貼り合わせた後、第２の基板５４５を曲げることにより半導体膜中に欠陥が形成されたとしても、水素化により半導体膜中の水素の濃度を、１×１０19〜１×１０22ａｔｏｍｓ／ｃｍ3好ましくは１×１０19〜５×１０20ａｔｏｍｓ／ｃｍ3とすることで、半導体膜に含まれている水素によって該欠陥を終端させることができる。また該欠陥を終端させるために、半導体膜中にハロゲンを含ませておいても良い。
次に図５（Ｃ）に示すように、ゲート電極５０９〜５１２を形成する。本実施の形態では、ＳｉとＷをスパッタ法で積層するように形成した後、レジスト５１３をマスクとしてエッチングを行なうことにより、ゲート電極５０９〜５１２を形成した。勿論、ゲート電極５０９〜５１２の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ｎ型を付与する不純物がドーピングされたＳｉとＮｉＳｉ（ニッケルシリサイド）との積層構造や、ＴａＮ（窒化タンタル）とＷ（タングステン）の積層構造としてもよい。また、種々の導電材料を用いて単層で形成しても良い。
また、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、パターニングしてＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる。）を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極５０９〜５１２を形成することができる。また、レジスト５１３を用いずに、液滴吐出法を用いて選択的にゲート電極５０９〜５１２を形成しても良い。
導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。
なお、ゲート電極をエッチング形成する際のエッチングガスとしては、ＣＦ4、Ｃｌ2、Ｏ2の混合ガスやＣｌ2ガスを用いたが、これに限定されるものではない。
次に図５（Ｄ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜５０５をレジスト５１４で覆い、ゲート電極５０９、５１１、５１２をマスクとして、島状の半導体膜５０４、５０６、５０７に、ｎ型を付与する不純物元素（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする（第１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０13〜６×１０13／ｃｍ2、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜５０８を介してドーピングがなされ、島状の半導体膜５０４、５０６、５０７に、一対の低濃度不純物領域５１５〜５１７が形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜５０５をレジストで覆わずに行っても良い。
次に図６（Ａ）に示すように、レジスト５１４をアッシング等により除去した後、ｎチャネル型ＴＦＴとなる島状の半導体膜５０４、５０６、５０７を覆うように、レジスト５１８を新たに形成し、ゲート電極５１０をマスクとして、島状の半導体膜５０５に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工程の条件は、ドーズ量：１×１０16〜３×１０16／ｃｍ2、加速電圧：２０〜４０ｋｅＶとして行なう。この第２のドーピング工程によって、ゲート絶縁膜５０８を介してドーピングがなされ、島状の半導体膜５０５に、一対のｐ型の高濃度不純物領域５１９が形成される。
次に図６（Ｂ）に示すように、レジスト５１８をアッシング等により除去した後、ゲート絶縁膜５０８及びゲート電極５０９〜５１２を覆うように、絶縁膜５２０を形成する。本実施の形態では、膜厚１００ｎｍのＳｉＯ2膜をプラズマＣＶＤ法によって形成した。その後、エッチバック法により、絶縁膜５２０、ゲート絶縁膜５０８を部分的にエッチングし、図６（Ｃ）に示すように、ゲート電極５０９〜５１２の側壁に接するように、サイドウォール５２１〜５２４を自己整合的（セルフアライン）に形成する。エッチングガスとしては、ＣＨＦ3とＨｅの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。
なお、絶縁膜５２０を形成した時に、第１の基板５００の裏面にも絶縁膜が形成された場合には、レジストを用い、裏面に形成された絶縁膜を選択的にエッチングし、除去するようにしても良い。この場合、裏面に形成された絶縁膜は、サイドウォール５２１〜５２４をエッチバック法で形成する際に、絶縁膜５２０、ゲート絶縁膜５０８と共にエッチングして、除去するようにしても良い。
次に図７（Ａ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜５０５を覆うように、レジスト５２５を新たに形成し、ゲート電極５０９、５１１、５１２及びサイドウォール５２１、５２３、５２４をマスクとして、ｎ型を付与する不純物元素（代表的にはＰ又はＡｓ）を高濃度にドープする（第３のドーピング工程）。第３のドーピング工程の条件は、ドーズ量：１×１０13〜５×１０15／ｃｍ2、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピング工程によって、島状の半導体膜５０４、５０６、５０７に、一対のｎ型の高濃度不純物領域５２６〜５２８が形成される。
なおサイドウォール５２１、５２３、５２４は、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール５２１、５２３、５２４の下部に低濃度不純物領域又はノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域又はオフセット領域の幅を制御するには、絶縁膜５２０の厚さやサイドウォール５２１、５２３、５２４を形成する際のエッチバック法の条件を適宜変更し、サイドウォール５２１、５２３、５２４のサイズを調整すればよい。
次に、レジスト５２５をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行なえばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行なうことにより、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。
上述した一連の工程により、ｎチャネル型ＴＦＴ５２９、ｐチャネル型ＴＦＴ５３０、ｎチャネル型ＴＦＴ５３１、ｎチャネル型ＴＦＴ５３２が形成される。なお、ｎチャネル型ＴＦＴ５３１は、フォトダイオードとして用いることができる。上記作製工程において、エッチバック法の条件を適宜変更し、サイドウォールのサイズを調整することで、チャネル長０．２μｍ〜２μｍのＴＦＴを形成することができる。なお、本実施の形態では、ＴＦＴ５２９〜５３２をトップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。
さらに、この後、ＴＦＴ５２９〜５３２を保護するためのパッシベーション膜を形成しても良い。パッシベーション膜は、アルカリ金属やアルカリ土類金属のＴＦＴ５２９〜５３２への侵入を防ぐことができる、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚６００ｎｍ程度のＳｉＯＮ膜を、パッシベーション膜として用いることができる。この場合、水素化処理工程は、該ＳｉＯＮ膜形成後に行っても良い。このように、ＴＦＴ５２９〜５３２上には、ＳｉＯＮ、ＳｉＮｘ、ＳｉＯＮの３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。上記構成を用いることで、ＴＦＴ５２９〜５３２が下地膜５０２とパッシベーション膜とで覆われるため、Ｎａなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。
次に図７（Ｂ）に示すように、ＴＦＴ５２９〜５３２を覆うように、第１の層間絶縁膜５３３を形成する。第１の層間絶縁膜５３３は、ポリイミド、アクリル、ポリアミド等の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、シロキサン系樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。第１の層間絶縁膜５３３の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、第１の層間絶縁膜５３３を形成しても良い。
さらに本実施の形態では、第１の層間絶縁膜５３３上に、第２の層間絶縁膜５３４を形成する。第２の層間絶縁膜５３４としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。
なお、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４の膜剥がれや割れが生じるのを防ぐために、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４中にフィラーを混入させておいても良い。
次に図７（Ｂ）に示すように、第１の層間絶縁膜５３３及び第２の層間絶縁膜５３４にコンタクトホールを形成し、ＴＦＴ５２９〜５３２に接続する配線５３５〜５４１を形成する。コンタクトホール開孔時のエッチングに用いられるガスは、ＣＨＦ3とＨｅの混合ガスを用いたが、これに限定されるものではない。本実施の形態では、配線５３５〜５４１を、Ａｌで形成した。なお配線５３５〜５４１をＴｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ、ＴｉＮの順で積層した５層構造とし、スパッタ法を用いて形成しても良い。
なお、Ａｌにおいて、Ｓｉを混入させることにより、配線パターニング時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させても良い。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層をサンドイッチすることにより、耐ヒロック性がさらに向上する。なお、パターニング時には、ＳｉＯＮ等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極に用いられる材料を採用しても良い。
なお、配線５３５、５３６はｎチャネル型ＴＦＴ５２９の高濃度不純物領域５２６に、配線５３６、５３７はｐチャネル型ＴＦＴ５３０の高濃度不純物領域５１９に、配線５３８、５３９はｎチャネル型ＴＦＴ５３１の高濃度不純物領域５２７に、配線５４０、５４１はｎチャネル型ＴＦＴ５３２の高濃度不純物領域５２８に、それぞれ接続されている。
次に図７（Ｃ）に示すように、配線５３５〜５４１を覆うように、第２の層間絶縁膜５３４上に保護層５４２を形成する。保護層５４２は、後に剥離層５０１をエッチングにより除去する際にＴＦＴ５２９〜５３２及び配線５３５〜５４１を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層５４２を形成することができる。
本実施の形態では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層５４２を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第２の層間絶縁膜５３４と保護層５４２を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層５４２の除去がスムーズに行なわれるように、第２の層間絶縁膜５３４を覆うように、無機絶縁膜（ＳｉＮX膜、ＳｉＮXＯY膜、ＡｌＮX膜、またはＡｌＮXＯY膜）を形成しておくことが好ましい。
次に図８（Ａ）に示すように、ＩＤチップどうしを分離するために溝５４３を形成する。溝５４３は、剥離層５０１が露出する程度の深さを有していれば良い。溝５４３の形成は、ダイシング、スクライビングなどを用いることができる。なお、第１の基板５００上に形成されているＩＤチップを分離する必要がない場合、必ずしも溝５４３を形成する必要はない。
次に図８（Ｂ）に示すように、剥離層５０１をエッチングにより除去する。本実施の形態では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝５４３から導入する。本実施の形態では、例えばＣｌＦ3（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：７９９．８Ｐａ（６Ｔｏｒｒ）、時間：３ｈの条件で行なう。また、ＣｌＦ3ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ3等のフッ化ハロゲンを用いることで、剥離層５０１が選択的にエッチングされ、第１の基板５００をＴＦＴ５２９〜５３２から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
次に図９（Ａ）に示すように、剥離されたＴＦＴ５２９〜５３２を、接着剤５４４を用いて第２の基板５４５に貼り合わせる。接着剤５４４は、第２の基板５４５と下地膜５０２とを貼り合わせることができる材料を用いる。接着剤５４４は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
第２の基板５４５として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または第２の基板５４５として、フレキシブル無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。第２の基板５４５は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有する方が望ましい。
次に図９（Ｂ）に示すように、配線５３５〜５４１を覆うように、第２の層間絶縁膜５３４上に隔壁５４６を形成する。隔壁５４６は、配線５３５の一部及び配線５４１の一部が露出するような、開口部を有する。また隔壁５４６は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁５４６に用い、配線５４１の露出している開口部の側壁が、連続した曲率を持って形成される傾斜面となるように形成することで、配線５４１と、後に形成される電極５４８とが接続してしまうのを防ぐことができる。このとき、マスクを液滴吐出法または印刷法で形成することができる。また隔壁５４６自体を、液滴吐出法または印刷法で形成することもできる。
次に、発光素子５４９またはアンテナ５５０を形成する。本実施の形態では、発光素子５４９を先に形成する形態について説明するが、アンテナ５５０を先に形成しても良いし、発光素子５４９が有する電極５４８を形成する際にアンテナ５５０も共に形成するようにしても良い。
まず光電変換を行なうための層に相当する、電界発光層５４７を形成する前に、隔壁５４６及び配線５４１に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理（真空ベーク）を行なっても良い。具体的には、基板の温度を２００℃〜４５０℃、好ましくは２５０〜３００℃で、０．５〜２０時間程度、真空雰囲気下で加熱処理を行なう。望ましくは３×１０-7Ｔｏｒｒ以下とし、可能であるならば３×１０-8Ｔｏｒｒ以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層５４７を形成する場合、電界発光層５４７を形成する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また陽極はたは陰極として用いる配線５４１は、真空ベークの前に、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体を用いて、研磨しておいても良い。またＣＭＰ法を用いた研磨後に、陽極または陰極として用いる配線５４１の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
そして、隔壁５４６の開口部において配線５４１と接するように、電界発光層５４７を形成する。電界発光層５４７は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。本実施の形態では、配線５４１を陰極として用いるので、電界発光層５４７が複数の層で構成されている場合、配線５４１上に、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお配線５４１が陽極に相当する場合は、電界発光層５４７を、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層して形成する。
なお、電界発光層５４７の積層構造及び各層に用いる電界発光材料を適宜変更することで、赤外光を発する発光素子５４９を形成することができる。
なお、カラーフィルターを設けて、特定の波長領域の光を透過させるようにしても良い。カラーフィルターは、特定の波長領域の光を透過させることができる着色層と、場合によっては該着色層に加え、可視光を遮蔽することができる遮蔽膜とを有する場合がある。そしてカラーフィルターは、発光素子を封止するためのカバー材上に形成する場合もあれば、基板に形成する場合もありうる。いずれの場合においても、着色層または遮蔽膜は、印刷法または液滴吐出法を用いて形成することが可能である。
そして電界発光層５４７を覆うように、電極５４８を形成する。配線５４１が陰極の場合、電極５４８は陽極に相当する。逆に、配線５４１が陽極の場合、電極５４８は陰極に相当する。電極５４８の作製方法は、蒸着法、スパッタ法、液滴吐出法などを材料に合わせて使い分けることが好ましい。
また電界発光層５４７は、高分子系有機化合物、中分子系有機化合物、低分子系有機化合物、無機化合物のいずれを用いていても、液滴吐出法で形成することが可能である。また中分子系有機化合物、低分子系有機化合物、無機化合物は蒸着法で形成しても良い。ただし、後にアンテナ５５０が形成される領域とは異なる領域に、電界発光層５４７及び電極５４８を形成するようにする。
陽極には、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。また陽極として上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を用いることができる。ただし透光性酸化物導電材料以外の材料で陽極側から光を取り出す場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。
陰極は、仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。また陰極側から光を取り出す場合は、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層５４７に電子注入層を設けるのが望ましい。また透光性酸化物導電材料を用いずとも、陰極を光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成することで、陰極側から光を取り出すことができる。この場合、該陰極の上または下に接するように透光性酸化物導電材料を用いて透光性を有する導電層を形成し、陰極のシート抵抗を抑えるようにしても良い。
なお、第２の層間絶縁膜５３４を窒化珪素または窒化酸化珪素で形成し、第２の層間絶縁膜５３４と接する配線５４１を、ＩＴＳＯなどの透光性酸化物導電材料と酸化珪素を含む導電膜で形成することで、上述した、配線５４１と第２の層間絶縁膜５３４の、どの材料の組み合わせよりも、発光素子５４９の輝度を高めることができる。なお、配線５４１にＩＴＳＯを用いた場合、含まれる酸化珪素によって水分が付着しやすいので、上述した真空ベークは特に有効である。
隔壁５４６の開口部において、配線５４１と電界発光層５４７と電極５４８が重なり合うことで、発光素子５４９が形成される。
なお、発光素子５４９からの光の取り出しは、配線５４１側からであっても良いし、電極５４８側からであっても良いし、その両方からであっても良い。上記３つの構成にうち、目的とする構成に合わせて、陽極、陰極ぞれぞれの材料及び膜厚を選択するようにする。
次にアンテナ５５０の作製方法について説明する。アンテナ５５０は、導電膜をパターニングして発光素子５４９が有する電極５４８を形成する際に、同時に形成しておいても良いし、別個の作製方法を用いて形成しても良い。本実施の形態では、電極５４８とは別個の作製方法を用いて、アンテナ５５０を形成する例について説明する。
図９（Ｂ）に、隔壁５４６上に形成されたアンテナ５５０の様子を示す。アンテナ５５０は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電材料を用いることができる。そしてアンテナ５５０は、配線５３５と接続されている。なお図９（Ｂ）では、アンテナ５５０が配線５３５と直接接続されているが、本発明のＩＤチップはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ５５０と配線５３５とを電気的に接続するようにしても良い。
アンテナ５５０は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。本実施の形態では、アンテナ５５０が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ５５０を形成することも可能である。例えば、Ｎｉなどで形成した配線に、Ｃｕを無電解めっきでコーティングして、アンテナ５５０を形成しても良い。
印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ５５０を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ＩＤチップの作製に費やされるコストを抑えることができる。
液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ５５０を形成する場合、該アンテナ５５０の密着性が高まるような処理を、隔壁５４６の表面に施すことが望ましい。
密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を隔壁５４６の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を隔壁５４６の表面に付着させる方法、隔壁５４６の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、３ｄ遷移元素であるＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系樹脂等が挙げられる。
隔壁５４６に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、隔壁５４６の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
なお、発光素子５４９、アンテナ５５０を形成したら、発光素子５４９またはアンテナ５５０を覆うように、保護膜を形成しても良い。保護膜は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法、ＣＶＤ法などで形成された窒化珪素膜等を用いるのが望ましい。また、例えば窒化炭素膜と窒化珪素を積層した膜、ポリスチレンを積層した膜などを、保護膜として用いても良い。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすいが内部応力の低い膜とを積層させて、保護膜として用いることも可能である。本実施の形態では窒化珪素を用いる。保護膜として窒化珪素を用いる場合、低い成膜温度で緻密な保護膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、保護膜中に混入させると良い。
次に図９（Ｃ）に示すように、発光素子５４９及びアンテナ５５０を覆うように、接着剤５５１を隔壁５４６上に塗布し、カバー材５５２を貼り合わせる。カバー材５５２は第２の基板５４５と同様の材料を用いることができる。接着剤５５１の厚さは、例えば１０〜２００μｍとすれば良い。
また接着剤５５１は、カバー材５５２と隔壁５４６及びアンテナ５５０とを貼り合わせることができる材料を用いる。接着剤５５１は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
上述した各工程を経て、ＩＤチップが完成する。上記作製方法によって、トータルの膜厚０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板５４５とカバー材５５２との間に形成することができる。なお集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤５４４と接着剤５５１間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。またＩＤチップが有する集積回路の占める面積を、５ｍｍ四方（２５ｍｍ2）以下、より望ましくは０．３ｍｍ四方（０．０９ｍｍ2）〜４ｍｍ四方（１６ｍｍ2）程度とすることができる。
なお集積回路を、第２の基板５４５とカバー材５５２の間のより中央に位置させることで、ＩＤチップの機械的強度を高めることができる。具体的には、第２の基板５４５とカバー材５５２の間の距離をｄとすると、第２の基板５４５と、集積回路の厚さ方向における中心Ｏとの距離ｘが、以下の数１に示す式を満たすように、接着剤５４４、接着剤５５１の厚さを制御することが望ましい。
Figure 2005285109
また好ましくは、以下の数２に示す式を満たすように、接着剤５４４、接着剤５５１の厚さを制御する。
Figure 2005285109
また、図１０に示すように、集積回路におけるＴＦＴの島状の半導体膜から下部の下地膜までの距離（ｔunder）と、島状の半導体膜から上部の隔壁５４６までの距離（ｔover）が、等しく又は概略等しくなるように、下地膜５０２、第１の層間絶縁膜５３３、第２の層間絶縁膜５３４または隔壁５４６の厚さを調整しても良い。このようにして、島状の半導体膜を集積回路の中央に配置せしめることで、半導体層への応力を緩和することができ、クラックの発生を防止することができる。
なお図９（Ｃ）では、カバー材５５２を用いる例を示しているが、本発明はこの構成に限定されない。例えば図９（Ｂ）に示した工程までで終了としても良いし、図９（Ｂ）に示した工程の後に、アンテナ５５０及び発光素子５４９を保護するための層を形成して、完成としても良い。
なお本実施の形態では、耐熱性の高い第１の基板５００と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のＩＤチップの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
またＩＤチップの可撓性を確保するために、下地膜５０２に接する接着剤５４４に有機樹脂を用いる場合、下地膜５０２として窒化珪素膜または窒化酸化珪素膜を用いることで、有機樹脂からＮａなどのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを防ぐことができる。
また対象物の表面が曲面を有しており、それにより該曲面貼り合わされたＩＤチップの第２の基板５４５が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴ５２９〜５３２のキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第２の基板５４５が曲がっても、それによってＴＦＴ５２９〜５３２の特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、１〜３０％とすることで、第２の基板５４５が曲がっても、それによってＴＦＴ５２９〜５３２の特性に影響が出るのをより抑えることができる。
なお本実施の形態では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。また、本実施の形態では、アンテナ５５０と、発光素子５４９とを、共に隔壁５４６上に形成した例を示しているが、本発明はこの構成に限定されず、アンテナ５５０と、発光素子５４９とが、異なる層上に形成されていても良い。
なお一般的にＩＤチップで用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、該周波数の電波を検波できるようにＩＤチップを形成することが、汎用性を高める上で非常に重要である。
また本実施の形態のＩＤチップでは、半導体基板を用いて形成されたＩＤチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ＩＤチップのコストを大幅に低くすることができる。例えば、直径１２インチのシリコン基板を用いた場合と、７３０×９２０ｍｍ2のガラス基板を用いた場合とを比較する。前者のシリコン基板の面積は約７３０００ｍｍ2であるが、後者のガラス基板の面積は約６７２０００ｍｍ2であり、ガラス基板はシリコン基板の約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ2では、基板の分断により消費される面積を無視すると、１ｍｍ四方のＩＤチップが約６７２０００個形成できる計算になり、該個数はシリコン基板の約９．２倍の数に相当する。そしてＩＤチップの量産化を行なうための設備投資は、７３０×９２０ｍｍ2のガラス基板を用いた場合の方が直径１２インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。さらに本発明では、集積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填したり、ガラス基板の表面を清浄化したりする費用を踏まえても、シリコン基板を用いる場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄していったとしても、７３０×９２０ｍｍ2のガラス基板の値段は、直径１２インチのシリコン基板の半分程度で済むので、ＩＤチップのコストを大幅に低くすることができることがわかる。
従って、７３０×９２０ｍｍ2のガラス基板を用いた場合、直径１２インチのシリコン基板を用いた場合よりも、ＩＤチップの値段を約３０分の１程度に抑えることができることがわかる。ＩＤチップは、使い捨てを前提とした用途も期待されているので、コストを大幅に低くすることができる本発明のＩＤチップは上記用途に非常に有用である。
なお本実の形態では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。
また本発明のＩＣカードも、上記作製方法を参照して形成することができる。ただし、ＩＣカードが表示装置を有する場合、表示装置は、集積回路と別個に形成して第２の基板に貼り合わせても良いし、集積回路と一緒に形成して第２の基板に貼り合わせても良い。
本実施例では、実施の形態とは異なり、別々の基板上に形成したアンテナと集積回路とを電気的に接続する、ＩＤチップの構成について説明する。
図１１（Ａ）に示すように、本実施例のＩＤチップでは、開口部を有する隔壁１２００が形成されており、該開口部において配線１２０１の一部と、配線１２０２の一部とが露出している。そして隔壁１２００上には、開口部において配線１２０１と接続されている端子１２０３が形成されている。また隔壁１２００上には、開口部において配線１２０２に接している電界発光層１２０４と、電界発光層１２０４に接している電極１２０５とが形成されている。該開口部において配線１２０２と、電界発光層１２０４と、電極１２０５とが重なり合うことで、発光素子１２０６が形成されている。
そして端子１２０３を覆うように、隔壁１２００上に接着剤１２０７が形成されており、該接着剤１２０７により、隔壁１２００にカバー材１２０８が貼り合わされている。接着剤１２０７は、異方導電性樹脂を用いることができる。
カバー材１２０８には、予めアンテナ１２０９が形成されている。アンテナ１２０９は、カバー材１２０８の隔壁１２００とは反対側に形成されており、その一部が、カバー材１２０８に形成されたコンタクトホールを介して、端子１２０３側に露出している。なおアンテナ１２０９は、カバー材１２０８の隔壁１２００側に形成されていても良い。そして、接着剤１２０７に異方導電性樹脂を用いることで、アンテナ１２０９と端子１２０３とを電気的に接続することができる。
異方導電性樹脂は、樹脂中に導電材料を分散させた材料である。樹脂として、例えばエポキシ系、ウレタン系、アクリル系などの熱硬化性を有するもの、ポリエチレン系、ポリプロピレン系などの熱可塑性を有するもの、シロキサン系材料などを用いることができる。また導電材料として、例えばポリスチレン、エポキシなどのプラスチック製の粒子にＮｉ、Ａｕなどをめっきしたもの、Ｎｉ、Ａｕ、Ａｇ、はんだなどの金属粒子、粒子状または繊維状のカーボン、繊維状のＮｉにＡｕをめっきしたものなどを用いることができる。導電材料のサイズは、アンテナ１２０９と端子１２０３のピッチに合わせて決めることが望ましい。
またアンテナ１２０９と端子１２０３との間において、異方導電性樹脂に超音波を加えながら圧着させても良いし、紫外線の照射で硬化させながら圧着させても良い。
なお本実施例では、異方導電性樹脂を用いた接着剤１２０７でアンテナ１２０９と端子１２０３とを電気的に接続する例を示しているが、本発明はこの構成に限定されない。接着剤１２０７の代わりに、異方導電性フィルムを用い、該異方導電性フィルムを圧着することで、アンテナ１２０９と端子１２０３とを電気的に接続しても良い。
なお本実施例では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。図１１（Ｂ）に、ガラス基板を用いて形成された、ＩＤチップの一形態を、断面図で示す。
図１１（Ｂ）に示すＩＤチップでは、基板１２１０としてガラス基板を用いており、集積回路に用いられる半導体素子１２１１〜１２１４と基板１２１０との間に、接着剤を間に挟んでおらず、基板１２１０と下地膜１２１５とが接するように形成されている。上記構成により、接着剤に含まれているＮａなどのアルカリ金属やアルカリ土類金属、または水分などが、半導体素子１２１１〜１２１４に用いられている半導体膜中に拡散する恐れがなくなる。
本実施例では、本発明のＩＤチップまたはＩＣカードに用いられるフォトダイオードの、一例について説明する。
図１２（Ａ）に、本実施例のＩＤチップまたはＩＣカードの断面図を示す。図１２（Ａ）では、フォトダイオード１５００が第２の層間絶縁膜１５０１上に形成されており、フォトダイオード１５００の駆動を制御するためのＴＦＴ１５０２が、第１の層間絶縁膜１５０３、第２の層間絶縁膜１５０１に覆われている。なお、本実施例では、ＴＦＴ１５０２が、第１の層間絶縁膜１５０３、第２の層間絶縁膜１５０１の、２つの層間絶縁膜に覆われているが、本実施例はこの構成に限定されない。ＴＦＴ１５０２は、単層の層間絶縁膜で覆われていても良いし、３層以上の層間絶縁膜で覆われていても良い。
フォトダイオード１５００は、第２の層間絶縁膜１５０１上に形成されたカソード電極１５０４と、カソード電極１５０４上に形成された、光電変換を行なうための層に相当する光電変換層１５０５と、光電変換層１５０５上に形成されたアノード電極１５０６とを有している。カソード電極１５０４は、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。光電変換層１５０５は、例えば、水素を含有する非晶質珪素膜を用いて形成することができる。またアノード電極１５０６は、例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。
なお、カソード電極１５０４、光電変換層１５０５、アノード電極１５０６は、それぞれ単層で形成されていても良いし、複数の層で形成されていても良い。
また図１２（Ｂ）に示すように、光を遮蔽するための遮蔽膜１５１３を、フォトダイオード１５１１に対して基板１５１０とは反対側に設けることで、フォトダイオード１５１１に入射する光の方向を限定することができる。遮蔽膜１５１３には、光を遮蔽できるような金属膜、顔料を添加した樹脂などを用いることができる。
なお図１２（Ｂ）では、発光素子１５１２から発せられる光が基板１５１０の反対側に向いており、基板１５１０側からの光がフォトダイオード１５１１に優先的に入射するように遮蔽膜１５１３が形成されているが、本実施例はこの構成に限定されない。遮蔽膜１５１３が形成される位置は、図１２（Ｂ）に示した位置に限定されない。また発光素子１５１２から発せられる光の向きも、図１２（Ｂ）に示した構成に限定されず、基板１５１０側に光が向いていても良い。
なお遮蔽膜１５１３は、実施の形態で示した構成を有するフォトダイオードを用いる場合でも、形成することは可能である。
本発明のＩＤチップまたはＩＣカードに用いられるフォトダイオードは、本実施例に示した構成に限定されない。
本実施例は、実施例１と組み合わせて実施することが可能である。
図１３（Ａ）を用いて、１つの導電膜をパターニングすることで、ＴＦＴに接続されている配線と、アンテナとを共に形成する場合の、ＩＤチップまたはＩＣカードの構成について説明する。図１３（Ａ）に、本実施例のＩＤチップまたはＩＣカードの断面図を示す。
図１３（Ａ）において、１４０１は、発光素子１４０９の動作を制御するためのＴＦＴに相当する。ＴＦＴ１４０１は、島状の半導体膜１４０２と、島状の半導体膜１４０２に接しているゲート絶縁膜１４０３と、ゲート絶縁膜１４０３を間に挟んで島状の半導体膜１４０２と重なっているゲート電極１４０４とを有している。またＴＦＴ１４０１は、第１の層間絶縁膜１４０５及び第２の層間絶縁膜１４０６に覆われている。なお、本実施例では、ＴＦＴ１４０１が、第１の層間絶縁膜１４０５、第２の層間絶縁膜１４０６の、２つの層間絶縁膜に覆われているが、本実施例はこの構成に限定されない。ＴＦＴ１４０１は、単層の層間絶縁膜で覆われていても良いし、３層以上の層間絶縁膜で覆われていても良い。
そして第２の層間絶縁膜１４０６に上に形成された配線１４０７は、第１の層間絶縁膜１４０５及び第２の層間絶縁膜１４０６に形成されたコンタクトホールを介して、島状の半導体膜１４０２に接続されている。
また第２の層間絶縁膜１４０６上には、アンテナ１４０８が形成されている。配線１４０７とアンテナ１４０８は、第２の層間絶縁膜１４０６上に導電膜を形成し、該導電膜をパターニングすることで形成することができる。アンテナ１４０８を配線１４０７と共に形成することで、ＩＤチップまたはＩＣカードの作製工程数を抑えることができる。
次に図１３（Ｂ）を用いて、１つの導電膜をパターニングすることで、ＴＦＴのゲート電極と、アンテナとを共に形成する場合の、ＩＤチップまたはＩＣカードの構成について説明する。図１３（Ｂ）に、本実施例のＩＤチップまたはＩＣカードの断面図を示す。
図１３（Ｂ）において、１４１１は、発光素子１４１９の動作を制御するためのＴＦＴに相当する。ＴＦＴ１４１１は、島状の半導体膜１４１２と、島状の半導体膜１４１２と重なっているゲート絶縁膜１４１３と、ゲート絶縁膜１４１３を間に挟んで島状の半導体膜１４１２と重なっているゲート電極１４１４とを有している。またゲート絶縁膜１４１３上には、アンテナ１４１８が形成されている。ゲート電極１４１４とアンテナ１４１８は、ゲート絶縁膜１４１３上に導電膜を形成し、該導電膜をパターニングすることで形成することができる。アンテナ１４１８をゲート電極１４１４と共に形成することで、ＩＤチップまたはＩＣカードの作製工程数を抑えることができる。
なお本実例では、集積回路を剥離して、別途用意した基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。
本実施例では、発光素子の動作を制御するＴＦＴがｐ型の場合における、画素の断面構造について、図１４を用いて説明する。なお図１４では、発光素子が有する２つの電極のうち、ＴＦＴに直接または電気的に接続されている一方の電極（第１の電極）が陽極、他方の電極（第２の電極）が陰極の場合について説明するが、第１の電極が陰極、第２の電極が陽極であっても良い。
図１４（Ａ）に、ＴＦＴ６００１がｐ型で、発光素子６００３から発せられる光を第１の電極６００４側から取り出す場合の、画素の断面図を示す。図１４（Ａ）では、発光素子６００３の第１の電極６００４と、ＴＦＴ６００１とが、配線６００９を介して電気的に接続されているが、本発明はこの構成に限定されない。ＴＦＴ６００１と直接接続されている配線６００９の一部を、第１の電極６００４として用いても良い。
ＴＦＴ６００１は、第１の層間絶縁膜６００７及び第２の層間絶縁膜６００２で覆われている。なお、図１４（Ａ）では、ＴＦＴ６００１が、第１の層間絶縁膜６００７及び第２の層間絶縁膜６００２の、２つの層間絶縁膜に覆われているが、本実施例はこの構成に限定されない。ＴＦＴ６００１は、単層の層間絶縁膜で覆われていても良いし、３層以上の層間絶縁膜で覆われていても良い。
第２の層間絶縁膜６００２上には、開口部を有する隔壁６００８が形成されている。隔壁６００８の開口部において第１の電極６００４が一部露出しており、該開口部において第１の電極６００４、電界発光層６００５、第２の電極６００６が順に積層されている。
また図１４（Ａ）では、第１の電極６００４が陽極、第２の電極６００６が陰極の場合を示している。陽極として用いるのに適している材料、または陰極として用いるのに適している材料については、実施の形態を参照することができる。ただし、第１の電極６００４は、光を透過するような、材料または膜厚で形成する。また第２の電極６００６は、光を反射もしくは遮蔽するような、材料及び膜厚で形成する。
電界発光層６００５は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層６００５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６００４から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
図１４（Ａ）に示した画素の場合、発光素子６００３から発せられる光を、白抜きの矢印で示すように第１の電極６００４側から取り出すことができる。
次に図１４（Ｂ）に、ＴＦＴ６０１１がｐ型で、発光素子６０１３から発せられる光を第２の電極６０１６側から取り出す場合の、画素の断面図を示す。図１４（Ｂ）では、ＴＦＴ６０１１と直接接続されている配線の一部を、第１の電極６０１４として用いているが、本発明はこの構成に限定されない。発光素子６０１３の第１の電極６０１４と、ＴＦＴ６０１１とが、別途形成した配線を介して電気的に接続されても良い。
また第１の電極６０１４上に電界発光層６０１５、第２の電極６０１６が順に積層されている。図１４（Ｂ）では、第１の電極６０１４が陽極、第２の電極６０１６が陰極の場合を示している。陽極として用いるのに適している材料、または陰極として用いるのに適している材料については、実施の形態を参照することができる。ただし、第１の電極６０１４は、光を反射もしくは遮蔽するような、材料または膜厚で形成する。また第２の電極６０１６は、光を透過するような、材料及び膜厚で形成する。
電界発光層６０１５は、図１４（Ａ）の電界発光層６００５と同様に形成することができる。図１４（Ｂ）に示した画素の場合、発光素子６０１３から発せられる光を、白抜きの矢印で示すように第２の電極６０１６側から取り出すことができる。
次に図１４（Ｃ）に、ＴＦＴ６０２１がｐ型で、発光素子６０２３から発せられる光を第１の電極６０２４側及び第２の電極６０２６側から取り出す場合の、画素の断面図を示す。図１４（Ｃ）では、発光素子６０２３の第１の電極６０２４と、ＴＦＴ６０２１とが、配線６０２９を介して電気的に接続されているが、本発明はこの構成に限定されない。ＴＦＴ６０２１と直接接続されている配線６０２９の一部を、第１の電極６０２４として用いても良い。
また第１の電極６０２４上に電界発光層６０２５、第２の電極６０２６が順に積層されている。図１４（Ｃ）では、第１の電極６０２４が陽極、第２の電極６０２６が陰極の場合を示している。陽極として用いるのに適している材料、または陰極として用いるのに適している材料については、実施の形態を参照することができる。ただし、第１の電極６０２４及び第２の電極６０２６は、光を透過するような、材料及び膜厚で形成する。
電界発光層６０２５は、図１４（Ａ）の電界発光層６００５と同様に形成することができる。図１４（Ｃ）に示した画素の場合、発光素子６０２３から発せられる光を、白抜きの矢印で示すように第１の電極６０２４側及び第２の電極６０２６側から取り出すことができる。
なお本実施例では、ＴＦＴ６００１、６０１１、６０２１が、２つのＴＦＴが直列に接続されたような、ゲート電極を２つ有する構造（ダブルゲート構造）を有しているが、本実施例はこの構成に限定されない。ゲート電極を１つだけ有するシングルゲート構造であっても良いし、３つ以上のＴＦＴが直列に接続されたような、ゲート電極を３つ以上有する構造（マルチゲート構造）を有していても良い。
本実施例では、発光素子の動作を制御するＴＦＴがｎ型の場合における、画素の断面構造について、図１５を用いて説明する。なお図１５では、発光素子が有する２つの電極のうち、ＴＦＴに直接または電気的に接続されている一方の電極（第１の電極）が陰極、他方の電極（第２の電極）が陽極の場合について説明するが、第１の電極が陽極、第２の電極が陰極であっても良い。
図１５（Ａ）に、ＴＦＴ６０３１がｎ型で、発光素子６０３３から発せられる光を第１の電極６０３４側から取り出す場合の、画素の断面図を示す。図１５（Ａ）では、発光素子６０３３の第１の電極６０３４と、ＴＦＴ６０３１とが、配線６０３９を介して電気的に接続されているが、本発明はこの構成に限定されない。ＴＦＴ６０３１と直接接続されている配線６０３９の一部を、第１の電極６０３４として用いても良い。
また第１の電極６０３４上に電界発光層６０３５、第２の電極６０３６が順に積層されている。図１５（Ａ）では、第１の電極６０３４が陰極、第２の電極６０３６が陽極の場合を示している。陽極として用いるのに適している材料、または陰極として用いるのに適している材料については、実施の形態を参照することができる。ただし、第１の電極６０３４は、光を透過するような、材料または膜厚で形成する。また第２の電極６０３６は、光を反射もしくは遮蔽するような、材料及び膜厚で形成する。
電界発光層６０３５は、図１４（Ａ）の電界発光層６００５と同様に形成することができる。ただし、電界発光層６０３５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順に積層する。
図１５（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印で示すように第１の電極６０３４側から取り出すことができる。
次に図１５（Ｂ）に、ＴＦＴ６０４１がｎ型で、発光素子６０４３から発せられる光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。図１５（Ｂ）では、ＴＦＴ６０４１と直接接続されている配線の一部を、第１の電極６０４４として用いているが、本発明はこの構成に限定されない。発光素子６０４３の第１の電極６０４４と、ＴＦＴ６０４１とが、別途形成した配線を介して電気的に接続されても良い。
また第１の電極６０４４上に電界発光層６０４５、第２の電極６０４６が順に積層されている。図１５（Ｂ）では、第１の電極６０４４が陰極、第２の電極６０４６が陽極の場合を示している。陽極として用いるのに適している材料、または陰極として用いるのに適している材料については、実施の形態を参照することができる。ただし、第１の電極６０４４は、光を反射もしくは遮蔽するような、材料または膜厚で形成する。また第２の電極６０４６は、光を透過するような、材料及び膜厚で形成する。
電界発光層６０４５は、図１５（Ａ）の電界発光層６０３５と同様に形成することができる。図１５（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印で示すように第２の電極６０４６側から取り出すことができる。
次に図１５（Ｃ）に、ＴＦＴ６０５１がｎ型で、発光素子６０５３から発せられる光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図を示す。図１５（Ｃ）では、発光素子６０５３の第１の電極６０５４と、ＴＦＴ６０５１とが、配線６０５９を介して電気的に接続されているが、本発明はこの構成に限定されない。ＴＦＴ６０５１と直接接続されている配線６０５９の一部を、第１の電極６０５４として用いても良い。
また第１の電極６０５４上に電界発光層６０５５、第２の電極６０５６が順に積層されている。図１５（Ｃ）では、第１の電極６０５４が陰極、第２の電極６０５６が陽極の場合を示している。陽極として用いるのに適している材料、または陰極として用いるのに適している材料については、実施の形態を参照することができる。ただし、第１の電極６０５４及び第２の電極６０５６は、光を透過するような、材料及び膜厚で形成する。
電界発光層６０５５は、図１５（Ａ）の電界発光層６０３５と同様に形成することができる。図１５（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる。
なお本実施例では、ＴＦＴ６０３１、６０４１、６０５１が、２つのＴＦＴが直列に接続されたような、ゲート電極を２つ有する構造（ダブルゲート構造）を有しているが、本実施例はこの構成に限定されない。ゲート電極を１つだけ有するシングルゲート構造であっても良いし、３つ以上のＴＦＴが直列に接続されたような、ゲート電極を３つ以上有する構造（マルチゲート構造）を有していても良い。
本実施例では、本発明のＩＤチップまたはＩＣカードに用いられるＴＦＴの構成について説明する。
図１６（Ａ）に、本実施例のＴＦＴの断面図を示す。７０１はｎチャネル型ＴＦＴ、７０２はｐチャネル型ＴＦＴに相当する。ｎチャネル型ＴＦＴ７０１を例に挙げて、より詳しい構成について説明する。
ｎチャネル型ＴＦＴ７０１は活性層として用いる島状の半導体膜７０５を有しており、該島状の半導体膜７０５は、ソース領域またはドレイン領域として用いる２つの不純物領域７０３と、該２つの不純物領域７０３の間に挟まれているチャネル形成領域７０４と、２つの不純物領域７０３とチャネル形成領域７０４の間に挟まれている２つのＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）領域７１０とを有している。またｎチャネル型ＴＦＴ７０１は、島状の半導体膜７０５を覆っているゲート絶縁膜７０６と、ゲート電極７０７と、絶縁膜で形成された２つのサイドウォール７０８、７０９とを有している。
なお本実施例ではゲート電極７０７が、２層の導電膜７０７ａ、７０７ｂを有しているが、本発明はこの構成に限定されない。ゲート電極７０７は１層の導電膜で形成されていても良いし、２層以上の導電膜で形成されていても良い。ゲート電極７０７は、ゲート絶縁膜７０６を間に挟んで、島状の半導体膜７０５が有するチャネル形成領域７０４と重なっている。またサイドウォール７０８、７０９は、ゲート絶縁膜７０６を間に挟んで、島状の半導体膜７０５が有する２つのＬＤＤ領域７１０と重なっている。
サイドウォール７０８は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで、サイドウォール７０９は、例えば膜厚２００ｎｍのＬＴＯ膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ、低温酸化膜）をエッチングすることで形成することができる。本実施例では、サイドウォール７０８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成し、サイドウォール７０９に用いられるＬＴＯ膜を、酸化珪素膜を減圧ＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。
不純物領域７０３及びＬＤＤ領域７１０は、ゲート電極７０７をマスクにして島状の半導体膜７０５にｎ型の不純物をドーピングした後、サイドウォール７０８、７０９を形成し、該サイドウォール７０８、７０９マスクとして島状の半導体膜７０５にｎ型の不純物をドーピングすることで、作り分けることができる。
なおｐチャネル型ＴＦＴ７０２は、ｎチャネル型ＴＦＴ７０１と構成はほとんど同じであるが、ｐチャネル型ＴＦＴ７０２が有する島状の半導体膜７１１の構成のみ異なっている。島状の半導体膜７１１はＬＤＤ領域を有しておらず、２つの不純物領域７１２と、該２つの不純物領域７１２に挟まれているチャネル形成領域７１３とを有している。そして、不純物領域７１２には、ｐ型の不純物がドーピングされている。なお図１６（Ａ）では、ｐチャネル型ＴＦＴ７０２がＬＤＤ領域を有していない例を示しているが、本発明はこの構成に限定されない。ｐチャネル型ＴＦＴ７０２がＬＤＤ領域を有していても良い。
図１６（Ｂ）に、図１６（Ａ）に示したＴＦＴにおいて、サイドウォールが単層である場合を示す。図１６（Ｂ）に示すｎチャネル型ＴＦＴ７２１と、ｐチャネル型ＴＦＴ７２２は、それぞれ単層のサイドウォール７２８、７２９を有している。サイドウォール７２８、７２９は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで形成することができる。本実施例では、サイドウォール７２８、７２９に用いられる酸化珪素膜をプラズマＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。
次に図１６（Ｃ）に、ボトムゲート型のＴＦＴの構成を示す。７４１はｎチャネル型ＴＦＴ、７４２はｐチャネル型ＴＦＴに相当する。ｎチャネル型ＴＦＴ７４１を例に挙げて、より詳しい構成について説明する。
図１６（Ｃ）において、ｎチャネル型ＴＦＴ７４１は島状の半導体膜７４５を有しており、該島状の半導体膜７４５は、ソース領域またはドレイン領域として用いる２つの不純物領域７４３と、該２つの不純物領域７４３の間に挟まれているチャネル形成領域７４４と、２つの不純物領域７４３とチャネル形成領域７４４の間に挟まれている２つのＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）領域７５０とを有している。またｎチャネル型ＴＦＴ７４１は、ゲート絶縁膜７４６と、ゲート電極７４７と、絶縁膜で形成された保護膜７４８を有している。
ゲート電極７４７は、ゲート絶縁膜７４６を間に挟んで、島状の半導体膜７４５が有するチャネル形成領域７４４と重なっている。ゲート絶縁膜７４６は、ゲート電極７４７が形成された後に形成されており、島状の半導体膜７４５はゲート絶縁膜７４６が形成された後に形成されている。また保護膜７４８は、チャネル形成領域７４４を間に挟んでゲート絶縁膜７４６と重なっている。
保護膜７４８は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで形成することができる。本実施例では、保護膜７４８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。
不純物領域７４３及びＬＤＤ領域７５０は、レジストで形成したマスクを用いて島状の半導体膜７４５にｎ型の不純物をドーピングした後、保護膜７４８を形成し、該保護膜７４８マスクとして島状の半導体膜７４５にｎ型の不純物をドーピングすることで、作り分けることができる。
なおｐチャネル型ＴＦＴ７４２は、ｎチャネル型ＴＦＴ７４１と構成はほとんど同じであるが、ｐチャネル型ＴＦＴ７４２が有する島状の半導体膜７５１の構成のみ異なっている。島状の半導体膜７５１はＬＤＤ領域を有しておらず、２つの不純物領域７５２と、該２つの不純物領域７５２に挟まれているチャネル形成領域７５３とを有している。そして、不純物領域７５２には、ｐ型の不純物がドーピングされている。なお図１６（Ａ）では、ｐチャネル型ＴＦＴ７４２がＬＤＤ領域を有していない例を示しているが、本発明はこの構成に限定されない。ｐチャネル型ＴＦＴ７４２がＬＤＤ領域を有していても良い。
本実施例は、実施例１〜実施例５の構成と組み合わせて実施することが可能である。
本実施例では、大型の基板を用いて、複数のＩＤチップまたはＩＣカードを作製する方法について説明する。
まず、耐熱性を有する基板上に集積回路４０１及びアンテナ４０２を形成した後、剥離し、図１７（Ａ）に示すように、別途用意した基板４０３上に、接着剤４０４を用いて貼り合わせる。なお図１７（Ａ）では、集積回路４０１及びアンテナ４０２を一組づつ基板４０３上に貼り合わせている様子を示しているが、本発明はこの構成に限定されない。集積回路４０１及びアンテナ４０２の組を、互いに繋がった状態で剥離し、一度に基板４０３上に貼り合わせるようにしても良い。
次に図１７（Ｂ）に示すように、間に集積回路４０１及びアンテナ４０２を挟むように、基板４０３にカバー材４０５を貼り合わせる。このとき、集積回路４０１及びアンテナ４０２を覆うように、基板４０３上に接着剤４０６を塗布しておく。カバー材４０５を基板４０３に貼り合わせることで、図１７（Ｃ）に示す状態が得られる。なお、図１７（Ｃ）では、集積回路４０１及びアンテナ４０２の位置を明確にするために、カバー材４０５を通して透けて見えるように、集積回路４０１及びアンテナ４０２を図示している。
次に図１７（Ｄ）に示すように、ダイシングまたはスクライブにより、集積回路４０１及びアンテナ４０２を互いに分離することで、ＩＤチップまたはＩＣカード４０７を完成させる。
なお本実施例では、アンテナ４０２を集積回路４０１と共に剥離する例を示しているが、本実施例はこの構成に限定されない。予め基板４０３上にアンテナを形成しておき、集積回路４０１を貼り合わせる際に、集積回路４０１とアンテナを電気的に接続しても良い。或いは、集積回路４０１を基板４０３に貼り合わせた後、集積回路４０１に電気的に接続するようにアンテナを貼り合わせても良い。或いは、予めカバー材４０５上に４０３上にアンテナを形成しておき、カバー材４０５を基板４０３に貼り合わせる際に、集積回路４０１とアンテナを電気的に接続しても良い。
なお、基板４０３とカバー材４０５とがフレキシブルである場合、応力を加えた状態でＩＤチップまたはＩＣカード４０７を使用することも可能である。本発明では、応力緩和膜によりＩＤチップまたはＩＣカード４０７に加えられる応力をある程度緩和するこができる。またバリア膜を複数設けることで、バリア膜１枚あたりの応力を抑えることができるので、応力により、或いはアルカリ金属、アルカリ土類金属または水分の半導体膜中への拡散により、半導体素子の特性に悪影響が出るのを防ぐことができる。
なお、ガラス基板を用いたＩＤチップをＩＤＧチップ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｇｌａｓｓ Ｃｈｉｐ）、フレキシブルな基板を用いたＩＤチップをＩＤＦチップ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｆｌｅｘｉｂｌｅ Ｃｈｉｐ）と呼ぶことができる。
本実施例は、実施例１〜実施例６と組み合わせて実施することが可能である。
本実施例では、１つの基板上に形成された複数の集積回路を剥離する際、形成される溝の形状について説明する。図１８（Ａ）に、溝６０１が形成された基板６０３の上面図を示す。また図１８（Ｂ）に、図１８（Ａ）のＡ−Ａ’における断面図を示す。
集積回路６０２は、剥離層６０４上に形成されており、剥離層６０４は基板６０３上に形成されている。溝６０１は各集積回路６０２の間に形成されており、なおかつ剥離層６０４が露出する程度の深さを有している。また本実施例では、複数の集積回路６０２は溝６０１によって完全にではなく部分的に分離されている。
次に図１８（Ａ）、図１８（Ｂ）に示した溝６０１からエッチングガスを流し込み、剥離層６０４をエッチングにより除去した後の様子を、図１８（Ｃ）、図１８（Ｄ）に示す。図１８（Ｃ）は、溝６０１が形成された基板６０３の上面図に相当し、図１８（Ｄ）は、図１８（Ｃ）のＡ−Ａ’における断面図に相当する。エッチングにより溝６０１から破線６０５に示す領域まで、剥離層６０４のエッチングが進んだものとする。図１８（Ｃ）、図１８（Ｄ）に示すように、複数の集積回路６０２が、完全にではなく互いに一部繋がった状態で溝６０１により分離されていることで、剥離層６０４をエッチングした後に各集積回路６０２が支えをなくして移動してしまうのを防ぐことができる。
図１８（Ｃ）、図１８（Ｄ）に示した状態まで形成したら、接着剤が付着したテープや、基板等を別途用意し、集積回路６０２を基板６０３から剥離する。そして剥離された複数の集積回路６０２は、互いに分断される前またはされた後に、支持体に貼り合わせられる。
なお本実施例では、ＩＤチップまたはＩＣカードの作製方法の一例を示しており、本発明のＩＤチップまたはＩＣカードの作製方法は本実施例で示した構成に限定されない。
本実施例は、実施例１〜実施例７と組み合わせて実施することが可能である。
本発明のＩＤチップは、フレキシブルな基板を用いている場合、可撓性を有する対象物、或いは曲面を有する対象物に、貼り合わせるのに好適である。また本発明のＩＤチップが有する集積回路の中に、データの書き換えができないＲＯＭなどのメモリを形成しておけば、ＩＤチップが取り付けられた対象物の偽造を防止することができる。また例えば、産地、生産者などによって商品価値が大きく左右される食料品に、本発明のＩＤチップを用いることは、産地、生産者などの偽装を低いコストで防止するのに有用である。
具体的に本発明のＩＤチップは、例えば、荷札、値札、名札など、対象物の情報を有するタグに取り付けて用いることができる。或いは、本発明のＩＤチップ自体をタグとして用いても良い。また例えば、戸籍謄本、住民票、パスポート、免許証、身分証、会員証、鑑定書、クレジットカード、キャッシュカード、プリペイドカード、診察券、定期券など、事実を証明する文書に相当する証書に取り付けても良い。また例えば、手形、小切手、貨物引換証、船貨証券、倉庫証券、株券、債券、商品券、抵当証券など、私法上の財産権を表示する証券に相当する有価証券に取り付けても良い。
図１９（Ａ）に、本発明のＩＤチップ１３０２を取り付けた小切手１３０１の一例を示す。図１９（Ａ）では、ＩＤチップ１３０２が小切手１３０１の内部に取り付けられているが、表に露出させておいても良い。
図１９（Ｂ）に、本発明のＩＤチップ１３０３を取り付けたパスポート１３０４の一例を示す。図１９（Ｂ）では、ＩＤチップ１３０３がパスポート１３０４の表紙に取り付けられているが、パスポート１３０４が有する他のページに取り付けられていても良い。
図１９（Ｃ）に、本発明のＩＤチップ１３０５を取り付けた、商品券１３０６の一例を示す。なおＩＤチップ１３０５は商品券１３０６の内部に形成しても良いし、商品券１３０６の表面に露出させるように形成しても良い。
またＴＦＴを有する集積回路を用いたＩＤチップは、安価、かつ薄型である。そのため本発明のＩＤチップは、最終的に消費者によって使い捨てられるような用途に向いている。特に、数円、数十円単位の値段の差が売り上げに大きく影響する商品に用いる場合、本発明の安価でかつ薄型のＩＤチップを有する包装材は、非常に有用である。包装材とは、ラップ、ペットボトル、トレイ、カプセルなど、対象物を包装するために成形が可能な、或いは成形された支持体に相当する。
図２０（Ａ）に、本発明のＩＤチップ１３０７が取り付けられた包装材１３０８で、販売用のお弁当１３０９を包装している様子を示す。ＩＤチップ１３０７内に商品の価格などを記録しておくことで、リーダ／ライタとしての機能を有するレジスターでお弁当１３０９の代金を精算することができる。
また例えば、商品のラベルに本発明のＩＤチップを付けておき、該ＩＤチップを用いて商品の流通を管理するような利用の仕方も可能である。
図２０（Ｂ）に示すように、裏面が粘着性を有する商品のラベル１３１０などの支持体に、本発明のＩＤチップ１３１１を取り付ける。そして、ＩＤチップ１３１１が取り付けられたラベル１３１０を、商品１３１２に装着する。商品１３１２に関する識別情報は、ラベル１３１０に貼り合わされたＩＤチップ１３１１から、無線で読み取ることが可能である。よってＩＤチップ１３１１により、流通の過程において、商品の管理が容易になる。
例えば、ＩＤチップ１３１１内の集積回路が有するメモリとして、書き込みが可能な不揮発性メモリを用いている場合、商品１３１２の流通のプロセスを記録することができる。また商品の生産段階におけるプロセスを記録しておくことで、卸売業者、小売業者、消費者が、産地、生産者、製造年月日、加工方法などを把握することが容易になる。
本実施例は、実施例１〜実施例８の構成と組み合わせて実施することが可能である。
本発明のＩＤチップの斜視図及び機能を示すブロック図。 本発明のＩＣカードの外観図及び内部構造を示す図。 本発明のＩＣカードの機能を示すブロック図。 集積回路のうち、電源電圧の生成に関わっている部分を示すブロック図及び太陽電池を用いたＩＣカードの外観図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの断面図。 本発明のＩＤチップまたはＩＣカードの断面図。 本発明のＩＤチップまたはＩＣカードの断面図。 本発明のＩＤチップまたはＩＣカードの断面図。 本発明のＩＤチップまたはＩＣカードが有する発光素子の断面図。 本発明のＩＤチップまたはＩＣカードが有する発光素子の断面図。 本発明のＩＤチップまたはＩＣカードが有するＴＦＴの断面図。 大型の基板を用いて、本発明のＩＤチップまたはＩＣカードに用いられる集積回路を複数作製する方法を示す図。 １つの基板上に形成された複数の集積回路を剥離する際、形成される溝の形状を示す図。 本発明のＩＤチップの利用方法について示す図。 本発明のＩＤチップの利用方法について示す図。

Claims (16)

  1. アンテナと、集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は薄膜トランジスタを有し、
    前記発光素子及び前記受光素子は、それぞれ非単結晶の薄膜を用いた、光電変換を行なうための層を有し、
    前記アンテナ、前記発光素子及び前記受光素子は、前記集積回路に接続されていることを特徴とする半導体装置。
  2. アンテナと、集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は薄膜トランジスタを有し、
    前記アンテナ、前記発光素子及び前記受光素子は、前記集積回路に接続されており、
    前記集積回路、前記発光素子及び前記受光素子は、一体形成されていることを特徴とする半導体装置。
  3. アンテナと、集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は薄膜トランジスタを有し、
    前記アンテナ、前記発光素子及び前記受光素子は、前記集積回路に接続されており、
    前記アンテナ、前記集積回路、前記発光素子及び前記受光素子は、一体形成されていることを特徴とする半導体装置。
  4. 集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は、接続端子と、アンテナによって前記接続端子に入力された交流の信号から電源電圧を生成する整流回路と、前記受光素子において受信した第１の信号を復調する復調回路と、復調された前記第１の信号に従って演算処理を行ない第２の信号を生成する論理回路とを有し、
    前記発光素子は前記第２の信号を光信号に変換することができ、
    前記集積回路、前記発光素子及び前記受光素子は、一体形成されていることを特徴とする半導体装置。
  5. アンテナと、集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は薄膜トランジスタを有し、
    前記発光素子及び前記受光素子は、それぞれ非単結晶の薄膜を用いた、光電変換を行なうための層を有し、
    前記アンテナ、前記発光素子及び前記受光素子は、前記集積回路に接続されており、
    前記集積回路、前記発光素子及び前記受光素子は、第１の基板上に形成された後、剥離され、第２の基板上に貼り合わされていることを特徴とする半導体装置。
  6. アンテナと、集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は薄膜トランジスタを有し、
    前記アンテナ、前記発光素子及び前記受光素子は、前記集積回路に接続されており、
    前記集積回路、前記発光素子及び前記受光素子は、第１の基板上に形成された後、剥離され、第２の基板上に貼り合わされていることを特徴とする半導体装置。
  7. アンテナと、集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は薄膜トランジスタを有し、
    前記アンテナ、前記発光素子及び前記受光素子は、前記集積回路に接続されており、
    前記アンテナ、前記集積回路、前記発光素子及び前記受光素子は、第１の基板上に形成された後、剥離され、第２の基板上に貼り合わされていることを特徴とする半導体装置。
  8. 集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は、接続端子と、アンテナによって前記接続端子に入力された交流の信号から電源電圧を生成する整流回路と、前記受光素子において受信した第１の信号を復調する復調回路と、復調された前記第１の信号に従って演算処理を行ない第２の信号を生成する論理回路とを有し、
    前記発光素子は前記第２の信号を光信号に変換することができ、
    前記集積回路、前記発光素子及び前記受光素子は、一体形成されており、
    前記集積回路、前記発光素子及び前記受光素子は、第１の基板上に形成された後、剥離され、第２の基板上に貼り合わされていることを特徴とする半導体装置。
  9. 請求項５乃至８のいずれか一項において、
    前記第１の基板はガラスであり、前記第２の基板はプラスチックであることを特徴とする半導体装置。
  10. アンテナと、集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は薄膜トランジスタを有し、
    前記アンテナ、前記発光素子及び前記受光素子は、前記集積回路に接続されており、
    前記集積回路、前記発光素子及び前記受光素子は、一体形成されていることを特徴とするＩＣカード。
  11. アンテナと、集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は薄膜トランジスタを有し、
    前記アンテナ、前記発光素子及び前記受光素子は、前記集積回路に接続されており、
    前記アンテナ、前記集積回路、前記発光素子及び前記受光素子は、一体形成されていることを特徴とするＩＣカード。
  12. 集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は、接続端子と、アンテナによって前記接続端子に入力された交流の信号から電源電圧を生成する整流回路と、前記受光素子において受信した第１の信号を復調する復調回路と、復調された前記第１の信号に従って演算処理を行ない第２の信号を生成する論理回路とを有し、
    前記発光素子は前記第２の信号を光信号に変換することができ、
    前記集積回路、前記発光素子及び前記受光素子は、一体形成されていることを特徴とするＩＣカード。
  13. アンテナと、集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は薄膜トランジスタを有し、
    前記アンテナ、前記発光素子及び前記受光素子は、前記集積回路に接続されており、
    前記集積回路、前記発光素子及び前記受光素子は、第１の基板上に形成された後、剥離され、第２の基板上に貼り合わされていることを特徴とするＩＣカード。
  14. アンテナと、集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は薄膜トランジスタを有し、
    前記アンテナ、前記発光素子及び前記受光素子は、前記集積回路に接続されており、
    前記アンテナ、前記集積回路、前記発光素子及び前記受光素子は、第１の基板上に形成された後、剥離され、第２の基板上に貼り合わされていることを特徴とするＩＣカード。
  15. 集積回路と、発光素子と、受光素子とを有し、
    前記集積回路は、接続端子と、アンテナによって前記接続端子に入力された交流の信号から電源電圧を生成する整流回路と、前記受光素子において受信した第１の信号を復調する復調回路と、復調された前記第１の信号に従って演算処理を行ない第２の信号を生成する論理回路とを有し、
    前記発光素子は前記第２の信号を光信号に変換することができ、
    前記集積回路、前記発光素子及び前記受光素子は、一体形成されており、
    前記集積回路、前記発光素子及び前記受光素子は、第１の基板上に形成された後、剥離され、第２の基板上に貼り合わされていることを特徴とするＩＣカード。
  16. 請求項１３乃至１５のいずれか一項において、
    前記第１の基板はガラスであり、前記第２の基板はプラスチックであることを特徴とするＩＣカード。

JP2005059938A 2004-03-04 2005-03-04 半導体装置、ｉｃカード Withdrawn JP2005285109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005059938A JP2005285109A (ja) 2004-03-04 2005-03-04 半導体装置、ｉｃカード

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004060103 2004-03-04
JP2005059938A JP2005285109A (ja) 2004-03-04 2005-03-04 半導体装置、ｉｃカード

Publications (2)

Publication Number Publication Date
JP2005285109A true JP2005285109A (ja) 2005-10-13
JP2005285109A5 JP2005285109A5 (ja) 2008-04-10

Family

ID=34918006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005059938A Withdrawn JP2005285109A (ja) 2004-03-04 2005-03-04 半導体装置、ｉｃカード

Country Status (5)

Country Link
US (3) US8030745B2 (ja)
JP (1) JP2005285109A (ja)
KR (1) KR101098777B1 (ja)
CN (1) CN100478986C (ja)
WO (1) WO2005086088A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007172592A (ja) * 2005-11-25 2007-07-05 Semiconductor Energy Lab Co Ltd 半導体装置
WO2007077850A1 (en) * 2005-12-27 2007-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2008013007A1 (fr) * 2006-07-27 2008-01-31 Kabushiki Kaisha Toshiba Procédé de fabrication d'entrée de carte sans fil, procédé de fabrication de carte sans fil, entrée de carte sans fil et carte sans fil
WO2008065993A1 (fr) * 2006-11-28 2008-06-05 Philtech Inc. Particule de poudre rf, poudre rf et procédé d'excitation de poudre rf
KR100968489B1 (ko) 2008-06-17 2010-07-07 재단법인서울대학교산학협력재단 데이터 저장 입자 및 데이터 전송 시스템
WO2010086904A1 (ja) * 2009-02-02 2010-08-05 新田工業株式会社 Ｉｃタグ
CN102135577A (zh) * 2010-12-29 2011-07-27 中山达华智能科技股份有限公司 一种跟踪电子电器产品使用寿命的方法及装置
US8178415B2 (en) 2006-11-27 2012-05-15 Philtech, Inc. Method for manufacturing RF powder
US8237622B2 (en) 2006-12-28 2012-08-07 Philtech Inc. Base sheet
US8318047B2 (en) 2006-11-28 2012-11-27 Philtech, Inc. Method for providing RF powder and RF powder-containing liquid
WO2013039395A1 (en) * 2011-09-14 2013-03-21 Ec Solution Group B.V. Active matrix display smart card
JP5294042B2 (ja) * 2009-09-28 2013-09-18 アイシン精機株式会社 ドア開閉装置
US8766802B2 (en) 2006-11-27 2014-07-01 Philtech Inc. Base data management system
US8766853B2 (en) 2006-11-27 2014-07-01 Philtech Inc. Method for adding RF powder and RF powder-added base sheet
US8933784B2 (en) 2006-11-28 2015-01-13 Philtech Inc. RF powder particle, RF powder, and RF powder-containing base

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030745B2 (en) * 2004-03-04 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. ID chip and IC card
US7681232B2 (en) * 2004-03-08 2010-03-16 Cardlab Aps Credit card and a secured data activation system
WO2006001287A1 (en) * 2004-06-24 2006-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit
WO2006078065A1 (en) 2005-01-21 2006-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7799654B2 (en) * 2005-08-31 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced refractive index and extinction coefficient layer for enhanced photosensitivity
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101478810B1 (ko) 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
JP2008136019A (ja) * 2006-11-29 2008-06-12 Philtech Inc 磁界結合装置および読取り装置
US7750852B2 (en) * 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7764498B2 (en) 2007-09-24 2010-07-27 Sixis, Inc. Comb-shaped power bus bar assembly structure having integrated capacitors
US20090159709A1 (en) * 2007-12-24 2009-06-25 Dynamics Inc. Advanced dynamic credit cards
WO2011022099A2 (en) * 2009-05-29 2011-02-24 Arizona Board Of Regents, For And On Behalf Of Arizona State University Flexible identification systems and related methods
TWI424574B (zh) * 2009-07-28 2014-01-21 Prime View Int Co Ltd 數位ｘ光探測面板及其製作方法
DE102010019615A1 (de) * 2010-05-06 2011-11-10 Rat Asset & Trading Ag Karte zur elektronischen Zugangskontrolle
KR101235942B1 (ko) * 2010-08-13 2013-02-21 임은석 인레이 시트 및 그 제조 방법
JP2012043689A (ja) * 2010-08-20 2012-03-01 Toshiba Tec Corp 有機ｅｌ装置の製造方法
US9781783B2 (en) * 2011-04-15 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, light-emitting system, and display system
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8763914B2 (en) * 2012-01-17 2014-07-01 On Track Innovations Ltd. Decoupled contactless bi-directional systems and methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) * 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9269032B2 (en) * 2012-10-28 2016-02-23 Zlotech Llc Glass-containing transaction card and method of making the same
USD707682S1 (en) * 2012-12-05 2014-06-24 Logomotion, S.R.O. Memory card
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
SG11201509289UA (en) 2013-04-12 2015-12-30 Cardlab Aps A card, an assembly, a method of assembling the card and a method of outputting information
KR20160005709A (ko) 2013-04-12 2016-01-15 카드랩 에이피에스 오프셋 필드 생성기를 갖는 카드
DE102014018393A1 (de) * 2014-10-14 2016-04-14 Infineon Technologies Ag Chipkartenmodul-Anordnung, Chipkarten-Anordnung und Verfahren zum Herstellen einer Chipkarten-Anordnung
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
EP3035230A1 (en) 2014-12-19 2016-06-22 Cardlab ApS A method and an assembly for generating a magnetic field
MA41187A (fr) 2014-12-19 2021-04-07 Cardlab Aps Procédé et ensemble pour générer un champ magnétique et procédé de fabrication d'un ensemble
US9436941B1 (en) * 2015-02-18 2016-09-06 Calay Venture S.à.r.l. Smart payment instruments
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
EP3082071A1 (en) 2015-04-17 2016-10-19 Cardlab ApS Device for and method of outputting a magnetic field
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
USD776664S1 (en) * 2015-05-20 2017-01-17 Chaya Coleena Hendrick Smart card
TWI655394B (zh) * 2017-09-29 2019-04-01 凱祿光電股份有限公司 發光裝置及其驅動方法
CN109993243A (zh) * 2019-03-05 2019-07-09 浙江大学 一种基于透明薄膜rfid芯片的商品防伪追溯系统
CN215814237U (zh) * 2021-08-26 2022-02-11 捷德(中国)科技有限公司 智能卡

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425497A (ja) * 1990-05-21 1992-01-29 Casio Comput Co Ltd Ｉｃカード
JPH1120360A (ja) * 1997-07-03 1999-01-26 Seiko Epson Corp Ｉｃカード及び薄膜集積回路装置並びにそれらの製造方法
JP2001155134A (ja) * 1999-11-30 2001-06-08 Seiko Epson Corp 半導体回路内蔵構造体
JP2001257292A (ja) * 2000-03-10 2001-09-21 Hitachi Maxell Ltd 半導体装置
JP2002083894A (ja) * 2000-06-21 2002-03-22 Hitachi Maxell Ltd 半導体チップ及びこれを用いた半導体装置
JP2002231909A (ja) * 2001-01-31 2002-08-16 Canon Inc 薄膜半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575621A (en) * 1984-03-07 1986-03-11 Corpra Research, Inc. Portable electronic transaction device and system therefor
US4695859A (en) * 1986-10-20 1987-09-22 Energy Conversion Devices, Inc. Thin film light emitting diode, photonic circuit employing said diode imager employing said circuits
AU7238187A (en) * 1986-12-01 1988-06-30 Ronald W. Froelich Computerized data-bearing card and reader/writer therefor
US4829166A (en) 1986-12-01 1989-05-09 Froelich Ronald W Computerized data-bearing card and reader/writer therefor
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
US5789733A (en) * 1996-09-20 1998-08-04 Motorola, Inc. Smart card with contactless optical interface
JPH10270535A (ja) * 1997-03-25 1998-10-09 Nikon Corp 移動ステージ装置、及び該ステージ装置を用いた回路デバイス製造方法
JPH10321883A (ja) 1997-05-16 1998-12-04 Semiconductor Energy Lab Co Ltd 太陽電池およびその作製方法
EP0975027A2 (en) * 1998-07-23 2000-01-26 Sony Corporation Light emitting device and process for producing the same
JP4562844B2 (ja) * 2000-02-23 2010-10-13 浜松ホトニクス株式会社 光電陰極及び電子管
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US6838773B2 (en) * 2000-06-21 2005-01-04 Hitachi Maxell, Ltd. Semiconductor chip and semiconductor device using the semiconductor chip
JP4703883B2 (ja) * 2001-04-09 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3886339B2 (ja) * 2001-04-11 2007-02-28 シャープ株式会社 半導体装置
US7218349B2 (en) * 2001-08-09 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7204425B2 (en) * 2002-03-18 2007-04-17 Precision Dynamics Corporation Enhanced identification appliance
JP4366921B2 (ja) * 2002-07-12 2009-11-18 セイコーエプソン株式会社 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
JP4401657B2 (ja) * 2003-01-10 2010-01-20 株式会社半導体エネルギー研究所 発光装置の製造方法
US8030745B2 (en) * 2004-03-04 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. ID chip and IC card

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425497A (ja) * 1990-05-21 1992-01-29 Casio Comput Co Ltd Ｉｃカード
JPH1120360A (ja) * 1997-07-03 1999-01-26 Seiko Epson Corp Ｉｃカード及び薄膜集積回路装置並びにそれらの製造方法
JP2001155134A (ja) * 1999-11-30 2001-06-08 Seiko Epson Corp 半導体回路内蔵構造体
JP2001257292A (ja) * 2000-03-10 2001-09-21 Hitachi Maxell Ltd 半導体装置
JP2002083894A (ja) * 2000-06-21 2002-03-22 Hitachi Maxell Ltd 半導体チップ及びこれを用いた半導体装置
JP2002231909A (ja) * 2001-01-31 2002-08-16 Canon Inc 薄膜半導体装置の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007172592A (ja) * 2005-11-25 2007-07-05 Semiconductor Energy Lab Co Ltd 半導体装置
KR101233639B1 (ko) 2005-12-27 2013-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
WO2007077850A1 (en) * 2005-12-27 2007-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007200291A (ja) * 2005-12-27 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9177242B2 (en) 2005-12-27 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8476632B2 (en) 2005-12-27 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2008013007A1 (fr) * 2006-07-27 2008-01-31 Kabushiki Kaisha Toshiba Procédé de fabrication d'entrée de carte sans fil, procédé de fabrication de carte sans fil, entrée de carte sans fil et carte sans fil
US8766853B2 (en) 2006-11-27 2014-07-01 Philtech Inc. Method for adding RF powder and RF powder-added base sheet
US8766802B2 (en) 2006-11-27 2014-07-01 Philtech Inc. Base data management system
US8178415B2 (en) 2006-11-27 2012-05-15 Philtech, Inc. Method for manufacturing RF powder
US8704202B2 (en) 2006-11-28 2014-04-22 Philtech Inc. RF powder particles including an inductance element, a capacitance element, and a photovoltaic cell and method for exciting RF powder
US8318047B2 (en) 2006-11-28 2012-11-27 Philtech, Inc. Method for providing RF powder and RF powder-containing liquid
US8933784B2 (en) 2006-11-28 2015-01-13 Philtech Inc. RF powder particle, RF powder, and RF powder-containing base
WO2008065993A1 (fr) * 2006-11-28 2008-06-05 Philtech Inc. Particule de poudre rf, poudre rf et procédé d'excitation de poudre rf
US8237622B2 (en) 2006-12-28 2012-08-07 Philtech Inc. Base sheet
KR100968489B1 (ko) 2008-06-17 2010-07-07 재단법인서울대학교산학협력재단 데이터 저장 입자 및 데이터 전송 시스템
WO2010086904A1 (ja) * 2009-02-02 2010-08-05 新田工業株式会社 Ｉｃタグ
JP5294042B2 (ja) * 2009-09-28 2013-09-18 アイシン精機株式会社 ドア開閉装置
CN102135577A (zh) * 2010-12-29 2011-07-27 中山达华智能科技股份有限公司 一种跟踪电子电器产品使用寿命的方法及装置
WO2013039395A1 (en) * 2011-09-14 2013-03-21 Ec Solution Group B.V. Active matrix display smart card

Also Published As

Publication number Publication date
WO2005086088A1 (en) 2005-09-15
KR20070007134A (ko) 2007-01-12
US20070176622A1 (en) 2007-08-02
US9449999B2 (en) 2016-09-20
CN1926561A (zh) 2007-03-07
US20120007096A1 (en) 2012-01-12
CN100478986C (zh) 2009-04-15
US20170004393A1 (en) 2017-01-05
US8030745B2 (en) 2011-10-04
KR101098777B1 (ko) 2011-12-28

Similar Documents

Publication Publication Date Title
JP2005285109A (ja) 半導体装置、ｉｃカード
KR101161361B1 (ko) 반도체장치
JP5323382B2 (ja) 半導体装置
US8546912B2 (en) Semiconductor device
US9935363B2 (en) Semiconductor device
CN100521117C (zh) 半导体器件及其制造方法
JP4610348B2 (ja) 半導体装置
JP2005340791A (ja) Ｍｏｓ容量素子及び半導体装置
JP4566794B2 (ja) 半導体装置
JP4718863B2 (ja) 半導体装置及び半導体装置の作製方法
JP5041672B2 (ja) 半導体装置
JP4545617B2 (ja) 半導体装置
JP2005252243A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110322

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110405