JPH0425497A

JPH0425497A - Ｉｃカード

Info

Publication number: JPH0425497A
Application number: JP2129320A
Authority: JP
Inventors: Hiroshi Matsumoto; 広松本
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1990-05-21
Filing date: 1990-05-21
Publication date: 1992-01-29
Anticipated expiration: 2017-04-30
Also published as: JP3278845B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はＩＣカード用機能ユニットに関するものである
。

〔従来の技術〕

ＩＣカードは、ＩＣカードとのデータの授受を行なうタ
ーミナル装置から入力される暗証番号等の識別データの
判別機能や、前記ターミナル装置から入力される取引デ
ータの記憶機能等を備えたもので、このＩＣカードは、
カード本体内に、前記ターミナル装置とのデータの授受
およびデータ判別やデータの記憶を行なう機能ユニット
を収納した構成となっている。

このＩＣカードに内蔵される機能ユニットとしては、従
来、プリント配線板上に前記ターミナル装置側のカード
コンタクト部に接触する入出力端子を設けるとともに、
このプリント配線板上に、暗証番号等の識別データや取
引データ等を記憶するメモリ部と、ターミナル装置との
間のデータ入出力の制御およびターミナル装置から入力
される識別データの判別や前記メモリ部へのデータの書
込みおよび読出し等を行なう制御回路部とを構成した集
積回路チップを、その各端子をプリント配線板上の各配
線にボンディングして取付けた構造のものが知られてお
り、この機能ユニットは、その入出力端子をカード本体
の表面に設けた開口部から外部に露出させてカード本体
内に収納されている。

〔発明が解決しようとする課題〕

しかしながら、前記従来の機能ユニットは、集積回路チ
ップを用いたものであるため、集積回路チップの価格が
高く、また前記プリント配線板への集積回路チップの取
付けも面倒であるという問題をもっており、したがって
前記従来の機能ユニットは、その製造コストが高くて、
これがＩＣカードの価格を低減できない要因となってい
た。しかも、前記従来の機能ユニットは、プリント配線
板上にターミナル装置側のカードコンタクト部に接触す
る入出力端子を設け、この入出力端子を介してターミナ
ル装置との間のデータの入出力を行なうものであるため
、前記入出力端子ｔくターミナル装置側のカードコンタ
クト部との接触の繰返しにより磨耗して接触不良を発生
するおそれかあり、そのために、ターミナル装置とのコ
ンタクトの繰返しに対するデータ入出力部の耐久性およ
び信頼性も低いという問題をもっていた。

本発明はこのような実情にかんがみてなされたものであ
って、その目的とするところは、製造コストを大幅に低
減し、かつターミナル装置とのコンタクトの繰返しに対
するデータ入出力部の耐久性および信頼性も向上させた
ＩＣカード用機能ユニットを提供することにある。

〔課題を解決するための手段〕

本発明のＩＣカード用機能ユニットは、基板上に、メモ
リ部を構成する多数の薄膜トランジスタと制御回路部を
構成する多数の薄膜トランジスタとを形成するとともに
、前記基板上に、光信号入出用の薄膜フォトセンサと液
晶シャッタとを形成したことを特徴とするものである。

この機能ユニットにおいては、前記薄膜フォトセンサを
、メモリ部と制御回路部を構成する薄膜トランジスタを
形成した基板上に半導体層と一対の電極とを積層して構
成し、前記液晶シャッタを、前記薄膜トランジスタを形
成した基板と、この基板に枠状のシール材を介して接着
した対向基板との間に液晶を封入して構成するのか望ま
しい。

〔作用〕

すなわち、本発明のＩＣカード用機能ユニットは、基板
上に多数の薄膜トランジスタを形成して、これら薄膜ト
ランジスタによりメモリ部と制御回路部を構成するとと
もに、このメモリ部と制御回路部を構成する薄膜トラン
ジスタを形成した基板上に、光信号入出用の薄膜フォト
センサおよび液晶シャッタとを形成して、ターミナル装
置との間のデータの入出力を光信号によって行なうよう
にしたものである。

この機能ユニットによれば、メモリ部と制御回路部を、
基板上にゲート電極とゲート絶縁膜と半導体層とソース
電極およびドレイン電極とを積層する製法で容易にかつ
低コストに形成できる薄膜トランジスタで構成している
ため、前記メモリ部および制御回路部を安価に形成でき
るし、また、薄膜トランジスタで構成されたメモリ部お
よび制御回路部は基板上にあるため、メモリ部と制御回
路部を構成した集積回路チップを用いている従来の機能
ユニットのように集積回路チップをプリント配線板に取
付ける必要もない。しかも、この機能ユニットでは、タ
ーミナル装置との間のデータの入出力を、８Ｍフォトセ
ンサおよび液晶シャッタにより光信号で行なうようにし
ているため、タミナル装置との間のデータの入出力を無
接触で行なうことができるから、従来の機能ユニットの
ように入出力端子かターミナル装置側のカードコンタク
ト部との接触の繰返しにより磨耗して接触不良を発生す
ることもない。したかって、この機能ユニットによれば
、その製造コストを大幅に低減し、かつターミナル装置
とのコンタクトの繰返しに対するデータ入出力部の耐久
性および信頼性も向上させることができる。

また、この機能ユニットにおいて、前記薄膜フオドセン
サを、メモリ部と制御回路部を構成する薄膜トランジス
タを形成した基板上に半導体層と一対の電極とを積層し
て構成すれば、薄膜フォトセンサを前記薄膜トランジス
タの形成工程を利用して低コストに形成できるし、また
前記液晶シャッタを、前記薄膜トランジスタを形成した
基板と、この基板に枠状のシール材を介して接着した対
向基板との間に液晶を封入して構成すれば、この液晶シ
ャッタもその一方の基板を前記薄膜トランジスタを形成
した基板で兼用して低コストに形成することかできる。

〔実施例〕

以下、本発明の一実施例を図面を参照して説明する。

第１図はこの実施例の機能ユニ・ントを内蔵したＩＣカ
ードの断面図−である。

まず、このＩＣカードの概略的な構成を説明すると、こ
のＩＣカードは、カード本体１内に機能ユニット１０を
収納したもので、カード本体１は、ステンレス鋼等の金
属薄板からなるベースシート３ａ　　３ｂの外面に外装
フィルム４ａ、４ｂをラミネートした上下一対のシート
部材２ａ、２ｂをその外周縁部に沿う枠状のスペーサ５
を介して接着して構成されており、上側シート部材２ａ
のベスシート３ａには、機能ユニット１０の液晶シャッ
タ５０部分に対応する透光窓６が開口され、下側シート
部材２ｂのベースシート３ｂには、機能ユニット１０の
液晶シャッタ５０部分と薄膜フォトセンサ４０部分およ
び太陽電池６０部分にそれぞれ対応する透光窓７，８．
９が開口されている。なお、上側シート部材２ａおよび
下側シート部材２ｂの外装フィルム４ａ、４ｂはそれぞ
れ透明樹脂フィルムからなっており、上側シート部材２
ａの外装フィルム４ａには前記透光窓６部分を除いて化
粧印刷が施され、下側シート部材２ｂの外装フィルム４
ｂには前記透光窓７，８．９部分を除いて化粧印刷が施
されている。また、このカド本体１内に収納された機能
ユニット１０は、その裏面を前記下側シート部材２ｂの
ベースシート３ｂに図示しない接着剤により接着してカ
ード本体１内に固定されている。

この実施例の機能ユニット１０の構成を説明すると、第
２図は機能ユニット１０のブロック回路図であり、この
機能ユニット１０は、暗証番号等の識別データや取引デ
ータ等を記憶するメモリ部２０と、ＩＣカード機能を制
御する制御回路部３０と、光信号入出用の薄膜フォトセ
ンサ４０および液晶シャッタ５０と、これらの電源とし
ての太陽電池６０とを備えている。

前記薄膜フォトセンサ４０および液晶シャッタ５０は、
ＩＣカードとのデータの授受を行なう第３図に示したタ
ーミナル装置１００との間のデータの入出力を光信号に
よって行なうもので、この薄膜フォトセンサ４０および
液晶シャッタ５０は、ＩＣカードをターミナル装置１０
０に挿入したときに、ターミナル装置１００側の出力用
液晶シャッタ１１０および入力用フォトセンサ１２０と
対向する。なお、ターミナル装置１００には、ＩＣカー
ド側の（機能ユニット１０の）液晶シャッタ５０に光を
入射させる入力端光源１３１と、タミナル装置１００側
の液晶シャッタ１１０に光を入射させる出力側光源１３
２とが設けられており、前記入力側光源１３１からの光
はＩＣカード側の液晶シャッタ５０により断続する光信
号とされてターミナル装置１００側の入力用フォトセン
サ１２０に受光され、出力側光源１３２からの光はター
ミナル装置１００側の液晶シャッタ１１０により断続す
る光信号とされてＩＣカード側の薄膜フォトセンサ４０
に受光されるようになっている。

また、前記機能ユニット１０の制御回路部３０は、主制
御部３０ａと入力制御部３０ｂおよび出力制御部３０ｃ
とからなっており、入力制御部３０ｂは薄膜フォトセン
サ４０に接続され、出力制御部３０ｃは液晶シャッタ５
０に接続されている。また、主制御部３０ａは、前記タ
ーミナル装ｆｌｏｏから薄膜フォトセンサ４０および入
力制御部３０ｂを介して入力される暗証番号等の識別デ
ータとメモリ部２０の記憶データとの比較判別や、メモ
リ部２０へのデータ（取引データ等）の書込みおよび読
出し等を行なうもので、この王制脚部３０Ｈにおいて実
行された識別データの判別結果等は、出力制御部３０ｃ
に送られ、出力制御部３０ｃは、主制御部３０ａからの
出力データに応じて液晶シヤツク５０の光透過および遮
断を制御する。

なお、前記ターミナル装置１００には、第３図に示すよ
うに、主制御部１４１と入力制御部１４２および出力制
御部１４３か設けられており、主制御部１４１は、図示
しないキーボード等から入力された暗証番号等の識別デ
ータや取引きデータ等を入力制御部１４２に送って出力
用液晶シャッタ１１０の光透過および遮断を制御させ、
また入力用フォトセンサ１２０および入力制御部１４２
を介しておよび入力されるデータ（ＩＣカードからの出
力データ）を判別する。

次に、前記機能ユニット１０の具体的な構成を説明する
。

この機能ユニット１０は、第１図に示すように、ガラス
板からなる透明な基板１１の上に、前記メモリ部２０を
構成する多数のメモリ用薄膜トランジスタ（以下メモリ
用ＴＰＴという）２１と、制御回路部３０（主制御部３
０ａと人力制御部３０ｂおよび出力制御部３０Ｃ）を構
成する多数の薄膜トランジスタ（以下制御用ＴＰＴとい
う）３１とを形成するとともに、前記基板１１の上に、
前記薄膜フォトセンサ４０と液晶シヤツク５０および太
陽電池６０を形成したものである。なお、第１図では、
メモリ部２０を構成するメモリ用、Ｔ　Ｐ　Ｔ　２１と
、制御回路部３０を構成する制御用ＴＦＴ３１をそれぞ
れ１つずつだけ図示したが、このメモリ用ＴＰＴ２１お
よび制御用ＴＦＴ３１は、それぞれ多数個基板１１上に
形成されて、メモリ部２０および制御回路部３０を構成
している。

前記メモリ部２０を構成するメモリ用ＴＰＴ２１は、基
板１１上に形成されたゲート電極２２と、このゲート電
極２２の上に形成された電荷蓄積機能をもつゲート絶縁
膜２３と、このゲート絶縁膜２３の上に形成されたｌ型
半導体層２４と、このｌ型半導体層２４の両側部の上に
それぞれｎ型半導体層２５を介して形成されたソース電
極２６およびドレイン電極２７とからなる逆スタガー型
薄膜トランジスタであり、このメモリ用ＴＰＴ２１は、
そのゲート電極２２およびソース、トレイン電極２６．
２７と一体に形成した多数本のアドレスラインとデータ
ライン（図示せず）の各交差部に形成されてメモリアレ
イを構成しでいる。

また、前記制御回路部３０を構成する制御用ＴＦＴ３１
は、基板１１上に形成されたゲート電極３２と、このゲ
ート電極３２の上に形成されたゲート絶縁膜（電荷蓄積
機能をもたない絶縁膜）３３と、このゲート絶縁膜３３
の上に形成されたｌ型半導体層３４と、この１型半導体
層３４の両側部の上にそれぞれｎ型半導体層３５を介し
て形成されたソース電極３６およびドレイン電極３７と
からなる逆スタガー型薄膜トランジスタであり、この制
御用ＴＦＴ３１は、基板１１上に池数個形成され、その
ゲート電極３２およびソース　トレイン電極３６．３７
と一体に形成した回路配線（図示せず）により互いに接
続されて制御回路を構成している。

なお、前記メモリ用ＴＰＴ２１と制御用ＴＦＴ３１の１
型半導体層２４．３５はそれぞれｌ型のアモルファス・
シリコンまたはポリ・シリコンで形成されており、ｎ型
半導体層２５．３５はそれぞれｎ型不純物をドープした
ｎ型のアモルファス・シリコンまたはポリ・シリコンで
形成されている。また、メモリ用ＴＰＴ２１のゲート絶
縁膜２３は、窒素原子Ｎに対するシリコン原子Ｓ１の組
成比を化学量論比（Ｓｌ／Ｎ−０，７５）より多くして
電荷蓄積機能をもたせた窒化シリコン（Ｓｉ　Ｎ）で形
成されており、制御用ＴＦＴ３１のケート絶縁膜３３は
、化学量論比とほぼ同し組成比の窒化シリコンで形成さ
れている。また、メモリ用ＴＦＴ２１のケート絶縁膜２
３はゲート電極２２の上たけにこのゲート電極２２と同
一バタンに形成されており、制御用ＴＦＴ３１のゲート
絶縁膜３３は、メモリ用ＴＦＴ２１のケート絶縁膜２３
部分を除いて、基板１１の全面に形成されている。なお
、この制御用ＴＦＴ３１のゲート絶縁膜３３は透明膜で
ある。

方、前記薄膜フォトセンサ４０は、基板１１の全面に形
成されている前記ゲート絶縁膜３３の上に、前記制御用
ＴＦＴ３１のｌ型半導体層３４と同じ半導体（アモルフ
ァス・シリコンまたはポリ・シリコン）からなるｉ型半
導体＠４１を形成し、このｌ型半導体層４１の両側部の
上にそれぞれ、制御用ＴＦＴ３１のｎ型半導体層３５と
同し半導体からなるｎ型半導体層４２を介して一対の電
極４３．４４を形成した構造となっている。この薄膜フ
ォトセンサ４０は、基板１１の下面側からゲート絶縁膜
（透明膜）３３を通ってｌ型半導体層４１に入射する光
を受けて出力動作するものであり、この薄膜フォトセン
サ４０の一対の電極４３．４４は、この電極４３．４４
および前記制御用ＴＦＴ３１のソース、ドレイン電極３
６゜３７と一体に形成しｔ；図示しない接続ラインによ
り前記制御回路部３０の入力制御部３０ｂに接続されて
いる。

なお、前記メモリ回路２０を構成するメモリ用ＴＰＴ２
１および制御回路部３０を構成する制御用ＴＦＴ３１と
、前記薄膜フォトセンサ４０とは、基板１１の全面にわ
たって形成した透明な保護絶縁膜７０て覆われている。

また、前記液晶シャッタ５０は、前記メモリ用ＴＰＴ２
１および制御用ＴＦＴ３１と薄膜フォトセンサ４０とを
形成した基板１コを一方の基板とし、この一方の基板（
以下、下基板という）１１と、この下基板１１に枠状の
シール材５２を介して接着したガラス板からなる透明な
対向基板（以下、上基板という）５コとの間に液晶５３
を封入して構成されている。また、前記下基板１１と上
基板５１の対向面にはそれぞれ透明な電極５４゜５５が
形成されており、さらに両基板１１．５１の電極形成面
には配向膜５６，５７か形成されている。なお、前記下
基板１１側の下部電極５４および配向膜５６は、この基
板１１上に形成されている前記ゲート絶縁膜３３とその
上に形成された保護絶縁膜７０（いずれも透明膜）との
積層膜の上に形成されている。また、この液晶シャ・ツ
タ５０は、ＴＮ　（ツィステッド・ネマティック）型の
もので、両基板１１．５１間に封入された液晶５３の分
子は両基板１．１．５１間においてほぼ９０″のツイス
ト角でツイスト配向され、また両基板１１．５１の外面
にはそれぞれ偏光板５８５９か貼着されている。この液
晶シャッタ５０は、両基板１１．５１の電極５４．５５
間に印加される電界による液晶分子の配向状態の変化に
よって光を透過および遮断するもので、下基板１１側の
下部電極５４はこの基板１１上に形成した前記制御用Ｔ
ＦＴ３１で構成された制御回路部３０の出力制御部３０
ｃに接続され、また上基板５１側の上部電極５５は図示
しないリード線によって前記出力制御部３０ｃに接続さ
れている。なお、この液晶シャッタ５０の一方の基板、
例えば下基板１１側の下部電極５４は、液晶ンヤツタ５
０の長さ方向に分割されて個々に選択駆動されるように
なっており、したかって、この液晶シャッタ５０は、分
割された電極数と同じ数の光信号を同時に出射する。

また、前記太陽電池６０は、前記メモリ用ＴＰＴ２１お
よび制御用下ＦＴ３１と薄膜フォトセンサ４０とを形成
した基板１１の±（この基板］１上に形成されているゲ
ート絶縁膜３３とその上に形成された保護絶縁膜７０と
の積層膜の土）に、前記液晶シャッタ５０の下基板１１
側の下゛電極５４と同し透明導電膜からなる透明な下部
電極６コを形成し、この下部電極６コの上にｎ型半導体
層６２を介して１型半導体層６３を形成するとともに、
このｌ型半導体層６３の上にｎ型半導体層６４を介して
上部電極６５を形成して構成されている。なお、前記ｌ
型半導体層６３はｉ型アモルファス・シリコンで形成さ
れ、ｎ型半導体層６２およびｎ型半導体層６４は０型お
よびｐ型のアモルファス・シリコンで形成されており、
またこのｌ型半導体層６３とｎ型半導体層６２およびｎ
型半導体層６４と上部電極６５は全て同一パターンに形
成されている。この太陽電池６０は、基板１１の下面側
からゲート絶縁膜３３および保護絶縁膜７０を通って入
射する光を受けて発電するものであり、前記下部電極６
１は前記メモリ部２０および制御回路部３０に接続され
、上部電極６５は図示しないリード線によって接地ライ
ンに接続されている。なお、この太陽電池６０は、基板
１１側からの入射光によって発電するものであるから、
基板１１側の下部電極６１か透明であればよく、上部電
極６５は不透明電極でよい。

第４図は前記機能ユニット１０の製造方法を工程順に示
したもので、この機能ユニット１０は次のようにして製
造される。

まず、第４因（Ａ）に示すように、基板１１上に、クロ
ム等の金属膜を堆積させてこの金属膜をパターニングす
る方法により、メモリ部２０および制御部３０を構成す
るメモリ用ＴＰＴ２１および制御用ＴＦＴ３１のゲート
電極２２．３２を同時に形成する。なお、このとき、メ
モリ用ＴＦＴ２１のゲート電極２２がつなかるアドレス
ライン（図示せず）と、制御用ＴＦＴ３１のゲート電極
３２がつながる回路配線（図示せず）も同時に形成する
。

次に、第４図（Ｂ）に示すように、前記基板ユニ上に、
メモリ用ＴＰＴ２１のゲート絶縁膜（電荷蓄積機能をも
つ窒化シリコン膜）２３と、ｉ型半導体層（ｉ型のアモ
ルファス・シリコンまたはポリ・シリコン層）２４と、
ｎ型半導体層（ｎ型アモルファス・シリコンまたはポリ
ナシリコン層）２５とを順次堆積させる。

次に、第４図（Ｃ）に示すように、前記ｎ型半導体層２
５とｌ型半導体層２４とゲート絶縁膜２３とをメモリ用
ＴＰＴ２１の素子形状にパターニングし、メモリ用ＴＰ
Ｔ２１の形成部分を除く基板１１面を露出させる。

次に、第４図（Ｄ）に示すように、前記基板１１上にそ
の全面にわたって制御用ＴＦＴ３１のゲート絶縁膜（電
荷蓄積機能をもたない窒化シリコン膜）３３を堆積させ
、その上に、制御用ＴＦＴ３１と薄膜フォトセンサ４０
のｌ型半導体層２４４１とその上のｎ型半導体層２５．
４２となるｉ型とｎ型の半導体層（アモルファス・シリ
コンまたはポリ・シリコン層）１．ｎとを順次堆積させ
る。

次に、第４図（Ｅ）に示すように、前記ｎ型と１型の半
導体層ｎ、ｌを制御用ＴＦＴ３１および薄膜フォトセン
サ４０の素子形状にパターニングして、制御用ＴＦＴ３
１と薄膜フォトセンサ４０のｌ型半導体層２４．４１と
ｎ型半導体層２５４２とを同時に形成する。

次に、第４図（Ｆ）に示すように、前記制御用ＴＦＴ３
１のゲート絶縁膜３３のうち、メモリ用ＴＦＴ２１のｎ
型半導体層２５上に堆積した部分をエツチングして除去
し、メモリ用ＴＰＴ２１のｎ型半導体層２５の上面を露
出させる。なお、このゲート絶縁膜３３のエツチングは
、弗酸系水溶液をエツチング液として行なえばよく、こ
の弗酸系水溶液によれば、前記ｎ型半導体層２５にダメ
ージを与えることなく、その上のケート絶縁膜３Ｂをエ
ツチングすることかできる。

次に、第４図（Ｇ）に示すように、基板１１上の全域に
、メモリ用ＴＰＴ２１と制御用ＴＦＴ３１のソース電極
２６．３６およびドレイン電極２７．３７と、薄膜フォ
トセンサ４０の一対の電極４３，４４となるクロム等の
金属膜ｍを堆積させる。

次に、第４図（Ｈ）に示すように、前記金属膜ｍをパタ
ーニングして、メモリ用ＴＰＴ２１と制御用ＴＰＴ３１
のソース電極２６．３６およびドレイン電極２７．３７
と、薄膜フォトセンサ４０の一対の電極４３．４４とを
同時に形成するとともに、メモリ用ＴＰＴ２１と制御用
ＴＦＴ３１および薄膜フォトセンサ４０のｎ型半導体層
２５３５．４２をそれぞれ前記各電極２６．２７Ｂ６，
３７．４３　４４と同し形状にパターニングして、メモ
リ用ＴＰＴ２１と、制御用ＴＦＴ３１と、薄膜フォトセ
ンサ４０とを同時に完成する。このとき、メモリ用ＴＰ
Ｔ２１のソース、ドレイン電極２６．２７がつながるデ
ータライン（図示せず）と、制御用ＴＦＴ３ユのソース
、ドレイン電極３６．３７がつながる回路配線（図示せ
ず）および、薄膜フォトセンサ４０の一対の電極４３．
４４と制御回路部３０の入力制御部３０ｂとを接続する
接続ライン（図示せず）も前記金属膜ｍによって同時に
形成し、多数のメモリ用ＴＰＴ２１で構成されるメモリ
部２０と、多数の制御用ＴＦＴ３１で構成される制御回
路部３０を同時に完成する。

次に、第４図（１）に示すように、基板ｌｌ上の全域に
、メモリ用ＴＰＴ２１および制御用ＴＦＴ３１と薄膜フ
ォトセンサ４０とを覆う保護絶縁膜７０を堆積させ、さ
らにその上に、液晶シャッタ５０の下部電極５４および
太陽電池６０の下部電極６１となるＩＴＯ等の透明導電
膜ｔを堆積させる。

次に、第４図（Ｊ）に示すように、前記透明導電膜ｔを
バターニングして液晶シャッタ５０の下部電極５４と太
陽電池６０の下部電極６１とを同時に形成する。

次に、第４図（Ｋ）に示すように、太陽電池６０を形成
する。この太陽電池６０は、上面に下部電極６１か形成
されている保護絶縁膜７０の上に、ｎ型半導体層６２と
、ｉ型半導体層６３と、ｎ型半導体層６４と、上部電極
（アルミニウム等の金属膜）６５とを順次堆積させ、こ
の堆積膜を順次同一形状にパターニングする方法で形成
する。

次に、第４図（Ｌ）に示すように、液晶シャッタ５０を
形成する。この液晶シャッタ５０は、保護絶縁膜７０の
上に形成されている下部電極６１の上に配向膜５６を形
成した後、前記保護絶縁膜７０の上に枠状シール材５２
を印刷し、その上に、別工程で上部電極５５および配向
膜５７を形成した上基板（対向基板）５１を接着すると
ともに、枠状シール材５２で囲まれた液晶封入領域に液
晶５３を真空注入法で注入し、さらに基板１１と上基板
５１の外面に偏光板５８．５９を貼着して形成する。

この後は、前記液晶シャッタ５０の下部電極５４の端子
部を前記制御用ＴＦＴ３１で構成された制御回路部３０
の出力制御部３０ｃに接続し、上部電極５５を図示しな
いリード線によって前記出力制御）Ｈ３０ｃに接続する
とともに、前記太陽電池６０の下部電極６１の端子部を
前記メモリ部２０および制御回路部３０に接続し、上部
電極６５を図示しないリード線により接地ラインに接続
して機能ユニット１０を完成する。なお、前記接地ライ
ンは、図示しないが、メモリ用ＴＦＴ２１および制御用
ＴＦＴ３１のゲート電極２２゜３２の形成時、またはこ
れらＴＰＴ２１．３１のソース、ドレイン電極２６，２
７．３６．３７および薄膜フォトセンサ４０の電極４３
．４４の形成時に同時に形成するか、あるいは太陽電池
６０の上部電極６５の形成時に同時に形成する。

しかして、この機能ユニット１０によれば、メモリ部２
０と制御回路部３０を、基板上にゲート電極とゲート絶
縁膜と半導体層とソース電極およびドレイン電極とを積
層する製法で容易にかつ低コストに形成できる薄膜トラ
ンジスタ（メモリ用ＴＰＴと制御用ＴＰＴ）２１．３１
で構成しているため、前記メモリ部２０および制御回路
部３０を安価に形成できるし、また、薄膜トランジスタ
で構成されたメモリ部２０および制御回路部３０は基板
１１上にあるため、メモリ部と制御回路部を構成した集
積回路チップを用いている従来の機能ユニットのように
集積回路チップをプリント配線板に取付ける必要もない
。しかも、この機能ユニット１０では、ターミナル装置
１００との間のデータの入出力を、薄膜フォトセンサ４
０および液晶シャッタ５０により光信号で行なうように
しているため、ターミナル装置１００との間のデータの
入出力を無接触で行なうことができるから、従来の機能
ユニットのように入出力端子がターミナル装置側のカー
ドコンタクト部との接触の縁返しにより磨耗して接触不
良を発生することもない。

したかって、この機能ユニット１０によれば、その製造
コストを大幅に低減し、かつターミナル装置１００との
コンタクトの繰返しに対するデータ入出力部の耐久性お
よび信頼性も向上させることができる。

また、前記実施例では、前記薄膜フォトセンサ４０を、
メモリ部２０と制御回路部３０を構成する薄膜トランジ
スタ２１．３１を形成した基板１１上にｉ型半導体層４
１およびｎ型半導体層４２と一対の電極４３．４４とを
積層して構成しているため、この薄膜フォトセンサ４０
を前記薄膜トランジスタ２１．３１の形成工程を利用し
て低コストに形成できるし、また前記液晶シャ、ツタ５
０を、前記薄膜トランジスタ２１．３１を形成した基板
１］と、この基板１１に枠状のシール材５２を介して接
着した対向基板５１との間に液晶５３を封入して構成し
ているため、この液晶シャッタ５０もその一方の基板（
下基板）を前記薄膜トランジスタ２１．３１を形成した
基板１１で兼用して低コストに形成することができる。

さらに、前記実施例では、電源としての太陽電池６０を
前記薄膜トランジスタ２１．３１を形成した基板１１上
に形成するとともに、この太陽電池６０の基板を前記薄
膜トランジスタ２１．３１を形成した基板１１て兼用す
るとともに、この基板１１上に形成する下部電極６１を
前記液晶シャッタ５０の下部電極５４と同じ透明導電膜
で形成しているから、この太陽電池６０も低コストに形
成することができる。

なお、前記実施例では、液晶ンヤソタ５０および太陽電
池６０の下部電極５４．６１を、前記基板１１上に形成
したゲート絶縁膜（制御用ＴＦＴ３コのゲート絶縁膜）
３３と保護絶縁膜７０との積層膜の上に形成しているか
、この液晶シャ１．夕５０および太陽電池６０の下部電
極５４．６１は、その形成領域の前記ゲート絶縁膜３３
と保護絶縁膜７０とを除去して、前記基板１１上に直接
形成してもよい。

また、前記実施例では、液晶シャッタ５０の一方の基板
および薄膜フォトセンサ４０と太陽電池６０の基板を薄
膜トランジスタ２１．３１を形成した基板１１で兼用し
ているが、この液晶ンヤッタ５０および薄膜フォトセン
サ４０と太陽電池６０は、それぞれ独立した素子として
製造して前記基板１１上に取付けてもよい。

さらに前記実施例では、電源に太陽電池６０を用いてい
るか、この電源としＪは、他の薄型電池を用いても、あ
るいは太陽電池６０と前記薄型電池とを併用してもよい
。

〔発明の効果〕

本発明のＩＣカード用機能ユニットによれば、メモリ部
と制御回路部を、基板上にゲート電極とゲート絶縁膜と
半導体層とソース電極およびトレイン電極とを積層する
製法で容易にかつ低コストに形成できる薄膜トランジス
タで構成しているため、前記メモリ部および制御回路部
を安価に構成できるし、また、薄膜トランジスタで構成
されたメモリ部および制御回路部は基板上にあるため、
メモリ部と制御回路部を構成した集積回路チップを用い
ている従来の機能ユニットのように集積回路チップをプ
リント配線板に取付ける必要もない。

しかも、この機能ユニットでは、ターミナル装置との間
のデータの入出力を、薄膜フォトセンサおよび液晶シャ
ッタにより光信号で行なうようにしているため、ターミ
ナル装置との間のデータの入出力を無接触で行なうこと
ができるから、従来の機能ユニットのように入出力端子
がターミナル装置側のカードコンタクト部との接触の繰
返しにより磨耗して接触不良を発生することもない。し
たかって、この機能ユニットによれば、その製造コスト
を大幅に低減し、かつターミナル装置とのコンタクトの
繰返しに対するデータ入出力部の耐久性および信頼性も
向上させることができる。

また、この機能ユニットにおいて、前記薄膜フォトセン
サを、メモリ部と制御回路部を構成する薄膜トランジス
タを形成した基板上に半導体層と一対の電極とを積層し
て構成すれば、薄膜フォトセンサを前記薄膜トランジス
タの形成工程を利用して低コストに形成できるし、また
前記液晶シャッタを、前記薄膜トランジスタを形成した
基板と、この基板に枠状のシール材を介して接着した対
向基板との間に液晶を封入して構成すれば、この液晶シ
ャッタもその一方の基板を前記薄膜トランジスタを形成
した基板で兼用して低コストに形成することができる。

【図面の簡単な説明】

第１図〜第４図は本発明の一実施例を示したもので、第
１図は機能ユニットを内蔵したＩＣカードの断面図、第
２図は機能ユニットのブロック回略図、第３図はＩＣカ
ードとターミナル装置との間のデータ入出力状態を示す
図、第４図は機能ユニットの製造工程図である。１・・・カード本体、１０・・・機能ユニット、１１・
・基板、２０・・メモリ部、２１・・・メモリ用ＴＰＴ
。２２・・・ゲート電極、２３・・・ゲート絶縁膜、２４
・・・ｌ型半導体層、２５・・ｎ型半導体層、２６・・
・ソス電極、２７・・・ドレイン電極、３ｏ・・制御回
路部、３１・・・制御用ＴＰＴ、３２・・・ゲート電極
、３３・・・ゲート絶縁膜、３４・・・ｌ型半導体層、
３５・・・ｎ型半導体層、３６・・・ソース電極、３７
・・・ドレイン電極、４０・・・薄膜フォトセンサ、４
１・・・ｌ型半導体層、４２・・・ｎ型半導体層、４３
．４４・電極、５０・・・液晶シャッタ、５１・・・対
向基板、５２・・シール材、５３・・・液晶、５４．５
５・・電極、５６゜５７・・・配向膜、５８．５９・・
偏光板、６ｏ・・太陽電池、６１・・・下電極、６２・
・ｎ型半導体層、６３・・・ｌ型半導体層、６４・・・
ｎ型半導体層、６５・・上電極、７０・・・保護絶縁膜
。出願人　　カシオ計算機株式会社

Claims

【特許請求の範囲】

（１）ＩＣカードに内蔵される機能ユニットにおいて、
基板上に、メモリ部を構成する多数の薄膜トランジスタ
と制御回路部を構成する多数の薄膜トランジスタとを形
成するとともに、前記基板上に、光信号入出用の薄膜フ
ォトセンサと液晶シャッタとを形成したことを特徴とす
るＩＣカード用機能ユニット。
（２）薄膜フォトセンサは、メモリ部と制御回路部を構
成する薄膜トランジスタを形成した基板上に半導体層と
一対の電極とを積層して構成され、液晶シャッタは、前
記薄膜トランジスタを形成した基板と、この基板に枠状
のシール材を介して接着した対向基板との間に液晶を封
入して構成されていることを特徴とする請求項１に記載
のＩＣカード用機能ユニット。