JP2005293563A5 - - Google Patents

Claims (7)

1. 同一の絶縁基板上に設けられた変調回路と、復調回路と、論理回路と、メモリ回路と、アンテナ回路とを有し、
   前記アンテナ回路は、前記変調回路と前記復調回路に電気的に接続され、
   前記復調回路は、前記論理回路に電気的に接続され、
   前記論理回路は、前記メモリ回路に電気的に接続され、
   前記メモリ回路は、強誘電体容量素子を有し、１回のみの書き込みが可能であり、かつ、前記論理回路から出力される信号を記憶することを特徴とする半導体装置。
2. 同一の絶縁基板上に設けられた変調回路と、復調回路と、論理回路と、メモリ回路と、アンテナ回路とを有し、
   前記アンテナ回路は、前記変調回路と前記復調回路に電気的に接続され、
   前記復調回路は、前記論理回路に電気的に接続され、
   前記メモリ回路は、強誘電体容量素子を有し、１回のみの書き込みが可能であり、かつ、前記論理回路から出力される信号を記憶し、
   前記論理回路は、前記メモリ回路に記憶されるデータによって、前記メモリ回路の書き込みの可否を制御することを特徴とする半導体装置。
3. 請求項１又は２において、前記論理回路は、スイッチと、揮発性メモリ回路を有し、
   前記揮発性メモリ回路は、
   前記メモリ回路から出力された信号により、前記スイッチをオンする信号を出力し、
   前記復調回路から入力された信号により、前記スイッチを介して前記メモリ回路にデータの書き込みが行われ、前記メモリ回路への書き込みが終了すると、前記スイッチをオフする信号を出力することを特徴とする半導体装置。
4. 請求項１又は２において、前記論理回路は、スイッチと、ＦｅＲＡＭ回路を有し、
   前記ＦｅＲＡＭ回路は、
   前記メモリ回路から出力された信号により、前記スイッチをオンする信号を出力し、
   前記復調回路から入力された信号により、前記スイッチを介して前記メモリ回路にデータの書き込みが行われ、前記メモリ回路への書き込みが終了すると、前記スイッチをオフする信号を出力することを特徴とする半導体装置。
5. 請求項１乃至請求項４に記載のいずれか一項において、前記変調回路と、前記復調回路と、前記論理回路と、前記メモリ回路とのうち、少なくとも一つは薄膜トランジスタで構成することを特徴とする半導体装置。
6. 請求項１乃至請求項５に記載のいずれか一項において、前記絶縁基板はガラス、プラスチック又はフィルム状の絶縁体であることを特徴とする半導体装置。
7. 請求項１乃至請求項６に記載のいずれか一項において、
   前記アンテナ回路は、前記変調回路と、前記復調回路と、前記論理回路と、前記メモリ回路とのうち少なくとも一つの上方に設けられることを特徴とした半導体装置。