JP2005294534A - 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法 - Google Patents

貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法 Download PDF

Info

Publication number
JP2005294534A
JP2005294534A JP2004107552A JP2004107552A JP2005294534A JP 2005294534 A JP2005294534 A JP 2005294534A JP 2004107552 A JP2004107552 A JP 2004107552A JP 2004107552 A JP2004107552 A JP 2004107552A JP 2005294534 A JP2005294534 A JP 2005294534A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
hole
opening
electrode
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004107552A
Other languages
English (en)
Other versions
JP4454369B2 (ja
Inventor
Masahito Sumikawa
雅人 住川
Masaki Esashi
正喜 江刺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004107552A priority Critical patent/JP4454369B2/ja
Publication of JP2005294534A publication Critical patent/JP2005294534A/ja
Application granted granted Critical
Publication of JP4454369B2 publication Critical patent/JP4454369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/20Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211Through-semiconductor vias, e.g. TSVs
    • H10W20/212Top-view shapes or dispositions, e.g. top-view layouts of the vias
    • H10W20/2125Top-view shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/021Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電気信号の反射や、電気信号の波形が乱れを防ぐことができ、不要輻射を無くすことができ、さらに、半導体装置を小型化および高密度化することができる貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法を提供する。
【解決手段】貫通電極構造は、素子を搭載すべき主面1aを有する半導体基板1を備えている。半導体基板1には、主面1aから裏面1bまで貫通する貫通穴2を形成している。貫通穴2には、導体4および誘電体層7,8の一部が入っている。貫通穴2の主面1a側の開口部の一部には凸曲面2aを形成し、貫通穴2の主面1a側の開口部の他の一部には略直角部2dを形成している。半導体基板1には導体4,5,6および誘電体層7,8,9を形成していて、導体4,および誘電体層7,8の一部が貫通穴2内に入っている。
【選択図】図1

Description

本発明は、例えば、動作周波数が数GHz〜数十GHzである半導体装置等に使用される貫通電極構造に関する。
近年、LSI(大規模集積回路)の集積度の向上に伴い、動作周波数が高くなっている。汎用プロセッサのクロック周波数は、2GHzを越えるようになっている。
携帯電話や携帯情報機器に代表される電子機器および装置の小型化、軽量化の要求に伴って、半導体装置の小型化および高密度化が進められている。半導体装置を小型化および高密度化する方法としては、例えば特開平10−223833号公報(特許文献1)に開示されている。上記公報では、複数の半導体基板を縦に積み重ねる積層構造を半導体装置に用いている。上記半導体装置においては、上下方向において隣接する半導体基板間の距離が数十〜数百μm程度と短くしている。
ところで、半導体装置の動作周波数を高くした場合、回路中の電気信号の伝播に対しても特別な配慮が必要となる。すなわち、上記電気信号は波としての性質が強くなり、電磁波としての取り扱いが必要である。直流回路や低周波数の交流回路のように、単に導体がつながっていればよいというのではなく、電気信号を正しく伝播させるためにインピーダンスマッチングが必要であり、経路の環境を変えないようにしながら配線していく必要がある。
しかし、上記特許文献1の半導体装置では、半導体基板上の平面配線部と、半導体基板を貫通する貫通電極とが直角交わる構造を採っているため、平面配線部と貫通電極との接続部で電気信号の波形が乱れたり、その接続部で電気信号が反射されたりするという問題が発生する。さらに、上記接続部によって、電気信号のエネルギーの一部が不要輻射として周囲に放射される問題も発生する。
また、上記特許文献1の半導体装置では、ある平面配線部と、この平面配線部に上下方向において隣り合う平面配線部との距離が近くなっているため、平面配線と貫通電極とが直角に交わる構造は、電磁障害として、装置内部での回路の誤動作を引き起こしてしまう。
言うまでもないが、上記問題は、複数の半導体基板を有する積層構造の半導体装置に限らず、貫通電極を有する単一の半導体基板を有する半導体装置でも生じ、電子機器内部の他の回路に悪影響を及ぼす。
上記問題を解決できる技術としては、例えば特開昭62−106629号公報(特許文献2)に開示されたものがある。この公報には、半導体基板を貫通する貫通穴の形成方法が記載されている。
以下、上記形成方法を用いて半導体基板に貫通穴を形成する場合について説明する。
まず、図11(a)に示すように、半導体基板101の表面上にフォトレジスト膜102を形成する。
次に、図11(b)に示すように、フォトレジスト膜102に、貫通穴を形成するための開口部111を形成する。
次に、上記半導体基板101に、ドライエッチングによる等方性エッチングを施す。上記半導体基板101がSiからなる場合、例えばSF6(六フッ化硫黄)ガスを用いてプラズマを生成し、図11(b)に示す半導体基板101をそのプラズマにさらす。そうすると、上記半導体基板101においてサイドエッチングが進み、図11(c)に示すように、開口部111より幅が広い穴112が半導体基板101に形成される。
次に、上記半導体基板101に、ドライエッチングによる異方性エッチングを施す。上記半導体基板101がSiからなる場合、例えばCCl4(四塩化炭素)ガスを用いてプラズマ生成し、そのプラズマに図11(b)に示す半導体基板101をさらすことで、半導体基板101の表面に対して垂直方向のエッチングを行う。そうすると、上記半導体基板101に、図11(d)に示す穴113が形成される。この穴113は、幅広の上部と、この上部に連なる幅狭の下部とからなっている。
次に、上記フォトレジスト膜102を除去した後、半導体基板101の裏面を研磨すると、図11(e)に示す貫通穴114が得られる。
図12に、上記貫通穴114を用いた半導体装置の模式断面図を示す。
上記半導体装置では、バンプ電極140、導体150および誘電体層170,171,172を半導体基板101に形成している。これにより、上記導体150および誘電体層170の一部が貫通穴114内に入って貫通電極を形成する。この貫通穴114の図中上側の開口部には傾斜部112が形成されているから、導体150において直角に屈曲する部分が無くなっているように見える。
しかしながら、上記傾斜部112の表面は凹状に湾曲しているため、導体150には直角に近い角度で屈曲する部分があって、上記問題を解決することができない(図11(c)〜図11(e)参照。)。
上記傾斜部112の表面は凹状に湾曲するのは、ドライエッチングの等方性を利用するため、フォトレジスト膜の開口端から、深さ方向にも横方向にも等距離だけエッチングが進んでいくからである。
また、上記傾斜部112を形成するために等方性エッチングを行うと、エッチングが等方的に進むため、半導体基板101上に無駄な領域115が生じてしまう。この領域115には半導体素子や配線を形成することができないため、領域115が存在することは半導体装置の小型化および高密度化の目的にそぐわず、そのような領域115は排除することが望まれている。また、このような領域115上に跨る配線を形成すると、配線の断面形状が屈曲してしまい、その配線は電気特性上好ましくない。
特開平10−223833号公報 特開昭62−106629号公報
そこで、本発明の課題は、電気信号の反射や、電気信号の波形が乱れを防ぐことができ、不要輻射を無くすことができ、さらに、半導体装置を小型化および高密度化することができる貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法を提供することにある。
上記課題を解決するため、第1の発明の貫通電極構造は、
素子を搭載すべき主面を有する半導体基板と、
上記主面から上記半導体基板の裏面まで貫通する貫通穴と、
この貫通穴内に形成され、少なくとも導体を含む貫通電極と、
この貫通電極に接続された配線と
を備え、
上記貫通穴の上記主面側または上記裏面側の少なくとも一方の開口部の一部に、上記主面に対して傾斜する傾斜面が形成され、
上記開口部の他の一部に略直角部が形成され、
上記傾斜面上に上記配線の一部が形成されていることを特徴としている。
上記構成の貫通電極構造によれば、上記開口部の一部に、半導体基板の主面に対して傾斜する傾斜面が形成されているから、貫通電極と配線との接続部が凹形状になるのを防ぐことができる。つまり、上記接続部が半導体基板側に凹むのを防ぐことができる。したがって、上記接続部で電気信号が反射されたり、接続部で電気信号の波形が乱れたりするのを防ぐことができ、接続部から発生する不要輻射を無くすことができる。
また、上記開口部の他の一部に略直角部が形成されているから、半導体基板上の無駄な領域を少なくすることができる。したがって、上記半導体基板上の無駄な領域が少ないから、半導体基板の主面上に多くの素子や配線を形成することができる。つまり、上記素子や配線を高密度化することができる。
また、上記貫通電極構造を電子機器内の半導体装置に用いることにより、電子機器内での電磁障害を無くすことができる。
一実施形態の貫通電極構造では、上記傾斜面は凸曲面である。
上記実施形態の貫通電極構造によれば、上記傾斜面を凸曲面にすることにより、貫通電極と配線とを滑らかに接続することができる。したがって、上記貫通電極と配線との接続部で電気信号が反射されたり、接続部で電気信号の波形が乱れたりするのを防ぐ効果が高まる。
一実施形態の貫通電極構造は、上記開口部の縁の形状は多角形状である。
一実施形態の貫通電極構造は、上記配線は上記開口部の縁の一辺に接続されている。
第2の発明の半導体基板積層モジュールは、上記第1の発明の貫通電極構造が形成された複数の半導体基板を備え、
上記複数の半導体基板は積み重ねられていることを特徴としている。
上記構成の半導体基板積層モジュールによれば、上記貫通電極構造が形成された複数の半導体基板を積み重ねていることによって、同一モジュール内で上下方向に隣接した回路間の不要輻射や電磁障害を阻止できるから、安定動作を実現することができる。
第3の発明の貫通電極形成方法は、
素子を搭載すべき主面を有する半導体基板を用いて、上記主面から上記半導体基板の裏面まで貫通する貫通穴内に、少なくとも導体を含む貫通電極を形成する貫通電極形成方法であって、
上記半導体基板上に金属膜を形成する第1工程と、
上記金属膜の一部をエッチング除去することにより、第1開口部を有する金属マスクを形成する第2工程と、
上記半導体基板および上記金属膜に感光性樹脂を塗布する第3工程と、
上記感光性樹脂をパターニングすることにより、上記第1開口部の一部に一部が重なる第2開口部を有する樹脂マスクを形成する第4工程と、
上記第2開口部から露出している上記金属マスクを除去する第5工程と、
上記主面に対して略垂直な側面を持つ穴を上記半導体基板に形成する第6工程と、
上記半導体基板および上記樹脂マスクの両方に対してエッチング可能なエッチング手段を用いて、上記半導体基板および上記樹脂マスクの一部をエッチング除去する第7工程と
を備えたことを特徴としている。
上記構成の貫通電極形成方法によれば、まず、上記半導体基板上に金属膜を形成した後、金属膜の一部をエッチング除去することにより、第1開口部を有する金属マスクを形成する。
次に、上記半導体基板および金属膜に感光性樹脂を塗布した後、その感光性樹脂をパターニングすることにより、第1開口部の一部に一部が重なる第2開口部を有する樹脂マスクを形成する。そうすると、上記樹脂マスクの一部が半導体基板に接触し、樹脂マスクの第2開口部の残りの部分は金属マスクに接触する。また、上記樹脂マスクの第2開口部の壁面は、半導体基板の表面に対して完全な垂直になっておらず、その表面に対して傾斜している。つまり、上記樹脂マスクの第2開口部の縁部には、半導体基板の表面に対して傾斜する傾斜面が形成されている。
次に、上記第2開口部から露出している金属マスクを除去する。
次に、上記主面に対して略垂直な側面を持つ穴を上記半導体基板に形成する。上記穴の形成は、例えば、半導体基板のエッチングが可能で樹脂マスクがエッチングされることは最小限に抑えられるエッチング方法を選択することが望ましい。これにより、上記穴を深くすることができる。
次に、上記半導体基板および樹脂マスクの両方に対してエッチング可能なエッチング手段を用いて、半導体基板および樹脂マスクの一部をエッチング除去する。
その結果、上記半導体基板と樹脂マスクとが接触している箇所において、樹脂マスクの第2開口部の縁部の傾斜面が半導体基板に転写されるから、穴の開口部の一部には、上記主面に対して傾斜する傾斜面が形成されると共に、その穴の開口部の他の一部には略直角部が形成される。
したがって、上記半導体基板を研磨することにより、開口部の一部に傾斜面が形成され、かつ、開口部の他の一部に略直角部が形成された貫通穴が得られる。
このように、上記貫通穴の開口部の一部に傾斜面を形成することができるから、貫通電極に例えば配線を接続しても、貫通電極と配線との接続部が凹形状になるのを防ぐことができる。つまり、上記接続部が半導体基板側に凹むのを防ぐことができる。したがって、上記接続部で電気信号が反射されたり、接続部で電気信号の波形が乱れたりするのを防ぐことができ、接続部から発生する不要輻射を無くすことができる。
また、上記貫通穴における開口部の他の一部に略直角部を形成することができるから、半導体基板上の無駄な領域を少なくすることができる。したがって、上記半導体基板上の無駄な領域が少ないから、半導体基板の主面上に多くの素子や配線を形成することができる。つまり、上記素子や配線を高密度化することができる。
また、上記貫通電極が形成された半導体基板を電子機器内の半導体装置に用いることにより、電子機器内での電磁障害を無くすことができる。
また、上記半導体基板および樹脂マスクの一部をエッチング手段で除去するとき、樹脂マスクが縮小しても、金属マスクはエッチング手段でエッチングされないから、穴の開口形状がエッチング中に変化するのを防ぐことができる。つまり、上記エッチング中において穴の開口形状を保つことができる。したがって、上記エッチング時間や、例えばプロセスチャンバ内の状態に依存することなく、半導体基板の表面に対して垂直で深い穴を形成することができる。つまり、上記半導体基板の表面に垂直な深掘り形状の穴を得ることができる。
また、上記樹脂マスクの第2開口部から露出している金属マスクを除去するから、樹脂マスクと金属マスクとを別個に製作する場合に想定される位置ずれの問題がなく、樹脂マスクの第2開口部の形状を半導体基板に確実に転写することができる。つまり、上記樹脂マスクの第2開口部と略同形状の開口部を有する穴を半導体基板に確実に形成することができる。
また、上記第7工程においてエッチング手段の一例としてドライエッチングを用いた場合、穴の開口部の一部に形成する傾斜面の形状の制御を容易かつ確実にすることができるから、常に略同一形状の傾斜面を容易に形成することができる。したがって、上記貫通電極の生産性を向上させることができる。
また、上記樹脂マスクの第2開口部の縁部に形成される傾斜面は、感光性樹脂の材料を選択することにより。上に凸形状とすることができる。つまり、上記傾斜面を凸曲面にすることもできる。
上記第6工程は、上述したように、第7工程を行う前に行ってもよいし、または、第7工程を行った後に行ってもよい。
上記第7工程を行った後に第6工程を行う場合、第7工程で形成された傾斜面を例えば保護層で被覆した後、第7工程を行う。このとき、上記第7工程で用いるエッチング手段は、その保護層を略エッチングしないものにする。
一実施形態の貫通電極形成方法では、上記樹脂マスクを形成した後、上記樹脂マスクに100℃以上200℃以下の加熱処理を行う。
上記実施形態の貫通電極形成方法によれば、上記樹脂マスクを形成した後、樹脂マスクに100℃以上200℃以下の加熱処理を行うことにより、第2開口部の縁部に、より大きな曲率を有する凸曲面を簡単に形成することができる。
一実施形態の貫通電極形成方法では、上記樹脂マスクを形成した後、上記樹脂マスクを有機溶媒の蒸気にさらす。
上記実施形態の貫通電極形成方法によれば、上記樹脂マスクを形成した後、樹脂マスクを有機溶媒の蒸気にさらすことにより、第2開口部の縁部に、より大きな曲率を有する凸曲面を簡単に形成することができる。
一実施形態の貫通電極形成方法では、上記金属膜はCr、Al、Au、Fe、InおよびNiのうちの少なくとも1つを含む。
上記実施形態の貫通電極形成方法によれば、上記金属膜はCr、Al、Au、Fe、In、Niの少なくとも1つを含むから、半導体基板および樹脂マスクの両方に対してエッチング可能なエッチング手段で侵されることがない。したがって、上記貫通穴にすべき穴を、半導体基板の表面に対して確実に垂直でより深くすることができる。
また、上記金属膜はCr、Al、Au、Fe、InおよびNiのうちの少なくとも1つを含むから、貫通穴にすべき穴の開口部の一部以外の部分に傾斜面または凸曲面が形成されるのをより確実に防ぐことができる。つまり、上記樹脂マスクの第2開口部の形状を転写すべきでない箇所の保護をより好適に行うことができる。
また、上記金属膜はCr、Al、Au、Fe、InおよびNiのうちの少なくとも1つを含むから、その金属膜のエッチングは容易に入手できる他のエッチング手段によって行うことができる。
一実施形態の貫通電極形成方法では、上記第7工程の上記エッチング手段は高速原子ビームである。
上記実施形態の貫通電極形成方法によれば、上記第7工程のエッチング手段は高速原子ビームであることによって、半導体基板と樹脂マスクとの選択比が1に近いエッチングを容易に行うことができる。したがって、上記樹脂マスクの第2開口部の形状を忠実に半導体基板に転写することができる。
また、上記半導体基板をチャンバ内に収容している場合、チャンバ内に導入するガス種を変更することにより、半導体基板と樹脂マスクとの選択比を僅かに1からずらせてエッチングすることも可能である。したがって、上記貫通穴にすべき穴の開口部の一部に形成する凸曲面の形状の微妙な制御が可能である。
第1の発明の半導体基板の貫通電極構造は、貫通穴の主面側または裏面側の少なくとも一方の開口部の一部に、その主面に対して傾斜する傾斜面を形成することによって、貫通電極と配線との接続部が凹形状になるのを防ぐことができるから、接続部で電気信号が反射されたり、接続部で電気信号の波形が乱れたりするのを防ぐことができ、接続部から発生する不要輻射を無くすことができる。
また、上記開口部の他の一部に略直角部が形成されていることによって、半導体基板上の無駄な領域を少なくすることができるから、半導体基板の主面上に多くの素子や配線を形成することができる。つまり、上記素子や配線を高密度化することができる。
第2の発明の半導体基板積層モジュールは、第1の発明の貫通電極構造が形成された複数の半導体基板を積み重ねていることによって、同一モジュール内で上下方向に隣接した回路間の不要輻射や電磁障害を阻止できるから、誤動作を防止することができる。
第3の発明の貫通電極形成方法は、半導体基板上に金属マスクおよび樹脂マスクを形成するという条件の下、半導体基板および樹脂マスクの両方に対してエッチング可能なエッチング手段を用いて、半導体基板および樹脂マスクの一部をエッチング除去するから、開口部の一部には傾斜面が形成され、かつ、開口部の他の一部には略直角部が形成された穴を半導体基板に形成することができる。
したがって、上記半導体基板を研磨することにより、開口部の一部に傾斜面が形成され、かつ、開口部の他の一部に略直角部が形成された貫通穴を得ることができる。
このように、上記貫通穴の開口部の一部に傾斜面を形成することができるから、貫通電極に例えば配線を接続しても、貫通電極と配線との接続部が凹形状になるのを防ぐことができる。したがって、上記接続部で電気信号が反射されたり、接続部で電気信号の波形が乱れたりするのを防ぐことができ、接続部から発生する不要輻射を無くすことができる。
また、上記開口部の他の一部に略直角部を形成することができるから、半導体基板上の無駄な領域を少なくすることができる。したがって、上記半導体基板上の無駄な領域が少ないから、半導体基板の主面上に多くの素子や配線を形成することができる。つまり、上記素子や配線を高密度化することができる。
以下、本発明の半導体基板の貫通電極構造を図示の実施の形態により詳細に説明する。
(第1実施形態)
図1に、本発明の第1実施形態の半導体基板の貫通電極構造が形成された半導体基板1の模式断面図を示す。
上記貫通電極構造はSiからなる半導体基板1を備え、この半導体基板1の主面1aには素子(図示せず)を搭載する。上記半導体基板1には、主面1aから裏面1bまで貫通する略四角筒形状の貫通穴2を形成している。また、上記半導体基板1には、導体4,5,6,10、誘電体層7,8,9,11およびバンプ電極12,13,14を形成している。また、上記半導体基板1は、島形状に形成されたアイランド部1cを有している。上記導体4,5,6の半導体基板1上の部分と、誘電体層7,8,9の半導体基板1上の部分とが配線の一例を構成している。この配線の一例は同軸配線構造を有している。また、上記導体4の貫通穴2内の部分と、誘電体層7,8の貫通穴2内の部分とが貫通電極の一例を構成している。
上記導体4の部分4a,4bは、誘電体7と貫通穴2の外周壁面2bとの間の隙間を埋めている。また、上記導体4の部分4a,4bは、貫通穴2の外周壁面2bに略等しく形成されている。そして、上記導体4の部分4a,4bの各部は略同じ厚さになっている。そして、上記導体4の部分4aは貫通穴2の内周壁面(アイランド部1cの側面)2cに接触している一方、導体4の部分4bは貫通穴2の外周壁面2bに接触している。つまり、上記導体4の部分4aは貫通穴2内の空間における内側の部分を埋めている一方、導体4の部分4bは貫通穴2内の空間における外側の部分を埋めている。また、上記導体4の他の部分4c,4d,4eは半導体基板1の主面1a上に形成されている。上記導体4の他の部分4c,4eはグランド配線の一部となり、導体4の他の部分4dは信号線の一部となっている。
上記貫通穴2の主面1a側の開口縁の一辺を有する部分には凸曲面2aが形成されている。また、上記開口縁の他の辺を有する各部分には略直角部2dが形成されている(図2参照)。つまり、上記開口縁の他の辺においては、主面1aが外周壁面2bに略直角に交わっている。上記開口縁とは半導体基板1の主面1aにおいて貫通穴2を定義している線である。
上記導体4の凸曲面2a近傍の部分(凸曲面2aに対向する部分)と、誘電体層7の凸曲面2a近傍の部分(凸曲面2aに対向する部分)とは、凸曲面2aに沿って緩やかに湾曲して素子へ延びている。
図2に、上記半導体基板1を斜め上方から見た模式図を示す。図2では、上記半導体基板1以外の構成部の図示は省略している。なお、図2のI−I線から見た模式断面図が図1である。
上記貫通穴2の主面1a側の開口縁の形状は略長方形状となっている。この開口縁において配線を引き出す方向側に凸曲面2aが形成されている。なお、図2において、Aは配線の引き出し方向を示す矢印である。つまり、上記矢印Aが示す方向に向って、導体4,5,6および誘電体層7,8,9が延びている。
上記構成の貫通電極構造によれば、貫通穴2の主面1a側の開口縁の一辺に接続する凸曲面2aを形成することによって、導体4および誘電体層7の一部も貫通穴2の凸曲面2aに沿って緩やかに湾曲させることができる。その結果、上記導体4および誘電体層7を用いて伝播する信号が凸曲面2a近傍で反射せず、その信号の波形が凸曲面2a近傍で乱れず、貫通穴2の主面1a側の開口縁近傍における不要輻射を無くすことができる。
また、上記貫通穴2の主面1a側の開口縁の一辺のみに凸曲面2aが形成されているから、図10で示したような無駄な領域が半導体基板1上に発生しない。したがって、上記半導体基板1を半導体装置に用いることにより、半導体装置を高密度化することができる。
以下、図3〜図6を用いて、上記貫通穴2の形成方法について説明する。
まず、図3(a)に示すように、半導体基板1にすべき半導体基板21上に金属膜22を形成する。上記金属膜22は金属蒸着法やスパッタ法等で形成してもかまわない。本実施形態においては、RF(無線周波)スパッタ法を用いて、厚さ200nmのCr(クロム)金属膜を金属膜22として形成する。
上記金属膜22の材料としては、Crの他に、Al(アルミ)、Au(金)、Fe(鉄)、In(インジウム)およびNi(ニッケル)や、これらを含む材料などがあるがこれらに限られない。つまり、上記半導体基板1をエッチングするためのエッチングガスまたはエッチング液に対して耐性のある材料は金属膜22の材料として用いることができる。本実施形態では、半導体基板1をSF6でエッチングするので、上述した材料のいずれでもかまわないが、材料自体の価格や膜形成の容易さ、その膜自体のエッチング除去容易性などの観点から、CrまたはAlなどが望ましい。
次に、上記金属膜22上にフォトレジスト膜を塗布してパターニングした後、エッチングを行って、図3(b)に示すように、開口部23を有する金属膜32を形成する。本実施形態においては、硝酸第二セリウム・アンモニウムと過塩素酸とを蒸留水に溶かした液を用いたウエットエッチングにより金属膜32を形成する。上記金属膜32が金属マスクの一例であり、開口部23が第1開口部の一例である。
図6に、図3(b)の半導体基板1を上方から見た模式図を示す。図6の二点鎖線L1が、後に形成される貫通穴2の内周壁面2cを示している。また、図6の二点鎖線L2は貫通穴2の外周壁面2bを示している。
図6から判るように、開口部22の一部と、貫通穴2が形成される領域の一部とが重なっている。この重なり量Bは0であってもよいが、実際には、上記貫通穴2の形成位置を定義するパターニング膜は後で形成されるので、そのパターニング膜の形成時のアライメント誤差を許容する程度の量に重なり量Bを設定するのが望ましい。本実施形態においては、上記重なり量Bが4μmとなるようなマスクを用いて開口部22を形成している。
また、図6の幅Cは、後で形成するパターニング膜の端部の曲率や、上述と同様のアライメント誤差を考慮して設定されている。本実施形態においては、幅Cを15μmに設定している。また、上記開口部23を上方から見た形は長方形である。この長方形の長辺の長さは、二点鎖線L1,L2で形成された長方形であり、I−I線に直交する方向が長辺になっている。この長方形の長辺の長さは、二点鎖線L1で形成された長方形の長辺以上の長さであればよい。より望ましくは、二点鎖線L2で形成された長方形の長辺の長さに一致させるとよい。L2で形成された長方形の長辺に一致させると貫通穴2の辺1つを完全に凸曲面2とすることができる。
次に、図3(c)に示すように、上記半導体基板21および金属膜32の表面に感光性樹脂24を塗布した後、露光、現像を行うことにより、図4(a)に示すように、開口部25,26を有するパターニング膜34を形成する。このパターニング膜34は、上記貫通穴2の形成位置を定義するためのものである。つまり、上記開口部25,26を上方から見た形が、二点鎖線L1,L2で形成される形と一致する。本実施形態においては、パターニング膜34の厚さを7μm程度に設定している。また、上記感光性樹脂24の露光、現像の過程において、開口部25,26内に薄くレジスト残りがある場合があるので、酸素プラズマを用いた炭化装置を用いて数分の処理を行っている。上記パターニング膜34が樹脂マスクの一例であり、開口部26が第2開口部の一例である。
次に、上記パターニング膜34をガラス転移温度以上の温度で加熱することにより、パターニング膜34の角を取る。つまり、図4(b)に示すように、端部に丸みを有するパターニング膜44を形成する。上記パターニング膜34は樹脂から形成されているので、ガラス転移温度以上の温度でパターニング膜34を加熱することにより、パターニング膜34の端部に一定の丸みが形成される。本実施形態においては、145℃設定のオーブン内にパターニング膜34を10分程度放置することで、図4(b)の距離Dが10μm程度になる丸みを得た。上記パターニング膜44を得るための加熱処理は100℃以上200℃以下の範囲内で行うのが好ましい。
次に、上記パターニング膜44をマスクとして用いて、金属膜32のエッチングを行う。これにより、上記パターニング膜44で覆われていない金属膜32が除去されて、図4(c)に示す金属膜42が形成される。この金属膜42を形成するためのエッチング方法としては、図3(a)の状態から図3(b)の状態へ変えるための工程と同様のもので十分である。つまり、上記金属膜42は、硝酸第二セリウム・アンモニウムと過塩素酸とを蒸留水に溶かした液を用いたウエットエッチングで得られる。ここで、上記貫通穴2の形成位置を決めるためのパターニング膜44を用いて金属膜32のエッチングを行うため、アライメントの位置ずれが発生しないという効果が得られる。また、上記金属膜42は、半導体基板21のエッチング材料に侵されることがないので、後に行う、半導体基板21の深堀り工程において、パターニング膜44が縮小してもエッチングマスクとして十分に機能し、垂直な深堀りを実現させることができる。また、上記金属膜42の開口部33は、パターニング膜44で覆われた部分を除くと、貫通穴2の主面1a側の開口縁と略同じ大きさになるように形成している。これにより、後に行う、半導体基板21とパターニング膜44との同時エッチング工程においても、特定の方向のみのエッチングを許容して、半導体基板21に直接接触しているパターニング膜44の端部の丸みのみが半導体基板21に転写されるので、凸曲面2aをパターニング膜44で形成することができる。
次に、上記半導体基板21に深い穴を形成するための深堀り工程を行う。この深堀り工程では、SF6ガスとC48ガスとを時間的に切り替えてプラズマ生成し、エッチングと成膜とを交互に繰り返しながら、穴を堀り進めるタイムモジュレーション法を用いる。このような深堀り工程を半導体基板21に行うことによって、図5(a)に示すように、四角筒形状の穴27が形成された半導体基板31を得られる。上記深堀り工程では、パターニング膜44の一部がエッチング除去されても、金属膜42はSF6ガスでエッチング除去されないから、穴27を半導体基板31の主面に対して垂直に深くすることができる。上記タイムモジュレーション法がエッチング手段の一例である。
次に、上記半導体基板31およびパターニング膜44との両方に対してエッチングを行うと、半導体基板31およびパターニング膜44は図5(b)示す半導体基板41およびパターニング膜54となる。この半導体基板41には、凸曲面2aを有する穴37が形成されている。また、上記半導体基板41を得るためエッチング方法としては、RIE(リアクティブイオンエッチング)法において、SF6ガスと酸素ガスとを適切な割合で配合した配合ガスを用いたエッチング法がある。そのような配合ガスを用いることにより、少しずつパターニング膜44を除去しながら半導体基板31をエッチングしていくことができる。
本実施形態においては、FAB(高速原子ビーム)を用いたエッチングで半導体基板41を得ている。高速原子ビームは、RIE法におけるイオンほどの反応性を持たないので、パターニング膜44と半導体基
板31とのエッチング比が1に近い状態でのエッチングが容易である。また、上記FABを用いたエッチングでは、対象物との反応性を有するラジカルの照射も行われるので、導入するガスの調節により、選択比の微調整は可能である。すなわち、SF6ガスの導入により、Siのエッチングレートを向上させることができ、酸素ガスの導入により、有機パターニング膜のエッチングレートを向上させることができる。本実施形態においては、SF6ガスを100%導入して高速原子ビームを生成することにより、図5(b)に示す距離Eが5〜10μm程度となる丸みが得られる。
次に、上記金属膜42とパターニング膜44とを除去すると、図5(c)に示すようになる。
最後に、上記半導体基板41の裏面側を研磨することにより、半導体基板41の厚みを薄くしていくと、図1に示す貫通穴2,3が得られる。
上記貫通穴2,3が形成された半導体基板1に、導体4,5,6,10、誘電体層7,8,9,11およびバンプ電極12,13,14を形成すると、図1に示すような貫通電極構造が得られる。
図7に、上記貫通電極構造を備えた半導体基板積層モジュールを斜め上方から見た模式図を示す。
上記半導体基板積層モジュールは、モジュール基板60と、このモジュール基板60上に積み重ねられた半導体基板61〜64とを備えている。この半導体基板61〜64のそれぞれに上記貫通電極構造が形成されている。
上記構成の半導体基板積層モジュールによれば、導体基板61〜64のそれぞれに上記貫通電極構造が形成されていることによって、貫通電極が凸曲面に沿って湾曲して平面配線部に接続されるので、今後の進展が進む電気信号の高速化に対しても、貫通電極と平面配線との接続部で信号が反射せず、その接続部で信号の波形が乱れず、その接続部による不要輻射を無くすことができる。
また、上記半導体基板積層モジュールにおいては、半導体基板61〜64どうしの距離も、数十〜数百μm程度と短く、信号の高速化に伴って信号どうしの干渉が懸念されるが、不要輻射がないために、電磁障害による動作不良が発生しない。したがって、上記半導体基板積層モジュールは、高密度化することができ、高速信号に対して安定動作することができる。
つまり、本発明の貫通電極構造が形成された複数の半導体基板を積み重ねることにより、高密度化され、かつ、回路の安定動作も保障されたLSIモジュールを実現できる。
上記第1実施形態では、貫通穴の主面側の開口縁の一辺のみに接続する凸曲面を形成していたが、貫通穴の裏面側の開口縁の一辺のみに接続する凸曲面を形成してもよい。または、貫通穴の主面側の開口縁の一辺のみに接続する凸曲面を形成し、かつ、貫通穴の裏面側の開口縁の一辺のみに接続する凸曲面を形成してもよい。
上記第1実施形態では、貫通穴2の主面1a側の開口縁の形状は四角形状であったが、円形状、三角形状や、五角形以上の多角形の形状にしてもよい。つまり、上記開口縁の形状は四角形状に限定されず、他の形状であってもよい。
上記第1実施形態では、導体と誘電体とで貫通電極を構成していたが、導体のみで貫通電極を形成してもよい。
上記第1実施形態では、略四角筒形状の貫通穴2を形成していたが、他の形状の貫通穴、例えば、円筒形状の貫通穴を形成してもよい。
上記第1実施形態では、貫通電極にバンプ電極を直接接続していたが、貫通電極に裏面配線を介してバンプ電極を接続してもよい。この場合、貫通穴2の裏面側の開口縁に、凸曲面2aと同様の凸曲面50aを形成してもよい。
上記第1実施形態では、貫通穴2の主面1a側の開口縁における一辺を有する部分に凸曲面2aを形成し、かつ、貫通穴2の主面1a側の開口縁における他の辺を有する部分に略直角部2dを形成していたが、貫通穴2の主面1a側の開口縁における一辺を有する部分に、主面1aに対して傾斜する略平面形状の傾斜面を形成し、貫通穴2の主面1a側の開口縁における他の辺を有する部分に略直角部2dを形成してもよい。
上記第1実施形態では、開口部22の一部と、貫通穴2が形成される領域の一部とを重ねていたが、開口部22の一部と、貫通穴2が形成される領域の一部とを連接させてもよい。
上記第1実施形態では、パターニング膜34を加熱処理することにより、パターニング膜34の端部に丸みを形成していたが、パターニング膜34を有機溶媒中にさらすことにより、パターニング膜34の端部に丸みを形成してもよい。上記有機溶剤は、感光性樹脂に含有されているものが好適であり、エチルセロソルブアセテートやプロピレングリコールモノメチルエーテルアセテートなどの酢酸塩類が望ましい。密閉した系内で、それらの有機溶剤と共にパターニング膜34を加熱して放置し、密閉した系内の雰囲気にパターニング膜34を数分から10分程度さらすことにより、図4(b)の距離Dを大きくすることができて、滑らかな曲率を有する丸みを得ることができる。
上記第1実施形態では、半導体基板の深堀り工程を行った後、半導体基板およびパターニング膜の両方をエッチング除去する工程を行っていたが、半導体基板およびパターニング膜の両方をエッチング除去する工程を行った後、半導体基板の深堀り工程を行ってもよい。
半導体基板およびパターニング膜の両方をエッチング除去する工程を行った後、半導体基板の深堀り工程を行う場合、そのエッチング除去する工程で形成された凸曲面を保護層で被覆した後、半導体基板の深堀り工程を行う。このとき、上記半導体基板の深堀り工程で用いるエッチング手段は、その保護層をあまりエッチングしないものにする。
また、上記パターニング膜34の開口部26の縁に凸曲面を形成するための加熱処理や有機溶媒処理は省いてもよいが、パターニング膜34の開口部26の縁により大きな曲率を有する凸曲面を形成する観点上、100℃以上200℃以下の加熱処理をパターニング膜34に施したり、有機溶媒の蒸気にパターニング膜34をさらしたりするのが望ましい。
上記第1実施形態では、半導体基板61〜64のサイズは同一にしていたが、異なるようにしてもよい。このように異なる半導体基板を積み重ねる場合、上下で隣り合う半導体基板間で電極位置が一致するようにしておく。上記電極位置が一致していれば、半導体基板の外形は特に限定されない。
また、上記モジュール基板20は、配線のみを形成したインターポーザ的なものであってもよく、他の半導体チップであってもよく、通常のプリント配線基板などであってもよい。
(第2実施形態)
図8に、本発明の第2実施形態の貫通電極構造が形成された半導体基板51を斜め上方から見た模式図を示す。図8では、上記半導体基板51以外の構成部の図示は省略している。
本実施形態の貫通電極構造は、2本の信号線を1つの貫通穴に接続するためのものである。つまり、上記貫通電極構造は、2芯の同軸配線構造を有する配線と1つの貫通穴とを接続するときに用いる。上記配線は、グランド線と、このグランド線の中心に2本の信号線とを有している。
上記貫通電極構造は、島形状に形成された2つのアイランド部51c,51dを有する半導体基板51を備えている。上記半導体基板51には、主面51aから裏面51bまで貫通する貫通穴50を形成している。この貫通穴50は、半導体基板51の主面51a側から見ると、略日の字形状を有している。また、上記貫通穴50の主面51a側の開口縁の形状は、略正方形状、例えば25μm角の正方形状に形成している。上記開口縁の一辺の有する部分には、凸曲面2aと同様の凸曲面50aを形成している。また、上記開口縁の他の三辺を有する部分には略直角部50dが形成されている。つまり、上記開口縁の他の三辺においては、半導体記憶装置51の主面51aが貫通穴50の外周壁面に略直角に交わっている。なお、図8においても、Aは配線の引き出し方向を示す矢印である。
図示しないが、貫通穴50内には、導体と誘電体とからなる貫通電極、または、導体のみからなる貫通電極を形成している。上記貫通穴50内に、図1と同様に、導体と誘電体とからなる貫通電極を形成した場合、貫通穴50の外周壁面に接触する導体がグランド線につながり、貫通穴50の内周壁面(アイランド部51c,51dの側面)に接触する導体が信号線につながる。
上記構成の貫通電極構造は、上記第1実施形態の貫通電極構造と同様の効果を奏する。
上記第2実施形態の貫通電極構造は、上記第1実施形態と同様に半導体基板積層モジュールに用いてもよい。
また、上記第2実施形態の貫通電極構造も、上記第1実施形態の形成方法と同様の方法で形成できることは言うまでもない。
(第3実施形態)
図9に、本発明の第3実施形態の半導体基板の貫通電極構造が形成された半導体基板71の模式断面図を示す。
上記貫通電極構造はSiからなる半導体基板71を備え、この半導体基板71の主面71aには素子(図示せず)を搭載する。上記半導体基板71には、主面1aから裏面1bまで貫通する略四角柱形状の貫通穴2を形成している。また、上記半導体基板71には、導体73、絶縁膜74、被覆絶縁膜75,76およびバンプ電極77を形成している。上記導体73の貫通穴72内の部分が貫通電極の一例を構成している。また、上記導体73の半導体基板71上の部分が配線の一例を構成している。
上記貫通穴72の主面71a側の開口縁の一辺を有する部分には、半導体基板71の主面71aに対して所定の角度の範囲内で傾斜する傾斜面72aが形成されている。この傾斜面72aは略平坦な平面からなっている。また、上記開口縁の他の辺を有する各部分には略直角部72dが形成されている(図10参照)。つまり、上記開口縁の他の辺においては、主面71aが貫通穴72の壁面72bに略直角に交わっている。
上記絶縁膜74は半導体基板71の主面71aと貫通穴72の壁面72bとを被覆し、また、被覆絶縁膜76は半導体基板71の裏面71bを被覆している。
図10に、上記半導体基板71を斜め上方から見た模式図を示す。図10では、上記半導体基板71以外の構成部の図示は省略している。なお、図10のIX−IX線から見た模式断面図が図9である。
上記貫通穴72の主面71a側の開口縁の形状は略長方形状となっている。この開口縁において配線を引き出す方向側に傾斜面72aが形成されている。また、上記貫通穴72内にはアイランド部を形成していない。つまり、上記半導体基板71は、上記第1,第2実施形態で説明したようなアイランド部を有していない。なお、図10において、Aは配線の引き出し方向を示す矢印である。つまり、上記矢印Aが示す方向に向って、導体73が延びている。
上記構成の貫通電極構造によれば、貫通穴72の主面71a側の開口縁の一辺に接続する傾斜面72aを形成することによって、導体74の一部が略直角に屈曲したり、半導体基板71側に凹状に窪んだりするのを防ぐことができる。その結果、上記導体74を用いて伝播する信号が傾斜面72a近傍で反射せず、その信号の波形が傾斜面72a近傍で乱れず、貫通穴72の主面71a側の開口縁近傍における不要輻射を無くすことができる。
上記第3実施形態の貫通電極構造も、上記第1実施形態の形成方法と同様の方法で形成できることは言うまでもない。
上記第1実施形態の形成方法と同様の方法で傾斜面72aを形成する場合、例えば、図4において、パターニング膜34をガラス転移点以上の温度において長時間保持すると距離Dが非常に大きな値となり、金属膜32の開口部23の一部に傾斜面を形成することができる。この傾斜面は、半導体基板21の主面に対して斜めに傾斜する略平坦な平面である。上記金属膜32の開口部23の一部の断面形状は略直線状の部分を含んでいる。このようにするとパターニング膜44の傾斜面と半導体基板21の主面との角度は小さくなるが、エッチングの際のパターニング膜と半導体基板との選択比を半導体基板の方がより早くエッチングされるように設定することで45°程度の斜面とすることができる。
本発明は、上記第1〜第3実施形態に限定されるわけではなく、様々な実施形態がある。また、本発明は、上記第1〜第3実施形態を適宜組み合わせたものであってもよい。
本発明の貫通電極構造では、貫通電極と、この貫通電極に接続する配線とを同一の材料で形成してもよいし、または、異なる材料で形成してもよい。
本発明の貫通電極構造では、貫通電極と、この貫通電極に接続する配線とを一体にしてもよいし、または、別体にしてもよい。
図1は本発明の第1実施形態の貫通電極構造が形成された半導体基板の模式断面図である。 図2は上記第1実施形態の半導体基板を斜め上方から見た模式図である。 図3(a)〜(c)は上記第1実施形態の貫通電極構造の貫通穴の形成方法を説明するための模式断面図である。 図4(a)〜(c)は上記第1実施形態の貫通穴の形成方法を説明するための模式断面図である。 図5(a)〜(c)は上記第1実施形態の貫通穴の形成方法を説明するための模式断面図である。 図6は上記第1実施形態の貫通穴の形成方法の一工程における半導体基板の模式上面図である。 図7は上記第1実施形態の貫通電極構造を備えた半導体基板積層モジュールを斜め上方から見た模式図である。 図8は本発明の第2実施形態の貫通電極構造が形成された半導体基板を斜め上方から見た模式図である。 図9は本発明の第3実施形態の貫通電極構造が形成された半導体基板の模式断面図である。 図10は上記第3実施形態の半導体基板を斜め上方から見た模式図である。 図11(a)〜(e)は従来の貫通穴の形成方法を説明するための模式断面図である。 図12は上記貫通穴内を用いた半導体装置の模式断面図である。
符号の説明
1,21,31,41,51,61,…,64,71 半導体基板
1a,51a,71a 主面
1b,51b,71b 裏面
2d,50d,72d 略直角部
2,50,72 貫通穴
2a,50a 凸曲面
72a 傾斜面
4,5,6,10,73 導体
7,8,9,11 誘電体層
12,13,14,77 バンプ電極
23,25,26,33 開口部
22,32,42 金属膜
24 感光性樹脂
27,37,28 穴
34,44,54 パターニング膜
73 導体
74 絶縁膜
75,76 被覆絶縁膜

Claims (10)

  1. 素子を搭載すべき主面を有する半導体基板と、
    上記主面から上記半導体基板の裏面まで貫通する貫通穴と、
    この貫通穴内に形成され、少なくとも導体を含む貫通電極と、
    この貫通電極に接続された配線と
    を備え、
    上記貫通穴の上記主面側または上記裏面側の少なくとも一方の開口部の一部に、上記主面に対して傾斜する傾斜面が形成され、
    上記開口部の他の一部に略直角部が形成され、
    上記傾斜面上に上記配線の一部が形成されていることを特徴とする貫通電極構造。
  2. 請求項1に記載の貫通電極構造において、
    上記傾斜面は凸曲面であることを特徴とする貫通電極構造。
  3. 請求項1に記載の貫通電極構造において
    上記開口部の縁の形状は多角形状であることを特徴とする貫通電極構造。
  4. 請求項3に記載の貫通電極構造において、
    上記配線は上記開口部の縁の一辺に接続されていることを特徴とする貫通電極構造。
  5. 請求項1に記載の貫通電極構造が形成された複数の半導体基板を備え、
    上記複数の半導体基板は積み重ねられていることを特徴とする半導体基板積層モジュール。
  6. 素子を搭載すべき主面を有する半導体基板を用いて、上記主面から上記半導体基板の裏面まで貫通する貫通穴内に、少なくとも導体を含む貫通電極を形成する貫通電極形成方法であって、
    上記半導体基板上に金属膜を形成する第1工程と、
    上記金属膜の一部をエッチング除去することにより、第1開口部を有する金属マスクを形成する第2工程と、
    上記半導体基板および上記金属膜に感光性樹脂を塗布する第3工程と、
    上記感光性樹脂をパターニングすることにより、上記第1開口部の一部に一部が重なる第2開口部を有する樹脂マスクを形成する第4工程と、
    上記第2開口部から露出している上記金属マスクを除去する第5工程と、
    上記主面に対して略垂直な側面を持つ穴を上記半導体基板に形成する第6工程と、
    上記半導体基板および上記樹脂マスクの両方に対してエッチング可能なエッチング手段を用いて、上記半導体基板および上記樹脂マスクの一部をエッチング除去する第7工程と
    を備えたことを特徴とする貫通電極形成方法。
  7. 請求項6に記載の貫通電極形成方法において、
    上記樹脂マスクを形成した後、上記樹脂マスクに100℃以上200℃以下の加熱処理を行うことを特徴とする貫通電極形成方法。
  8. 請求項6に記載の貫通電極形成方法において、
    上記樹脂マスクを形成した後、上記樹脂マスクを有機溶媒の蒸気にさらすことにより、上記第2開口部の縁に上記凸曲面を形成することを特徴とする貫通電極形成方法。
  9. 請求項6に記載の貫通電極形成方法において、
    上記金属膜はCr、Al、Au、Fe、InおよびNiのうちの少なくとも1つを含むことを特徴とする貫通電極形成方法。
  10. 請求項6に記載の貫通電極形成方法において、
    上記第7工程の上記エッチング手段は高速原子ビームであることを特徴とする貫通電極形成方法。
JP2004107552A 2004-03-31 2004-03-31 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法 Expired - Fee Related JP4454369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004107552A JP4454369B2 (ja) 2004-03-31 2004-03-31 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004107552A JP4454369B2 (ja) 2004-03-31 2004-03-31 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法

Publications (2)

Publication Number Publication Date
JP2005294534A true JP2005294534A (ja) 2005-10-20
JP4454369B2 JP4454369B2 (ja) 2010-04-21

Family

ID=35327126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004107552A Expired - Fee Related JP4454369B2 (ja) 2004-03-31 2004-03-31 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法

Country Status (1)

Country Link
JP (1) JP4454369B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082248A1 (ja) * 2009-01-14 2010-07-22 パナソニック株式会社 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法
WO2025238841A1 (ja) * 2024-05-17 2025-11-20 Ntt株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146439A (ja) * 1986-12-10 1988-06-18 Toshiba Corp 半導体装置の電極形成方法
JPH065591A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Ind Co Ltd 集積半導体装置
JPH08162459A (ja) * 1994-12-08 1996-06-21 Nec Corp 半導体基板及びその製造方法
JPH11195706A (ja) * 1998-01-05 1999-07-21 Toshiba Corp 半導体装置及びその製造方法
JP2000208626A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置の製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146439A (ja) * 1986-12-10 1988-06-18 Toshiba Corp 半導体装置の電極形成方法
JPH065591A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Ind Co Ltd 集積半導体装置
JPH08162459A (ja) * 1994-12-08 1996-06-21 Nec Corp 半導体基板及びその製造方法
JPH11195706A (ja) * 1998-01-05 1999-07-21 Toshiba Corp 半導体装置及びその製造方法
JP2000208626A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置の製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082248A1 (ja) * 2009-01-14 2010-07-22 パナソニック株式会社 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法
WO2025238841A1 (ja) * 2024-05-17 2025-11-20 Ntt株式会社 半導体装置

Also Published As

Publication number Publication date
JP4454369B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
US8994187B2 (en) Semiconductor device, circuit substrate, and electronic device
JP3692314B2 (ja) 配線回路基板
US8994153B2 (en) Semiconductor device having antenna element and method of manufacturing same
US20150145593A1 (en) Redistribution structures for microfeature workpieces
US5764119A (en) Wiring board for high-frequency signals and semiconductor module for high-frequency signals using the wiring board
US9881860B2 (en) Method for producing waveguide substrate
US7307497B2 (en) Method for producing a coplanar waveguide system on a substrate, and a component for the transmission of electromagnetic waves fabricated in accordance with such a method
WO2011070736A1 (ja) ノイズ抑制テープ
US9690046B2 (en) Optical circuit board and method for producing the same
JP6013472B2 (ja) 基板モードの抑制のための途中まで延びるバイア
JP4454369B2 (ja) 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法
US20190306983A1 (en) Conductor Track With Enlargement-Free Transition Between Conductor Path and Contact Structure
JP2010109802A (ja) 水晶振動子の製造方法
JP2006049557A (ja) 半導体装置
US12532749B2 (en) Methods for forming via hole and filling via hole in flexible substrate
CN114614245A (zh) 一种天线及其制作方法
JP3457589B2 (ja) 高周波伝送線路の製造方法
TWI449252B (zh) 微帶線結構
JPH09260375A (ja) 半導体装置
JP5016014B2 (ja) テーパードスロットアンテナ
JP5880508B2 (ja) 配線基板およびその製造方法
CN101730376B (zh) 具有屏蔽效应的电路结构及其制造方法
JP2002299787A (ja) 高周波回路構造およびその製造方法
JPH11145335A (ja) 半導体装置及び半導体装置の製造方法
JP2004128179A (ja) 配線板及び電子装置、ならびに配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees