JP2005294534A - 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法 - Google Patents
貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法 Download PDFInfo
- Publication number
- JP2005294534A JP2005294534A JP2004107552A JP2004107552A JP2005294534A JP 2005294534 A JP2005294534 A JP 2005294534A JP 2004107552 A JP2004107552 A JP 2004107552A JP 2004107552 A JP2004107552 A JP 2004107552A JP 2005294534 A JP2005294534 A JP 2005294534A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- hole
- opening
- electrode
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
- H10W20/211—Through-semiconductor vias, e.g. TSVs
- H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
- H10W20/2125—Top-view shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】貫通電極構造は、素子を搭載すべき主面1aを有する半導体基板1を備えている。半導体基板1には、主面1aから裏面1bまで貫通する貫通穴2を形成している。貫通穴2には、導体4および誘電体層7,8の一部が入っている。貫通穴2の主面1a側の開口部の一部には凸曲面2aを形成し、貫通穴2の主面1a側の開口部の他の一部には略直角部2dを形成している。半導体基板1には導体4,5,6および誘電体層7,8,9を形成していて、導体4,および誘電体層7,8の一部が貫通穴2内に入っている。
【選択図】図1
Description
素子を搭載すべき主面を有する半導体基板と、
上記主面から上記半導体基板の裏面まで貫通する貫通穴と、
この貫通穴内に形成され、少なくとも導体を含む貫通電極と、
この貫通電極に接続された配線と
を備え、
上記貫通穴の上記主面側または上記裏面側の少なくとも一方の開口部の一部に、上記主面に対して傾斜する傾斜面が形成され、
上記開口部の他の一部に略直角部が形成され、
上記傾斜面上に上記配線の一部が形成されていることを特徴としている。
上記複数の半導体基板は積み重ねられていることを特徴としている。
素子を搭載すべき主面を有する半導体基板を用いて、上記主面から上記半導体基板の裏面まで貫通する貫通穴内に、少なくとも導体を含む貫通電極を形成する貫通電極形成方法であって、
上記半導体基板上に金属膜を形成する第1工程と、
上記金属膜の一部をエッチング除去することにより、第1開口部を有する金属マスクを形成する第2工程と、
上記半導体基板および上記金属膜に感光性樹脂を塗布する第3工程と、
上記感光性樹脂をパターニングすることにより、上記第1開口部の一部に一部が重なる第2開口部を有する樹脂マスクを形成する第4工程と、
上記第2開口部から露出している上記金属マスクを除去する第5工程と、
上記主面に対して略垂直な側面を持つ穴を上記半導体基板に形成する第6工程と、
上記半導体基板および上記樹脂マスクの両方に対してエッチング可能なエッチング手段を用いて、上記半導体基板および上記樹脂マスクの一部をエッチング除去する第7工程と
を備えたことを特徴としている。
図1に、本発明の第1実施形態の半導体基板の貫通電極構造が形成された半導体基板1の模式断面図を示す。
板31とのエッチング比が1に近い状態でのエッチングが容易である。また、上記FABを用いたエッチングでは、対象物との反応性を有するラジカルの照射も行われるので、導入するガスの調節により、選択比の微調整は可能である。すなわち、SF6ガスの導入により、Siのエッチングレートを向上させることができ、酸素ガスの導入により、有機パターニング膜のエッチングレートを向上させることができる。本実施形態においては、SF6ガスを100%導入して高速原子ビームを生成することにより、図5(b)に示す距離Eが5〜10μm程度となる丸みが得られる。
図8に、本発明の第2実施形態の貫通電極構造が形成された半導体基板51を斜め上方から見た模式図を示す。図8では、上記半導体基板51以外の構成部の図示は省略している。
図9に、本発明の第3実施形態の半導体基板の貫通電極構造が形成された半導体基板71の模式断面図を示す。
1a,51a,71a 主面
1b,51b,71b 裏面
2d,50d,72d 略直角部
2,50,72 貫通穴
2a,50a 凸曲面
72a 傾斜面
4,5,6,10,73 導体
7,8,9,11 誘電体層
12,13,14,77 バンプ電極
23,25,26,33 開口部
22,32,42 金属膜
24 感光性樹脂
27,37,28 穴
34,44,54 パターニング膜
73 導体
74 絶縁膜
75,76 被覆絶縁膜
Claims (10)
- 素子を搭載すべき主面を有する半導体基板と、
上記主面から上記半導体基板の裏面まで貫通する貫通穴と、
この貫通穴内に形成され、少なくとも導体を含む貫通電極と、
この貫通電極に接続された配線と
を備え、
上記貫通穴の上記主面側または上記裏面側の少なくとも一方の開口部の一部に、上記主面に対して傾斜する傾斜面が形成され、
上記開口部の他の一部に略直角部が形成され、
上記傾斜面上に上記配線の一部が形成されていることを特徴とする貫通電極構造。 - 請求項1に記載の貫通電極構造において、
上記傾斜面は凸曲面であることを特徴とする貫通電極構造。 - 請求項1に記載の貫通電極構造において
上記開口部の縁の形状は多角形状であることを特徴とする貫通電極構造。 - 請求項3に記載の貫通電極構造において、
上記配線は上記開口部の縁の一辺に接続されていることを特徴とする貫通電極構造。 - 請求項1に記載の貫通電極構造が形成された複数の半導体基板を備え、
上記複数の半導体基板は積み重ねられていることを特徴とする半導体基板積層モジュール。 - 素子を搭載すべき主面を有する半導体基板を用いて、上記主面から上記半導体基板の裏面まで貫通する貫通穴内に、少なくとも導体を含む貫通電極を形成する貫通電極形成方法であって、
上記半導体基板上に金属膜を形成する第1工程と、
上記金属膜の一部をエッチング除去することにより、第1開口部を有する金属マスクを形成する第2工程と、
上記半導体基板および上記金属膜に感光性樹脂を塗布する第3工程と、
上記感光性樹脂をパターニングすることにより、上記第1開口部の一部に一部が重なる第2開口部を有する樹脂マスクを形成する第4工程と、
上記第2開口部から露出している上記金属マスクを除去する第5工程と、
上記主面に対して略垂直な側面を持つ穴を上記半導体基板に形成する第6工程と、
上記半導体基板および上記樹脂マスクの両方に対してエッチング可能なエッチング手段を用いて、上記半導体基板および上記樹脂マスクの一部をエッチング除去する第7工程と
を備えたことを特徴とする貫通電極形成方法。 - 請求項6に記載の貫通電極形成方法において、
上記樹脂マスクを形成した後、上記樹脂マスクに100℃以上200℃以下の加熱処理を行うことを特徴とする貫通電極形成方法。 - 請求項6に記載の貫通電極形成方法において、
上記樹脂マスクを形成した後、上記樹脂マスクを有機溶媒の蒸気にさらすことにより、上記第2開口部の縁に上記凸曲面を形成することを特徴とする貫通電極形成方法。 - 請求項6に記載の貫通電極形成方法において、
上記金属膜はCr、Al、Au、Fe、InおよびNiのうちの少なくとも1つを含むことを特徴とする貫通電極形成方法。 - 請求項6に記載の貫通電極形成方法において、
上記第7工程の上記エッチング手段は高速原子ビームであることを特徴とする貫通電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004107552A JP4454369B2 (ja) | 2004-03-31 | 2004-03-31 | 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004107552A JP4454369B2 (ja) | 2004-03-31 | 2004-03-31 | 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005294534A true JP2005294534A (ja) | 2005-10-20 |
| JP4454369B2 JP4454369B2 (ja) | 2010-04-21 |
Family
ID=35327126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004107552A Expired - Fee Related JP4454369B2 (ja) | 2004-03-31 | 2004-03-31 | 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4454369B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010082248A1 (ja) * | 2009-01-14 | 2010-07-22 | パナソニック株式会社 | 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法 |
| WO2025238841A1 (ja) * | 2024-05-17 | 2025-11-20 | Ntt株式会社 | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146439A (ja) * | 1986-12-10 | 1988-06-18 | Toshiba Corp | 半導体装置の電極形成方法 |
| JPH065591A (ja) * | 1992-06-22 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 集積半導体装置 |
| JPH08162459A (ja) * | 1994-12-08 | 1996-06-21 | Nec Corp | 半導体基板及びその製造方法 |
| JPH11195706A (ja) * | 1998-01-05 | 1999-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000208626A (ja) * | 1999-01-18 | 2000-07-28 | Toshiba Corp | 半導体装置の製造方法 |
| JP2003318178A (ja) * | 2002-04-24 | 2003-11-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2004
- 2004-03-31 JP JP2004107552A patent/JP4454369B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146439A (ja) * | 1986-12-10 | 1988-06-18 | Toshiba Corp | 半導体装置の電極形成方法 |
| JPH065591A (ja) * | 1992-06-22 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 集積半導体装置 |
| JPH08162459A (ja) * | 1994-12-08 | 1996-06-21 | Nec Corp | 半導体基板及びその製造方法 |
| JPH11195706A (ja) * | 1998-01-05 | 1999-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000208626A (ja) * | 1999-01-18 | 2000-07-28 | Toshiba Corp | 半導体装置の製造方法 |
| JP2003318178A (ja) * | 2002-04-24 | 2003-11-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010082248A1 (ja) * | 2009-01-14 | 2010-07-22 | パナソニック株式会社 | 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法 |
| WO2025238841A1 (ja) * | 2024-05-17 | 2025-11-20 | Ntt株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4454369B2 (ja) | 2010-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8994187B2 (en) | Semiconductor device, circuit substrate, and electronic device | |
| JP3692314B2 (ja) | 配線回路基板 | |
| US8994153B2 (en) | Semiconductor device having antenna element and method of manufacturing same | |
| US20150145593A1 (en) | Redistribution structures for microfeature workpieces | |
| US5764119A (en) | Wiring board for high-frequency signals and semiconductor module for high-frequency signals using the wiring board | |
| US9881860B2 (en) | Method for producing waveguide substrate | |
| US7307497B2 (en) | Method for producing a coplanar waveguide system on a substrate, and a component for the transmission of electromagnetic waves fabricated in accordance with such a method | |
| WO2011070736A1 (ja) | ノイズ抑制テープ | |
| US9690046B2 (en) | Optical circuit board and method for producing the same | |
| JP6013472B2 (ja) | 基板モードの抑制のための途中まで延びるバイア | |
| JP4454369B2 (ja) | 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法 | |
| US20190306983A1 (en) | Conductor Track With Enlargement-Free Transition Between Conductor Path and Contact Structure | |
| JP2010109802A (ja) | 水晶振動子の製造方法 | |
| JP2006049557A (ja) | 半導体装置 | |
| US12532749B2 (en) | Methods for forming via hole and filling via hole in flexible substrate | |
| CN114614245A (zh) | 一种天线及其制作方法 | |
| JP3457589B2 (ja) | 高周波伝送線路の製造方法 | |
| TWI449252B (zh) | 微帶線結構 | |
| JPH09260375A (ja) | 半導体装置 | |
| JP5016014B2 (ja) | テーパードスロットアンテナ | |
| JP5880508B2 (ja) | 配線基板およびその製造方法 | |
| CN101730376B (zh) | 具有屏蔽效应的电路结构及其制造方法 | |
| JP2002299787A (ja) | 高周波回路構造およびその製造方法 | |
| JPH11145335A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004128179A (ja) | 配線板及び電子装置、ならびに配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |