JPH11145335A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 基板の両面に加工を施し第１面上の第１導体
層と第２面の第２導体層とをビアホールで接続する場合
に、ビアホールでのインダクタンスを低減する。 【解決手段】 高周波半導体装置等の接地構成に関し、
基板１０の第１面に導体線路（第１導電層）とこれと一
体のビアホールパッド部１２が形成され、このビアホー
ルパッド部１２は基板１０に形成されるビアホール３０
内に埋め込まれるような埋め込み部１３を有し、第２面
に形成される第２導体層（接地導体）３２とビアホール
３０内で接続される。ビアホール３０は、基板１０の第
１面にビアホールパッド部１２等を形成した後、基板１
０を第２面からエッチングすることにより作製する。ビ
アホール３０のエッチング到達面のばらつきを基板１０
内に埋め込まれた埋め込み部１３が吸収することでビア
ホールパッド部１２の大きさを低減でき、ビアホール３
０でのインダクタンス低減を図る。また、基板１０の第
２面研磨の前に、研磨後も第２面上に残るように溝を形
成し、この溝を以後第２面への加工の位置合わせ用マー
クとして用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロ波、ミ
リ波等の高周波用に利用される半導体装置の接地構成、
及びこのような半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、自動車用レーダ、無線ＬＡＮ、移
動体通信などの応用に向けて、マイクロ波帯やミリ波帯
電波を使用したシステムの開発が進められている。これ
らのシステムの構成要素であるモノリシックマイクロ波
半導体装置（ＭＭＩＣ：Monolithic Microwave Integra
ted Circuit）等の高周波半導体装置では、ＦＥＴなど
能動素子の性能向上が必要であると共に、受動回路の性
能も重要な意味を持つ。受動回路の中では、接地インダ
クタンス低減の目的のために使用されるビアホールが重
要な素子の一つである。また、その他、単体ＦＥＴの電
極の低インダクタンス接地が必要な場合も、ビアホール
が使用される。

【０００３】図１３は、この接地インダクタンス低減の
意味をソース接地のＦＥＴ増幅器を例にして説明しよう
とするものである。実際の接地回路では、図示するよう
に接地インダクタンスＬｐが存在するため、直列帰還が
かかってしまい利得が減少する。マイクロ波やミリ波の
ような高い周波数では、その帰還量が大きく、その上デ
バイスの利得に余裕がないため利得の確保が困難とな
る。従って、マイクロ波やミリ波では、接地インダクタ
ンスを低減することが重要である。

【０００４】そこで、従来より、マイクロストリップ線
路には、図１４（ａ）、（ｂ）に示すように、接地導体
６０側から線路５２側のビアホールパッド５０まで貫通
するビアホール５６を形成し、このビアホール内部に接
地導体６０を埋め込んで線路５２を接地する構成が採用
されている（特開平６−１２５２８号公報、特開平１−
１４３５０２号公報参照）。この時、ビアホールの接地
インダクタンスを小さくするためには、基板厚さが薄い
こととビアホールパッドが小さいことが望まれる。

【０００５】図１６は、上記図１４のような高周波半導
体装置の製造プロセスの一例を示している。製造にあっ
ては、まず、半導体などを用いた誘電体基板１０に対し
（図１６（ａ））、その第２面（裏面）を研磨して所望
の厚さとする（図１６（ｂ））。

【０００６】次に、図１６（ｃ）のように基板１０の第
１面（表面）及び第２面（裏面）用のマスク７０、７２
を位置合わせし、これらのマスク７０、７２の間に基板
１０を配置して、基板１０の第１面、第２面にそれぞれ
フォトレジストパターン７４、７６を形成する（図１６
（ｄ））。フォトレジストをエッチングマスクとしてエ
ッチングすることにより、図１６（ｅ）のように基板１
０の両面にアライメントマーク７８、８０を形成した
後、フォトレジスト７４、７６を除去し、図１６（ｆ）
のように、第１面側に、導電材料からなる線路５２及び
ビアホールパッド５０を形成し、次に、図１６（ｇ）の
ように第２面側にエッチングマスク５４を形成し、この
マスクを用いて基板１０をウエットエッチングし、第２
面側から第１面のビアホールパッド５０にまで到達する
ビアホール５６を形成する。

【０００７】ビアホール５６形成後、エッチングマスク
５４を除去し、図１６（ｈ）のように、基板１０の第２
面側に形成されたビアホール５６内を覆うように接地導
体６０を形成する。これにより、ビアホール５６を介し
て第１面側のビアホールパッド５０が接地されることと
なる。

【０００８】この時、ビアホールが形成される誘電体基
板１０の基板厚さをさらに薄くすれば、接地インダクタ
ンスＬｐを減少させることができる。しかし、誘電体基
板１０を非常に薄くすると、予め基板１０を所望の薄さ
にまで研磨してから両面に対して各種パターンを形成す
る過程で、基板１０が割れやすく、図１６（ｄ）以降の
プロセスにおける基板１０のハンドリングが困難とな
る。また、研磨後のハンドリングを容易とするために、
例えば図１６（ｂ）の研磨工程前に一方の面をガラス等
の保持基板に接着してしまうと、接着面側と非接着面側
（第１面側と第２面側）との位置合わせができなくなっ
てしまう。

【０００９】従って、図１６のように先に基板を研磨し
てから、この基板の各面に加工を施す場合には、接地イ
ンダクタンスＬｐとハンドリング性の両者の兼ね合いか
ら誘電体基板１０の厚さは、２００μｍ以上必要とな
り、所望の１００μｍより厚くなるため、ビアホールに
おけるインダクタンスの低減効果は不十分である。

【００１０】なお、図１４（ａ）のＡ−Ａ’断面である
図１４（ｂ）に示すビアホールパッド５０の幅は、接地
導体６０側から行われるエッチング到達面の大きさの最
大値に、更にプロセスマージンを加えたものに設定して
いる。

【００１１】

【発明が解決しようとする課題】図１４に示すようなビ
アホール作製に際しては、接地導体６０側からのエッチ
ング深さは１００μｍ程度であり、第１面での回路形成
で用いられるエッチング工程でのエッチング深さに比べ
非常に深い。このため、比較的エッチングレートの低い
ドライエッチングを使用することは困難であり、ウェッ
トエッチングが一般に使用される。しかし、ウェットエ
ッチングでは、サイドエッチングレートが大きいため、
エッチング時間、基板厚さなどが変動すると、エッチン
グ到達面の大きさが変動してしまう。

【００１２】図１５に、エッチング時間の進行に対する
エッチング到達面の幅の変化の様子を示す。なお、図１
５において、ｚ軸は基板厚さ方向、ｘ軸は基板の第１及
び第２面方向に設定されている。図１５に示す通り、ビ
アホール５６がビアホールパッド５０に到達した直後に
おけるｘ方向へのエッチングレートは、非常に大きい。
到着以後は、このｘ方向へのエッチングレートは徐々に
減少してほぼ一定となる。従って、エッチング時間が変
動すると、エッチング到達面は大きく変動することにな
る。このため、エッチング到達面がビアホールパッド５
０に到達した時点からのオーバエッチングが短時間とな
るように厳密に制御する必要がある。しかし実際には、
エッチング到達面のバラツキを完全に抑制することは不
可能であり、エッチング時間の変動に伴う到達面面積の
変動を十分吸収できるようビアホールパッド５０の大き
さを設定する必要がある。従って、エッチング到達面の
最大値を基準とし、この値とプロセスマージンの和をビ
アホールパッド５０の幅としなければならず、ビアホー
ルパッド面積を大きくせざるを得ない。このように、エ
ッチング時間の変動があると、最終的なエッチング到達
面端とビアホールパッド５０の端との距離の変動が生じ
る。従って、接地距離に変動を生じ、ビアホールのイン
ダクタンスがプロセスごとに大きく異なり、設計通りの
回路動作を常に得ることができない。

【００１３】更に、図１７に示すように、例えば、研磨
工程の不良によりウエハ面内で基板厚さにバラツキがあ
る場合も、エッチング到達面の幅が各場所で変動するこ
ととなる。つまり、図１７の領域ａ、領域ｂの比較から
明らかなように、基板厚さの最小の領域ｂでは、ウエハ
の厚みが薄い分だけ領域ａよりも余分にエッチングされ
る。従って、エッチング時間が変動し、エッチング量が
増大した場合と同様に、エッチング到達面が余分に大き
くなることとなる。更に、同一ウエハ内でエッチング到
達面の大きさが異なることでその接地特性のバラツキも
発生してしまう。

【００１４】上記課題を解決するために、この発明は、
接地導体側から線路へのエッチング到達面の大きさのバ
ラツキを効率的に吸収しつつ、ビアホールパッドの面積
をできる限り小さくし、接地特性の高い半導体装置を提
供することを目的とする。

【００１５】また、この発明における他の目的は、上記
半導体装置等、基板両面に加工が施される場合に、薄い
基板を破損することなく両面に位置精度良く各種加工を
施すことを容易とするための製造方法を提供することで
ある。

【００１６】

【課題を解決するための手段】この発明は、上記目的を
達成するためになされたものであり、基板の第１面に形
成された第１導体層と、前記基板の第２面に形成された
第２導体層とが前記基板に形成されたビアホールにおい
て接続される半導体装置であり、前記基板の第１面にお
いて、前記第１導体層には前記ビアホールと対向するよ
うに該第１導体層と一体的なビアホールパッド部が設け
られ、該ビアホールパッド部の一部が前記ビアホール内
に埋め込まれるように形成され、前記ビアホール内で、
前記ビアホールパッド部の埋め込み部と前記基板の第２
面側に形成された前記第２導体層とが当接して接続され
ることを特徴とする。

【００１７】このように、ビアホール内にビアホールパ
ッド部の一部を埋め込むことにより、この埋め込み部に
基板の第２面側からのエッチングが到達してビアホール
が作成されることとなり、この埋め込み部によってビア
ホールのエッチング条件変動によるエッチング到達面の
深さ及びその幅の変動を吸収することができる。よっ
て、エッチング到達面の幅の最大値を従来に比べて実質
的に小さくできる。従って、ビアホールにおける接地イ
ンダクタンスを小さくすることができ特性が優れ、バラ
ツキの少ない高周波用の半導体装置を得ることが容易と
なる。さらに、素子パターンに対してビアホールが占め
る面積を縮小することが可能となり、パターンレイアウ
トの自由度も増す。また、ＩＣチップ自体の面積も小さ
くなるので、コストの低減を図ることもできる。

【００１８】また、上記半導体装置のビアホール部の製
造方法としては、前記基板の第１面及び第２面にそれぞ
れアライメントマークを作成し、前記第１面のアライメ
ントマークを基準として、前記第１面側に前記第１導体
層及び前記基板内にその一部が埋め込まれるように前記
ビアホールパッド部を形成し、前記第１面に対する加工
終了後、前記第１面側を所定の保持基板に接着する。接
着後、前記第２面のアライメントマークを基準として前
記第２面側に、第２面に対する研磨量以上の深さの溝を
形成し、前記溝作成後、前記第２面側を研磨し、該研磨
後の第２面側に残った溝を位置合わせ基準マークとして
前記基板を前記第２面側からエッチングして前記ビアホ
ールを形成し、更に前記ビアホール及び前記第２面を覆
うように第２導体層を形成する。

【００１９】第２面から研磨する厚さ以上の溝を第２面
側に予め形成すれば、第２面に対する研磨処理後も、こ
の溝は消滅することなく第２面に残る。従って、容易
に、この溝を位置合わせの基準マークとして用いて第２
面に対する加工の位置合わせを行うことが可能となり、
基板に対する両面加工を精度良く実行することが容易と
なる。

【００２０】また、基板の両面を加工するための上記半
導体装置の製造方法においては、図１２のように、上記
溝を線状とすることが好適であり、また、該溝は、複数
の半導体装置を形成するウエハ上の有効作製領域外に形
成することが好適である。溝を線状とすれば、ＩＣのウ
エハプロセス終了後の最終段階でチップ化する場合に、
用いられるダイシング装置を利用してこの溝を作成する
ことが可能となり、簡便な溝形成工程となるためであ
る。また、この溝をウエハの有効作製領域外に形成すれ
ば、溝周辺に発生するレジストの塗りムラの有効作製領
域のパターン形成に対する影響を低減できる。

【００２１】さらに、前記基板の第２面に前記溝を形成
するに先だって、前記第１面側を所定の保持基板に接着
することが好適である。溝形成前に保持基板に第１面側
を接着すれば、溝形成工程を含め、以後の製造工程で基
板が破損することを確実に防止できるからである。この
ようにすれば、例えば、厚さ１００μｍ程度のＧａＡｓ
基板など、非常に割れやすい基板を用いた場合の基板に
対する両面加工を歩留まり良く簡便に実行することが可
能となる。

【００２２】

【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態（以下実施形態という）について説明す
る。

【００２３】図１は、本発明の実施形態に係る高周波用
等に用いられる半導体装置の接地構造の一例を示してい
る。図１に示すように、本実施形態に係る半導体装置で
は、ＧａＡｓ等の半導体材料を用いた誘電体基板１０の
第１面に形成された第１導体層（線路用導体）のビアホ
ールパッド部１２と、この基板１０の第２面に形成され
た第２導体層（接地導体）３２とを基板１０に形成され
たビアホール３０において接続することで、導体線路を
接地している。基板１０の第１面に形成されたビアホー
ルパッド部１２は、基板１０に埋め込まれるように、具
体的にはビアホール３０内に埋め込まれるように形成さ
れた埋め込み部１３を一体的に備えている。そして、ビ
アホール３０内で、ビアホールパッド部１２の埋め込み
部１３と基板１０の第２面側に該ビアホール３０及び第
２面を覆うように形成された接地導体３２とが当接する
ことで電気的に接続されている。

【００２４】このような構成の本発明の回路の作用につ
いて、まず、図１に示すように、ビアホールパッド下部
の埋め込み部１３の側壁が垂直な場合を例にあげて説明
する。

【００２５】図２は、本発明の実施形態に係る作用を概
念的に示している。図２において、基板厚さＴ、エッチ
ング窓の幅Ｓ、ｚ軸方向のエッチングレートをＲｚ（一
定）、オーバーエッチング時間ｔ１〜ｔ２、オーバーエ
ッチング量Ｒｚ×ｔ２とする。ここで、オーバーエッチ
ング時間とは、第２面側からのエッチング面が、ビアホ
ールパッド部の埋め込み溝の底面に到達した時点をｔ０
とし、その後のエッチング時間として定義する。なお、
［ｔ０＋ｔ１］はエッチング到達面を確保するのに最短
のエッチング時間であり、そのエッチング時間の変動す
る場合の最大値として［ｔ０＋ｔ２］を設定する。

【００２６】ｚ軸を基板厚さ方向であってビアホール断
面における左右対称軸にとり、ｘ軸を基板水平方向にと
る。この場合、基板の第２面側からのビアホールのエッ
チング形状は、放物線によりその特徴を表現できる。例
えば、厚さ１００μｍの基板において、エッチング液に
硫酸・過酸化水素水、水の混合液を使用したときのエッ
チング到達面がビアホールパッド部の埋め込み部に接触
する時点における形状は、実験データとの照合により、
次式（１）

【数１】 Ｚ＝ｆ（ｔ＝ｔ０，Ｘ） ＝−０．００７７４ｘ²−０．１１３ｘ＋１００（μｍ） ・・・（１） のような放物線で記述することができる。

【００２７】また、エッチングの進行は、エッチング面
をｚ軸のプラス方向に平行移動させることで表現でき
る。

【００２８】ここで、ビアホールパッド下部に形成した
埋め込み部の側壁は垂直で、その溝幅をＷ、溝深さを
Ｄ、エッチング時間ｔとｘ軸方向における位置ｘの関数
である第２面（接地導体）側からのエッチングプロファ
イルをＺ＝ｆ（ｔ，ｘ）とすると、埋め込み部底辺の端
点の位置は、図３に示すように、次の３つの領域（領域
１、領域２、領域３）に分けることができる。なお、ビ
アホールパッド下部に形成した埋め込み部の幅Ｗが、図
１５に示すような従来構造におけるエッチング到達面よ
り大きい場合も、エッチング到達面低減の効果が現れる
が、この場合、ビアホールパッド全体が基板の第１面に
形成した溝内部に孤立してしまうこととなり、実用的と
はいえないので、ここでは、このような場合は除外して
考える。

【００２９】（領域１）Ｒｚ×ｔ２＜Ｄ 図３の領域１は、ビアホールパッド部の埋め込み部の深
さＤが、オーバーエッチング量Ｒｚ×ｔ２より大きく設
定されている。このため、エッチング到達面のオーバー
エッチング時間の変動に対する軌跡は、ビアホールパッ
ド下部の埋め込み部の底面及び側壁上に見られ、エッチ
ング到達面の幅は形成した埋め込み部の幅Ｗに等しい。
従って、この埋め込み部によってビアホールのエッチン
グ到達面の幅及び到達位置の変動量を吸収することがで
き、従来構造に比べエッチング到達面の幅、到達位置の
変動を低減することができる。

【００３０】 （領域２）Ｄ＜Ｒｚ×ｔ２かつ、ｆ（Ｔ−Ｄ＋Ｒｚ×ｔ２，Ｗ／２）＜Ｔ このような条件に設定すると、エッチング到達面のオー
バーエッチング時間の変動に対する軌跡は、ビアホール
パッド下部に形成した埋め込み部の底面及び側壁上に見
られ、エッチング到達面の幅は形成した溝部の幅Ｗに等
しくなる。従って、従来構造に比べエッチング到達面の
幅及び変動量を低減することができる。

【００３１】 （領域３）Ｄ＜Ｒｚ×ｔ２かつ、Ｔ＜ｆ（Ｔ−Ｄ＋Ｒｚ×ｔ２，Ｗ／２） このような条件に設定すると、エッチング到達面のオー
バーエッチング時間の変動に対する軌跡は、埋め込み部
の底面、側壁、及び基板の第１面（表面）に見られる。
この時のエッチング到達面は、次式（２）を満たすＷ０
（一定）となる。

【００３２】

【数２】 Ｔ＝ｆ（Ｔ−Ｄ＋Ｒｚ×ｔ２，Ｗ０／２） ・・・（２） この式を満たすＷ０は、従来構造のエッチング到達面の
幅より小さくなり、エッチング到達面の変動量も小さく
できる。

【００３３】以上より領域１、領域２、領域３のいずれ
の場合でも、ビアホールパッド下部に基板厚み方向に延
びる埋め込み部が形成されていることにより、エッチン
グ条件の変動に対する到達面の変動を厚み方向（ｚ方
向）に逃がすことができる。従って、エッチング到達面
の幅のｘ方向の変動を小さくすることができる。また、
領域１は、ビアホールパッド部の埋め込み部の深さによ
って、エッチング条件変動によるエッチング到達面の変
動を完全に吸収できるので、領域２及び領域３よりも効
果的である。

【００３４】また、ここまでは、オーバーエッチング時
間の変動によるビアホール到達面の変動に着目して説明
したが、基板厚さの変動によってビアホール到達面に変
動が生ずる場合も、基板の厚さ変動をオーバーエッチン
グ時間変動と置き換えることにより、同様に考えること
ができる。

【００３５】次に、図１に示すように、ビアホールパッ
ド下部に形成した溝の側壁が垂直な構造の場合におけ
る、上記３つの領域についての実施例を示す。

【００３６】［実施例１］（領域１の具体例） 図４は、実施例１に係る構成を示している。実施例１で
は、ＧａＡｓ基板１０の厚さをＴ＝１００μｍ、エッチ
ング窓の大きさをＳ＝１００μｍ、ｚ軸方向のエッチン
グレートをＲｚ＝１０μｍ／ｍｉｎ（一定）、オーバー
エッチング時間ｔ１〜ｔ２を１０〜３０秒、ビアホール
パッド部１２の埋め込み部１３の溝幅Ｗ＝４０μｍ、溝
深さＤ＝４０μｍに設定している。

【００３７】ＧａＡｓ基板１０の第２面（接地導体３
２）側からのエッチングには、硫酸と過酸化水素水と水
の混合液を使用した。オーバーエッチング時間の変動に
対するエッチング到達面の軌跡は図４に示す通り、ビア
ホールパッド部１２の埋め込み部１３の側壁に観測さ
れ、エッチング到達面の幅は溝部の幅Ｗと等しく４０μ
ｍとなる。この時、ビアホールパッド部１２の幅は、溝
幅４０μｍにプロセスマージン２０μｍを加えた６０μ
ｍに設定する。オーバーエッチング時間１０〜３０秒の
変動幅では、ビアホールパッド部１２における接地イン
ダクタンスは、０．０１４ｎＨ以下となる。

【００３８】［実施例２］（領域２の具体例） 図５は、実施例２に係る構成を示している。実施例２で
は、ＧａＡｓ基板１０の厚さをＴ＝１００μｍ、エッチ
ング窓の大きさをＳ＝１００μｍ、ｚ軸方向のエッチン
グレートをＲｚ＝１０μｍ／ｍｉｎ（一定）、オーバー
エッチング時間ｔ１〜ｔ２を１０〜３０秒、ビアホール
パッド部１２の埋め込み部１３の溝幅Ｗ＝７０μｍ、溝
深さＤ＝２０μｍに設定している。

【００３９】ＧａＡｓ基板１０の接地導体３２側からの
エッチングには、硫酸と過酸化水素水と水の混合液を使
用した。オーバーエッチング時間の変動に対するエッチ
ング到達面の軌跡は図５に示す通り、その大半がビアホ
ールパッド部１２の埋め込み部１３の側壁に観測され、
一部が埋め込み部１３の底辺に観測されている。エッチ
ング到達面の幅は、埋め込み部１３の幅と等しく７０μ
ｍとなる。この時、ビアホールパッドの幅は、溝幅７０
μｍにプロセスマージン２０μｍを加えた９０μｍに設
定する。オーバーエッチング時間１０〜３０秒の変動で
は、ビアホール３０における接地インダクタンスは、
０．０１５ｎＨ以下となる。

【００４０】［実施例３］（領域３の具体例） 図６は、実施例３に係る構成を示している。実施例３で
は、ＧａＡｓ基板１０の厚さをＴ＝１００μｍ、エッチ
ング窓の大きさをＳ＝１００μｍ、ｚ軸方向のエッチン
グレートをＲｚ＝１０μｍ／ｍｉｎ（一定）、オーバー
エッチング時間ｔ１〜ｔ２を１０〜３０秒、ビアホール
パッド部１２の埋め込み部１３の溝幅Ｗ＝５０μｍ、溝
深さＤ＝２０μｍに設定している。接地導体３２側から
のエッチングには、実施例１、２と同様、硫酸と過酸化
水素水と水の混合液を使用した。

【００４１】オーバーエッチング時間の変動に対するエ
ッチング到達面の軌跡は、図６に示す通り、ビアホール
パッド部１２の埋め込み部１３の側壁と、基板１０の第
１面に観測されている。実施例３のようにエッチング到
達面が基板１０の第１面に到達する場合、このエッチン
グ到達面に対向するビアホールパッド部１２はエッチン
グ到達面が露出しないように埋め込み部１３よりさらに
幅を広げる必要があり、この例ではビアホールパッド部
１２の幅は、埋め込み部１３の幅にプロセスマージン２
０μｍを加えた８２μｍとしている。

【００４２】このような構成の実施例３において、オー
バーエッチング時間１０〜３０秒の変動範囲におけるビ
アホール３０での接地インダクタンスは、０．０１８ｎ
Ｈ以下である。

【００４３】これら実施例１〜３と比較するための従来
構造は図７に示すとおりである。この従来構造では、Ｇ
ａＡｓ基板１０の厚さＴ＝１００μｍ、エッチング窓の
大きさをＳ＝１００μｍ、ｚ軸方向のエッチングレート
をＲｚ＝１０μｍ／ｍｉｎ（一定）、オーバーエッチン
グ時間ｔ１〜ｔ２は１０〜３０秒である。この場合、第
１面へのエッチング到達面の幅は、６０μｍ〜１１２μ
ｍとなる。よって、ビアホールパッドの大きさは、エッ
チング到達の幅の最大値にプロセスマージン２０μｍ加
えた１３０μｍ程度、具体的には１３２μｍとする。オ
ーバーエッチ時間の１０〜３０秒の変動範囲で、ビアホ
ールにおける接地インダクタンスは、０．０２３ｎＨで
ある。

【００４４】これら実施例１〜３の特性と、上記比較例
の特性を表１にまとめる。

【００４５】

【表１】 表１より、いずれの実施例においても、従来構成におけ
るビアホールパッド幅１３０μｍに対し、そのビアホー
ルパッド部１２の幅は、実施例１が６０μｍ、実施例２
が９０μｍ、実施例３が８２μｍであり、ビアホールパ
ッド面積を縮小することが可能となっていることがわか
る。また、ビアホール３０におけるインダクタンスは、
従来構成が０．０２３ｎＨであるのに対し、実施例１は
０．０１４ｎＨ、実施例２は０．０１５ｎＨ、実施例３
は０．０１８ｎＨと小さく、インダクタンス抑制効果が
確認できる。

【００４６】ところで、以上説明した例では、ビアホー
ルパッド部１２に形成した埋め込み部１３の側壁が垂直
である場合、つまりビアホール３０内で幅の一定な埋め
込み部を例にしているが、埋め込み部１３の形状はこれ
には限らず、ビアホール３０内でその幅が拡大または縮
小する形状であってもよい。例えば、図８に示すような
順テーパ形状の埋め込み部１４、図９のような逆テーパ
形状の埋め込み部１５、図１０に示すようなＶ溝形状の
埋め込み部１６であっても、エッチング到達面のばらつ
きを吸収してその面積低減を図ることができ、ビアホー
ル内の接地インダクタンス変動幅抑制の効果が生じる。
また、側壁形状は曲線的に変化しても構わない。さら
に、上述の説明では、基板１０を第２面側からエッチン
グする際に、硫酸と過酸化水素水と水の混合液でウェッ
トエッチングする場合を例示したが、エッチング溶液
は、他の薬液であっても、本発明の効果は生じる。

【００４７】次に、上述のようなビアホール構成を備え
た高周波用などの半導体装置のビアホール部の製造プロ
セスの一例について図１１を用いて説明する。

【００４８】まず、図１１（ａ）に示されるように、基
板の第１面側（表面側）マスク４０と、第２面側（裏面
側）マスク４２とを位置合わせする。位置合わせ後、図
１１（ｂ）のように、これらのマスク４０、４２の間に
例えばＧａＡｓよりなる厚さ４５０μｍの基板１０を配
置し、基板１０の第１面及び第２面に、位置合わせ用の
第１面側アライメントマーク４４、第２面側アライメン
トマーク４６を形成する。次に、図１１（ｃ）のよう
に、基板１０の第１面をエッチングして、例えば、上記
実施例１又は実施例３のようなビアホールパッド部１２
の埋め込み部１３を形成するための埋め込み用溝２０を
形成する。溝２０形成後、基板１０の第１面上に必要な
パターンや他の回路素子と共に、導電材料をパターニン
グして線路１１及びこの線路１１と一体のビアホールパ
ッド部１２を形成する（図１１（ｄ））。

【００４９】第１面への加工終了後、基板１０の第１面
側を保持基板としてのガラス基板２２に接着し（図１１
（ｅ））、この状態で、基板１０の第２面に溝２４を形
成する（図１１（ｆ））。溝２４形成後、基板１０をガ
ラス基板２２に接着した状態で、この基板１０の第２面
を基板１０の厚さが目的とする例えば１００μｍになる
まで研磨する（図１１（ｇ））。研磨に先だって基板１
０の第２面に形成した溝２４は、研磨量よりも深く形成
しておくので、研磨処理後も第２面には溝２４が残る。
そこで、研磨後は、第２面上に残った溝２４を位置合わ
せ用のマークとして利用し、図１１（ｈ）に示すよう
に、第２面にエッチングマスク２６を形成する。更に、
形成されたエッチングマスク２６を用いて、基板１０に
例えば上述のようなウエットエッチングを施すことによ
り第２面側からビアホール３０を形成する。ビアホール
３０形成後、エッチングマスク２６を除去して図１１
（ｉ）に示すように第２面上に金などの接地導体３２を
形成し第２面に対する加工を終了し、その後、基板１０
をガラス基板２２から取り外す。

【００５０】以上のような製造プロセスにおいて、第２
面に形成する位置合わせ用の溝２４は、線状とすれば、
別途フォトリソグラフィ工程を施すことなく、例えばダ
イシング装置など用いて簡便に形成することが可能とな
る。また、半導体ウエハの有効エリア内に溝２４が存在
していると、この溝２４の周辺ではレジスト塗布の際に
塗布厚さにムラが発生するため有効エリア内のパターン
に影響を与える。従って、この溝２４を図１２に示すよ
うに、ウエハのＩＣ形成用の有効エリアの外側に形成す
ることにより、溝２４の有効エリアにおけるパターンの
仕上がりに対する影響を低減することができる。

【００５１】また、深い溝２４を基板１０に形成する前
に、基板１０を保持用のガラス基板２２に接着すること
により、その後の工程における基板１０の物理的強度を
向上させることができ、工程中での基板の破損を防止す
ることができる。更に、薄い基板であっても、保持基板
を利用することでハンドリングが容易となる。

【００５２】

【発明の効果】以上説明したように、この発明において
は、ビアホールパッド部に形成する埋め込み部により、
ビアホール作成の際のエッチング条件のバラツキを吸収
することができ、ビアホールパッド部の面積を削減で
き、ビアホールにおけるインダクタンスを低減すること
ができる。従って、高周波用集積回路の例えば接地回路
等に用いた場合に特性の優れた半導体装置を提供するこ
とが可能となる。

【００５３】また、半導体装置及び集積回路の作成のた
めに基板の両面に加工を施す必要がある場合に、後の研
磨工程を経た後にもなお残るような深い溝を基板の第２
面に作製することにより、この溝を第２面に対する加工
の位置合わせ用マークとして利用でき、位置精度よく両
面に必要な加工を施すことが可能となる。

【図面の簡単な説明】

【図１】 本発明の実施形態に係る半導体装置のビアホ
ール構成を示す図である。

【図２】 本発明の実施形態に係る半導体装置のビアホ
ール構成の作用を説明する概念図である。

【図３】 本発明の実施形態に係る埋め込み部の底辺端
点の位置による領域区分を示す図である。

【図４】 本発明の実施例１を説明するための説明図で
ある。

【図５】 本発明の実施例２を説明するための説明図で
ある。

【図６】 本発明の実施例３を説明するための説明図で
ある。

【図７】 本発明の各実施例と比較するための従来構成
を示す図である。

【図８】 本発明の実施形態に係る順テーパ形状の埋め
込み部を備えるビアパッド部を示す図である。

【図９】 本発明の実施形態に係る逆テーパ形状の埋め
込み部を備えるビアホールパッド部を示す図である。

【図１０】 本発明の実施形態に係るＶ溝形状の埋め込
み部を備えるビアホールパッド部を示す図である。

【図１１】 本発明の実施形態に係る半導体装置の製造
プロセスを示す図である。

【図１２】 基板の第２面に形成する位置合わせ用の溝
の位置を示す図である。

【図１３】 高周波半導体装置におけるソース接地ＦＥ
Ｔ増幅器の構成を示す図である。

【図１４】 従来の高周波半導体装置の構成を示す図で
ある。

【図１５】 従来の高周波用半導体装置に用いられる接
地用のビアホールの形成状態を説明する概念図である。

【図１６】 基板両面に加工を施す場合の従来の製造手
順を示す図である。

【図１７】 従来構成における基板厚さとビアホールの
エッチング到達面との関係を示す図である。

【符号の説明】

１０ 基板（誘電体基板）、１１ 線路（第１導体
層）、１２ ビアホールパッド部、１３，１４，１５
埋め込み部、２０ 埋め込み用溝部、２２ ガラス基板
（保持基板）、２４ 位置合わせ用の溝、２６ エッチ
ングマスク、３０ビアホール、３２ 接地導体（第２導
体層）。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板の第１面に形成された第１導体層
   と、前記基板の第２面に形成された第２導体層とが前記
   基板の第２面から形成されたビアホールにおいて接続さ
   れる半導体装置であり、 前記基板の第１面において、前記第１導体層には、前記
   ビアホールと対向するように該第１導体層と一体的なビ
   アホールパッド部が設けられ、該ビアホールパッド部の
   一部は前記ビアホール内に埋め込まれるように形成さ
   れ、 前記ビアホール内で、前記ビアホールパッド部の埋め込
   み部と、前記基板の第２面側に形成された前記第２導体
   層とが当接して接続されることを特徴とする半導体装
   置。
2. 【請求項２】 基板の第１面と第２面の両面にそれぞれ
   加工を施す半導体装置の製造方法において、 前記基板の第２面に、第２面に対して行われる研磨処理
   での研磨量以上の深さを有する溝を形成し、 前記溝形成後、前記第２面に対して研磨処理を施し、該
   研磨処理後において前記第２面に残った溝を前記第２面
   に対する加工の位置合わせ基準とすることを特徴とする
   半導体装置の製造方法。