JP2005295655A

JP2005295655A - 駆動回路用状態検出回路

Info

Publication number: JP2005295655A
Application number: JP2004105349A
Authority: JP
Inventors: Mikito Shimoyama; 幹人下山; Takayuki Kawakura; 孝之川倉; Tomoyuki Ogawa; 知行小川; Yuichi Yanagida; 雄一柳田; Katsuhiro Yano; 勝浩谷野
Original assignee: Mitsuba Corp
Current assignee: Mitsuba Corp
Priority date: 2004-03-31
Filing date: 2004-03-31
Publication date: 2005-10-20
Anticipated expiration: 2024-03-31
Also published as: JP4412592B2

Abstract

【課題】ＦＥＴおよびその制御用プリドライバ回路を設けた駆動回路における故障箇所の特定を可能とする。
【解決手段】電源ラインＶ及び接地間にモータ１と直列に接続されたＦＥＴ３をＣＰＵ４によりプリドライブ回路５を介してＰＷＭ制御する。そのＦＥＴのドレインに接続されかつＣＰＵの第１入力端子Ｉ１に検出信号を出力する状態検出回路６と、ＦＥＴのゲート電圧を監視するプリドライブ回路状態検出回路６を設ける。プリドライブ回路からスイッチング素子に出力される信号とスイッチング素子の状態を検出し得る信号とをそれぞれ検出して両者を比較することから、両検出信号の一方に異常が検出されればその異常検出された方に異常が発生したと判断することができるため、故障箇所を特定することができる。
【選択図】図１

Description

本発明は、特にプリドライブ回路を介してスイッチング素子を駆動するのに適する駆動回路用状態検出回路に関するものである。

従来、電動式モータ駆動制御に用いられる回路において、モータの電源側または接地側にスイッチング素子としての例えばＦＥＴを接続し、そのＦＥＴのオン／オフによりモータを制御するようにしたものがある。そのような駆動回路において、ＦＥＴの故障により制御不能になることを防止するためにＦＥＴの故障を検出する回路を設けているものがある（例えば、特許文献１参照。）。

上記したような駆動回路に故障検出回路を設けた例を図８に示す。図において、電源ラインＶと接地との間にモータ１と駆動回路２内のＦＥＴ３とが直列に接続されている。そのＦＥＴ３を制御するプリドライブ回路５は、ＣＰＵ４の制御出力端子Ｏ１のＨ／Ｌによりオン／オフする第１トランジスタＴＲ１と、第１トランジスタＴＲ１のオン／オフに応じてオン／オフ制御されるように電源ラインＶと接地との間に互いに直列に接続された一対の第２・第３トランジスタＴＲ２・３とにより構成されていると共に、それら両トランジスタＴＲ２・３の互いに接続されたエミッタ間がＦＥＴ３のゲートと接続されている。ＦＥＴ３のドレインは状態検出回路６を介してＣＰＵ４の入力端子Ｉ１と接続されている。

上記した駆動回路にあっては、状態検出回路６によりＦＥＴ３の状態を検出することができる。ＦＥＴ３をオン状態にした時に電圧が電源（Ｈ）レベルになっていたらＦＥＴ３がオープン故障していると判断でき、オフ状態にした時に電圧が接地（Ｌ）レベルになっていたらＦＥＴ３がショート故障していると判断できる。このような故障検知回路を特許文献１に記載されるような車両用の配線系統に用いた場合、異常個所の特定が容易となり、修理の時間や労力を軽減できる。
特開２００１−３０９５４６号公報（第７頁、図１）

しかしながら、上記プリドライブ回路の各トランジスタＴＲ１〜３のいずれかが故障していた場合にも、上記状態検出回路では故障であると判断するため、故障判断としては問題ないが、その場合、ＦＥＴが故障しているのかプリドライブ回路部が異常となっているのかの判別が出来ないという問題がある。特にこの故障検知回路を車両用の配線系統に用いた場合、異常検出時にはＦＥＴとプリドライブ回路を全て交換しなければならなくなるため、正常な部品まで交換してしまう可能性や、交換のための余計に時間を要したり、交換の部品代が嵩むという問題がある。

このような課題を解決して、ＦＥＴおよびその制御用プリドライバ回路を設けた駆動回路における故障箇所の特定を可能とするために本発明に於いては、負荷に直列に接続されたスイッチング素子と、制御手段から出力される制御信号に応じて前記スイッチング素子を駆動制御するためのプリドライブ回路と、前記負荷と前記スイッチング素子とのノードに接続されたスイッチング素子状態検出回路と、前記プリドライブ回路と前記スイッチング素子とのノードに接続されたプリドライブ回路状態検出回路とを有し、前記スイッチング素子状態検出回路と前記プリドライブ回路状態検出回路との各検出信号同士を比較して前記プリドライブ回路及び前記スイッチング素子の異常を検出するものとした。

このように本発明によれば、プリドライブ回路からスイッチング素子に出力される信号とスイッチング素子の状態を検出し得る信号とをそれぞれ検出して両者を比較することから、両検出信号の一方に異常が検出されればその異常検出された方に異常が発生したと判断することができるため、故障箇所を特定することができる。これにより、スイッチング素子に対する給電を停止するべきかプリドライブ回路を停止するべきかの判別が可能になり、故障発生時における適切な処理ができるため、素子の損傷などを好適に防止し得る。また、交換の必要性があるときには、必要最小限の部品だけで済む。

特に、スイッチング素子状態検出回路がＤ／Ａ変換回路からなることにより、制御手段としての例えばＣＰＵによる判断を電圧レベルの高低（Ｈ／Ｌ）で行うことができ、検出を簡単に行うことができる。また、スイッチング素子がＦＥＴであり、そのゲートにプリドライブ回路の出力が入力する回路に有効である。

また、スイッチング素子状態検出回路がＣＲフィルタ回路からなることにより、スイッチング素子をＰＷＭ制御する場合に、ＰＷＭ信号を検出しようとするとそのパルス周波数に応じて割り込みを掛けることにより制御手段としての例えばＣＰＵの負担が増大して他の制御に影響を及ぼす虞があるのに対して、そのような負担を無くすことができる。

さらに、負荷が車両用開閉体を開閉駆動する電動モータである場合には、電動モータを駆動制御するスイッチング素子とプリドライブ回路のどちらが故障しているかが判別できるため、故障状態に応じて、車両用開閉体を開閉する電動モータを制御することが可能となる。

以下、本発明の実施の形態を、図面を参照しながら説明する。図１は本発明が適用された駆動回路用状態検出回路を示す要部回路図でであり、本状態検出回路は例えば自動車のオートスライドドアやパワーウィンドウやサンルーフなどの開閉体の駆動制御回路に適用可能である。なお、背景技術で示した回路と同様の部分については同一の符号を付してその詳しい説明を省略する。

図において、電源ラインＶとモータ１との間にメインスイッチとしてのリレーＲＹが設けられており、その接点を介してモータ１の電源側端子が電源ラインＶに接続されている。図示しない車両用開閉体を開閉駆動するモータ１の接地側端子は、駆動回路２内のＦＥＴ３を介して接地されている。

駆動回路２内には、駆動制御をプログラムされた制御手段としてのＣＰＵ４と、ＣＰＵ４の第１出力端子Ｏ１から出力される制御信号に応じてＦＥＴ３を駆動制御するプリドライブ回路５と、ＣＰＵ４の第２出力端子Ｏ２から出力される信号に応じて上記リレーＲＹのコイルを励磁／非励磁状態にするためのトランジスタＴＲ４と、ＦＥＴ３のドレインに接続されかつＣＰＵ４の第１入力端子Ｉ１に検出信号を出力する状態検出回路６と、プリドライブ回路５の両トランジスタＴＲ２・３のノードとＣＰＵ４の第２入力端子Ｉ２との間に設けられたトランジスタＴＲ５からなるプリドライブ回路状態検出回路７が設けられている。

上記トランジスタＴＲ５は、そのベースがトランジスタＴＲ２・３のノードと接続され、コレクタが定電圧端子Ｖｃｃに接続され、エミッタが接地されていると共に、コレクタが第２入力端子Ｉ２に接続されている。これにより、プリドライブ回路５によりＦＥＴ３を制御するＦＥＴ制御信号の状態を検出し、かつ反転させて第２入力端子に２に入力させるようになっている。

このようにして構成されたモータ駆動回路における故障検出要領について以下に示す。まず正常状態の各波形を図２に示す。図の上段に示されるようにＣＰＵ４の第１出力端子Ｏ１から所定のパルス周波数によるＰＷＭ信号が出力され、それに応じてＦＥＴ３のゲート電圧波形が図の中段に示される波形となる。このゲート電圧波形は図に示されるように第１出力端子Ｏ１の波形に対して反転しているため、トランジスタＴＲ５を介して第２入力端子Ｉ２に反転入力する。ＦＥＴ３のドレイン電圧波形を検出する状態検出回路６の出力波形（第１入力端子Ｉ２の入力波形）は図の下段に示されるようになる。

そして、両入力端子Ｉ１・Ｉ２に入力された波形同士を比較する。第２入力端子Ｉ２に入力される波形は図２の中段の波形の反転波形であり、図２の下段に示される第１入力端子Ｉ１に入力された波形と同一となるため、この場合には回路が正常であると判断することができる。

次にプリドライブ回路５の各トランジスタＴＲ１〜３の少なくともいずれかが故障していた場合について図３を参照して以下に示す。図３の下段に示されるようにＦＥＴ３のドレイン電圧波形が所定の周波数のパルス波形とならずにＬレベルとなったままの場合には、プリドライブ回路５及びＦＥＴ３のいずれか一方が故障してＦＥＴ３がＰＷＭ制御されない回路の異常であると判断することができる。その場合にはさらにＦＥＴ３のゲート入力信号を監視する。

例えば図３の中段に示されるようにＦＥＴ３のゲート電圧波形が所定の周波数のパルス波形とならずにＨレベルとなったままの場合にはプリドライブ回路５の異常であると判断することができる。なお、この場合にプリドライブ回路５をＯＦＦ（ＣＰＵ４の第１出力端子Ｏ１の出力をＨ）とすると、プリドライブ回路５の二次的破壊を誘発する可能性がある為、ＦＥＴ３の電源を遮断すると良く、図示例の場合にはリレーＲＹをオフにしてモータ１を停止される。

それに対して、図４の中段に示されるように所定の周波数のパルス波形となっている場合にはプリドライブ回路５が正常であると判断できるため、ＦＥＴ３の異常であると判断することができる。なお、この場合には正常であるプリドライブ回路５を遮断するとともに、ＦＥＴ３の電源を遮断すると良く、例えばＣＰＵ４の第１出力端子Ｏ１の出力を停止してモータ１を停止させる。

このように異常箇所に合わせた対応が可能になり、異常時に好適な対応ができる上、故障の状態に応じて、車両用スライドドアを開閉駆動する電動モータを停止制御することが可能となって、操作者の意図しないドア開閉動作を防止することができる。さらに、ＦＥＴ３等の二次破壊を防止することもできる。

次に本発明に基づく第２の例について図５を参照して以下に示す。なお、上記図示例の図１と同様の部分については同一の符号を付してその詳しい説明を省略する。この第２の例にあっては、プリドライブ回路状態検出回路としてコンデンサＣ１と抵抗Ｒ１とによるＣＲフィルタ回路７が設けられている。図に示されるように、ＦＥＴ３のゲート電圧を検出するべく両トランジスタＴＲ２・３のノードに互いに並列なコンデンサＣ１と抵抗Ｒ１とが接続され、両トランジスタＴＲ２・３のノードとコンデンサＣ１及び抵抗Ｒ１とのノードが第２入力端子Ｉ２に接続されている。これにより、第２入力端子Ｉ２には、ＦＥＴ３のゲート電圧がパルス周波数ではなく電圧レベルとして入力するようになる。

ＦＥＴ３のゲート電圧をそのまま検出する場合にはＰＷＭ信号を検出することになり、それは所定周波数のパルス波形となるため、その波形を正確に把握するためにはパルス周波数に合わせて割り込み処理する必要がある。通常、ＰＷＭ信号は数十ｋＨｚであるため、ＣＰＵ４で割り込み処理を行うようするとＣＰＵへの負荷が大きくなり、最悪の場合には第２入力端子Ｉ２に対する割り込みが掛かり放しになり、ＣＰＵ４内で他の処理を行うことができなくなる可能性がある。

それに対して、上記したようにＰＷＭ信号をＣＲフィルタ回路７により処理することにより、その処理された信号は、正常の場合には図６の下段に示されるように、電圧レベルで正常領域内に収まる。

プリドライブ回路５の例えばトランジスタＴＲ１のオープン故障の場合には、正常領域を超えた電圧となる。したがって、正常領域を超えた電圧が発生しているか否かをＣＰＵ４で検出することにより、上記故障を判別できる。なお、ＰＷＭキャリア周波数が極端に遅くなった場合も異常として検出することが可能である。その場合には図６の下段の破線のように０Ｖ出力の波形となり、正常領域外であることからその異常を判別することができる。

この第２の例においても入力端子Ｉ１への波形を上記と同様に監視することによりＦＥＴ３の正常／異常を判別することができる。

本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。たとえば、本実施の形態おいては、駆動回路用状態検出回路を車両用開閉体の制御回路に適用した場合を示しているが、これに限られることはなく、負荷を駆動制御する制御回路であれば適用可能である。

本発明が適用された駆動回路用状態検出回路を示す要部回路図である。正常時の波形を示す図である。プリドライブ回路の異常時の波形図である。ＦＥＴの異常時の波形図である。第２の例を示す図１に対応する図である。第２の例における正常時の波形を示す図である。第２の例におけるプリドライブ回路の異常時の波形図である。従来の状態検出回路を設けた要部回路図である。

符号の説明

１モータ
２駆動回路
３ＦＥＴ
４ＣＰＵ
５プリドライブ回路
６状態検出回路
７プリドライブ回路状態検出回路
８ＣＲフィルタ回路

Claims

負荷に直列に接続されたスイッチング素子と、制御手段から出力される制御信号に応じて前記スイッチング素子を駆動制御するためのプリドライブ回路と、前記負荷と前記スイッチング素子とのノードに接続されたスイッチング素子状態検出回路と、前記プリドライブ回路と前記スイッチング素子とのノードに接続されたプリドライブ回路状態検出回路とを有し、
前記スイッチング素子状態検出回路により回路の異常を検出すると共に、当該回路の異常が検出された場合には前記プリドライブ回路状態検出回路と前記スイッチング素子状態検出回路との各検出信号同士を比較して前記プリドライブ回路が異常であるか否かを検出することを特徴とする駆動回路用状態検出回路。
前記スイッチング素子状態検出回路がＤ／Ａ変換回路からなることを特徴とする請求項１に記載の駆動回路用状態検出回路。
前記スイッチング素子がＦＥＴであり、そのゲートに前記プリドライブ回路の出力が入力することを特徴とする請求項１または請求項２に記載の駆動回路用状態検出回路。
前記スイッチング素子状態検出回路がＣＲフィルタ回路からなることを特徴とする請求項１乃至請求項３のいずれかに記載の駆動回路用状態検出回路。
前記負荷が、車両用開閉体を開閉駆動する電動モータであることを特徴とする請求項１乃至請求項４のいずれかに記載の駆動回路用状態検出回路。